CN113284945B - 薄膜晶体管及制备方法、显示基板 - Google Patents

薄膜晶体管及制备方法、显示基板 Download PDF

Info

Publication number
CN113284945B
CN113284945B CN202110393579.2A CN202110393579A CN113284945B CN 113284945 B CN113284945 B CN 113284945B CN 202110393579 A CN202110393579 A CN 202110393579A CN 113284945 B CN113284945 B CN 113284945B
Authority
CN
China
Prior art keywords
layer
substrate
shielding structure
groove
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110393579.2A
Other languages
English (en)
Other versions
CN113284945A (zh
Inventor
柯霖波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110393579.2A priority Critical patent/CN113284945B/zh
Publication of CN113284945A publication Critical patent/CN113284945A/zh
Application granted granted Critical
Publication of CN113284945B publication Critical patent/CN113284945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开了一种薄膜晶体管及制备方法、显示基板，所述薄膜晶体管包括屏蔽结构和有源层，所述屏蔽结构具有第一凹槽，所述有源层的部分或全部厚度区域位于所述第一凹槽内。本申请薄膜晶体管及制备方法、显示基板，通过屏蔽结构能屏蔽TFT器件下方或侧面的有机膜层或无机膜层中的移动电荷对有源层的影响，使TFT器件保持优异的电学特性，改善复原残像的问题，获得性能优异的柔性显示屏幕。

Description

薄膜晶体管及制备方法、显示基板
技术领域
本申请涉及显示基板，具体涉及一种薄膜晶体管及制备方法、显示基板。
背景技术
目前，在柔性显示屏幕中，薄膜晶体管(Thin Film Transistor，简称 TFT)器件下方的有机膜层或无机膜层均会存在一定的移动电荷。该移动电荷 受TFT器件内电流等驱动的作用，会反向影响TFT器件的正常工作，从而会使 TFT器件电学性能恶化，且对复原残像等光学评价项目造成不良影响。
在对现有技术的研究和实践过程中，本申请的发明人发现一种阵列基板 10及制备方法、显示面板，以解决上述技术问题。
发明内容
本申请实施例提供一种薄膜晶体管及制备方法、显示基板，可以屏蔽外部 移动电荷对有源层的影响，使TFT器件保持优异的电学特性，改善复原残像的 问题，获得性能优异的柔性显示屏幕。
本申请实施例提供薄膜晶体管，所述薄膜晶体管包括有源层和屏蔽结构； 其中所述屏蔽结构具有第一凹槽；所述有源层的部分或全部厚度区域位于所述 第一凹槽内。
可选地，在本申请的一些实施例中，所述屏蔽结构包括用于围设所述第一 凹槽的槽底部和槽侧部；其中所述槽底部平行于所述有源层；所述槽侧部与所 述槽底部呈一夹角并围设于所述有源层的外围。
可选地，在本申请的一些实施例中，所述槽底部在所述基板上的正投影覆 盖所述有源层在所述基板上的正投影；所述槽侧部在所述有源层的厚度方向的 延伸区域覆盖所述有源层的厚度区域。
可选地，在本申请的一些实施例中，所述薄膜晶体管还包括多个电极和接 地走线；所述接地走线与所述多个电极中的至少一个同层设置，并且所述接地 走线与所述屏蔽结构电连接，以将所述屏蔽结构内的电荷外导。
可选地，在本申请的一些实施例中，所述薄膜晶体管还包括用于隔开所述 多个电极的多层绝缘层；所述屏蔽结构设置于一基板上；所述多层绝缘层也设 置于所述基板上并包括与所述基板接触的第一栅极绝缘层，所述第一栅极绝缘 层覆盖所述基板和设置于所述基板上的屏蔽结构，并且所述第一栅极绝缘层还 填充于所述第一凹槽内并包覆所述屏蔽结构。
可选地，在本申请的一些实施例中，所述多个电极包括设置于所述多层绝 缘层内的第一栅极、第二栅极、源极和漏极；所述接地走线与所述第一栅极、 所述第二栅极、所述源极和所述漏极中至少一个同层并通过第一过孔连接至所 述屏蔽结构；所述第一过孔由所述接地走线所在表面延伸至所述第一栅极绝缘 层并暴露出所述屏蔽结构。
可选地，在本申请的一些实施例中，所述多层绝缘层还包括依次层叠于所 述第一栅极绝缘层上的第二栅极绝缘层和层间介电层，并且：所述第一栅极设 置于所述第一栅极绝缘层和所述第二栅极绝缘层之间；所述第二栅极设置于所 述第二栅极绝缘层和所述层间介电层之间；所述源极和所述漏极设置于所述层 间介电层上并通过第二过孔连接于所述有源层；所述第二过孔由所述层间绝缘 层延伸至所述第一栅绝缘层并暴露出所述有源层。
可选地，在本申请的一些实施例中，所述基板上设置有第二凹槽，所述屏 蔽结构槽位于所述第二凹槽内并突出于所述基板的表面。
可选地，在本申请的一些实施例中，所述基板括多个阻挡层和多个柔性层， 所述多个阻挡层和所述多个柔性层依次交叠设置；所述多个阻挡层包括与所述 第一栅极绝缘层接触的第一阻挡层，所述第二凹槽设置于所述第一阻挡层上。
相应地，本申请还提供一种薄膜晶体管的制作方法，包括提供一基板并在 所述基板制作有源层的步骤，所述制作方法还包括：
制作屏蔽结构的步骤，其中所述屏蔽结构具有第一凹槽，并且所述有源层 的部分或全部厚度区域位于所述凹槽内。
可选地，在本申请的一些实施例中，所述薄膜晶体管还包括设置于所述基 板上的第一栅极绝缘层，则以以下方法制备所述屏蔽结构、所述有源层和所述 第一栅极绝缘层：在所述基板上制备第一绝缘膜；对所第一绝缘膜和所述基板 进行图案化以获得凹槽；在所述凹槽内制备所述屏蔽结构；在所述屏蔽结构上 制备第二绝缘膜，所述第二绝缘膜覆盖所述屏蔽结构和所述第一绝缘膜并在具 有对应所述第一凹槽的凹陷区域；在所述凹陷区域上制备有源层；在所述有源 层制备第三绝缘膜，所述第三绝缘膜层覆盖所述第二绝缘膜以及位于所述凹陷 区域内的有源层；其中所述第一绝缘膜、所述第二绝缘膜和所述第三绝缘膜构 成所述第一栅极绝缘层。
相应地，本申请还提供一种显示基板，所述显示基板包括上述薄膜晶体管。
本申请实施例采用具有第一凹槽的屏蔽结构，并将有源层的部分或全部厚 度区域设置于第一凹槽内，能屏蔽TFT器件下方或侧面的有机膜层或无机膜层 中的移动电荷对有源层的影响，使TFT器件保持优异的电学特性，改善复原残 像的问题，获得性能优异的柔性显示屏幕。再者，本申请中薄膜晶体管设置有 与屏蔽结构连接的接地走线，能将屏蔽结构的电荷外导，完全去除电荷的影响。 最后，本申请中屏蔽结构插置于所述基板和所述第一栅极绝缘层内，从而能避 免由于增加屏蔽结构造成的薄膜晶体管尺寸或厚度变大的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请 的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还 可以根据这些附图获得其他的附图。
图1是本申请实施例提供的薄膜晶体管的第一实施例的示意图；
图2是本申请实施例提供的薄膜晶体管的第二实施例的示意图；
图3是本申请实施例提供的显示基板的第一实施例的示意图；
图4是本申请实施例提供的显示基板的第二实施例的示意图；
图5至图8是本申请实施例提供的薄膜晶体管的工艺流程图。
附图标记说明：
10 阵列基板 20 发光器件层
100 基板 200 薄膜晶体管
300 发光器件 111 第一阻挡层
112 第二阻挡层 121 第一柔性层
122 第二柔性层 101 第二凹槽
210 屏蔽结构 211 槽底部
212 槽侧部 220 有源层
231 第一栅极 232 第二栅极
233 漏极 234 源极
240 多层绝缘层 241 第一栅极绝缘层
242 第二栅极绝缘层 243 层间介电层
244 平坦化层 250 接地走线
251 第一接地走线 252 第二接地走线
201 第一凹槽 202 第一过孔
203 第二过孔 204 第三过孔
102 凹槽 2411 第一绝缘膜
2412 第二绝缘膜 2413 第三绝缘膜
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清 楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是 全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳 动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理 解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制 本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下” 通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而 “内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种薄膜晶体管及制备方法、显示基板。以下分别进行 详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限 定。
图1是本申请实施例提供的薄膜晶体管的第一实施例的示意图，图2是本申 请实施例提供的薄膜晶体管的第二实施例的示意图。其中图1和图2的主要区别 仅在于所述屏蔽结构210。
如图1所示，本申请实施例提供一种薄膜晶体管200，所述薄膜晶体管200 设置于一基板100上，并且所述薄膜晶体管200包括有源层220和屏蔽结构210。 所述屏蔽结构210具有第一凹槽201，所述有源层220的部分或全部厚度区域位 于所述第一凹槽201内。
在一优选实施例中，所述有源层220的整个厚度区域均位于所述第一凹槽 201内。也就是说，所述有源层220位于所述第一凹槽201内。再换句话讲，所 述第一凹槽201包围所述有源层220的底面和侧面，从而能屏蔽所述有源层220 下方或侧面移动电荷对有源层220的影响。
至此，本申请薄膜晶体管200通过将有源层220设置在屏蔽结构210的第一 凹槽201内，能完全屏蔽有源层220的下方和侧面的有机膜层或无机膜层内移动 电荷的对有源层220的影响。
如图1所示，所述基板100表面具有第二凹槽101。所述第二凹槽10可 以用来容纳部分所述屏蔽结构210，从而能防止由于增加屏蔽结构210造成的 薄膜晶体管200整体尺寸增加的问题。
其中，所述基板100可以为单层结构，也可以为多层层叠结构，例如，在 本实施例中，所述基板100包括依次交叠设置的多层柔性层和多层阻挡层。所 述基板100包括沿其厚度方向包括依层叠的所述第一阻挡层111、所述第一柔 性层121、所述第二阻挡层112和所述第二柔性层122。其中所述第二凹槽101 形成于所述第一阻挡层111的远离所述第二柔性层122的表面上。
在具体实施时，所述柔性层的材料可以为具有柔性性能的聚合物类材料。 例如，所述柔性层可以包括聚酰亚胺、聚硅氧烷、环氧类树脂、丙烯酸类树脂、 聚酯和/或类似材料。
如图1所示，所述薄膜晶体管200除包括有源层220和屏蔽结构210外，所述 薄膜晶体管200还包括多层绝缘层240和层叠于所述多层绝缘层240之间的多个 电极和接地走线250。
如图1所示，所述多层绝缘层240包括依次层叠于所述基板100上的第一 栅极绝缘层241、第二栅极绝缘层242和层间介电层243。所述多个电极包括 第一栅极231、第二栅极232、漏极233和源极234。
如图1所示，所述屏蔽结构210设置于所述基板100上并具有第一凹槽201。 具体地，所述屏蔽结构210具体位于所述第一阻挡层111上的第二凹槽101内。
如图1所示，所述屏蔽结构210包括用于围设所述第一凹槽201的槽底部211 和槽侧部212。其中所述槽底部211平行于所述有源层220，所述槽侧部212与所 述槽底部211呈一夹角并围设于所述有源层220的外围。
具体地，所述槽底部211在所述基板100上的正投影覆盖所述有源层220在 所述基板100上的正投影。换句话说，所述有源层220在所述屏蔽结构210的正 投影完全落入所述槽底部211内。
具体地，所述槽侧部212在所述有源层220的厚度方向的延伸区域覆盖所述 有源层220的厚度区域。更详细地，所述槽侧部212在垂直于所述有源层220的 厚度方向上的投影范围完全覆盖所述有源层220的厚度区域。
经上述布置，能将所述有源层220的底部和侧面完全与屏蔽结构210的底部 和外围的有机或无机膜层隔开，减少电荷对有源层220的影响。
优选的，第一凹槽201的槽底部211与第一凹槽201的槽侧部212之间的夹角 大于或等于90°。
如图1和图2所示，基于上述构思，本申请提供所述屏蔽结构210的两种实 施结构。图1中所述第一凹槽201的开口区域在垂直于所述基板100方向上的截 面形状为矩形。图2中所述第一凹槽201的开口区域在垂直于所述基板100方向 上的截面形状为倒梯形。
如图1所示，在本实施例中，所述槽底部211设置于所述第二凹槽101的内 并覆盖所述第二凹槽101的内底面所。所述槽侧部212由所述槽底部211的边缘 贴附所述第二凹槽101的内侧壁延伸并伸出所述第二凹槽101。换句话来说，所 述槽侧部212沿所述第二凹槽101的内侧壁延伸并突出于所述基板100的表面。
在具体实施时，所述屏蔽结构210可以为整面结构，也可以为网格状结构。
如图1所示，所述第一栅极绝缘层241设置于所述第一阻挡层111上并覆 盖所述第一阻挡层111以及位于所述第一阻挡层111上的屏蔽结构210，并且 所述第一栅极绝缘层241还填充于所述屏蔽结构210的第一凹槽201。
很显然地，如此布置，使屏蔽结构210插置于所述基板100和所述第一栅 极绝缘层241内，能避免由于增加屏蔽结构210造成的所述第一栅极绝缘层 241的厚度以及薄膜晶体管200的尺寸增加的问题。
如图1所示，所述有源层220位于所述第一凹槽201内并被填充于所述第 一凹槽201内的所述第一栅极绝缘层241包覆。换句话说，所述第一栅极绝缘 层241包覆全部或部分进入所述第一凹槽201内的所述有源层220。
具体地，所述有源层220包括沟道区和位于所述沟道区外围的源区和漏区。 其中，沟道区可以用作电荷可以经其移动或传输的沟道，源区和漏区分别用于 源极234和漏极233电性连接或接触。
如图1所示，所述第一栅极231设置于所述第一栅极绝缘层241上。具体地， 所述第一栅极231设置于所述第一栅极绝缘层241的对应于所述沟道区的区域 内。
如图1所示，所述第二栅极绝缘层242设置于所述第一栅极231上并覆盖所 述第一栅极231和所述第一栅极绝缘层241。
请继续参考图1，所述第二栅极232设置于所述第二栅极绝缘层242上。所 述第二栅极232平面延伸区域与所述第一栅极231的平面延伸区域相对应。
请继续参考图1，所述层间介电层243设置于所述第二栅极232上并覆盖所 述第二栅极232和第二栅极绝缘层242。
请继续参考图1，所述源极234和所述漏极233设置于所述层间介电层243 上，并且所述源极234和所述漏极233分别通过第二过孔203与所述源区和所述 漏区电连接或接触。
请继续参考图1，在本实施例中，所述第二过孔203由所述层间介电层243 延伸至所述第一栅极绝缘层241并暴露出所述有源层220的源区或漏区。所述源 极234或所述漏极233的部分区域分别填充于相应地所述第二过孔203内以分别 与所述源区或所述漏区接触，实现电连接。
在具体实施时，所述第一栅极绝缘层241、第二栅极绝缘层242和层间介电 层243可以包括氧化硅、氮化硅、氮氧化硅和/或类似材料。在具体实施时，这 些材料可以单独使用或以其组合使用。
在具体实施时，所述第一栅极231、所述第二栅极232、所述源极234和所 述漏极233等电极的材料可以分别独立地包括金属、合金或金属氮化物。所述 屏蔽结构210的材料可以为金属材料，例如可以为钼、钛以及铝中之一或组合。
如图1所示，所述接地走线250与所述屏蔽结构210电性连接，以将所述 屏蔽结构210内的移动电荷实时外导。如此设置，能将所述屏蔽结构210下方 和侧面的有机或无机膜层中的电荷实时外导，完全去除电荷的影响。
如图1所示，所述接地走线250与所述薄膜晶体管200的至少一电极同层 设置。如此布置，所述接地走线250与所述薄膜晶体管200的电极能由同一膜 层获得。即可以经过一次构图工艺，同时获得所述接地走线250与所述薄膜晶 体管200的电极，减少了薄膜晶体管200的工艺步骤，从而节省制作时间。
具体地，所述接地走线250与所述第一栅极231、所述第二栅极232、所述 源极234或所述漏极233中的至少一个或多个同层设置。
请继续参考图1，在本实施例中，所述接地走线250包括与所述第二栅极232 同层的第二接地走线252以及与所述源极234和所述漏极233同层设置的第一接 地走线251。
如图1所示，所述接地走线250通过第一过孔202电连接于所述屏蔽结构210。 在具体实施时，所述第一过孔202由所述接地走线250所在层延伸至所述屏蔽结 构210并暴露出所述屏蔽结构210。
如图1所示，所述第一过孔202由所述层间介电层243延伸至所述第一栅极 绝缘层241并暴露出所述屏蔽结构210，所述第一接地走线251的部分区域填充 于所述第一过孔202内与所述屏蔽结构210的槽侧部212接触。
图3是本申请实施例提供的显示基板的第一实施例的示，图4是本申请实施 例提供的显示基板的第二实施例的示意图。其中图1和图2的主要区别仅在于所 述屏蔽结构210，其具体区别请参考上文，此处不再赘述。
本申请还提供一种显示基板100，所述显示基板100包括本申请所述薄膜晶 体管200。其中所述薄膜晶体管200的具体结构请参考上文，此处不再赘述。
在具体实施时，所述显示基板100可以为一阵列基板，也可以为一显示面 板。
如图3和图4，在本实施例中，所述显示基板100为一显示面板，所述显示 面板包括阵列基板10和发光器件层20。
请继续参考图3和图4，所述阵列基板10包括本申请所述薄膜晶体管200。 其中所述薄膜晶体管200阵列布置在基板100上，并且所述多层绝缘层240的各 层分别同层并相互连续，以构成连续的薄膜晶体管层。
如图3和图4，在本实施例中，所述多层绝缘层240还包括平坦化层244。所 述平坦化层244设置于所述源极234和漏极233上并覆盖所述源极234、所述漏极 233以及所述层间介电层243。
请继续参考图3和图4，所述平坦化层244具有基本平面的或平整的顶表面， 使薄膜晶体管层的表面基板100平坦化，以便于在所述薄膜晶体管200上继续布 置其它膜层，例如但不限于，发光器件层20。
具体地，所述平坦化层244上具有贯穿其厚度的第三过孔204。所述第三过 孔204对应于所述源极234或所述漏极233设置，以用于暴露出所述源极234或所 述漏极233。
在具体实施时，所述平坦化层244的材料可以包括有机材料，例如聚酰亚 胺、环氧类树脂、丙烯酸类树脂、聚酯和/或类似材料。
如图3和图4，所述发光器件层20设置于所述平坦化层244并包括多个发光 器件300，所述发光器件300通过第三过孔204连接于所述述漏极233。
例如，在本实施例中，所述发光器件300包括阳极、发光功能层和阴极。
其中所述阳极设置于所述平坦化层244上，并且所述阳极的部分区域填充 于所述第三过孔204内与所述漏极233接触。所述发光功能层至少包括发光材料 层。所述阴极设置于所述发光功能层上。在具体实施时，所述阴极可以针对每 一所述发光器件300单独的设置，也可以多个发光器件300共同地设置。
如图5至图8所示，本申请还提供一种薄膜晶体管200的制备方法，所述制 备方法包括：提供一基板100并在所述基板100上制备有源层220的步骤；以及 制备屏蔽结构210的步骤，其中所述屏蔽结构210具有第一凹槽201，所述有源 层220的部分或全部厚度区域位于所述第一凹槽201内。
至此，本申请所述薄膜晶体管200的制备方法用于获得本申请所述薄膜晶 体管200。
如图5至图8所示，所述薄膜晶体管200还包括第一栅极绝缘层241，则 所述屏蔽结构2和第一栅极绝缘层241以以下方法制作：在所述基板100上制 备第一绝缘膜2411；对所第一绝缘膜2411和所述基板100进行图案化以获得 凹槽102；在所述凹槽102内制备所述屏蔽结构；在所述屏蔽结构210上制备 第二绝缘膜2412，所述第二绝缘膜2412覆盖所述屏蔽结构210和所述第一绝 缘膜2411并在具有对应所述第一凹槽201的凹陷区域；在所述凹陷区域内制 备有源层220；在所述有源层220制备第三绝缘膜2413，所述第三绝缘膜层 2413覆盖所述第二绝缘膜2412以及位于所述凹陷区域内的有源层220；其中 所述第一绝缘膜2411、所述第二绝缘膜2412和所述第三绝缘膜2413构成所 述第一栅极绝缘层241。
如图5所示，首先提供一基板100并在所述基板100上制备第一绝缘膜 2411，所述第一绝缘膜2411覆盖所述基板100。然后，对所第一绝缘膜2411 和所述基板100进行图案化以获得凹槽102。
如图6所示，在所述凹槽102制备屏蔽结构210，所述屏蔽结构210的槽底部 211覆盖所述凹槽102的内底面，所述槽侧部212覆盖所述凹槽102的内侧面。
如图7所示，在所述屏蔽结构210上制备第二绝缘膜2412，所述第二绝缘膜 2412覆盖所述屏蔽结构210和所述第一绝缘膜2411，并且所述第二绝缘膜2412 地形跟随所述屏蔽结构210和所述第一绝缘膜2411的地形变化。
更具体来讲，所述第二绝缘膜2412覆盖所述屏蔽结构210的内底面和内侧 壁，但并未完全填充所述第一凹槽201。或者说，所述第二绝缘膜2412在对应 所述第一凹槽201的区域为凹陷结构。
请继续参考图7，在所述第二绝缘膜2412的凹陷结构内制备有源层220。如 前所述，由于所述第二绝缘膜2412并未完全填充所述第一凹槽201，因而所述 有源层220的至少部分厚度区域位于所述第一凹槽201内。
请继续参考图8，在所述有源层220上制备三绝缘薄膜2413，如此，获得由 第一绝缘膜2411、第二绝缘膜2412和第三绝缘膜2413构成的所述第一栅极绝缘 层241。其中所述第三绝缘膜2413覆盖所述有源层220和所述第二绝缘膜2412。 更详细来讲，所述第三绝缘膜2413填充所述第二绝缘膜2412的凹陷结构内并包 覆有源层220。
经上述步骤，获得所述屏蔽结构210、有源层220和第一栅极绝缘层241。 如图8所示，其中所述屏蔽结构210插置于所述基板100和所述有源层220内并具 有第一凹槽201，所述第一栅极绝缘层241覆盖所述屏蔽结构210和所述基板100 并填充于所述第一凹槽201内并包覆有源层220。所述有源层220的至少部分厚 度区域位于所述第一凹槽201内。
具体地，所述薄膜晶体管的制备方法还包括制备第一栅极231、第二栅极 绝缘层242、第二栅极232、层间绝缘层243、源极234漏极233的步骤。上述膜 层的制备方法或制备过程，本申请不做具体限定。
以上对本申请实施例所提供的一种薄膜晶体管及制备方法、显示基板进行 了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述， 以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于 本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有 改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种薄膜晶体管，设置于一基板上，其特征在于，所述薄膜晶体管包括有源层、屏蔽结构、多个电极、接地走线以及用于隔开所述多个电极的多层绝缘层；
其中所述屏蔽结构设置于所述基板上、且具有第一凹槽；
所述有源层的部分或全部厚度区域位于所述第一凹槽内；
所述接地走线与所述多个电极中的至少一个同层设置，并且所述接地走线与所述屏蔽结构电连接，以将所述屏蔽结构内的电荷外导；
所述多层绝缘层也设置于所述基板上并包括与所述基板接触的第一栅极绝缘层，所述第一栅极绝缘层覆盖所述基板和设置于所述基板上的屏蔽结构，并且所述第一栅极绝缘层还填充于所述第一凹槽内。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述屏蔽结构包括用于围设所述第一凹槽的槽底部和槽侧部；
其中所述槽底部平行于所述有源层；
所述槽侧部与所述槽底部呈一夹角并围设于所述有源层的外围。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述槽底部在所述基板上的正投影覆盖所述有源层在所述基板上的正投影；
所述槽侧部在所述有源层的厚度方向的延伸区域覆盖所述有源层的厚度区域。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述多个电极包括设置于所述多层绝缘层内的第一栅极、第二栅极、源极和漏极；
所述接地走线与所述第一栅极、所述第二栅极、所述源极和所述漏极中至少一个同层设置并通过第一过孔连接至所述屏蔽结构；
所述第一过孔由所述接地走线所在表面延伸至所述第一栅极绝缘层并暴露出所述屏蔽结构。
5.如权利要求4所述的薄膜晶体管，其特征在于，所述多层绝缘层还包括依次层叠于所述第一栅极绝缘层上的第二栅极绝缘层和层间介电层，并且：
所述第一栅极设置于所述第一栅极绝缘层和所述第二栅极绝缘层之间；
所述第二栅极设置于所述第二栅极绝缘层和所述层间介电层之间；
所述源极和所述漏极设置于所述层间介电层上并通过第二过孔连接于所述有源层；
所述第二过孔由所述层间介电层延伸至所述第一栅极绝缘层并暴露出所述有源层。
6.如权利要求4中所述的薄膜晶体管，其特征在于，所述基板上设置有第二凹槽，所述屏蔽结构槽位于所述第二凹槽内并突出于所述基板的表面。
7.如权利要求6所述的薄膜晶体管，其特征在于，所述基板括多个阻挡层和多个柔性层，所述多个阻挡层和所述多个柔性层依次交叠设置；
所述多个阻挡层包括与所述第一栅极绝缘层接触的第一阻挡层，所述第二凹槽设置于所述第一阻挡层上。
8.一种薄膜晶体管的制作方法，包括提供一基板并在所述基板制作有源层的步骤，其特征在于，用来制作权利要求1至7中任一项所述的薄膜晶体管，所述制作方法还包括：
制作屏蔽结构的步骤，其中所述屏蔽结构具有第一凹槽，并且所述有源层的部分或全部厚度区域位于所述凹槽内。
9.如权利要求8所述的薄膜晶体管的制作方法，其特征在于，所述薄膜晶体管还包括设置于所述基板上的第一栅极绝缘层，则以以下方法制备所述屏蔽结构、所述有源层和所述第一栅极绝缘层：
在所述基板上制备第一绝缘膜；
对所第一绝缘膜和所述基板进行图案化以获得凹槽；
在所述凹槽内制备所述屏蔽结构；
在所述屏蔽结构上制备第二绝缘膜，所述第二绝缘膜覆盖所述屏蔽结构和所述第一绝缘膜并在具有对应所述第一凹槽的凹陷区域；
在所述凹陷区域上制备有源层；
在所述有源层制备第三绝缘膜，所述第三绝缘膜层覆盖所述第二绝缘膜以及位于所述凹陷区域内的有源层；
其中所述第一绝缘膜、所述第二绝缘膜和所述第三绝缘膜构成所述第一栅极绝缘层。
10.一种显示基板，其特征在于，所述显示基板包括权利要求1至7中任一项所述的薄膜晶体管。
CN202110393579.2A 2021-04-13 2021-04-13 薄膜晶体管及制备方法、显示基板 Active CN113284945B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110393579.2A CN113284945B (zh) 2021-04-13 2021-04-13 薄膜晶体管及制备方法、显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110393579.2A CN113284945B (zh) 2021-04-13 2021-04-13 薄膜晶体管及制备方法、显示基板

Publications (2)

Publication Number Publication Date
CN113284945A CN113284945A (zh) 2021-08-20
CN113284945B true CN113284945B (zh) 2022-07-29

Family

ID=77276542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110393579.2A Active CN113284945B (zh) 2021-04-13 2021-04-13 薄膜晶体管及制备方法、显示基板

Country Status (1)

Country Link
CN (1) CN113284945B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540131B (zh) * 2021-09-15 2022-01-18 惠科股份有限公司 阵列基板、显示面板以及阵列基板的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160254338A1 (en) * 2014-01-21 2016-09-01 Apple Inc. Organic Light-Emitting Diode Display with Bottom Shields
CN106449403A (zh) * 2016-11-22 2017-02-22 南通沃特光电科技有限公司 一种大功率igbt器件的制造方法
WO2019228457A1 (zh) * 2018-06-01 2019-12-05 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160254338A1 (en) * 2014-01-21 2016-09-01 Apple Inc. Organic Light-Emitting Diode Display with Bottom Shields
CN106449403A (zh) * 2016-11-22 2017-02-22 南通沃特光电科技有限公司 一种大功率igbt器件的制造方法
WO2019228457A1 (zh) * 2018-06-01 2019-12-05 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及其制造方法

Also Published As

Publication number Publication date
CN113284945A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
USRE49604E1 (en) Organic light emitting display device and method of manufacturing an organic light emitting display device
CN109920818B (zh) 显示面板及其制造方法、显示装置
CN110649177A (zh) 显示面板的制备方法、显示面板及显示装置
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
CN113097412A (zh) 显示面板及其制作方法
WO2018179728A1 (ja) タッチセンサ内蔵表示装置
CN113972252B (zh) 显示面板及电子设备
CN110783490A (zh) 显示面板及其制备方法
TW201743484A (zh) 有機ｅｌ顯示裝置
CN110752247A (zh) 显示面板及其制备方法
CN113284945B (zh) 薄膜晶体管及制备方法、显示基板
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN111933671B (zh) 一种显示基板及其制作方法、显示面板
CN107968113B (zh) 阵列基板及其制备方法
CN210467845U (zh) 显示面板
CN113036057A (zh) 阵列基板及其制备方法、显示面板、显示装置
CN112599539A (zh) 阵列基板及其制作方法、显示面板
US9312317B2 (en) Organic electroluminescent display device and method for manufacturing the same
CN111276492A (zh) 显示装置及其oled面板、oled面板的制作方法
CN113327940B (zh) 显示面板及其制作方法、显示装置
CN115148770A (zh) 显示面板和电子装置
CN112310327B (zh) 显示面板和显示装置
CN114695494A (zh) Oled显示面板及其制作方法
CN113421889A (zh) 显示面板、制备显示面板的方法以及显示装置
CN114503274A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant