CN113540131B - 阵列基板、显示面板以及阵列基板的制备方法 - Google Patents

阵列基板、显示面板以及阵列基板的制备方法 Download PDF

Info

Publication number
CN113540131B
CN113540131B CN202111077851.2A CN202111077851A CN113540131B CN 113540131 B CN113540131 B CN 113540131B CN 202111077851 A CN202111077851 A CN 202111077851A CN 113540131 B CN113540131 B CN 113540131B
Authority
CN
China
Prior art keywords
layer
groove
film transistor
thin film
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111077851.2A
Other languages
English (en)
Other versions
CN113540131A (zh
Inventor
金璐
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202111077851.2A priority Critical patent/CN113540131B/zh
Publication of CN113540131A publication Critical patent/CN113540131A/zh
Priority to PCT/CN2021/143538 priority patent/WO2023040128A1/zh
Application granted granted Critical
Publication of CN113540131B publication Critical patent/CN113540131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板、显示面板以及阵列基板的制备方法，所述阵列基板包括：包括衬底基板和薄膜晶体管层，所述薄膜晶体管层设于所述衬底基板上；所述薄膜晶体管层包括有源层；还包括遮挡层，所述遮挡层设于所述衬底基板和所述薄膜晶体管层之间，所述遮挡层设有凹槽，所述有源层至少部分伸入至所述凹槽内。本申请通过以上方式，改善有源层受到光照而造成的漏电流问题，提高薄膜晶体管的工作稳定性。

Description

阵列基板、显示面板以及阵列基板的制备方法
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板以及阵列基板的制备方法。
背景技术
目前，液晶显示面板(Liquid Crystal Display ，LCD)和有机发光二极管显示面板(Organic Light Emitting Diode ，OLED)中均具有阵列基板，阵列基板上设置有薄膜晶体管(Thin Film Transistor，TFT)。
在薄膜晶体管中，有源层是非常重要的膜层，在很大程度上决定了薄膜晶体管的性能，而很多的有源层，都存在受到光照时产生漏电流的问题，将导致薄膜晶体管的性能不稳定；现有技术中为了解决这个技术问题，在有源层的下方设置了遮挡层，但是遮挡层的效果有限，薄膜晶体管的性能依然不稳定。
发明内容
本申请的目的是提供一种阵列基板、显示面板以及阵列基板的制备方法，旨在解决现有阵列基板的薄膜晶体管的有源层受到光照导致性能不稳定的问题。
本申请公开了一种阵列基板，包括衬底基板和薄膜晶体管层，所述薄膜晶体管层设于所述衬底基板上；所述薄膜晶体管层包括有源层；所述阵列基板还包括遮挡层，所述遮挡层设于所述衬底基板和所述薄膜晶体管层之间，所述遮挡层设有凹槽，所述有源层至少部分伸入至所述凹槽内。
可选的，所述薄膜晶体管层包括驱动薄膜晶体管，所述遮挡层包括第一遮挡层，所示第一遮挡层对应所述驱动薄膜晶体管设置；所述凹槽包括第一凹槽，所述第一凹槽由所述第一遮挡层形成，所述第一凹槽包括凹槽底壁和两个凹槽侧壁，两个所述凹槽侧壁设于所述凹槽底壁的两侧，且所述凹槽底壁的两端分别和两个所述凹槽侧壁的下端连接；
所述有源层包括第一有源层，所述第一有源层位于所述驱动薄膜晶体管内，所述第一有源层至少部分伸入所述第一凹槽内。
可选的，所述薄膜晶体管层包括开关薄膜晶体管，所述遮挡层包括第二遮挡层，所述第二遮挡层对应所述开关薄膜晶体管设置；所述凹槽包括第二凹槽，所述第二凹槽由所述第二遮挡层形成，所述第二凹槽包括两个第二凹槽侧壁，两个所述第二凹槽侧壁间隔设置，且两个所述第二凹槽侧壁之间镂空形成镂空部；
所述有源层包括第二有源层，所述第二有源层位于所述驱动薄膜晶体管内，所述第二有源层至少部分伸入所述第二凹槽内。
可选的，还包括第一缓冲层，所述第一缓冲层设于所述衬底基板和所述遮挡层之间，所述第一缓冲层设有第一缓冲槽，所述遮挡层的厚度小于所述第一缓冲槽的深度，且所述遮挡层至少铺满所述第一缓冲槽的底壁和侧壁以形成所述凹槽。
可选的，还包括第二缓冲层，所述第二缓冲层设于所述遮挡层和所述薄膜晶体管层之间；所述第二缓冲层对应所述凹槽形成第二缓冲槽；
所述有源层铺满所述第二缓冲槽的底壁和侧壁以形成有源层凹槽。
可选的，所述有源层包括氧化铟锌层，所述遮挡层采用钛金属材料或氮化钛材料制成，所述第二缓冲层采用SiOx材料或AlO材料制成。
可选的，所述薄膜晶体管层包括源极，所述遮挡层还包括凹槽延伸部，所述凹槽延伸部与所述凹槽的侧壁连接；
所述阵列基板还包括设于所述第二缓冲层上方的电容电极层，所述凹槽延伸部、所述电容电极层和所述源极均至少部分重叠，以形成存储电容。
本申请还公开了一种显示面板，包括阵列基板和印刷电路板，所述印刷电路板绑定连接于所述阵列基板，所述阵列基板采用本申请公开的任意一种所述的阵列基板。
本申请还公开了一种阵列基板的制备方法，用于制备本申请公开的任意一种所述的阵列基板，所述制备方法包括步骤：
设置一衬底基板，在所述衬底基板上沉积并蚀刻形成所述遮挡层，所述遮挡层形成所述凹槽；
在所述遮挡层上制作所述薄膜晶体管层，形成的所述薄膜晶体管层的有源层至少部分伸入所述凹槽内。
可选的，所述设置一衬底基板，在所述衬底基板上沉积并蚀刻形成所述遮挡层，所述遮挡层形成所述凹槽的步骤包括：
在所述衬底基板上沉积第一缓冲层，在所述第一缓冲层上蚀刻出第一缓冲槽；
在所述第一缓冲层上沉积所述遮挡层，所述遮挡层铺满所述第一缓冲槽的底壁和侧壁以形成所述凹槽；
所述在所述遮挡层上制作薄膜晶体管层，所述薄膜晶体管层的有源层至少部分伸入所述凹槽内的步骤包括：
在所述遮挡层上沉积第二缓冲层，所述第二缓冲层覆盖所述遮挡层，并对应所述凹槽内形成第二缓冲槽；
在所述第二缓冲层上，且对应所述遮挡层的上方制作所述薄膜晶体管层，形成的所述薄膜晶体管层的所述有源层铺满所述第二缓冲槽的底壁和侧壁以形成有源层凹槽，且形成的所述有源层、所述第二缓冲层和所述遮挡层的总厚度小于所述第一缓冲槽的深度。
相对于现有技术的显示面板中，有源层受到光照产生漏电流而导致薄膜晶体管稳定性差的方案来说，本申请通过让遮挡层形成凹槽，且有源层至少部分深入凹槽内的设计，使得在遮挡层的两侧的上表面高于有源层至少一部分的下表面，对有源层形成半包围结构，这样的话，遮挡层就可以从下方以及侧面对有源层进行遮挡，即不仅仅可以遮住遮挡层下方的光线，而且可以很好地阻挡从侧面入射的光线照射到有源层，通过一层遮挡层即达到了极好的遮光效果，避免薄膜晶体管的有源层受到光照而产生漏电流的问题，提高薄膜晶体管的工作稳定性，提高显示效果。
附图说明
以下所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请阵列基板的第一实施例的示意图；
图2是本申请阵列基板的第二实施例的示意图；
图3是本申请阵列基板的第三实施例的示意图；
图4是本申请实施例一种显示面板的示意图；
图5是本申请阵列基板的制备方法的第一实施例的示意图；
图6是本申请阵列基板的制备方法的第二实施例的示意图；
图7是本申请阵列基板的制备方法的第三实施例的示意图；
图8是本申请实施例阵列基板的制备过程中膜层变化第一阶段的结构示意图；
图9是本申请实施例阵列基板的制备过程中膜层变化第二阶段的结构示意图；
图10是本申请实施例阵列基板的制备过程中膜层变化第三阶段的结构示意图；
图11是本申请实施例阵列基板的制备过程中膜层变化第四阶段的结构示意图；
图12是本申请实施例阵列基板的制备过程中膜层变化第五阶段的结构示意图；
图13是本申请实施例阵列基板的制备过程中膜层变化第六阶段的结构示意图；
图14是本申请实施例阵列基板的制备过程中膜层变化第七阶段的结构示意图；
图15是本申请实施例阵列基板的制备过程中膜层变化第八阶段的结构示意图；
图16是本申请实施例阵列基板的制备过程中膜层变化第九阶段的结构示意图；
图17是本申请实施例阵列基板的制备过程中膜层变化第十阶段的结构示意图；
图18是本申请实施例阵列基板的制备过程中膜层变化第十一阶段的结构示意图；
图19是本申请实施例阵列基板的制备过程中膜层变化第十二阶段的结构示意图；
图20是本申请实施例阵列基板的制备过程中膜层变化第十三阶段的结构示意图；
图21是本申请实施例阵列基板的制备过程中膜层变化最终阶段的结构示意图。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
下面参考附图和可选的实施例对本申请作详细说明。
本申请公开了一种阵列基板，包括衬底基板和薄膜晶体管层，所述薄膜晶体管层设于所述衬底基板上；所述薄膜晶体管层包括有源层；所述阵列基板还包括遮挡层，所述遮挡层设于所述衬底基板和所述薄膜晶体管层之间，所述遮挡层设有凹槽，所述有源层至少部分伸入至所述凹槽内。其中，所述遮挡层在所述衬底基板的正投影完全覆盖所述有源层在衬底基板的正投影，且所述遮挡层至少一部分的上表面的高度，高于所述有源层一部分的下表面的高度。
相对于现有技术的显示面板中，有源层受到光照产生漏电流而导致薄膜晶体管稳定性差的方案来说，本申请通过让遮挡层形成凹槽，且有源层至少部分深入凹槽内的设计，使得在遮挡层的两侧的上表面高于有源层至少一部分的下表面，对有源层形成半包围结构，这样的话，遮挡层就可以从下方，以及侧面对有源层进行遮挡，即不仅仅可以遮挡层下方的光线，而且可以很好地阻挡从侧面入射的光线照射到有源层，通过一层遮挡层即达到了极好的遮光效果，避免薄膜晶体管的有源层受到光照而产生漏电流的问题，提高薄膜晶体管的工作稳定性，提高显示效果。
其中，该凹槽可以是遮挡层自身形成，例如遮挡层的某一位置厚度较其他位置薄，从而形成凹槽。当然，也可以通过其他方式形成该凹槽，例如在遮挡层下方先沉积一膜层，该膜层先形成以凹槽结构或者通槽结构，然后再沉积遮挡层，即可形成具有凹槽的遮挡层。
另外，本申请的遮挡层的设计，可以应用于液晶显示面板（LCD），也可以应用于有机发光二极管显示面板（OLED）；可以应用于顶栅结构，也可以应用于底栅结构。如下，以OLED以及顶栅结构为例，结合附图对本申请进行更具体地说明：
图1是本申请阵列基板的第一实施例的示意图，如图1所示，本实施例公开的阵列基板10包括衬底基板110和薄膜晶体管层200，所述薄膜晶体管层200设于所述衬底基板110上；所述薄膜晶体管层200包括有源层；所述遮挡层包括第一遮挡层11，所述薄膜晶体管层200包括驱动薄膜晶体管201，所述第一遮挡层11对应所述驱动薄膜晶体管201设置；所述凹槽包括第一凹槽111，所述第一凹槽111由所述第一遮挡层11形成，所述第一凹槽111包括凹槽底壁和两个凹槽侧壁，两个所述凹槽侧壁设于所述凹槽底壁的两侧，且所述凹槽底壁的两端分别和两个所述凹槽侧壁的下端连接；
所述有源层包括第一有源层15，所述第一有源层15位于所述驱动薄膜晶体管201内，所述第一有源层15至少部分伸入所述第一凹槽111内，且所述凹槽侧壁的上端的高度，大于所述第一有源层15对应所述凹槽底壁设置的部分的下表面的高度。
当然，所述凹槽侧壁上端的高度也可以大于所述第一有源层15对应所述第一凹槽111底部设置的部分的上表面的高度，甚至，当第一有源层15的宽度小于凹槽的宽度，并完全伸入凹槽内时，所述凹槽侧壁上端的高度可以高于整个第一有源层15的上表面的高度。
可选的，作为第一实施例的一种改进，如图1所示，为了更好更容易地形成凹槽，该遮挡层可以借助其他膜层完成凹槽的制备，具体的，阵列基板10还可以包括第一缓冲层13，所述第一缓冲层13设于所述衬底基板110和所述遮挡层之间，具体的，在衬底基板110和所述第一遮挡层11之间，所述第一缓冲层13设有第一缓冲槽131，所述第一遮挡层11的厚度小于所述第一缓冲槽131的深度，且所述第一遮挡层11至少铺满所述第一缓冲槽131的底壁和侧壁以形成所述凹槽。第一缓冲层13以及第一缓冲槽131的存在，可以方便遮挡层沉积形成半包围有源层的凹槽。其中，第一缓冲槽131可以是第一缓冲层13下凹但不贯穿第一缓冲层13的凹槽结构，也可以是贯穿第一缓冲层13的通槽结构；若为凹槽结构，则第一缓冲槽131深度较浅，可以减少遮挡层以及其上的膜层断线的风险；若为通槽结构的话，第一缓冲槽131的深度更深，形成的凹槽的深度也更深，可以更好地从侧面对有源层进行遮光，改善斜射和折射的光线从侧面进入有源层而导致漏电流的问题。
当遮挡层采用黑矩阵等非金属材料制成，此时，有源层可以直接形成在遮挡层上。
当然为了减少不好的元素侵入有源层，例如遮挡层采用金属材料（例如采用钼(Mo)、钛（Ti）、银(Ag)、铝(Al)、钼铜(MoCu)合金、钼(Mo)和铝(Al)的叠层结构等金属材料制成时）制成时，作为第一实施例的一种改进，阵列基板10还包括第二缓冲层14，所述第二缓冲层14设于所述遮挡层和所述薄膜晶体管层200之间，具体的，在所述第一遮挡层11和所述薄膜晶体管层200之间；所述第二缓冲层14对应所述凹槽形成第二缓冲槽141，具体的，对应第一凹槽111形成第二缓冲槽141；
所述有源层铺满所述第二缓冲槽141的底壁和侧壁以形成有源层凹槽，所述有源层的宽度小于所述遮挡层的宽度，且所述有源层、所述第二缓冲层14和所述遮挡层的总厚度小于所述第一缓冲槽131的深度。当所述遮挡层采用金属材质制成时，所述第二缓冲层14可以阻挡金属离子扩散到有源层影响有源层的稳定性。
具体到第一遮挡层11位置，所述第一有源层15铺满所述第二缓冲槽141的底壁和侧壁以形成有源层凹槽151，所述第一有源层15的宽度小于所述第一遮挡层11的宽度，且所述第一有源层15、所述第二缓冲层14和所述第一遮挡层11的总厚度小于所述第一缓冲槽131的深度。
另外，作为本实施例的进一步改进，还可以考虑将第一缓冲槽131的槽壁为台阶形状，这样的话，可以在第一缓冲槽131的深度较深的情况下，也可以减少遮挡层以及其上的膜层发生断线的风险；另外，在遮挡层对应第一缓冲槽131形成凹槽的同时，该遮挡层本身也可以通过半透膜制备而使得对应凹槽位置处的膜厚比两侧的膜厚薄，以得到更深的凹槽以更好地对有源层形成半包围遮挡结构。
本申请的薄膜晶体管层200至少包括有驱动薄膜晶体管201，该驱动薄膜晶体管201的有源层可以采用非晶硅，多晶硅，也可以采用氧化铟锌等材料制成。如下以采用氧化铟锌材料制成的顶栅结构薄膜晶体管为例进行介绍，具体的：
图2是本申请阵列基板的第二实施例的示意图，如图2所示，结合图1可知，本实施例跟第一实施例的主要区别在于：薄膜晶体管层200包括驱动薄膜晶体管201，所述驱动薄膜晶体管201包括所述第一有源层15，所述第一有源层15包括氧化铟镓锌层，所述驱动薄膜晶体管201还包括：栅极绝缘层17设置于氧化铟镓锌层上，栅极18设置于栅极绝缘层17上，层间介质层19设置在栅极18上，覆盖第二缓冲层122、氧化铟镓锌层、栅极绝缘层17以及栅极18，层间介质层19包括第一过孔20和第二过孔21以及第三过孔22，源极24和漏极25，设置于层间介质层19上，漏极25通过第一过孔20与氧化铟镓锌层相连接；源极24通过第二过孔21与氧化铟镓锌层相连接，并通过第三过孔22与第一遮挡层11相连接；以及钝化层26，设置在层间介质层19上，钝化层26上设置有阳极过孔29；平坦层27，设置在钝化层26上，平坦层27上设置有阳极28，阳极28通过阳极过孔29连接于源极24。氧化铟镓锌形成的氧化物有源层具有优越的柔韧性，也可以应用于柔性显示的领域。本实施例中，氧化铟镓锌作为有源层时，薄膜晶体管的输出端是源极，而输入端则是漏极，与一般情况下，源极作为输入端，漏极作为输出端的情况有所区别，这是本领域技术人员公知的常识，因而，不再赘述。
其中，所述遮挡层包括钛金属层、氮化钛层或叠层设置的钛金属层和氮化钛层，即所述遮挡层采用钛金属材料或氮化钛材料制成。此时，遮挡层不仅可以遮光，而且由于遮挡层采用金属材料制成，且与源极相连通，如此该遮挡层起到了辅助栅极的作用，即形成双栅结构，顶栅／有源层和底栅／有源层同时积累载流子，形成顶栅沟道和底栅沟道，可以增加载流子迁移率，可以具有更大的栅电容，能更有效地控制沟道表面势，可以抑制短沟道效应的产生，有利于制备小尺寸器件和实现高分辨率。
另外，有源层，特别是氧化铟镓锌作为有源层时，它的载流子（电子）主要通过氧空位产生，而氢元素的介入会产生一系列化学反应，最终占据氧空位并释放出更多的电子，从而导致氧化铟镓锌的载流子浓度变高，阈值电压产生负偏，使薄膜晶体管更容易开启；而氢的来源，主要是背板制备工艺中，使用到如硅烷（SiH4）这类含有氢的材料，导致膜层中有微量氢残留；有机材料中的氢；后端封装工艺可能使用氮化硅/氮氧化硅这类含氢量高的材料，由于氢的分子/原子/离子结构体积均很小，所以通常可以在各膜层中扩散、迁移。
因而，以钛为例，一方面，钛的晶体结构为密排六方晶系，这决定了钛膜层具有高致密性的特点，能够很大程度地阻隔氢渗透；另一方面钛对于氢有很好的吸附作用，即便有微量的氢可以进入钛内部，也会被捕获在晶格间隙位置，形成Ti-H的结构，因此氢很难透过Ti膜层而影响TFT器件。因而，采用钛金属材料或氮化钛材料制成的遮挡层，可以阻挡氢横向渗透进入有源层，利用铟镓锌氧化物(Indium Gallium Zinc Oxide ，氧化铟镓锌)形成有源层的薄膜晶体管具有极小的漏电流，将氧化铟镓锌作为有源层可以有效降低薄膜晶体管的漏电流，进而提升显示面板的显示画质。
其中，第一缓冲层13和第二缓冲层14均可以包括SiOx层、AlO层或者叠层设置的SiOx层和AlOx层，或者是采用硅氮氧化物(SiOxNy)制成。由于SiOx和AlOx均不含氢元素，因而，可以进一步减少膜层中的氢含量。当然，所述有源层包括氧化铟锌层，同时，所述遮挡层采用钛金属材料或氮化钛材料制成，所述第二缓冲层采用氧化硅（SiOx）材料或氧化铝（AlO）材料制成，由于遮挡层的材料也不含氢，可以达到更好的减少氢元素的效果。
另外，如图2所示，所述薄膜晶体管层200包括源极24，所述遮挡层还可以包括凹槽延伸部123，所述凹槽延伸部123与所述凹槽的侧壁连接（例如可以是和第一凹槽111的侧壁连接）；
所述阵列基板10还包括设于所述第二缓冲层14上方的电容电极层23，所述电容电极层23与所述第一有源层15共用制程形成，所述凹槽延伸部123、所述电容电极层23和所述源极24均至少部分重叠，以形成存储电容。其中，所述源极可以是驱动薄膜晶体管201的源极，也可以是开关薄膜晶体管的开关源极，该遮挡层、电容电极层以及源极三层结构形成叠层的电容电极层23，不仅减少了光罩制程，提高了生产效率，而且，可以利用更小的面积形成更大容量的电容，增大电容的同时，增加产品的开口率，更有利于实现高分辨率。
图3是本申请阵列基板的第三实施例的示意图，如图3所示，本实施例是基于第一和第二实施例的改进，为了更好地实现开关性能，阵列基板10上，除了驱动薄膜晶体管201之外，还可以设置有其他的薄膜晶体管，其他的薄膜晶体管的数量不定，如下以数量为1个为例进行介绍，即：所述薄膜晶体管层200还包括开关薄膜晶体管202，所述遮挡层包括第二遮挡层12，所述第二遮挡层12对应所述开关薄膜晶体管201设置；所述凹槽包括第二凹槽121，所述第二凹槽121由所述第二遮挡层12形成，所述第二凹槽121包括两个第二凹槽侧壁，两个所述第二凹槽侧壁间隔设置，且两个所述第二凹槽侧壁之间镂空形成镂空部122；
所述有源层包括第二有源层16，所述第二有源层16位于所述开关薄膜晶体管202内，所述第二有源层16至少部分伸入所述第二凹槽121内，且所述第二凹槽121的侧壁上端的高度，大于所述第二有源层16对应所述镂空部122设置的部分的下表面的高度。同理于第一实施例，该开关薄膜晶体管202也可以设置第一缓冲层，或第一缓冲层和同时设置第二缓冲层，具体结构参考第一实施例，不再赘述。
两种不同的薄膜晶体管，可以根据不同的搭配满足不同的驱动需求，例如，以OLED为例，驱动薄膜晶体管201和开关薄膜晶体管202可以进行分工，以达到需求的充电效果。
为了节省制程，提高生产效果，该驱动薄膜晶体管201和开关薄膜晶体管202，可以通过共用制程形成，具体如下：
如图3所示，所述开关薄膜晶体管202和所述驱动薄膜晶体管201通过共用制程形成，这里的共用制程指的是开关薄膜晶体管202的至少一部分膜层与驱动薄膜晶体管201的一部分膜层通过共用制程形成，开关薄膜晶体管202包括第二有源层16、开关绝缘层30、开关栅极31、开关源极32和开关漏极33，所述第二有源层16包括开关氧化铟镓锌层，所述开关氧化铟镓锌层设置于第二缓冲层14上，所述开关氧化铟镓锌层与氧化铟镓锌层共用制程形成，所述开关绝缘层30设置于开关氧化铟镓锌层上，所述开关绝缘层30与栅极绝缘层17同层设置；所述开关栅极31形成在开关绝缘层30上，所述开关栅极31与栅极18通过共用制程形成；所述开关源极32和开关漏极33相对设置在层间介质层19上，所述层间介质层19还包括第四过孔34和第五过孔35，所述开关源极32通过第四过孔34与开关氧化铟镓锌层相连接；开关漏极33通过第五过孔35与开关氧化铟镓锌层相连接；第一缓冲层13还包括第一开关缓冲槽132，开关薄膜晶体管202对应第一开关缓冲槽132设置；在第一缓冲层121和第二缓冲层122之间，对应第一开关缓冲槽132处设置有第二遮挡层12，第二遮挡层12与第一遮挡层11通过共用制程形成；在第二缓冲层13上设置有第二开关缓冲槽142，所述第二开关缓冲槽142对应第一开关缓冲槽132设置。
其中，开关薄膜晶体管202的开关栅极31与扫描线（SL）相连，开关漏极33与数据线（DL）相连，开关源极32与驱动薄膜晶体管201的栅极18相连。驱动薄膜晶体管201的漏极25与参考电压端相连，这样的话，开关薄膜晶体管202就可以通过控制驱动薄膜晶体管201的栅极处的电压，调节阳极电压。
图4是本申请实施例一种显示面板的示意图，如图4所示，本申请还公开了一种显示面板，包括阵列基板10和印刷电路板300，所述印刷电路板300绑定连接于所述阵列基板10，所述阵列基板10采用本申请公开的任意一种所述的阵列基板10。
其中，当显示面板100为液晶显示面板，显示面板100还包括与阵列基板10相对设置的彩膜基板以及设置于阵列基板10和彩膜基板之间的液晶层。当显示面板100为有机发光二极管显示面板，显示面板还包括设置于阵列基板10上的发光器件层，发光器件层通过喷墨打印或蒸镀工艺沉积形成，发光器件层包括依次层叠设置的阳极、空穴注入层、空穴传输层、发光层、电子传输层以及电子注入层等，发光层包括红色发光层、绿色发光层以及蓝色发光层。
图5是本申请阵列基板的制备方法的第一实施例的示意图，如图5所示，本申请还公开了一种阵列基板的制备方法，用于制备本申请公开的任意一种所述的阵列基板，所述制备方法包括步骤：
S1:设置一衬底基板，在所述衬底基板上沉积并蚀刻形成所述遮挡层，所述遮挡层形成所述凹槽；
S2:在所述遮挡层上制作薄膜晶体管层，形成的所述薄膜晶体管层的有源层至少部分伸入所述凹槽内。其中，该凹槽可以是遮挡层自己本身通过调节膜厚等方式来实现，可以是借助其他膜层来实现。
图6是本申请阵列基板的制备方法的第二实施例的示意图，如图6所示，例如，所述设置一衬底基板，在所述衬底基板上沉积并蚀刻形成所述遮挡层，所述遮挡层形成所述凹槽的步骤S1包括：
S11:在所述衬底基板上沉积第一缓冲层，在所述第一缓冲层上蚀刻出第一缓冲槽；
S12:在所述第一缓冲层上沉积所述遮挡层，所述遮挡层铺满所述第一缓冲槽的底壁和侧壁以形成所述凹槽；
所述在所述遮挡层上制作薄膜晶体管层，所述薄膜晶体管层的有源层至少部分伸入所述凹槽内的步骤S2包括：
S21:在所述遮挡层上沉积第二缓冲层，所述第二缓冲层覆盖所述遮挡层，并对应所述凹槽内形成第二缓冲槽；
S22:在所述第二缓冲层上，且对应所述遮挡层的上方制作所述薄膜晶体管层，形成的所述薄膜晶体管层的所述有源层铺满所述第二缓冲槽的底壁和侧壁以形成有源层凹槽，且形成的所述有源层、所述第二缓冲层和所述遮挡层的总厚度小于所述第一缓冲槽的深度。
其中，在不需要第二缓冲层时，也可以不要该步骤S21，例如，遮挡层是采用黑矩阵等非金属材料制成时；另外，除了第一缓冲层辅助形成凹槽的方式以外，也可以通过遮挡层膜厚和其他膜层辅助同时实现，即遮挡层对应第一缓冲槽的位置形成凹槽，且对应凹槽位置，遮挡层的厚度比其他位置的厚度薄，从而得到深度更深的凹槽。
图7是本申请阵列基板的制备方法的第三实施例的示意图，如图7所示，本申请还公开了一种阵列基板的制备方法，阵列基板划分为驱动薄膜晶体管区域和开关薄膜晶体管区域，包括以下步骤：
S111:在具有第一缓冲槽和第二缓冲槽的第一缓冲层上沉积遮挡层材料，蚀刻遮挡层材料，形成对应第一缓冲槽设置的第一遮挡层，形成的遮挡层铺满第一缓冲槽的底壁和侧壁以形成第一凹槽，并突出于第一缓冲槽，延伸至第一缓冲层的上表面形成凹槽延伸部；同时，形成对应第二缓冲槽的第二遮挡层，形成的第二遮挡层至少覆盖第二凹槽的侧壁，且对应第二缓冲槽的槽底镂空以形成第二凹槽；
S112：在第一遮挡层和第二遮挡层上沉积第二缓冲层材料，蚀刻第二缓冲层材料，形成覆盖第一缓冲层、第一凹槽、第二凹槽的第二缓冲层，且形成的第二缓冲层和第一遮挡层的总厚度小于第一缓冲槽的深度，即第一凹槽和第二凹槽的侧壁上端的高度，大于第二缓冲层对应第一凹槽和第二凹槽位置处的上表面的高度；
S113：在第二缓冲层上沉积氧化铟镓锌材料，蚀刻得到对应第一凹槽设置的氧化铟镓锌层，以及对应第二凹槽设置的开关氧化铟镓锌层；
S114：在氧化铟镓锌层和开关氧化铟镓锌层上沉积绝缘层材料和栅极层材料，蚀刻形成对应氧化铟镓锌层设置的栅极绝缘层和栅极，以及对应开关氧化铟镓锌层设置的开关绝缘层和开关栅极；
S115：在栅极绝缘层和开关绝缘层上沉积层间介质层材料，蚀刻形成层间介质层，形成的层间介质层，对应氧化铟镓锌层的两端形成有第一过孔和第二过孔，对应延伸部设置有第三过孔，对应开关氧化铟镓锌层的两端设置有第四过孔和第五过孔；
S116：在层间介质层上沉积金属材料，蚀刻形成通过第一过孔连接于氧化铟镓锌层的漏极，以及通过第二过孔连接于氧化铟镓锌，并通过第三过孔连接于延伸部的源极，以得到对应薄膜晶体管区域的驱动薄膜晶体管；同时形成通过第四过孔连接于开关氧化铟镓锌层的开关漏极，以及通过第五过孔连接于开关氧化铟镓锌层的开关源极以得到对应开关薄膜晶体管区域的开关薄膜晶体管；
S117：在源极、漏极、开关源极和开关漏极上沉积钝化层材料，蚀刻形成具有阳极过孔的钝化层，形成的阳极过孔对应源极设置；并在钝化层上形成通过阳极过孔连接于源极的阳极。本实施例，与图10所示实施例的主要区别在于，不仅薄膜晶体管和开关薄膜晶体管是通过共用制程形成，且该存储电容也是通过共用制程形成的。其中，上述的缓冲槽，可以是不镂空的凹槽结构，也可以是镂空的通槽结构，根据需求决定。
对应于阵列基板的制备方法的第三实施例，图8-图21通过展示制备过程的膜层变化示意图来展示在阵列基板制备本申请改进的驱动薄膜晶体管和开关薄膜晶体管的整个过程，具体的：
图8是本申请实施例阵列基板的制备过程中膜层变化第一阶段的结构示意图，如图8所示，展示的是在衬底基板110上沉积第一缓冲层材料，和形成光刻胶36的膜层结构图。
图9是本申请实施例阵列基板的制备过程中膜层变化第二阶段的结构示意图，如图9所示，展示的是对第一缓冲层材料进行蚀刻得到第一缓冲层13的膜层结构图。
图10是本申请实施例阵列基板的制备过程中膜层变化第三阶段的结构示意图，如图10所示，展示的是剥离位于第一缓冲层13上方的光刻胶36之后的膜层结构图。
图11是本申请实施例阵列基板的制备过程中膜层变化第四阶段的结构示意图，如图11所示，展示的是在第一缓冲层上方沉积遮挡层材料，以及光刻胶36的膜层结构图。
图12是本申请实施例阵列基板的制备过程中膜层变化第五阶段的结构示意图，如图12所示，展示的是对遮挡层材料进行蚀刻形成第一遮挡层11和第二遮挡层12之后的膜层结构图。
图13是本申请实施例阵列基板的制备过程中膜层变化第六阶段的结构示意图，如图13所示，展示的是剥离第一遮挡层11和第二遮挡层12上方的光刻胶之后的膜层结构图，对应执行步骤S111之后的膜层结构。
图14是本申请实施例阵列基板的制备过程中膜层变化第七阶段的结构示意图，如图14所示，展示的是在第一遮挡层11和第二遮挡层12上方沉积第二缓冲层材料、有源层材料和形成位于有源层材料上方的光刻胶36之后的膜层结构图，对应执行步骤S112之后的膜层结构。
图15是本申请实施例阵列基板的制备过程中膜层变化第八阶段的结构示意图，如图15所示，展示的是对有源层材料进行蚀刻得到第一有源层15、第二有源层16和电容电极层23之后的膜层结构图。
图16是本申请实施例阵列基板的制备过程中膜层变化第九阶段的结构示意图，如图16所示，展示的是剥离第一有源层15、第二有源层16和电容电极层23上方的光刻胶之后的膜层结构图，对应执行步骤S113之后的膜层结构。
图17是本申请实施例阵列基板的制备过程中膜层变化第十阶段的结构示意图，如图17所示，展示的是在第一有源层15上方形成栅极绝缘层17和栅极18，并在第二有源层16上方形成开关绝缘层30和开关栅极31之后的膜层结构图，对应执行步骤S114之后的膜层结构。
图18是本申请实施例阵列基板的制备过程中膜层变化第十一阶段的结构示意图，如图18所示，展示的是形成具有第一过孔20、第二过孔21、第三过孔22、第四过孔34和第五过孔35的层间介质层19之后的膜层结构图，对应执行步骤S115之后的膜层结构。
图19是本申请实施例阵列基板的制备过程中膜层变化第十二阶段的结构示意图，如图19所示，展示的是对应第一过孔20、第二过孔21、第四过孔34和第五过孔35位置形成源极24和漏极25，并形成开关源极32和开关漏极33之后的膜层结构图，对应执行步骤S116之后的膜层结构。
图20是本申请实施例阵列基板的制备过程中膜层变化第十三阶段的结构示意图，如图20所示，展示的是在源极和漏极上方形成钝化层26和平坦层27，且在平坦层27上形成阳极过孔29之后的膜层结构图。
图21是本申请实施例阵列基板的制备过程中膜层变化最终阶段的结构示意图，如图21所示，展示的是对应阳极过孔位置形成阳极28之后的膜层结构图，对应执行步骤S117之后的膜层结构，至此驱动薄膜晶体管和开关薄膜晶体管完成制备，当然，在阳极之上还可以形成像素定义层等膜层，但不是本申请的主要发明点所在，因而，不予赘述。当然，图8-图21中所示的驱动薄膜晶体管和开关薄膜晶体管的结构仅是一种示例，而不是限制，该驱动薄膜晶体管和开关薄膜晶体管采用其他的驱动结构也是可以的。其中，第一遮挡层11和第二遮挡层12是同层形成的，通过共用光罩制程，形成预设图案的光刻胶36，然后再共用蚀刻制程形成。同理，该第一有源层15、电容电极层23和第二有源层16也是同层的，以此类推，栅极、源漏极层、栅极绝缘层等膜层也是可以共用制程形成的。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序作出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
需要说明的是，本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下，以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以作出若干简单推演或替换，都应当视为本申请的保护范围。

Claims (5)

1.一种阵列基板，包括衬底基板和薄膜晶体管层，所述薄膜晶体管层设于所述衬底基板上；所述薄膜晶体管层包括有源层；其特征在于：还包括遮挡层，所述遮挡层设于所述衬底基板和所述薄膜晶体管层之间，所述遮挡层设有凹槽，所述有源层至少部分伸入至所述凹槽内；
所述薄膜晶体管层包括驱动薄膜晶体管，所述驱动薄膜晶体管包括第一有源层，所述第一有源层包括氧化铟镓锌层，所述驱动薄膜晶体管还包括：
栅极绝缘层设置于氧化铟镓锌层上；
栅极设置于栅极绝缘层上；
层间介质层，所述层间介质层包括第一过孔和第二过孔以及第三过孔；
源极和漏极，设置于所述层间介质层上，所述漏极通过所述第一过孔与所述氧化铟镓锌层相连接；所述遮挡层包括第一遮挡层，所述第一遮挡层对应所述驱动薄膜晶体管设置；所述源极通过所述第二过孔与所述氧化铟镓锌层相连接，并通过所述第三过孔与所述第一遮挡层相连接；
还包括第一缓冲层，所述第一缓冲层设于所述衬底基板和所述遮挡层之间，所述第一缓冲层设有第一缓冲槽，所述遮挡层的厚度小于所述第一缓冲槽的深度，且所述遮挡层至少铺满所述第一缓冲槽的底壁和侧壁以形成所述凹槽；
还包括第二缓冲层，所述第二缓冲层设于所述遮挡层和所述薄膜晶体管层之间；所述第二缓冲层对应所述凹槽形成第二缓冲槽；
所述有源层铺满所述第二缓冲槽的底壁和侧壁以形成有源层凹槽；
所述遮挡层采用钛金属材料或氮化钛材料制成，所述第二缓冲层采用氧化硅材料或氧化铝材料制成；
所述凹槽包括第一凹槽，所述第一凹槽由所述第一遮挡层形成，所述第一凹槽包括凹槽底壁和两个凹槽侧壁，两个所述凹槽侧壁设于所述凹槽底壁的两侧，且所述凹槽底壁的两端分别和两个所述凹槽侧壁的下端连接；所述第一有源层位于所述驱动薄膜晶体管内，所述第一有源层至少部分伸入所述第一凹槽内；
所述薄膜晶体管层还包括开关薄膜晶体管，所述遮挡层还包括第二遮挡层，所述第二遮挡层对应所述开关薄膜晶体管设置；所述凹槽包括第二凹槽，所述第二凹槽由所述第二遮挡层形成，所述第二凹槽包括两个第二凹槽侧壁，两个所述第二凹槽侧壁间隔设置，且两个所述第二凹槽侧壁之间镂空形成镂空部；所述有源层包括第二有源层，所述第二有源层位于所述开关薄膜晶体管内，所述第二有源层至少部分伸入所述第二凹槽内。
2.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管层包括源极，所述遮挡层还包括凹槽延伸部，所述凹槽延伸部与所述凹槽的侧壁连接；
所述阵列基板还包括设于所述第二缓冲层上方的电容电极层，所述凹槽延伸部、所述电容电极层和所述源极均至少部分重叠，以形成存储电容。
3.一种显示面板，包括阵列基板和印刷电路板，所述印刷电路板绑定连接于所述阵列基板，其特征在于，所述阵列基板采用权利要求1-2任意一种所述的阵列基板。
4.一种阵列基板的制备方法，其特征在于，用于制备如权利要求1-2任意一种所述的阵列基板，所述制备方法包括步骤：
设置一衬底基板，在所述衬底基板上沉积并蚀刻形成所述遮挡层，所述遮挡层形成所述凹槽；以及
在所述遮挡层上制作所述薄膜晶体管层，形成的所述薄膜晶体管层的有源层至少部分伸入所述凹槽内。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，所述设置一衬底基板，在所述衬底基板上沉积并蚀刻形成所述遮挡层，所述遮挡层形成所述凹槽的步骤包括：
在所述衬底基板上沉积第一缓冲层，在所述第一缓冲层上蚀刻出第一缓冲槽；以及
在所述第一缓冲层上沉积所述遮挡层，所述遮挡层铺满所述第一缓冲槽的底壁和侧壁以形成所述凹槽；
所述在所述遮挡层上制作所述薄膜晶体管层，所述薄膜晶体管层的有源层至少部分伸入所述凹槽内的步骤包括：
在所述遮挡层上沉积第二缓冲层，所述第二缓冲层覆盖所述遮挡层，并对应所述凹槽内形成第二缓冲槽；以及
在所述第二缓冲层上，且对应所述遮挡层的上方制作所述薄膜晶体管层，形成的所述薄膜晶体管层的所述有源层铺满所述第二缓冲槽的底壁和侧壁以形成有源层凹槽，且形成的所述有源层、所述第二缓冲层和所述遮挡层的总厚度小于所述第一缓冲槽的深度。
CN202111077851.2A 2021-09-15 2021-09-15 阵列基板、显示面板以及阵列基板的制备方法 Active CN113540131B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111077851.2A CN113540131B (zh) 2021-09-15 2021-09-15 阵列基板、显示面板以及阵列基板的制备方法
PCT/CN2021/143538 WO2023040128A1 (zh) 2021-09-15 2021-12-31 阵列基板、显示面板以及阵列基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111077851.2A CN113540131B (zh) 2021-09-15 2021-09-15 阵列基板、显示面板以及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN113540131A CN113540131A (zh) 2021-10-22
CN113540131B true CN113540131B (zh) 2022-01-18

Family

ID=78093269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111077851.2A Active CN113540131B (zh) 2021-09-15 2021-09-15 阵列基板、显示面板以及阵列基板的制备方法

Country Status (2)

Country Link
CN (1) CN113540131B (zh)
WO (1) WO2023040128A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540131B (zh) * 2021-09-15 2022-01-18 惠科股份有限公司 阵列基板、显示面板以及阵列基板的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230669B2 (ja) * 1998-11-26 2001-11-19 日本電気株式会社 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP4692699B2 (ja) * 2000-12-07 2011-06-01 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP2004271903A (ja) * 2003-03-07 2004-09-30 Sharp Corp 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
JP2007212499A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 液晶装置及びプロジェクタ
CN108573956B (zh) * 2018-04-17 2020-04-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法
CN111223876B (zh) * 2019-11-06 2022-12-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
CN110911424B (zh) * 2019-12-11 2022-08-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN113066818B (zh) * 2019-12-13 2022-10-04 华为技术有限公司 一种显示屏和电子设备
CN113284945B (zh) * 2021-04-13 2022-07-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管及制备方法、显示基板
CN113540131B (zh) * 2021-09-15 2022-01-18 惠科股份有限公司 阵列基板、显示面板以及阵列基板的制备方法

Also Published As

Publication number Publication date
WO2023040128A1 (zh) 2023-03-23
CN113540131A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
CN101359693B (zh) 薄膜晶体管、具有该薄膜晶体管的阵列基板及其制造方法
KR101613029B1 (ko) 박막 트랜지스터와 그의 제조 방법, 및 표시 장치
CN107017287B (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
US9716108B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
US20150187948A1 (en) Semiconductor device and method for producing same
US9859391B2 (en) Thin film transistor, display device, and method for manufacturing thin film transistor
KR20010054739A (ko) 박막 트랜지스터의 제조 방법
WO2020244313A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
WO2020244292A1 (zh) 发光二极管驱动背板及其制备方法、显示装置
TW201218367A (en) Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
CN113540131B (zh) 阵列基板、显示面板以及阵列基板的制备方法
US11342431B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US9570482B2 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
TW201721863A (zh) 顯示裝置
KR20160021049A (ko) 어레이 기판 구조물 및 접촉 구조물
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
WO2021041060A1 (en) Hydrogen trap layer for display device and the same
CN114156285B (zh) 阵列基板及其制备方法、显示面板
WO2019165824A1 (zh) 薄膜晶体管及其制造方法、阵列基板和电子装置
CN112736092B (zh) 阵列基板及其制备方法、显示面板
CN111223818B (zh) 像素驱动电路及其制作方法
CN113078192A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant