CN109037150B - 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 - Google Patents
金属氧化物半导体薄膜晶体管阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN109037150B CN109037150B CN201810716118.2A CN201810716118A CN109037150B CN 109037150 B CN109037150 B CN 109037150B CN 201810716118 A CN201810716118 A CN 201810716118A CN 109037150 B CN109037150 B CN 109037150B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating
- hole
- electrode
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 113
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 113
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 460
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000008358 core component Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种金属氧化物半导体薄膜晶体管阵列基板，包括衬底基板、栅极、栅极绝缘层、金属氧化物半导体层和信号线，信号线与金属氧化物半导体层通过同一个光罩制程形成在栅极绝缘层上；蚀刻阻挡层覆盖金属氧化物半导体层和部分信号线使得信号线包括覆盖区域和未覆盖区域；导电条与源极和漏极通过同一个光罩制程形成且导电条形成在信号线的未覆盖区域上；绝缘平坦层形成在蚀刻阻挡层上；公共电极和像素电极，相互绝缘地形成在绝缘平坦层上方，公共电极与导电条电连接，像素电极与漏极电连接。金属氧化物半导体薄膜晶体管阵列基板及其制作方法可提高像素开关的基本性能。
Description
技术领域
本发明涉及液晶显示技术领域，且特别是涉及一种金属氧化物半导体薄膜晶体管阵列基板及其制作方法。
背景技术
薄膜晶体管(TFT，Thin Film Transistor)作为平板显示的核心组成部分，任何有源矩阵的平板显示都依赖于薄膜晶体管的控制和驱动。目前应用于显示器的开关元件仍为非晶硅(a-Si)薄膜晶体管和多晶硅(p-Si)薄膜晶体管，其中非晶硅薄膜晶体管应用最为广泛，但非晶硅薄膜晶体管具有电子迁移率低(只有0.3～1cm2/V·s)、光照稳定性差等问题。而多晶硅薄膜晶体管虽然在电子迁移率低方面高出非晶硅薄膜晶体管很多，但具有构造复杂、漏电流大、膜质均一性差等问题。随着显示技术的快速发展，对薄膜晶体管的性能提出了越来越高的要求，非晶硅薄膜晶体管和多晶硅薄膜晶体管已不能完全满足这些要求。
近年来，氧化物半导体薄膜晶体管(Oxide Semiconductor Thin FilmTransistor，AOS TFT)因具有良好的电学特性和光学特性，在学术界、工业界受到了广泛关注。尤其是非晶铟镓锌氧化物薄膜晶体管(Amorphous In Ga Zn O Thin FilmTransistor，a-IGZO TFT)，以其电子迁移率高(>10cm2/V·s)、功耗低、工艺简单、响应速度快、大面积均匀性好、可见光范围内透过率高等优点被认为是有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)和有源矩阵液晶显示器(Active Matrix Liquid Crystal Display，AMLCD)驱动电路的核心部件，也被认为是随着显示器向大尺寸、柔性化、轻便方向发展的最具有竞争力的背板驱动技术。
发明内容
本发明的目的在于提供一种金属氧化物半导体薄膜晶体管阵列基板及其制作方法，可提高像素开关的基本性能。
本发明实施例提供一种金属氧化物半导体薄膜晶体管阵列基板的制作方法，包括：
在衬底基板上形成栅极；
在该栅极上依次形成栅极绝缘层和金属氧化物层；
在该金属氧化物层上涂布光阻，并对信号线区域上的光阻进行半曝光，使得在显影后留下的光阻中，信号线区域上的光阻厚度小于半导体层区域上的光阻厚度；
蚀刻去除掉半导体层区域和信号线区域之外的金属氧化物层以形成位于半导体层区域的金属氧化物半导体层，去除信号线区域上的光阻，将信号线区域的金属氧化物层进行离子注入由半导体转化为导体形成位于信号线区域的信号线；
去除半导体层区域上的光阻；
在该金属氧化物半导体层和信号线上形成蚀刻阻挡层，蚀刻阻挡层覆盖金属氧化物半导体层和部分信号线使得信号线包括覆盖区域和未覆盖区域；
形成源极、漏极和导电条，源极和漏极形成在位于金属氧化物半导体层上方的蚀刻阻挡层上，源极和漏极相互间隔并分别与位于金属氧化物半导体层上方的蚀刻阻挡层接触连接，导电条形成在信号线的未覆盖区域上与信号线接触连接；以及
形成绝缘平坦层并在绝缘平坦层上方形成相互绝缘的公共电极和像素电极，公共电极与导电条电连接，像素电极与漏极电连接。
进一步地，绝缘平坦层包括绝缘层和平坦层，该制作方法包括：在源极、漏极和导电条上形成绝缘层，在该绝缘层上形成绝缘层第一通孔以将导电条显露出来，在绝缘层上形成平坦层，在该平坦层上形成平坦层第一通孔和平坦层第二通孔，平坦层第一通孔形成在绝缘层第一通孔上与该绝缘层第一通孔贯通形成绝缘平坦层的第一接触孔以将部分导电条显露出来，在平坦层上形成第公共电极并填入第一接触孔内与导电条接触连接；在公共电极上形成绝缘保护层，形成的绝缘保护层填入平坦层第二通孔内与绝缘层接触并层叠设置，在平坦层第二通孔内层叠设置的绝缘层和绝缘保护层上形成第二接触孔；在绝缘保护层上形成像素电极并填入第二接触孔内与漏极接触连接。
进一步地，该绝缘平坦层包括平坦层，该制作方法包括：在源极、漏极和导电条上形成平坦层，在该平坦层上形成平坦层第一通孔和平坦层第二通孔，平坦层第一通孔为第一接触孔用于将导电条显露出来，在平坦层上形成公共电极并填入第一接触孔内与导电条接触连接；在公共电极上形成绝缘保护层并填入平坦层的平坦层第二通孔内，在平坦层第二通孔内的绝缘保护层上形成第二接触孔；在绝缘保护层上形成像素电极并填入第二接触孔内与漏极接触连接。
进一步地，绝缘平坦层包括绝缘层和平坦层，该制作方法包括：在源极、漏极和导电条上形成绝缘层，在该绝缘层上形成绝缘层第一通孔和绝缘层第二通孔，绝缘层第一通孔用于将导电条显露出来，绝缘层第二通孔用于将部分漏极显露出来；在绝缘层上形成平坦层，在该平坦层上形成平坦层第一通孔和平坦层第二通孔，平坦层第一通孔形成在绝缘层第一通孔上与该绝缘层第一通孔贯通以将部分导电条显露出来，平坦层第二通孔形成在绝缘层第二通孔上与该绝缘层第二通孔贯通形成绝缘平坦层上的第二接触孔用于将漏极显露出来；在平坦层上形成像素电极并填入第二接触孔内与漏极接触连接；在像素电极上形成绝缘保护层并填入平坦层的平坦层第一通孔内，在平坦层第一通孔内的绝缘保护层上形成第一接触孔；在绝缘保护层上形成公共电极并填入第一接触孔内与导电条接触连接。
进一步地，金属氧化物半导体薄膜晶体管阵列基板上设有多条扫描线和多条数据线，该多条扫描线与该多条数据线绝缘交叉限定形成呈阵列排布的多个像素单元，第一接触孔形成在对应彩色滤光基板蓝色阻区域的像素单元内。
一种金属氧化物半导体薄膜晶体管阵列基板，包括：
衬底基板；
栅极，形成在衬底基板上；
栅极绝缘层，形成在衬底基板上并覆盖栅极；
金属氧化物半导体层，形成在栅极绝缘层上并位于栅极的上方；
信号线，与金属氧化物半导体层通过同一个光罩制程形成在栅极绝缘层上；
蚀刻阻挡层，覆盖金属氧化物半导体层和部分信号线使得信号线包括覆盖区域和未覆盖区域；
源极和漏极，相互间隔并分别与位于金属氧化物半导体层上侧的蚀刻阻挡层接触连接，部分蚀刻阻挡层从源极和漏极的中间显露出来；
导电条，与源极和漏极通过同一个光罩制程形成且导电条形成在信号线的未覆盖区域上；
绝缘平坦层，形成在蚀刻阻挡层上；以及
公共电极和像素电极，相互绝缘地形成在绝缘平坦层上方，其中，公共电极与导电条电连接，像素电极与漏极电连接。
进一步地，绝缘平坦层包括绝缘层和平坦层，平坦层设置在绝缘层上，绝缘平坦层设有第一接触孔用于将部分导电条显露出来；公共电极形成在平坦层上并通过第一接触孔与导电条接触连接；金属氧化物半导体薄膜晶体管阵列基板还包括绝缘保护层，绝缘保护层形成在绝缘平坦层上并覆盖公共电极，漏极的上方设有贯通该绝缘平坦层和该绝缘保护层的第二接触孔用于将部分漏极显露出来；像素电极形成在绝缘保护层上通过该第二接触孔与该漏极接触连接。
进一步地，绝缘平坦层，形成在蚀刻阻挡层上，绝缘平坦层设有第一接触孔用于将部分导电条显露出来；公共电极，通过第一接触孔与导电条接触连接；金属氧化物半导体薄膜晶体管阵列基板还包括绝缘保护层，绝缘保护层形成在绝缘平坦层上并覆盖公共电极，漏极的上方设有贯通该绝缘平坦层和该绝缘保护层的第二接触孔用于将部分漏极显露出来；像素电极形成在绝缘保护层上通过该第二接触孔与该漏极接触连接。
进一步地，绝缘平坦层，形成在蚀刻阻挡层上，包括绝缘层和平坦层，绝缘平坦层设有第二接触孔用于将部分漏极显露出来；像素电极，形成在绝缘平坦层上通过该第二接触孔与该漏极接触连接；金属氧化物半导体薄膜晶体管阵列基板还包括绝缘保护层，绝缘保护层形成在绝缘平坦层上并覆盖像素电极，导电条的上方设有贯通该绝缘平坦层和该绝缘保护层的第一接触孔用于将部分导电条显露出来；公共电极通过第一接触孔与导电条接触连接。
进一步地，金属氧化物半导体薄膜晶体管阵列基板上设有多条扫描线和多条数据线，该多条扫描线与该多条数据线绝缘交叉限定形成呈阵列排布的多个像素单元，第一接触孔形成在对应彩色滤光基板蓝色阻区域的像素单元内。
本发明实施例提供一种金属氧化物半导体薄膜晶体管阵列基板及制作方法，将导体化后的金属氧化物层形成信号线，并在形成源极和漏极的同时，在信号线上形成导电条，用于降低信号线的阻抗。本发明的金属氧化物半导体薄膜晶体管阵列基板的架构，利用金属氧化物制作薄膜晶体管的半导体层(即金属氧化物半导体层)，电子迁移率高，可有效提高像素开关的基本性能。
附图说明
图1为本发明第一实施例的金属氧化物半导体薄膜晶体管阵列基板的电路结构示意图。
图2为本发明第一实施例的金属氧化物半导体薄膜晶体管阵列基板的局部结构示意图。
图3A至图3N为沿图2的金属氧化物半导体薄膜晶体管阵列基板中的A-A线位置的制作过程的剖面示意图。
图4为本发明第二实施例的金属氧化物半导体薄膜晶体管阵列基板的局部剖面示意图。
图5为本发明第三实施例的金属氧化物半导体薄膜晶体管阵列基板的局部剖面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
[第一实施例]
图1为本发明第一实施例的金属氧化物半导体薄膜晶体管阵列基板的电路结构示意图，图2为本发明第一实施例的金属氧化物半导体薄膜晶体管阵列基板的局部结构示意图，请一并参阅图1和图2，金属氧化物半导体薄膜晶体管阵列基板上设有多条扫描线11和多条数据线12。该多条扫描线11与该多条数据线12绝缘交叉限定形成呈阵列排布的多个像素单元。每个像素单元内设有公共电极13(参图3L至3N)、像素电极14和薄膜晶体管20，像素电极14通过薄膜晶体管20与临近该薄膜晶体管20的扫描线11和数据线12连接。
具体地，薄膜晶体管20包括栅极21、金属氧化物半导体层22，源极23及漏极24，其中栅极21电连接对应的扫描线11，栅极21可以独立设置或者可以为扫描线11的一部分，源极23电连接对应的数据线12，漏极24电连接对应的像素电极14。金属氧化物半导体层22为短接源极23和漏极24导电沟道(即有源层)。
图3A至图3N为沿图2的金属氧化物半导体薄膜晶体管阵列基板中的A-A线位置的制作过程的剖面示意图，本发明第一实施例的金属氧化物半导体薄膜晶体管阵列基板的制作方法包括：
如图3A所示，利用第一道光罩制程在衬底基板10上形成栅极21。具体地，衬底基板10例如为透明的玻璃基板，栅极21可以通过光刻工艺制作形成在衬底基板10上，光刻工艺主要包括膜层沉积、光阻涂布、曝光、显影、蚀刻、去光阻等工序，此为本领域技术人员熟知，在此不赘述。形成栅极21的同时也在衬底基板10同步形成与栅极21连接的扫描线11。
如图3B所示，在衬底基板10上形成栅极绝缘层101并覆盖栅极21和扫描线11。
在栅极绝缘层101上形成一层金属氧化物层102，金属氧化物层102的材料例如为铟镓锌氧化物(IGZO，Indium Gallium Zinc Oxide)、铟锡锌氧化物(ITZO，Indium TinZinc Oxide)等。
本实施例中，以金属氧化物层102的材料为IGZO为例进行说明。金属氧化物层102例如通过溅射法(sputter)沉积在栅极绝缘层101上。需要特别指出的是，做为半导体层的IGZO薄膜材料，其表面和体内的缺陷和杂质应得到妥善的控制，以得到良好的薄膜晶体管电学特性。例如，通过溅射镀膜的方式在栅极绝缘层101上沉积在后期形成金属氧化物半导体层22的金属氧化物层102薄膜时，优选使用较低的溅射功率(sputtering power)，这样可以降低高能粒子对IGZO薄膜的轰击损伤，减少IGZO薄膜的内缺陷的产生。
如图3C所示，在金属氧化物层102上涂布光阻102′，利用第二道光罩制程对信号线区域202上的光阻102′进行半曝光，使得在显影后留下的光阻102′中，信号线区域202上的光阻厚度T2小于半导体层区域201上的光阻厚度T1。具体地，本实施例中，使用半色调光罩(half-tone mask)或灰色调光罩(gray-tone mask)对信号线区域202上的光阻102′进行半曝光，其中半色调光罩在对应信号线区域202的位置上设置半透射薄膜，通过半透射薄膜减小对信号线区域202上的光阻102′的曝光能量；灰色调光罩则在对应信号线区域202的位置上设置间隔紧密排布的多个狭缝(slit)，通过这些狭缝的光衍射减小对信号线区域202上的光阻102′的曝光能量。以采用正性光阻为例，在曝光时，对半导体层区域201上的光阻102′采取不曝光，对信号线区域202上的光阻102′采取半曝光，对其他区域的光阻102′采取完全曝光，这样在曝光后进行显影，使得在显影后留下的光阻102′中，信号线区域202上的光阻厚度T2即小于半导体层区域201上的光阻厚度T1。
如图3D所示，然后蚀刻去除半导体层区域201和信号线区域202之外的金属氧化物层102。也就是说，以留下的光阻102′为遮罩，以湿蚀刻为例，使用蚀刻液(草酸等)蚀刻去除半导体层区域201和信号线区域202之外的没有被光阻覆盖的金属氧化物层102，而半导体层区域201和信号线区域202在蚀刻后仍保留有金属氧化物层102，其中半导体层区域201的金属氧化物层102即是薄膜晶体管的金属氧化物半导体层22。
如图3E所示，去信号线区域202上的光阻102′。具体地，完全去除半曝光之后留在信号线区域202上的光阻102′，以露出信号线区域202上的金属氧化物层102，半导体层区域201上的光阻102′虽然在本步骤中光阻厚度也会减小，但由于半导体层区域201上的光阻厚度T1远大于信号线区域202上的光阻厚度T2，因此半导体层区域201上仍会残留一定厚度的光阻102′。在此需要指出的是，去除光阻102′的方法，包括湿式去光阻法(SPM制程)、干式去光阻法及有机溶剂清洗法等。本步骤中即采用干式去光阻法(如高压氧离子Oxygen plasma撞击)去除信号线区域202上的光阻102′。具体为：利用自氧发生器生成含臭氧的气体，臭氧为氧分子(O2)受到高能量冲击时产生之反应物，氧分子因断键而游离出氧原子(O)并与其余氧分子结合而形成臭氧。将含臭氧的气体与去除光阻的溶液混合以制备含臭氧气体的光阻去除溶液，臭氧在溶液中，除了靠自身的氧化力分解光阻外，同时会因分解反应产生具有氧化力的OH自由基，再间接利用OH自由基来分解光阻。
如图3F所示，在金属氧化物半导体层22被光阻102′覆盖保护的前提下，对信号线区域202的金属氧化物层102进行离子注入，使信号线区域202的金属氧化物层102由透明半导体转变为透明导体，以作为信号线25。具体地，为了实现对信号线区域202的金属氧化物层102的离子注入，可以对信号线区域202的金属氧化物层102进行单独的等离子体处理，包括在PECVD设备中，用氮离子等对信号线区域202的金属氧化物层102进行等离子体处理，具体为：向PECVD设备的反应腔室内通入N2气体，控制通入N2气体的流量、施加的射频功率以及等离子体处理时间以将气体分子掺入信号线区域202的金属氧化物层102中。在经过前述等离子体处理之后，氮离子注入至信号线区域202的金属氧化物层102中，信号线区域202的金属氧化物层102由透明半导体转变为透明导体，以作为信号线25。在前述离子注入过程中，由于金属氧化物半导体层22上还覆盖有光阻102′，金属氧化物半导体层22被光阻102′覆盖保护，从而金属氧化物半导体层22不会受到离子注入的影响，仍然维持为半导体。
导体化后的信号线区域202的金属氧化物层102(即信号线25)的电子迁移率，可以从导体化前的4.43cm2/V·s提升到导体化后的5.8cm2/V·s，接近导体的高迁移率。本实施例中，信号线25具体视用途可具有不同的功能，在此不作特别限定。
如图3G所示，去除半导体层区域201上的光阻102′。在这里，优选采用湿式去光阻法，即利用有机溶液将半导体层区域201上的光阻102′材料溶解而去除。至此，完成了半导体层区域201和信号线区域202上两层材料(即金属氧化物半导体层22和信号线25)的图案化制作过程。在半导层区域201，利用金属氧化物层102的IGZO薄膜作为薄膜晶体管20的金属氧化物半导体层22(即有源层)；在信号线区域202，利用导体化后的金属氧化物层102的IGZO薄膜作为信号线25。
如图3H所示，利用第三道光罩制程形成蚀刻阻挡层(ES，Etch Stopper layer)103。具体地，图案化后的蚀刻阻挡层103覆盖金属氧化物半导体层22和大部分信号线25，即信号线25包括覆盖区域251和未覆盖区域252，其中，每个像素单元内的信号线25的未覆盖区域252没有被蚀刻阻挡层103覆盖。本实施例中，每个像素单元内的信号线25的未覆盖区域252靠近上侧的扫描线11位置，即靠近上侧的扫描线11的信号线25有部分从蚀刻阻挡层103中显露出来。
如图2和图3I所示，利用第四道光罩制程形成源极23、漏极24、导电条26及数据线12，具体地，源极23和漏极24形成在位于金属氧化物半导体层22上面的蚀刻阻挡层103上，源极23和漏极24相互间隔并分别与位于金属氧化物半导体层22上面的蚀刻阻挡层103接触连接，部分蚀刻阻挡层103从源极23和漏极24的中间显露出来，导电条26形成在没有被蚀刻阻挡层103覆盖的信号线25上与信号线25直接接触连接。本实施例中，导电条26为长条状结构，每个像素单元内设置有一条导电条26，每个像素单元内的导电条26靠近其上侧的扫描线11，且导电条26的长度延伸方向与扫描线11的延伸方向一致，但并不以此为限。
如图1、图2、图3J和图3K所示，形成绝缘平坦层30，本实施例中，绝缘平坦层30包括绝缘层104和平坦层105。
如图3J所示，具体地，先形成绝缘层104，利用第五道光罩制程在该绝缘层104上形成绝缘层第一通孔104a以将导电条26显露出来。
如图3K所示，在绝缘层104上形成平坦层105，利用第六道光罩制程在该平坦层105上形成平坦层第一通孔105a和平坦层第二通孔105b。其中，平坦层第一通孔105a形成在绝缘层第一通孔104a上与该绝缘层第一通孔104a贯通形成绝缘平坦层30上的第一接触孔31用于将部分导电条26显露出来；平坦层第二通孔105b形成在漏极24的上方并将位于漏极24上方的部分绝缘层104显露出来。本实施例中，为了减少开口率及降低色饱和度的损失，第一接触孔31形成在对应彩色滤光基板(图未示)蓝色阻区域的像素单元内。具体地，每30个像素单元预留一个第一接触孔31，以上仅为实施例的一种，并不以此为限。
如图3L所示，利用第七道光罩制程形成第一电极层。本实施例中，第一电极层为公共电极13，公共电极13填入第一接触孔31内与导电条26接触连接。
如图3M所示，形成绝缘保护层106，形成的绝缘保护层106填入平坦层105的平坦层第二通孔105b内与绝缘层104直接接触而层叠设置。利用第八道光罩制程在漏极24上方对应平坦层第二通孔105b位置上层叠设置的绝缘层104和绝缘保护层106上形成第二接触孔32，即利用第八道光罩制程将平坦层第二通孔105b位置的绝缘层104和绝缘保护层106一并蚀刻掉形成第二接触孔32用于将部分漏极24显露出来。
如图3N所示，利用第九道光罩制程形成第二电极层。本实施例中，第二电极层为像素电极14，像素电极14填入第二接触孔32内与漏极24接触连接。本实施例中，公共电极13为面状电极，像素电极14为狭缝状电极。
在本实施例中，利用上述制作方法制作的金属氧化物半导体薄膜晶体管阵列基板包括：
衬底基板10；
栅极21，形成在衬底基板10上；
栅极绝缘层101，形成在衬底基板10上并覆盖栅极21；
金属氧化物半导体层22，形成在栅极绝缘层101上并位于栅极21的上方；
信号线25，与金属氧化物半导体层22通过同一个光罩制程形成在栅极绝缘层101上；
蚀刻阻挡层103，覆盖金属氧化物半导体层22和部分信号线25；
源极23和漏极24，相互间隔并分别与位于金属氧化物半导体层22上面的蚀刻阻挡层103接触连接，部分蚀刻阻挡层103从源极23和漏极24的中间显露出来；
导电条26，与源极23和漏极24通过同一个光罩制程形成在信号线25上与信号线25接触连接；
绝缘平坦层30，形成在蚀刻阻挡层103上，包括绝缘层104和平坦层105，绝缘平坦层30设有第一接触孔31用于将部分导电条26显露出来；
公共电极13，通过第一接触孔31与导电条26接触连接；
绝缘保护层106，形成在绝缘平坦层30上并覆盖公共电极13，漏极24的上方设有贯通该绝缘平坦层30和该绝缘保护层106的第二接触孔32用于将部分漏极24显露出来；以及
像素电极14，形成在绝缘保护层106上通过该第二接触孔32与该漏极24接触连接。
本发明提供的金属氧化物半导体薄膜晶体管阵列基板将导体化后的金属氧化物层102形成信号线25，并在形成源极23和漏极24的同时，在信号线25上形成导电条26，用于降低信号线25的阻抗。在绝缘平坦层30上设置第一接触孔31让公共电极13与导电条26相连接，其中，第一接触孔31开设在对应彩色滤光基板的蓝色阻区域，可有效减少开口率及色饱和度的损失。
本发明的金属氧化物半导体薄膜晶体管阵列基板的架构，利用金属氧化物制作薄膜晶体管的半导体层(即金属氧化物半导体层22)，电子迁移率高，可有效提高像素开关的基本性能。
[第二实施例]
如图4所示，本发明第二实施例提供的金属氧化物半导体薄膜晶体管阵列基板与第一实施例大致相同，不同之处在于，绝缘平坦层30中仅设置平坦层105，即在形成源极23、漏极24、导电条26及数据线12后直接形成平坦层105。
具体地，金属氧化物半导体薄膜晶体管阵列基板包括：
衬底基板10；
栅极21，形成在衬底基板10上；
栅极绝缘层101，形成在衬底基板10上并覆盖栅极21；
金属氧化物半导体层22，形成在栅极绝缘层101上并位于栅极21的上方；
信号线25，与金属氧化物半导体层22通过同一个光罩制程形成在栅极绝缘层101上；
蚀刻阻挡层103，覆盖金属氧化物半导体层22和部分信号线25；
源极23和漏极24，相互间隔并分别与位于金属氧化物半导体层22上面的蚀刻阻挡层103接触连接，部分蚀刻阻挡层103从源极23和漏极24的中间显露出来；
导电条26，与源极23和漏极24通过同一个光罩制程形成在信号线25上与信号线25接触连接；
绝缘平坦层30，形成在蚀刻阻挡层103上，绝缘平坦层30设有第一接触孔31用于将部分导电条26显露出来；
公共电极13，通过第一接触孔31与导电条26接触连接；
绝缘保护层106，形成在绝缘平坦层30上并覆盖公共电极13，漏极24的上方设有贯通该绝缘平坦层30和该绝缘保护层106的第二接触孔32用于将部分漏极24显露出来；以及
像素电极14，形成在绝缘保护层106上通过该第二接触孔32与该漏极24接触连接。
第二实施例的金属氧化物半导体薄膜晶体管阵列基板的制作方法不同于第一实施例之处在于：在形成源极23、漏极24、导电条26及数据线12后直接形成平坦层105(即绝缘平坦层30)；在平坦层105上形成平坦层第一通孔105a(即第一接触孔31)和平坦层第二通孔105b，平坦层第一通孔105a用于将导电条26显露出来；在平坦层105上形成公共电极13并填入平坦层第一通孔105a(即第一接触孔31)内与导电条26接触连接；在公共电极13上形成绝缘保护层106并填入平坦层105的平坦层第二通孔105b内，在平坦层第二通孔105b内的绝缘保护层106上形成第二接触孔32；在绝缘保护层106上形成像素电极14并填入第二接触孔32内与漏极24接触连接。
本实施例的其他结构的制作方法可以参见上述第一实施例，在此不再赘述。第二实施例的金属氧化物半导体薄膜晶体管阵列基板在未设置绝缘层的情况下，可减少一道用于预开第一通孔的光罩制程。
[第三实施例]
如图4所示，本发明第二实施例提供的金属氧化物半导体薄膜晶体管阵列基板与第一实施例大致相同，不同之处在于，公共电极13设置在像素电极14的上方，且像素电极14面状电极，公共电极13为狭缝状电极。
具体地，金属氧化物半导体薄膜晶体管阵列基板包括：
衬底基板10；
栅极21，形成在衬底基板10上；
栅极绝缘层101，形成在衬底基板10上并覆盖栅极21；
金属氧化物半导体层22，形成在栅极绝缘层101上并位于栅极21的上方；
信号线25，与金属氧化物半导体层22通过同一个光罩制程形成在栅极绝缘层101上；
蚀刻阻挡层103，覆盖金属氧化物半导体层22和部分信号线25；
源极23和漏极24，相互间隔并分别与位于金属氧化物半导体层22上面的蚀刻阻挡层103接触连接，部分蚀刻阻挡层103从源极23和漏极24的中间显露出来；
导电条26，与源极23和漏极24通过同一个光罩制程形成在信号线25上与信号线25接触连接；
绝缘平坦层30，形成在蚀刻阻挡层103上，包括绝缘层104和平坦层105，绝缘平坦层30设有第二接触孔32用于将部分漏极24显露出来；
像素电极14，形成在绝缘平坦层30上通过该第二接触孔32与该漏极24接触连接；
绝缘保护层106，形成在绝缘平坦层30上并覆盖像素电极14，导电条26的上方设有贯通该绝缘平坦层30和该绝缘保护层106的第一接触孔31用于将部分导电条26显露出来；以及
公共电极13，通过第一接触孔31与导电条26接触连接。
第三实施例的金属氧化物半导体薄膜晶体管阵列基板的制作方法不同于第一实施例之处在于：
在形成源极23、漏极24、导电条26及数据线12之后形成绝缘平坦层30，绝缘平坦层30包括绝缘层104和平坦层105。
具体地，先形成绝缘层104，在该绝缘层104上形成绝缘层第一通孔104a和绝缘层第二通孔104b，绝缘层第一通孔104a形成在导电条26的上方并将部分导电条26显露出来，绝缘层第二通孔104b形成在漏极24的上方并将部分漏极24显露出来。本实施例中，绝缘层第一通孔104a形成在对应彩色滤光基板(图未示)蓝色阻区域的像素单元内。本实施例中，每30个像素单元预留一个绝缘层第一通孔104a，但并不以此为限。
在绝缘层104上形成平坦层105，在该平坦层105上形成平坦层第一通孔105a和平坦层第二通孔105b。其中，平坦层第一通孔105a形成在绝缘层第一通孔104a上与该绝缘层第一通孔104a贯通用于将导电条26显露出来；平坦层第二通孔105b形成在绝缘层第二通孔104b上与该绝缘层第二通孔104b贯通形成绝缘平坦层30上的第二接触孔32用于将漏极24显露出来。
形成第一电极层。本实施例中，第一电极层为像素电极14，像素电极14填入第二接触孔32内与漏极24接触连接。
形成绝缘保护层106，形成的绝缘保护层106填入绝缘层第一通孔104a和平坦层第一通孔105a内。在导电条26上方对应平坦层第一通孔105a位置上的绝缘保护层106蚀刻掉以形成第一接触孔31用于将部分导电条26显露出来。
形成第二电极层。本实施例中，第二电极层为公共电极13，公共电极13填入第一接触孔31内与导电条26接触连接。
本实施例的其他结构的制作方法可以参见上述第一实施例，在此不再赘述。本实施例中的绝缘平坦层30也可以如第二实施例一样将绝缘层104省略，仅设置平坦层105，在未设置绝缘层104的情况下，即减少一道设置绝缘层第一通孔104a和绝缘层第二通孔104b的光罩制程。
以上所述，仅是本发明的金属氧化物半导体薄膜晶体管阵列基板及制作方法的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法包括：
在衬底基板(10)上形成栅极(21)和多条扫描线(11)；
在该栅极(21)上依次形成栅极绝缘层(101)和金属氧化物层(102)；
在该金属氧化物层(102)上涂布光阻(102′)，并对信号线区域(202)上的光阻(102′)进行半曝光，使得在显影后留下的光阻(102′)中，信号线区域(202)上的光阻厚度(T2)小于半导体层区域(201)上的光阻厚度(T1)；
蚀刻去除掉半导体层区域(201)和信号线区域(202)之外的金属氧化物层(102)以形成位于半导体层区域(201)的金属氧化物半导体层(22)，去除信号线区域(202)上的光阻(102′)，将信号线区域(202)的金属氧化物层(102)进行离子注入由半导体转化为导体形成位于信号线区域(202)的信号线(25)；
去除半导体层区域(201)上的光阻(102′)；
在该金属氧化物半导体层(22)和信号线(25)上形成蚀刻阻挡层(103)，蚀刻阻挡层(103)覆盖金属氧化物半导体层(22)和部分信号线(25)使得信号线(25)包括覆盖区域(251)和未覆盖区域(252)；
同一个光罩制程形成的源极(23)、漏极(24)、导电条(26)和多条数据线(12)，多条该扫描线(11)与多条该数据线(12)绝缘交叉限定形成呈阵列排布的多个像素单元；源极(23)和漏极(24)形成在位于金属氧化物半导体层(22)上方的蚀刻阻挡层(103)上，源极(23)和漏极(24)相互间隔并分别与位于金属氧化物半导体层(22)上方的蚀刻阻挡层(103)接触连接，导电条(26)形成在信号线(25)的未覆盖区域(252)上与信号线(25)接触连接，该导电条(26)设置在该像素单元内且靠近上侧的扫描线(11)，该导电条(26)的长度延伸方向与该扫描线(11)的延伸方向一致；以及
形成绝缘平坦层(30)并在绝缘平坦层(30)上方形成相互绝缘的公共电极(13)和像素电极(14)，公共电极(13)与导电条(26)电连接，像素电极(14)与漏极(24)电连接。
2.根据权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，绝缘平坦层(30)包括绝缘层(104)和平坦层(105)，该制作方法包括：在源极(23)、漏极(24)和导电条(26)上形成绝缘层(104)，在该绝缘层(104)上形成绝缘层第一通孔(104a)以将导电条(26)显露出来，在绝缘层(104)上形成平坦层(105)，在该平坦层(105)上形成平坦层第一通孔(105a)和平坦层第二通孔(105b)，平坦层第一通孔(105a)形成在绝缘层第一通孔(104a)上与该绝缘层第一通孔(104a)贯通形成绝缘平坦层(30)的第一接触孔(31)以将部分导电条(26)显露出来，在平坦层(105)上形成第公共电极(13)并填入第一接触孔(31)内与导电条(26)接触连接；在公共电极(13)上形成绝缘保护层(106)，形成的绝缘保护层(106)填入平坦层第二通孔(105b)内与绝缘层(104)接触并层叠设置，在平坦层第二通孔(105b)内层叠设置的绝缘层(104)和绝缘保护层(106)上形成第二接触孔(32)；在绝缘保护层(106)上形成像素电极(14)并填入第二接触孔(32)内与漏极(24)接触连接。
3.根据权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，该绝缘平坦层(30)包括平坦层(105)，该制作方法包括：在源极(23)、漏极(24)和导电条(26)上形成平坦层(105)，在该平坦层(105)上形成平坦层第一通孔(105a)和平坦层第二通孔(105b)，平坦层第一通孔(105a)为第一接触孔(31)用于将导电条(26)显露出来，在平坦层(105)上形成公共电极(13)并填入第一接触孔(31)内与导电条(26)接触连接；在公共电极(13)上形成绝缘保护层(106)并填入平坦层(105)的平坦层第二通孔(105b)内，在平坦层第二通孔(105b)内的绝缘保护层(106)上形成第二接触孔(32)；在绝缘保护层(106)上形成像素电极(14)并填入第二接触孔(32)内与漏极(24)接触连接。
4.根据权利要求1所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，绝缘平坦层(30)包括绝缘层(104)和平坦层(105)，该制作方法包括：在源极(23)、漏极(24)和导电条(26)上形成绝缘层(104)，在该绝缘层(104)上形成绝缘层第一通孔(104a)和绝缘层第二通孔(104b)，绝缘层第一通孔(104a)用于将导电条(26)显露出来，绝缘层第二通孔(104b)用于将部分漏极(24)显露出来；在绝缘层(104)上形成平坦层(105)，在该平坦层(105)上形成平坦层第一通孔(105a)和平坦层第二通孔(105b)，平坦层第一通孔(105a)形成在绝缘层第一通孔(104a)上与该绝缘层第一通孔(104a)贯通以将部分导电条(26)显露出来，平坦层第二通孔(105b)形成在绝缘层第二通孔(104b)上与该绝缘层第二通孔(104b)贯通形成绝缘平坦层(30)上的第二接触孔(32)用于将漏极(24)显露出来；在平坦层(105)上形成像素电极(14)并填入第二接触孔(32)内与漏极(24)接触连接；在像素电极(14)上形成绝缘保护层(106)并填入平坦层(105)的平坦层第一通孔(105a)内，在平坦层第一通孔(105a)内的绝缘保护层(106)上形成第一接触孔(31)；在绝缘保护层(106)上形成公共电极(13)并填入第一接触孔(31)内与导电条(26)接触连接。
5.根据权利要求2至4任一项所述的金属氧化物半导体薄膜晶体管阵列基板的制作方法，其特征在于，第一接触孔(31)形成在对应彩色滤光基板蓝色阻区域的像素单元内。
6.一种金属氧化物半导体薄膜晶体管阵列基板，其特征在于，包括：
衬底基板(10)；
栅极(21)和扫描线(11)，形成在该衬底基板(10)上；
栅极绝缘层(101)，形成在该衬底基板(10)上并覆盖该栅极(21)；
金属氧化物半导体层(22)，形成在该栅极绝缘层(101)上并位于该栅极(21)的上方；
信号线(25)，与该金属氧化物半导体层(22)通过同一个光罩制程形成在该栅极绝缘层(101)上；
蚀刻阻挡层(103)，覆盖该金属氧化物半导体层(22)和部分该信号线(25)使得该信号线(25)包括覆盖区域(251)和未覆盖区域(252)；
源极(23)、漏极(24)和多条数据线(12)，多条该扫描线(11)与多条该数据线(12)绝缘交叉限定形成呈阵列排布的多个像素单元，该源极(23)和该漏极(24)相互间隔并分别与位于该金属氧化物半导体层(22)上侧的该蚀刻阻挡层(103)接触连接，部分该蚀刻阻挡层(103)从该源极(23)和该漏极(24)的中间显露出来；
导电条(26)，与该源极(23)和该漏极(24)通过同一个光罩制程形成且该导电条(26)形成在该信号线(25)的未覆盖区域(252)上，该导电条(26)设置在该像素单元内且靠近上侧的该扫描线(11)，该导电条(26)的长度延伸方向与该扫描线(11)的延伸方向一致；
绝缘平坦层(30)，形成在该蚀刻阻挡层(103)上；以及
公共电极(13)和像素电极(14)，相互绝缘地形成在该绝缘平坦层(30)上方，其中，该公共电极(13)与该导电条(26)电连接，该像素电极(14)与该漏极(24)电连接。
7.根据权利要求6所述的金属氧化物半导体薄膜晶体管阵列基板，其特征在于，该绝缘平坦层(30)包括绝缘层(104)和平坦层(105)，该平坦层(105)设置在该绝缘层(104)上，该绝缘平坦层(30)设有第一接触孔(31)用于将部分该导电条(26)显露出来；该公共电极(13)形成在该平坦层(105)上并通过该第一接触孔(31)与该导电条(26)接触连接；该金属氧化物半导体薄膜晶体管阵列基板还包括绝缘保护层(106)，该绝缘保护层(106)形成在该绝缘平坦层(30)上并覆盖该公共电极(13)，该漏极(24)的上方设有贯通该绝缘平坦层(30)和该绝缘保护层(106)的第二接触孔(32)用于将部分该漏极(24)显露出来；该像素电极(14)形成在该绝缘保护层(106)上通过该第二接触孔(32)与该漏极(24)接触连接。
8.根据权利要求6所述的金属氧化物半导体薄膜晶体管阵列基板，其特征在于，该绝缘平坦层(30)设有第一接触孔(31)用于将部分导电条(26)显露出来；该公共电极(13)通过该第一接触孔(31)与该导电条(26)接触连接；该金属氧化物半导体薄膜晶体管阵列基板还包括绝缘保护层(106)，该绝缘保护层(106)形成在该绝缘平坦层(30)上并覆盖该公共电极(13)，该漏极(24)的上方设有贯通该绝缘平坦层(30)和该绝缘保护层(106)的第二接触孔(32)用于将部分该漏极(24)显露出来；该像素电极(14)形成在该绝缘保护层(106)上通过该第二接触孔(32)与该漏极(24)接触连接。
9.根据权利要求6所述的金属氧化物半导体薄膜晶体管阵列基板，其特征在于，该绝缘平坦层(30)包括绝缘层(104)和平坦层(105)，该绝缘平坦层(30)设有第二接触孔(32)用于将部分该漏极(24)显露出来；该像素电极(14)形成在该绝缘平坦层(30)上通过该第二接触孔(32)与该漏极(24)接触连接；该金属氧化物半导体薄膜晶体管阵列基板还包括绝缘保护层(106)，该绝缘保护层(106)形成在该绝缘平坦层(30)上并覆盖该像素电极(14)，该导电条(26)的上方设有贯通该绝缘平坦层(30)和该绝缘保护层(106)的第一接触孔(31)用于将部分该导电条(26)显露出来；该公共电极(13)通过该第一接触孔(31)与该导电条(26)接触连接。
10.根据权利要求7至9任一项所述的金属氧化物半导体薄膜晶体管阵列基板，其特征在于，该第一接触孔(31)形成在对应彩色滤光基板蓝色阻区域的像素单元内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810716118.2A CN109037150B (zh) | 2018-06-29 | 2018-06-29 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810716118.2A CN109037150B (zh) | 2018-06-29 | 2018-06-29 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109037150A CN109037150A (zh) | 2018-12-18 |
| CN109037150B true CN109037150B (zh) | 2021-03-23 |
Family
ID=65522284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810716118.2A Active CN109037150B (zh) | 2018-06-29 | 2018-06-29 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037150B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110931504A (zh) * | 2019-09-17 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN111653521A (zh) * | 2020-05-28 | 2020-09-11 | 福建华佳彩有限公司 | 一种oled显示结构及制作方法 |
| CN112051937A (zh) * | 2020-08-26 | 2020-12-08 | 福建华佳彩有限公司 | 一种In-cell触控基板及制作方法 |
| CN113540126B (zh) * | 2021-07-19 | 2024-03-12 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法 |
| CN113568230B (zh) * | 2021-07-27 | 2023-07-25 | 昆山龙腾光电股份有限公司 | 阵列基板及制作方法、显示面板 |
| CN113725157B (zh) * | 2021-08-27 | 2024-03-12 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法 |
| CN113948458B (zh) * | 2021-10-18 | 2024-04-30 | 昆山龙腾光电股份有限公司 | 阵列基板及其制作方法 |
| CN115036271B (zh) * | 2022-06-21 | 2024-04-30 | 昆山龙腾光电股份有限公司 | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700663A (zh) * | 2013-12-12 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN104170069A (zh) * | 2012-03-12 | 2014-11-26 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN105158955A (zh) * | 2015-10-26 | 2015-12-16 | 天马微电子股份有限公司 | 一种显示面板及其制作方法 |
| CN107293554A (zh) * | 2017-06-19 | 2017-10-24 | 深圳市华星光电技术有限公司 | 顶发射型oled面板的制作方法及其结构 |
-
2018
- 2018-06-29 CN CN201810716118.2A patent/CN109037150B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104170069A (zh) * | 2012-03-12 | 2014-11-26 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN103700663A (zh) * | 2013-12-12 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105158955A (zh) * | 2015-10-26 | 2015-12-16 | 天马微电子股份有限公司 | 一种显示面板及其制作方法 |
| CN107293554A (zh) * | 2017-06-19 | 2017-10-24 | 深圳市华星光电技术有限公司 | 顶发射型oled面板的制作方法及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109037150A (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| US7847295B2 (en) | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device | |
| US10546885B2 (en) | Thin film transistor and display substrate, fabrication method thereof, and display device | |
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| JP2010041058A (ja) | 薄膜トランジスタ基板とその製造方法 | |
| CN109920856B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| US10332987B2 (en) | Thin film transistor, manufacturing method for array substrate, array substrate and display device | |
| CN105097552A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| US10756117B2 (en) | Array substrate, method for manufacturing the same and display panel | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| US10957721B1 (en) | Manufacturing method for CMOS LTPS TFT substrate | |
| KR20010055071A (ko) | 박막 트랜지스터의 제조 방법 | |
| US20220406945A1 (en) | Thin film transistor, display substrate and display device | |
| CN114402430A (zh) | 阵列基板及制作方法、显示面板 | |
| CN107256873B (zh) | 阵列基板的制作方法及显示装置的制作方法 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN108288652B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示面板 | |
| CN115360141B (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法 | |
| CN114530413B (zh) | 阵列基板及其制作方法 | |
| CN113820894B (zh) | 阵列基板、掩膜板、有源结构制备方法及显示面板 | |
| CN110993619B (zh) | 阵列基板及其制备方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant after: Kunshan Longteng Au Optronics Co Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant before: Kunshan Longteng Optronics Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |