CN113820894B - 阵列基板、掩膜板、有源结构制备方法及显示面板 - Google Patents
阵列基板、掩膜板、有源结构制备方法及显示面板 Download PDFInfo
- Publication number
- CN113820894B CN113820894B CN202111000778.9A CN202111000778A CN113820894B CN 113820894 B CN113820894 B CN 113820894B CN 202111000778 A CN202111000778 A CN 202111000778A CN 113820894 B CN113820894 B CN 113820894B
- Authority
- CN
- China
- Prior art keywords
- light shielding
- mask
- active structure
- mask plate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请实施例提供一种阵列基板、掩膜板、有源结构制备方法及显示面板,所述阵列基板包括显示区,设置多个经过沟道掺杂后的第一有源结构;非显示区,位于所述显示区至少一侧,所述非显示区设置多个经过沟道掺杂后的第二有源结构,其中,所述第一有源结构的掺杂率大于所述第二有源结构的掺杂率。第一有源结构为重度掺杂区,能够形成高迁移率的有源层,增加阈值电压,使显示区具有高分辨率、高开口率、高反应速度和低功耗等优点,以匹配显示面板的高频需求,同时第二有源结构为轻度掺杂区,可以提高非显示区的导通电流,从而增强像素充电能力。
Description
技术领域
本申请属于显示技术领域,特别涉及一种阵列基板、掩膜板、有源结构制备方法及显示面板。
背景技术
目前,液晶显示技术越来越普遍的应用于生活中的各个领域,随着显示面板行业不断朝高频和超高频显示发展,解决像素充电能力不足造成的暗线等不良问题愈发紧迫。
为了匹配显示面板的高频需求,可以对阵列基板中的有源结构进行沟道掺杂(Channel doping,CHD),从而增加阈值电压。而现有技术中对有源结构进行CHD大多是采用整面掺杂的方式,在增加阈值电压时往往造成导通电流较弱,进而导致像素充电能力较差。
发明内容
本申请的目的在于提供一种阵列基板、掩膜板、有源结构制备方法及显示面板,旨在解决现有技术中阵列基板导通电流较弱,像素充电能力较差的技术问题。
第一方面,本申请实施例提供一种阵列基板,阵列基板包括:
显示区,设置多个经过沟道掺杂后的第一有源结构;
非显示区,位于显示区至少一侧,非显示区设置多个经过沟道掺杂后的第二有源结构,
其中,第一有源结构的掺杂率大于第二有源结构的掺杂率。
第二方面,本申请实施例提供一种用于制备如第一方面实施例所述的阵列基板的掩膜板,掩膜板包括:
第一掩膜部,包括第一掩膜区域和第二掩膜区域,第一掩膜区域包括多个第一遮光部,所述第二掩膜区域包括多个第二遮光部,在掩膜板处于使用状态,各第一遮光部在阵列基板上的正投影和第一有源结构匹配,各第二遮光部在阵列基板上的正投影和第二有源结构匹配;
第二掩膜部,和第一掩膜部沿第一方向并排设置,第二掩膜部包括多个第三遮光部,在掩膜板处于使用状态,各第三遮光部在阵列基板上的正投影和第二有源结构匹配。
第三方面,本申请实施例提供一种采用上述掩膜板制备阵列基板上有源结构的方法,包括如下步骤:
提供第一待刻蚀基板,第一待刻蚀基板上沉积非晶硅层并涂布第一光刻胶层;
遮挡掩膜板的第二掩膜部,采用掩膜板的第一掩膜部对第一待刻蚀基板进行曝光显影操作,以形成第一有源结构和第二有源结构;
对第一有源结构和第二有源结构进行激光晶化处理;
在激光晶化后的第一有源结构和第二有源结构上涂布第二光刻胶层,以形成第二待刻蚀基板;
遮挡第一掩膜部,采用第二掩膜部对第二待刻蚀基板进行曝光显影操作,以形成第二光刻胶图案,其中第二光刻胶图案与第二有源结构的图案匹配;
对第一有源结构和第二有源结构进行沟道掺杂。
第四方面,本申请实施例提供一种显示面板,包括上述的阵列基板。
本申请实施例提供阵列基板、掩膜板、有源结构制备方法及显示面板,其中阵列基板包括显示区和非显示区,显示区上设置有重度掺杂的第一有源结构,非显示区上设置有轻度掺杂的第二有源结构。重度掺杂的第一有源结构能够形成高迁移率的有源层,增加阈值电压,使显示区具有高分辨率、高开口率、高反应速度和低功耗等优点,以匹配显示面板的高频需求,同时第二有源结构为轻度掺杂区,可以提高非显示区的导通电流,从而增强像素的充电能力。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的结构示意图;
图2是本申请实施例提供的一种掩膜板的结构示意图;
图3是本申请实施例提供的另一种掩膜板的结构示意图;
图4是本申请实施例提供的另一种掩膜板的结构示意图;
图5是本申请实施例提供的另一种掩膜板的结构示意图;
图6是本申请实施例提供的一种制备阵列基板上有源结构的方法的流程示意图;
图7是本申请实施例提供的一种用于制备阵列基板的第一待刻蚀基板的结构示意图;
图8是本申请实施例提供的第一待刻蚀基板的另一结构示意图;
图9是本申请实施例提供的掩膜板在制备阵列基板时的一种使用状态示意图;
图10是本申请实施例提供的阵列基板形成有源结构的示意图;
图11是本申请实施例提供的掩膜板在制备阵列基板时的另一种使用状态示意图;
图12是本申请实施例提供的有源结构进行沟道掺杂分区后的示意图;
图13是本申请实施例提供的另一种制备阵列基板上有源结构的方法的流程示意图;
图14是本申请实施例提供的另一种制备阵列基板上有源结构的方法的流程示意图;
图15是本申请实施例提供的另一种制备阵列基板上有源结构的方法的流程示意图;
图16是本申请实施例提供的显示面板的结构示意图;
图17是本申请实施例提供的阵列基板的局部结构示意图。
图中标记的含义为:
1、掩膜板;11、第一掩膜部;111、第一遮光部;112、第二遮光部;12、第二掩膜部;121、第三遮光部;2、阵列基板;21、显示区;22、非显示区;211、第一有源结构;221、第二有源结构;23、衬底;230、遮光层;231、缓冲层;232、有源层;233、第一层间绝缘层;234、第一导体层;235、第二层间绝缘层;236、第二导体层;237、第三层间绝缘层;238、第三导体层;239、平坦化层;3、第一待刻蚀基板;4、发光层;5、封装层;A、第一掩膜区域;B、第二掩膜区域。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
需说明的是,术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本专利的限制。术语“第一”、“第二”仅用于便于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上,除非另有明确具体的限定。此外,术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
为了说明本申请所述的技术方案,以下结合具体附图及实施例进行详细说明。
请参阅图1,本申请实施例提供一种阵列基板2,阵列基板2可以包括:显示区21,设置多个经过沟道掺杂后的第一有源结构211;非显示区22,位于显示区21至少一侧,非显示区22设置多个经过沟道掺杂后的第二有源结构22,其中,第一有源结构211的掺杂率大于第二有源结构221的掺杂率。
为了匹配显示面板的高频需求,在制备阵列基板2的过程中,往往需要对阵列基板2中的有源层进行沟道掺杂(Channel doping,CHD),即在阵列基板2的有源层注入离子杂质,以形成高迁移率的有源层,使显示面板具有高分辨率、高开口率、高反应速度和低功耗等优点。而有源层进行CHD后,在电子迁移率提升,导致器件的阈值电压增加的同时,会降低导通电流,从而影响像素的充电能力,造成像素的充电能力较差。
如图1所示,在本申请实施例中,阵列基板2可以包括显示区21(Active Area,AA区)和位于显示区21至少一侧的非显示区22,非显示区22可以为控制区域,例如非显示区22可以是Demux区。其中,显示区21设置第一有源结构211,非显示区22设置第二有源结构221。
为了既能够匹配显示面板的高频需求,又可以保证像素的充电能力,可以对显示区21的第一有源结构211和非显示区22的第二有源结构221进行CHD分区。
示例地,可以对第一有源结构211和第二有源结构221进行CHD,其中第一有源结构211的掺杂率大于第二有源结构221的掺杂率。换而言之,显示区21可以为重度掺杂区,提升显示区21有源层的电子迁移率,以使显示区21具有高分辨率、高开口率、高反应速度和低功耗等优点,满足显示区21的高频显示需求。非显示区22因为没有高频显示的需求,可以为轻度掺杂区,即非显示区22的掺杂率可以低于显示区21的掺杂率,非显示区22的导通电流相对较高,像素的充电能力相对较强,进而可以在一定程度上增强阵列基板2整体的像素充电能力。
本申请实施例提供的阵列基板2一方面对显示区21的第一有源结构211进行重度掺杂,形成高迁移率的有源层,增加阈值电压,使显示区21具有高分辨率、高开口率、高反应速度和低功耗等优点,以匹配显示面板的高频需求。另一方面,对非显示区22的第二有源结构221进行轻度掺杂,可以提高非显示区22的导通电流,从而增强像素的充电能力。
基于上述对第一有源结构211和第二有源结构221进行CHD分区,在制备阵列基板2时,形成第一有源结构211和第二有源结构221后需要再额外增加一道掩膜板进行CHD分区,从而增加了制备阵列基板2的成本。
为了解决该技术问题,请参阅图1和图2,其中图2为本申请实施例提供的一种掩膜板的结构示意图。本申请实施例还提供一种掩膜板1,该掩膜板1用于制备上述阵列基板2,掩膜板1可以包括:第一掩膜部11,包括第一掩膜区域A和第二掩膜区域B,第一掩膜区域A包括多个第一遮光部111,第二掩膜区域B包括多个第二遮光部112,在掩膜板1处于使用状态,各第一遮光部111在阵列基板2上的正投影和第一有源结构211匹配,各第二遮光部112在阵列基板2上的正投影和第二有源结构221匹配;第二掩膜部12,和第一掩膜部11沿第一方向并排设置,第二掩膜部12包括多个第三遮光部121,在掩膜板1处于使用状态,各第三遮光部121在阵列基板2上的正投影和第二有源结构221匹配。
如图1和图2所示,在本申请实施例中,掩膜板1可以包括用于形成第一有源结构211和第二有源结构221的第一掩膜部11,以及用于实现第一有源结构211和第二有源结构221CHD分区的第二掩膜部12,其中第一掩膜部11与第二掩膜部12沿第一方向X并排设置。
在第一掩膜部11包括第一掩膜区域A和第二掩膜区域B,第一掩膜区域A与显示区21对应,第二掩膜区域B与非显示区22对应的情况下,可以采用第一掩膜部11来形成显示区21和非显示区22的有源结构。示例地,由于第一掩膜区域A包括多个第一遮光部111,第二掩膜区域B包括多个第二遮光部112,在掩膜板1处于使用状态,各第一遮光部111在阵列基板2上的正投影和第一有源结构211匹配,各第二遮光部112在阵列基板2上的正投影和第二有源结构221匹配,因此第一遮光部111可以用于形成第一有源结构211,第二遮光部112可以用于形成第二有源结构221。
而由于第二掩膜部12包括多个第三遮光部121,在掩膜板1处于使用状态,各第三遮光部121在阵列基板2上的正投影和第二有源结构221匹配,因此第三遮光部121可以用于在第二有源结构221上保留光刻胶,在CHD过程中,光刻胶可以降低离子的渗透率,从而达到降低第二有源结构221掺杂率的目的。
在本申请实施例中,掩膜板1包括沿第一方向X并排设置的第一掩膜部11与第二掩膜部12,由于在掩膜板1的应用过程中,第一掩膜部11可以用于形成第一有源结构211和第二有源结构221,第二掩膜部12可以用于对第一有源结构211进行重度掺杂,对第二有源结构221进行轻度掺杂,因此在制备阵列基板2时只需采用一张掩膜板1即可同时实现形成有源结构以及CHD分区的目的,从而有效降低了制备阵列基板2的成本。
第一遮光部111、第二遮光部112和第三遮光部121可以有很多种设置方式,请参阅图3,在一些实施例中,第一遮光部111、第二遮光部112和第三遮光部121位于掩膜板1的同一表面,多个第三遮光部121的排列方式与多个第二遮光部112的排列方式沿掩膜板1的中心点呈中心对称。
如图1和图3所示,第一遮光部111、第二遮光部112和第三遮光部121设置在掩膜板1的同一表面上,即在掩膜板1用于形成第一有源结构211和第二有源结构221,以及在掩膜板1用于对第一有源结构211和第二有源结构221进行CHD分区时,掩膜板1表面的位置不会发生改变。
多个第三遮光部121的排列方式与多个第二遮光部112的排列方式可以沿掩膜板1的中心点呈中心对称。可以理解地,当以掩膜板1的中心点为原点,将掩膜板1顺时针或逆时针旋转180度后,多个第三遮光部121可以与多个第二遮光部112的位置相匹配。换而言之,第二遮光部112在阵列基板2上的正投影和第二有源结构221匹配,而将掩膜板1沿中心点旋转180度后,第三遮光部121在阵列基板2上的正投影也与第二有源结构221匹配。
因此,在掩膜板1的应用过程中,只需采用第一掩膜部11形成第一有源结构211和第二有源结构221,再将掩膜板1沿中心点旋转180度后,采用第二掩膜部12对第一有源结构211和第二有源结构221进行CHD分区即可,有效降低了制备阵列基板2的成本。
请参阅图4,在一些实施例中,第一遮光部111、第二遮光部112和第三遮光部121位于掩膜板1的同一表面,多个第三遮光部121的排列方式与多个第二遮光部112的排列方式相同。
如图1和图4所示,第一遮光部111、第二遮光部112和第三遮光部121还可以位于掩膜板1的同一表面,且多个第三遮光部121的排列方式与多个第二遮光部112的排列方式相同。可以理解地,将掩膜板1沿第一方向X平移后,多个第三遮光部121可以与多个第二遮光部112的位置相匹配。换而言之,第二遮光部112在阵列基板2上的正投影和第二有源结构221匹配,而将掩膜板1沿第一方向X平移后,第三遮光部121在阵列基板2上的正投影也与第二有源结构221匹配。
因此,在掩膜板1的应用过程中,只需采用第一掩膜部11形成第一有源结构211和第二有源结构221,再将掩膜板1沿第一方向X平移后,采用第二掩膜部12对第一有源结构211和第二有源结构221进行CHD分区即可,有效降低了制备阵列基板2的成本。
请参阅图5,在一些实施例中,掩膜板1包括第一表面与第二表面,多个第一遮光部111和多个第二遮光部112设置在第一表面上,多个第三遮光部121设置在第二表面上;多个第三遮光部121在第一表面上的投影的排列方式与多个第二遮光部112的排列方式沿掩膜板1在第一方向X上的中心线呈轴对称。
如图1和图5所示,掩膜板1包括第一表面与第二表面,多个第一遮光部111和多个第二遮光部112可以设置在第一表面上,多个第三遮光部121可以设置在第二表面上。换而言之,第一遮光部111和第二遮光部112与第三遮光部121可以位于不同表面,即在掩膜板1用于形成第一有源结构211和第二有源结构221,以及在掩膜板1用于对第一有源结构211和第二有源结构221进行CHD分区时,掩膜板1表面的位置可能发生改变。
多个第三遮光部121在第一表面上的投影的排列方式与多个第二遮光部112的排列方式沿掩膜板1在第一方向X上的中心线呈轴对称。可以理解地,当以沿掩膜板1在第一方向X上的中心线为轴,将掩膜板1翻转180度后,多个第三遮光部121可以与多个第二遮光部112的位置相匹配。换而言之,第二遮光部112在阵列基板2上的正投影和第二有源结构221匹配,而将掩膜板1以沿掩膜板1在第一方向X上的中心线为轴翻转180度后,第三遮光部121在阵列基板2上的正投影也与第二有源结构221匹配。
因此,在掩膜板1的应用过程中,只需采用第一掩膜部11形成第一有源结构211和第二有源结构221,再将掩膜板1以沿掩膜板1在第一方向X上的中心线为轴翻转180度后,采用第二掩膜部12对第一有源结构211和第二有源结构221进行CHD分区即可,有效降低了制备阵列基板2的成本。
请参阅图6,基于本申请实施例提供的掩膜板,本申请实施例还提供一种采用上述掩膜板制备阵列基板上有源结构的方法。图6是本申请实施例提供的一种制备阵列基板上有源结构的方法的流程示意图,如图6所示,该方法可以包括如下步骤:
步骤S1:提供第一待刻蚀基板,第一待刻蚀基板上沉积非晶硅层并涂布第一光刻胶层。
步骤S2:遮挡掩膜板的第二掩膜部,采用掩膜板的第一掩膜部对第一待刻蚀基板进行曝光显影操作,以形成第一有源结构和第二有源结构。
步骤S3:对第一有源结构和第二有源结构进行激光晶化处理。
步骤S4:在激光晶化后的第一有源结构和第二有源结构上涂布第二光刻胶层,以形成第二待刻蚀基板。
步骤S5:遮挡第一掩膜部,采用第二掩膜部对第二待刻蚀基板进行曝光显影操作,以形成第二光刻胶图案,其中第二光刻胶图案与第二有源结构的图案匹配。
步骤S6:对第一有源结构和第二有源结构进行沟道掺杂。
如图7所示,在本申请实施例中,第一待刻蚀基板3可以用于同时制备多个阵列基板2,例如,第一待刻蚀基板3可以同时制备16个阵列基板2。
请参阅图8,第一待刻蚀基板3可以是在衬底23上先沉积一层金属材料并进行处理以形成遮光层230,再在遮光层230上沉积至少一层缓冲材料以形成缓冲层231,缓冲材料可以包括SiNx和/或SiO2,其中SiNx可以隔离玻璃中的金属杂质离子,SiO2导热系数低,利于结晶。示例地,可以在衬底23上层叠设置遮光层230和缓冲层231,以形成第一待刻蚀基板3。
在步骤S1中,可以在第一待刻蚀基板3的缓冲层231上沉积a-Si材料,以形成非晶硅层,并在非晶硅层上涂布第一光刻胶层。
在步骤S2中,如图9和图10所示,遮挡住掩膜板1的第二掩膜部12,采用掩膜板1的第一掩膜部11对第一待刻蚀基板3进行曝光显影操作。即掩膜板1置于第一待刻蚀基板3上方,光透过第一掩膜部11的透光区域照射在第一待刻蚀基板3上,照射到光的光刻胶被光催化为有机物,该有机物可以与显影液发生反应,因而显影后消失。未被照射到光的光刻胶保持原组分,不与显影液发生反应,因此显影后能够保留第一遮光部111和第二遮光部112对应区域的光刻胶,形成第一光刻胶图案。
刻蚀时未被光刻胶保护的非晶硅材料腐蚀去除,经过刻蚀后,保留与第一光刻胶图案匹配的非晶硅图案。刻蚀工艺完成后,利用剥离液去除光刻胶,形成第一有源结构211和第二有源结构221。
在一些实施例中,第一待刻蚀基板3包括沿第一方向X并排设置的左区域和右区域,其中掩膜板1的第一掩膜部11在第一刻蚀基板上的正投影与左区域匹配,掩膜板1的第二掩膜部12在第一刻蚀基板上的正投影与右区域匹配。
如图9和图10所示,可以先采用第一掩膜部11对第一待刻蚀基板3的左区域进行曝光显影操作,再通过旋转、平移或翻转掩膜板1,采用第一掩膜部11对第一待刻蚀基板3的右区域进行曝光显影操作,以使第一待刻蚀基板3上形成第一有源结构211和第二有源结构221。
例如,第一待刻蚀基板3可以同时制备16个阵列基板2,第一掩膜部11可以包括8个第一掩膜区域A和8个第二掩膜区域B,一个第一掩膜区域A和一个第二掩膜区域B可以对应一个阵列基板2。在步骤S2中先采用第一掩膜部11对第一待刻蚀基板3的左区域进行曝光显影操作以形成8个阵列基板2对应的第一有源结构211和第二有源结构221,再采用第一掩膜部11对第一待刻蚀基板3的右区域进行曝光显影操作以形成另外8个阵列基板2对应的第一有源结构211和第二有源结构221。
在步骤S3中,对第一有源结构211和第二有源结构221进行激光晶化处理,第一有源结构211和第二有源结构221由非晶硅a-Si转变为多晶硅Poly-Si。在步骤S4中,第一有源结构211和第二有源结构221为多晶硅Poly-Si后,在第一有源结构211和第二有源结构221上涂布第二光刻胶层,以形成第二待刻蚀基板。
在步骤S5中,如图10和图11所示,遮挡住第一掩膜部11,采用第二掩膜部12对第二待刻蚀基板进行曝光显影操作。即掩膜板1置于第二待刻蚀基板上方,光透过第二掩膜部12的透光区域照射在第二待刻蚀基板上,保留第三遮光部121对应区域的光刻胶,形成第二光刻胶图案。由于第三遮光部121在阵列基板2上的正投影和第二有源结构221匹配,因此第二光刻胶图案与第二有源结构221的图案匹配,换而言之,在第二有源结构221上保留了一层光刻胶。
可以先采用第二掩膜部12对第二待刻蚀基板的右区域进行曝光显影操作,再通过旋转、平移或翻转掩膜板1,采用第二掩膜部12对第二待刻蚀基板的左区域进行曝光显影操作,以使第二待刻蚀基板的第二有源结构221上均保留一层光刻胶。
在一些具体的示例中,如上所述,多个第三遮光部121的排列方式与多个第二遮光部112的排列方式沿掩膜板1的中心点呈中心对称。在形成第一有源结构211和第二有源结构221时,可以遮挡住第二掩膜部12,先采用第一掩膜部11对第一待刻蚀基板3的左区域进行曝光显影操作,再以掩膜板1的中心点为原点将掩膜板1旋转180度,采用第一掩膜部11对第一待刻蚀基板3的右区域进行曝光显影操作,以使第一待刻蚀基板3上形成第一有源结构211和第二有源结构221。在形成第二光刻胶图案时,可以遮挡住第一掩膜部11,先采用第二掩膜部12在第二待刻蚀基板的右区域形成第二光刻胶图案,再以掩膜板1的中心点为原点将掩膜板1旋转180度,采用第二掩膜部12在第二待刻蚀基板的左区域形成第二光刻胶图案,以使第二有源结构221上均可以保留一层光刻胶,便于后续的CHD分区。
在另一些具体的示例中,如上所述,多个第三遮光部121的排列方式与多个第二遮光部112的排列方式相同。在形成第一有源结构211和第二有源结构221时,可以遮挡住第二掩膜部12,先采用第一掩膜部11对第一待刻蚀基板3的左区域进行曝光显影操作,再将掩膜板1沿第一方向X向右平移一个第一掩膜部11的距离,采用第一掩膜部11对第一待刻蚀基板3的右区域进行曝光显影操作,以使第一待刻蚀基板3上形成第一有源结构211和第二有源结构221。在形成第二光刻胶图案时,可以遮挡住第一掩膜部11,先采用第二掩膜部12在第二待刻蚀基板的右区域形成第二光刻胶图案,再将掩膜板1沿第一方向X向左平移一个第二掩膜部12的距离,采用第二掩膜部12在第二待刻蚀基板的左区域形成第二光刻胶图案,以使第二有源结构221上均可以保留一层光刻胶,便于后续的CHD分区。
在另一些具体的示例中,如上所述,多个第三遮光部121的排列方式与多个第二遮光部112的排列方式沿掩膜板1在第一方向X上的中心线呈轴对称,且第三遮光部121与第一遮光部111、第二遮光部112分设于掩膜板的两个表面。在形成第一有源结构211和第二有源结构221时,可以遮挡住第二掩膜部12,先采用第一掩膜部11对第一待刻蚀基板3的左区域进行曝光显影操作,再通过旋转或平移掩膜板1后,采用第一掩膜部11对第一待刻蚀基板3的右区域进行曝光显影操作,以使第一待刻蚀基板3上形成第一有源结构211和第二有源结构221。在形成第二光刻胶图案时,可以以沿掩膜板1在第一方向X上的中心线为轴,将掩膜板1翻转180度后,遮挡住第一掩膜部11,先采用第二掩膜部12在第二待刻蚀基板的左区域形成第二光刻胶图案,再将掩膜板1旋转或平移后,采用第二掩膜部12在第二待刻蚀基板的右区域形成第二光刻胶图案,以使第二有源结构221上均可以保留一层光刻胶,便于后续的CHD分区。
在步骤S6中,如图12所示,对第一有源结构211和第二有源结构221进行CHD,即第一有源结构211和第二有源结构221注入离子,由于第二有源结构221上保留了一层光刻胶,注入离子时第二有源结构221受到光刻胶的影响,离子渗透率较低,而第一有源结构211上没有保留光刻胶,因此注入离子时第一有源结构211的离子渗透率远高于第二有源结构221,实现CHD分区。
可以理解地,CHD后剥离第二有源结构221上的光刻胶,得到沟道掺杂后的第一有源结构211和沟道掺杂后的第二有源结构221。其中沟道掺杂后的第一有源结构211的掺杂率大于沟道掺杂后的第二有源结构221的掺杂率。
在本申请实施例中,可以先采用第一掩膜部11形成第一有源结构211和第二有源结构221,然后再采用第二掩膜部12实现第一有源结构211和第二有源结构221CHD分区。在制备阵列基板2时只需采用一张掩膜板1即可同时实现形成第一有源结构211和第二有源结构221以及CHD分区的目的,从而有效降低了制备阵列基板2的成本。
在一些实施例中,如上所述,多个第三遮光部121的排列方式与多个第二遮光部112的排列方式沿掩膜板1的中心点呈中心对称,请参阅图13,在步骤S5之前,采用上述掩膜板制备阵列基板上有源结构的方法还可以包括:
步骤S501,以掩膜板的中心点为原点将掩膜板旋转180度,以使第三遮光部在第二待刻蚀基板上的正投影与第二有源结构匹配。
如上所述,由于多个第三遮光部121的排列方式与多个第二遮光部112的排列方式沿掩膜板1的中心点呈中心对称,因此在第一有源结构211和第二有源结构221上涂布第二光刻胶层形成第二待刻蚀基板后,以掩膜板1的中心点为原点将掩膜板1旋转180度,旋转后掩膜板1的第三遮光部121在第二待刻蚀基板上的正投影可与第二有源结构221匹配。即在后续的曝光显影操作中,可以在第二有源结构221上保留了一层光刻胶,便于后续的CHD分区。
在一些实施例中,如上所述,多个第三遮光部121的排列方式与多个第二遮光部112的排列方式相同,请参阅图14,在步骤S5之前,采用上述掩膜板制备阵列基板上有源结构的方法还可以包括:
步骤S502,将掩膜板沿第一方向X平移,以使第三遮光部在第二待刻蚀基板上的正投影与第二有源结构匹配。
如上所述,由于多个第三遮光部121的排列方式与多个第二遮光部112的排列方式相同,因此在第一有源结构211和第二有源结构221上涂布第二光刻胶层形成第二待刻蚀基板后,将掩膜板1沿第一方向X平移,平移后掩膜板1的第三遮光部121在第二待刻蚀基板上的正投影可与第二有源结构221匹配。即在后续的曝光显影操作中,可以在第二有源结构221上保留了一层光刻胶,便于后续的CHD分区。
在一些实施例中,如上所述,多个第三遮光部121的排列方式与多个第二遮光部112的排列方式沿掩膜板1在第一方向X上的中心线呈轴对称,且第三遮光部121与第一遮光部111、第二遮光部112分设于掩膜板的两个表面。请参阅图15,在步骤S5之前,采用上述掩膜板制备阵列基板上有源结构的方法还可以包括:
步骤S503,以沿掩膜板在第一方向X上的中心线为轴将掩膜板翻转180度,以使第三遮光部在第二待刻蚀基板上的正投影与第二有源结构匹配。
如上所述,由于多个第三遮光部121的排列方式与多个第二遮光部112的排列方式沿掩膜板1在第一方向X上的中心线呈轴对称,且第三遮光部121与第一遮光部111、第二遮光部分112设于掩膜板1的两个表面,因此在第一有源结构211和第二有源结构221上涂布第二光刻胶层形成第二待刻蚀基板后,以沿掩膜板1在第一方向X上的中心线为轴将掩膜板1翻转180度,翻转后掩膜板1的第三遮光部121在第二待刻蚀基板上的正投影可与第二有源结构221匹配。即在后续的曝光显影操作中,可以在第二有源结构221上保留了一层光刻胶,便于后续的CHD分区。
本申请实施例还提供一种显示面板,该显示面板包括上述阵列基板2。
如图16所示,在一些实施例中,显示面板可以包括层叠设置的阵列基板2、发光层4以及封装层5。阵列基板2具有多个阵列分布的像素驱动电路,以用于驱动发光层4,像素驱动电路包括晶体管。示例性地,阵列基板2可以包括衬底23以及设置于衬底23的器件层,器件层包括层叠设置的遮光层230、缓冲层231、有源层232、第一层间绝缘层233、第一导体层234、第二层间绝缘层235、第二导体层236、第三层间绝缘层237、第三导体层238以及平坦化层239。
其中,有源层232可以用于形成各晶体管的有源区,第一导电层可以用于形成各晶体管的栅极,第二导电层与第一导电层可以共同形成了阵列基板2的存储电容,而第三导电层可以用于形成各晶体管的源极以及漏极。
可以理解地,请参阅图16和图17,衬底23上设置有遮光层230和缓冲层231,在缓冲层231上形成第一有源结构211和第二有源结构221。掩膜板1的第三遮光部121在第一刻蚀基板上的正投影与第二有源结构221匹配,以使第二有源结构221上保留一层光刻胶,在CHD时,降低第二有源结构221的离子渗透率。换而言之,有源层232可以包括第一有源结构211和第二有源结构221,且沟道掺杂后,第一有源结构211的掺杂率大于第二有源结构221的掺杂率,以使阵列基板2既能够匹配显示面板的高频需求,又可以保证像素的充电能力。
需要说明的是,图16的显示面板结构仅为一种示意,本申请中的显示面板还可以是液晶显示面板。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实例的说明只是用于帮助理解本申请的方法及其核心思想。以上仅是本申请的优选实施方式,应当指出,由于文字表达的有限性,而客观上存在无限的具体结构,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进、润饰或变化,也可以将上述技术特征以适当的方式进行组合;这些改进润饰、变化或组合,或未经改进将发明的构思和技术方案直接应用于其它场合的,均应视为本申请的保护范围。
Claims (9)
1.一种用于制备阵列基板的掩膜板,其特征在于,所述阵列基板包括显示区和非显示区,所述显示区设置多个经过沟道掺杂后的第一有源结构,所述非显示区位于所述显示区至少一侧,所述非显示区设置多个经过沟道掺杂后的第二有源结构,其中,所述第一有源结构的掺杂率大于所述第二有源结构的掺杂率;
所述掩膜板包括:
第一掩膜部,包括第一掩膜区域和第二掩膜区域,所述第一掩膜区域包括多个第一遮光部,所述第二掩膜区域包括多个第二遮光部,在所述掩膜板处于使用状态,各所述第一遮光部在所述阵列基板上的正投影和所述第一有源结构匹配,各所述第二遮光部在所述阵列基板上的正投影和所述第二有源结构匹配;
第二掩膜部,和所述第一掩膜部沿第一方向并排设置,所述第二掩膜部包括多个第三遮光部,在所述掩膜板处于使用状态,各所述第三遮光部在所述阵列基板上的正投影和所述第二有源结构匹配。
2.如权利要求1所述的掩膜板,其特征在于,所述第一遮光部、所述第二遮光部和所述第三遮光部位于所述掩膜板的同一表面,所述多个第三遮光部的排列方式与所述多个第二遮光部的排列方式沿所述掩膜板的中心点呈中心对称。
3.如权利要求2所述的掩膜板,其特征在于,所述第一遮光部、所述第二遮光部和所述第三遮光部位于所述掩膜板的同一表面,所述多个第三遮光部的排列方式与所述多个第二遮光部的排列方式相同。
4.如权利要求1所述的掩膜板,其特征在于,所述掩膜板包括第一表面与第二表面,所述多个第一遮光部和所述多个第二遮光部设置在所述第一表面上,所述多个第三遮光部设置在所述第二表面上;所述多个第三遮光部在所述第一表面上的投影的排列方式与所述多个第二遮光部的排列方式沿所述掩膜板在所述第一方向上的中心线呈轴对称。
5.一种采用如权利要求1至4中任一项所述的掩膜板制备阵列基板上有源结构的方法,其特征在于,包括如下步骤:
提供第一待刻蚀基板,所述第一待刻蚀基板上沉积非晶硅层并涂布第一光刻胶层;
遮挡所述掩膜板的第二掩膜部,采用所述掩膜板的第一掩膜部对所述第一待刻蚀基板进行曝光显影操作,以形成所述第一有源结构和所述第二有源结构;
对所述第一有源结构和所述第二有源结构进行激光晶化处理;
在激光晶化后的所述第一有源结构和所述第二有源结构上涂布第二光刻胶层,以形成第二待刻蚀基板;
遮挡所述第一掩膜部,采用所述第二掩膜部对所述第二待刻蚀基板进行曝光显影操作,以形成第二光刻胶图案,其中所述第二光刻胶图案与所述第二有源结构的图案匹配;
对所述第一有源结构和所述第二有源结构进行沟道掺杂。
6.如权利要求5所述的方法,其特征在于,所述多个第三遮光部的排列方式与所述多个第二遮光部的排列方式沿所述掩膜板的中心点呈中心对称,
在遮挡所述第一掩膜部,采用所述第二掩膜部对所述第二待刻蚀基板进行曝光显影操作,以形成第二光刻胶图案的步骤之前还包括:
以所述掩膜板的中心点为原点将所述掩膜板旋转180度,以使所述第三遮光部在所述第二待刻蚀基板上的正投影与所述第二有源结构匹配。
7.如权利要求5所述的方法,其特征在于,所述多个第三遮光部的排列方式与所述多个第二遮光部的排列方式相同,
在遮挡所述第一掩膜部,采用所述第二掩膜部对所述第二待刻蚀基板进行曝光显影操作,以形成第二光刻胶图案的步骤之前还包括:
将所述掩膜板沿第一方向平移,以使所述第三遮光部在所述第二待刻蚀基板上的正投影与所述第二有源结构匹配。
8.如权利要求5所述的方法,其特征在于,所述多个第三遮光部的排列方式与所述多个第二遮光部的排列方式沿所述掩膜板在所述第一方向上的中心线呈轴对称,且所述第三遮光部与所述第一遮光部、所述第二遮光部分设于所述掩膜板的两个表面,
在遮挡所述第一掩膜部,采用所述第二掩膜部对所述第二待刻蚀基板进行曝光显影操作,以形成第二光刻胶图案的步骤之前还包括:
以沿所述掩膜板在所述第一方向上的中心线为轴将所述掩膜板翻转180度,以使所述第三遮光部在所述第二待刻蚀基板上的正投影与所述第二有源结构匹配。
9.一种显示面板,其特征在于,包括阵列基板,所述阵列基板的有源结构采用如权利要求5至8中任一项所述的方法制备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111000778.9A CN113820894B (zh) | 2021-08-30 | 2021-08-30 | 阵列基板、掩膜板、有源结构制备方法及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111000778.9A CN113820894B (zh) | 2021-08-30 | 2021-08-30 | 阵列基板、掩膜板、有源结构制备方法及显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113820894A CN113820894A (zh) | 2021-12-21 |
CN113820894B true CN113820894B (zh) | 2023-04-25 |
Family
ID=78923478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111000778.9A Active CN113820894B (zh) | 2021-08-30 | 2021-08-30 | 阵列基板、掩膜板、有源结构制备方法及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113820894B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104517896A (zh) * | 2014-12-12 | 2015-04-15 | 深圳市华星光电技术有限公司 | 一种阵列基板的掺杂方法及制造设备 |
CN105355631A (zh) * | 2015-10-10 | 2016-02-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置、掩膜板 |
CN211043942U (zh) * | 2020-01-09 | 2020-07-17 | 昆山龙腾光电股份有限公司 | 一种掩膜板、显示面板及显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3643025B2 (ja) * | 2000-10-20 | 2005-04-27 | シャープ株式会社 | アクティブマトリクス型表示装置およびその製造方法 |
CN100391008C (zh) * | 2003-03-05 | 2008-05-28 | 统宝光电股份有限公司 | 具有轻度掺杂漏极区的薄膜晶体管结构及其制造方法 |
KR20070049740A (ko) * | 2005-11-09 | 2007-05-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
CN107807493B (zh) * | 2017-09-28 | 2020-08-07 | 京东方科技集团股份有限公司 | 掩膜板和曝光设备 |
CN109448618B (zh) * | 2018-12-25 | 2022-03-25 | 武汉天马微电子有限公司 | 一种显示面板、显示装置和显示装置的驱动方法 |
CN212873158U (zh) * | 2020-07-31 | 2021-04-02 | 北海惠科光电技术有限公司 | 一种显示面板和显示装置 |
-
2021
- 2021-08-30 CN CN202111000778.9A patent/CN113820894B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104517896A (zh) * | 2014-12-12 | 2015-04-15 | 深圳市华星光电技术有限公司 | 一种阵列基板的掺杂方法及制造设备 |
CN105355631A (zh) * | 2015-10-10 | 2016-02-24 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置、掩膜板 |
CN211043942U (zh) * | 2020-01-09 | 2020-07-17 | 昆山龙腾光电股份有限公司 | 一种掩膜板、显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113820894A (zh) | 2021-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
US10622483B2 (en) | Thin film transistor, array substrate and display device | |
WO2015027590A1 (zh) | 阵列基板及其制备方法和显示装置 | |
US11075230B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
US20010048107A1 (en) | Thin film transistor and method of manufacturing the same | |
US10629747B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and manufacturing method thereof | |
CN105118808A (zh) | 一种阵列基板及其制作方法 | |
US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
CN109920856B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
US20170170213A1 (en) | Array substrate, manufacturing method for array substrate and display device | |
CN109696781A (zh) | 阵列基板、阵列基板的制作方法和显示装置 | |
CN106449653A (zh) | 一种显示基板及其制备方法、显示面板、显示装置 | |
US10756117B2 (en) | Array substrate, method for manufacturing the same and display panel | |
US10283536B2 (en) | Array substrate, method for manufacturing the same, display device and mask plate | |
US10957721B1 (en) | Manufacturing method for CMOS LTPS TFT substrate | |
US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
CN110504164B (zh) | 薄膜晶体管及其制造方法和显示装置 | |
CN111129033B (zh) | 阵列基板及其制备方法 | |
CN113820894B (zh) | 阵列基板、掩膜板、有源结构制备方法及显示面板 | |
CN109192668A (zh) | 薄膜晶体管及其制造方法、显示面板 | |
US20220406945A1 (en) | Thin film transistor, display substrate and display device | |
CN110047800B (zh) | 阵列基板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |