CN109696781A - 阵列基板、阵列基板的制作方法和显示装置 - Google Patents

阵列基板、阵列基板的制作方法和显示装置 Download PDF

Info

Publication number
CN109696781A
CN109696781A CN201811582636.6A CN201811582636A CN109696781A CN 109696781 A CN109696781 A CN 109696781A CN 201811582636 A CN201811582636 A CN 201811582636A CN 109696781 A CN109696781 A CN 109696781A
Authority
CN
China
Prior art keywords
layer
pole plate
plate
insulating layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811582636.6A
Other languages
English (en)
Other versions
CN109696781B (zh
Inventor
张合静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201811582636.6A priority Critical patent/CN109696781B/zh
Publication of CN109696781A publication Critical patent/CN109696781A/zh
Application granted granted Critical
Publication of CN109696781B publication Critical patent/CN109696781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本申请涉及一种阵列基板、阵列基板的制作方法和显示装置。该阵列基板包括薄膜晶体管和存储电容，存储电容包括在基板上依次形成的第一极板、缓冲层、第二极板、第一绝缘层、第三极板、第二绝缘层、第四极板、第三绝缘层、第五极板、钝化层及第六极板；其中，第三极板与第一极板通过贯穿第一绝缘层和缓冲层的过孔电连接；第四极板与第二极板通过贯穿第二绝缘层和第一绝缘层的过孔电连接；第六极板与第四极板通过贯穿钝化层、第五极板及第三绝缘层的过孔电连接；第一极板与第二极板之间、第二极板与第三极板之间、第三极板与第四极板之间、第四极板与第五极板之间、第五极板与第六极板之间具有相正对的部分。本申请可有效增加存储电容的电容值。

Description

阵列基板、阵列基板的制作方法和显示装置
技术领域
本申请涉及显示技术领域，特别是涉及一种阵列基板、阵列基板的制作方法和显示装置。
背景技术
随着显示技术的发展，显示装置因具有高画质、省电、机身薄等优点而被广泛应用，其中，画质的好坏是影响消费者体验的最主要的因素。显示装置一般由背光模组和置于背光模组上的显示面板构成，背光模组为显示面板提供入射光，该入射光通常是集中垂直入射至显示面板，因此在正视方向观看显示屏时，能获取较好的显示画质，但是在侧视方向观看显示屏时，画质较差，色偏比较严重，使得正常显示的视角较小。
目前液晶显示装置(Liquid Crystal Display，LCD)是最广泛使用的显示器之一，可为各种电子设备如移动电话、个人数字助理(PDA)、数字相机以及计算机等提供高分辨率彩色屏幕。其中FFS(Fringe Field Switching，边缘场开关技术)液晶显示装置因其有较宽的视角和不易受液晶盒厚轻微变化的影响，俗称为硬屏；但由于液晶屏幕中TFT(Thin FilmTransistor，薄膜晶体管)漏电的影响，往往需要较大的存储电容，以防止在一帧的时间TFT漏电引起像素灰阶变化，灰阶变化会引起液晶屏幕光学品质下降，如串扰和闪速等现象，而较大储存电容又易受到分辨率和开口率影响。如何最大限度地提高存储电容的电容值进而提高显示装置光学品味是亟需解决的问题。
发明内容
基于此，有必要针对如何最大限度地提高存储电容的电容值进而提高显示装置光学品味的问题，提供一种阵列基板、阵列基板的制作方法和显示装置。
本申请提供一种阵列基板，所述阵列基板包括薄膜晶体管和存储电容，
所述存储电容包括：
形成于基板上的第一极板；
缓冲层，形成于所述第一极板上；
第二极板，形成于所述缓冲层上；
第一绝缘层，形成于所述第二极板上；
第三极板，形成于所述第一绝缘层上；所述第三极板与所述第一极板通过贯穿所述第一绝缘层和所述缓冲层的过孔电连接；
第二绝缘层，形成于所述第三极板上；
第四极板，形成于所述第二绝缘层上；所述第四极板与所述第二极板通过贯穿所述第二绝缘层和所述第一绝缘层的过孔电连接；
第三绝缘层，形成于所述第四极板上；
第五极板，形成于所述第三绝缘层上；
钝化层，形成于所述第五极板上；及
第六极板，形成于所述钝化层上；所述第六极板与所述第四极板通过贯穿所述钝化层、所述第五极板及所述第三绝缘层的过孔电连接；
其中，所述第一极板与所述第二极板具有相正对的部分，所述第二极板与所述第三极板具有相正对的部分，所述第三极板与所述第四极板具有相正对的部分，所述第四极板与所述第五极板具有相正对的部分，所述第五极板与所述第六极板具有相正对的部分。
在其中一个实施例中，所述薄膜晶体管包括：
遮光层，形成于所述基板上；所述遮光层与所述存储电容的所述第一极板为一体结构；
缓冲层，形成于所述遮光层上；
多晶硅层，形成于所述缓冲层对应于所述遮光层的上方；
栅极绝缘层，形成于所述多晶硅层上；
栅极，形成于所述栅极绝缘层对应于所述多晶硅层的上方；所述栅极与所述存储电容的所述第三极板同层设置；
层间绝缘层，形成于所述栅极上；及
源极、漏极，形成于所述层间绝缘层上；其中，所述源极与所述多晶硅层通过贯穿所述层间绝缘层和所述栅极绝缘层的过孔电连接，所述漏极与所述存储电容的所述第四极板为一体结构。
在其中一个实施例中，所述遮光层通过外围线路引入公共电位。
在其中一个实施例中，所述多晶硅层包括分别位于所述多晶硅层两端的第一N型重掺杂区和第二N型重掺杂区，以及位于所述第一N型重掺杂区和所述第二N型重掺杂区之间的沟道区；其中，所述栅极与所述沟道区相对设置，所述源极通过贯穿所述层间绝缘层和所述栅极绝缘层的过孔与所述第一N型重掺杂区相接触，所述漏极通过贯穿所述第二绝缘层和所述第一绝缘层的过孔与所述第二N型重掺杂区相接触，所述第二N型重掺杂区为所述存储电容的第二极板。
在其中一个实施例中，所述缓冲层、栅极绝缘层和层间绝缘层均包括氧化硅、氮化硅或正硅酸乙酯中的至少一种。
在其中一个实施例中，所述多晶硅层的厚度为20nm-70nm。
在其中一个实施例中，所述第三极板的厚度为30nm-100nm。
在其中一个实施例中，所述第一绝缘层的厚度为80nm-250nm。
本申请还提供一种阵列基板的制作方法，用于制造如前述所述的阵列基板，所述制作方法包括：
提供一基板、并在所述基板上形成第一金属层，对所述第一金属层进行刻蚀以形成一体化的遮光层和第一极板；
在所述遮光层上形成缓冲层；
在所述缓冲层上形成半导体层，对所述半导体层进行刻蚀以形成对应所述遮光层上方的多晶硅层；
对所述多晶硅层的两端进行掺杂处理以形成位于两端的第一N型重掺杂区、第二N型重掺杂区及位于中间的沟道区；
在所述多晶硅层上形成第一绝缘层，在所述第一绝缘层和所述缓冲层上形成对应于所述遮光层上方的第一过孔；
在所述第一绝缘层上形成第二金属层，对所述第二金属层进行刻蚀以形成对应所述沟道区上方的栅极和对应所述第二N型重掺杂区上方的第三极板；所述第三极板通过所述第一过孔与所述遮光层相接触；
在所述栅极和所述第三极板上形成第二绝缘层，在所述第二绝缘层和所述第一绝缘层上形成对应于所述第一N型重掺杂区上方的第二过孔以及对应于所述第二N型重掺杂区上方的第三过孔；
在所述第二绝缘层上形成第三金属层，对所述第三金属层进行刻蚀以形成对应所述第一N型重掺杂区上方的源极和对应所述第二N型重掺杂区上方的一体化的漏极和第四极板；所述源极通过所述第二过孔与所述第一N型重掺杂区相接触，所述第四极板通过所述第三过孔与所述第二N型重掺杂区相接触；
在所述源漏极上形成第三绝缘层；
在所述第三绝缘层上形成第五极板，在所述第五极板和所述第三绝缘层上形成对应于所述第四极板上方的第四过孔；
在所述第五极板上形成钝化层；
在所述钝化层上形成第四金属层，对所述第四金属层进行刻蚀以形成对应所述第四极板上方的第六极板，所述第六极板通过所述第四过孔与所述第四极板相接触。
本申请还提供一种显示装置，包括如前述所述的阵列基板。
上述阵列基板，由于第一极板与第二极板之间、第二极板与第三极板之间、第三极板与第四极板之间、第四极板与第五极板之间、第五极板与第六极板之间具有相正对的部分，并且第三极板与第一极板通过贯穿第一绝缘层和缓冲层的过孔电连接，第四极板与第二极板通过贯穿第二绝缘层和第一绝缘层的过孔电连接，第六极板与第四极板通过贯穿钝化层、第五极板及第三绝缘层的过孔电连接，即第一极板与第二极板可看作一个存储电容，第二极板与第三极板可看作一个存储电容，第三极板与第四极板可看作一个存储电容，第四极板与第五极板可看作一个存储电容，第五极板与第六极板可看作一个存储电容，故，本申请可在阵列基板的最大制程限度内形成共五层存储电容的结构，可以进一步增加存储电容的电容值进而提高显示装置的光学品味。
附图说明
图1为一实施例中的阵列基板的结构示意图；
图2为一实施例中的阵列基板的制作方法流程图；
图3为根据图2中步骤S100形成的部分结构示意图；
图4为根据图2中步骤S200、S300和S400形成的部分结构示意图；
图5为根据图2中步骤S500和步骤S600形成的部分结构示意图；
图6为根据图2中步骤S700和步骤S800形成的部分结构示意图；
图7为根据图2中步骤S900、S1000、S1100和S1200形成的部分结构示意图；
图8为另一实施例中的阵列基板的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
请参阅图1，为一实施例中的阵列基板的结构示意图，该阵列基板可以包括薄膜晶体管1和存储电容2，其中，存储电容2可以包括：基板10，第一极板24，缓冲层210，第二极板122，第一绝缘层220，第三极板230，第二绝缘层240，第四极板250，第三绝缘层260，第五极板270，钝化层280及第六极板290。其中，第一极板24形成于基板10上，缓冲层210形成于第一极板24上，第二极板122形成于缓冲层210上，第一绝缘层220形成于第二极板122上，第三极板230形成于第一绝缘层220上，第二绝缘层240形成于第三极板230上，第四极板250形成于第二绝缘层240上，第三绝缘层260形成于第四极板250上，第五极板270形成于第三绝缘层260上，钝化层280形成于第五极板270上，第六极板290形成于钝化层280上。第三极板230与第一极板24通过贯穿第一绝缘层220和缓冲层210的过孔(图1未标示)电连接。第四极板250与第二极板122通过贯穿第二绝缘层240和第一绝缘层220的过孔(图1未标示)电连接。第六极板290与第四极板250通过贯穿钝化层280、第五极板270及第三绝缘层260的过孔(图1未标示)电连接。其中，第一极板24与第二极板122具有相正对的部分，第二极板122与第三极板230具有相正对的部分，第三极板230与第四极板250具有相正对的部分，第四极板250与第五极板270具有相正对的部分，第五极板270与第六极板290具有相正对的部分。
上述阵列基板，由于第一极板24与第二极板122之间、第二极板122与第三极板230之间、第三极板230与第四极板250之间、第四极板250与第五极板270之间、第五极板270与第六极板290之间具有相正对的部分，并且第三极板230与第一极板24通过贯穿第一绝缘层220和缓冲层210的过孔电连接，第四极板250与第二极板122通过贯穿第二绝缘层240和第一绝缘层220的过孔电连接，第六极板290与第四极板250通过贯穿钝化层280、第五极板270及第三绝缘层260的过孔电连接，即第一极板24与第二极板122可看作一个存储电容，第二极板122与第三极板230可看作一个存储电容，第三极板230与第四极板250可看作一个存储电容，第四极板250与第五极板270可看作一个存储电容，第五极板270与第六极板290可看作一个存储电容，故，本申请可在阵列基板的最大制程限度内形成共五层存储电容的结构，可以进一步增加存储电容的电容值，进而提高显示装置的光学品味。
基板10可以是玻璃基板或塑料基板，其中，玻璃基板可以为无碱硼硅酸盐超薄玻璃，无碱硼硅酸盐玻璃具有较高的物理特性、较好的耐腐蚀性能、较高的热稳定性、较低的密度和较高的弹性模量。基板10还可以是包括诸如聚对苯二甲酸乙二醇酯、聚酰亚胺、聚碳酸酯、环氧树脂、聚乙烯或聚丙烯酸酯的有机材料。基底10也可以是柔性的、可伸展的、可折叠的、可弯曲的或可卷曲的。
第一极板24形成于基板10上。其中第一极板24的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第一极板24的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第一极板24的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合。可以理解，第一极板24的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第一极板24的厚度可以为20nm-70nm。可选地，第一极板24的厚度为20nm-40nm；可选地，第一极板24的厚度为40nm-60nm；可选地，第一极板24的厚度可以为60nm-70nm。可以理解，第一极板24的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
缓冲层210形成于第一极板24上，其中缓冲层210的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，缓冲层210的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。缓冲层210的材料可以是氧化硅、氮化硅、正硅酸乙酯中的至少一种，即缓冲层210可以是氧化硅，也可以是氮化硅，也可以是正硅酸乙酯，还可以是氧化硅和氮化硅的混合物，还可以是氧化硅和正硅酸乙酯的混合物，还可以是三者的混合物。可以理解，缓冲层210的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。缓冲层210的厚度可以为20nm-70nm。可选地，缓冲层210的厚度为20nm-40nm；可选地，缓冲层210的厚度为40nm-60nm；可选地，缓冲层210的厚度可以为60nm-70nm。可以理解，缓冲层210的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
第二极板122形成于缓冲层210上，其中第二极板122的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第二极板122的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第二极板122的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合。可以理解，第二极板122的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第二极板122的厚度可以为20nm-70nm。可选地，第二极板122的厚度为20nm-40nm；可选地，第二极板122的厚度为40nm-60nm；可选地，第二极板122的厚度可以为60nm-70nm。可以理解，第二极板122的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。请继续参阅图1，由于第二极板122与第一极板24具有相正对的部分，所以第一极板24与第二极板122构成本申请阵列基板的第一个存储电容C1，其电容值的大小主要取决于第一极板24与第二极板122的交叠面积以及第一极板24与第二极板122之间的距离。
第一绝缘层220形成于第二极板122上，其中第一绝缘层220的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第一绝缘层220的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第一绝缘层220的材料可以是氧化硅、氮化硅、正硅酸乙酯中的至少一种，即第一绝缘层220可以是氧化硅，也可以是氮化硅，也可以是正硅酸乙酯，还可以是氧化硅和氮化硅的混合物，还可以是氧化硅和正硅酸乙酯的混合物，还可以是三者的混合物。可以理解，第一绝缘层220的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第一绝缘层220的厚度可以为80nm-250nm。可选地，第一绝缘层220的厚度为80nm-160nm；可选地，第一绝缘层220的厚度为160nm-200nm；可选地，第一绝缘层220的厚度可以为200nm-250nm。可以理解，第一绝缘层220的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
第三极板230形成于第一绝缘层220上，并且第三极板230与第一极板24通过贯穿第一绝缘层220和缓冲层210的过孔(图1未标示)电连接。“贯穿”可以通过光刻或者刻蚀方法实现，具体的，光刻是指使用带有某一层设计图形的掩模版，经过曝光和显影，使光敏的光刻胶在衬底上形成三维浮雕图形。刻蚀是指在光刻胶掩蔽下，根据需要形成微图形的膜层不同，采用不同的刻蚀物质和方法在膜层上进行选择性刻蚀。这样，去掉光刻胶以后，三维设计图形就转移到了衬底的相关膜层上。第三极板230的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合。可以理解，第三极板230的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第三极板230的厚度可以为30nm-100nm。可选地，第三极板230的厚度为30nm-50nm；可选地，
第三极板230的厚度为50nm-70nm；可选地，第三极板230的厚度可以为70nm-100nm。可以理解，第三极板230的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。由于第三极板230通过贯穿第一绝缘层220和缓冲层210的过孔与第一极板24电连接，所以第三极板230与第一极板24具有相同的电位，又由于第三极板230与第二极板122具有相正对的部分，也即是第三极板230与第二极板122在基板上的平行投影有交叠。所以，第三极板230与第二极板122构成了本申请阵列基板的第二个存储电容C2。其电容值的大小主要取决于第三极板230与第二极板122的交叠面积以及第三极板230与第二极板122之间的距离。
第二绝缘层240形成于第三极板230上，其中第二绝缘层240的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第二绝缘层240的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第二绝缘层240的材料可以是氧化硅、氮化硅或正硅酸乙酯中的至少一种，即第二绝缘层240可以是氧化硅，也可以是氮化硅，也可以是正硅酸乙酯，还可以是氧化硅和氮化硅的混合物，还可以是氧化硅和正硅酸乙酯的混合物，还可以是三者的混合物。可以理解，第二绝缘层240的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第二绝缘层240的厚度可以为100nm-500nm。可选地，第二绝缘层240的厚度为100nm-250nm；可选地，第二绝缘层240的厚度为250nm-400nm；可选地，第二绝缘层240的厚度可以为400nm-500nm。可以理解，第二绝缘层240的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
第四极板250形成于第二绝缘层240上，第四极板250与第二极板122通过贯穿第二绝缘层240和第一绝缘层220的过孔(图1未标示)电连接。“贯穿”可以通过光刻或者刻蚀方法实现，具体的，光刻是指使用带有某一层设计图形的掩模版，经过曝光和显影，使光敏的光刻胶在衬底上形成三维浮雕图形。刻蚀是指在光刻胶掩蔽下，根据需要形成微图形的膜层不同，采用不同的刻蚀物质和方法在膜层上进行选择性刻蚀。这样，去掉光刻胶以后，三维设计图形就转移到了衬底的相关膜层上。第四极板250的材料可以为钼、钛、铝和铜中的一种或者多种的堆栈组合。可以理解，第四极板250的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第四极板250的厚度可以为30nm-100nm。可选地，第四极板250的厚度为30nm-50nm；可选地，
第四极板250的厚度为50nm-70nm；可选地，第四极板250的厚度可以为70nm-100nm。可以理解，第四极板250的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。由于第四极板250通过贯穿第二绝缘层240和第一绝缘层220的过孔与第二极板122电连接，所以第四极板250与第二极板122具有相同的电位，又由于第四极板250与第三极板230具有相正对的部分，即第四极板250与第三极板230在基板上的平行投影有交叠，所以，第四极板250与第三极板230构成了本申请阵列基板的第三个存储电容C3。其电容值的大小主要取决于第四极板250与第三极板230的交叠面积以及
第四极板250与第三极板230之间的距离。
第三绝缘层260形成于第四极板250上，其中第三绝缘层260的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第三绝缘层260的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第三绝缘层260的材料可以是氧化硅和氮化硅中的至少一种，即第三绝缘层260可以是氧化硅，也可以是氮化硅，还可以是氧化硅和氮化硅的混合物，可以理解，第三绝缘层260的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第三绝缘层260的厚度可以为0.5μm-3μm。可选地，第三绝缘层260的厚度为0.5μm-1μm；可选地，第三绝缘层260的厚度为1μm-2μm；可选地，第三绝缘层260的厚度可以为2μm-3μm。可以理解，第三绝缘层260的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
第五极板270形成于第三绝缘层260上，其中第五极板270的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第五极板270的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第五极板270的材料可以为透明金属氧化物，示例性地，透明金属氧化物可以为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物或铟锗锌氧化物中的一种或多种。可以理解，第五极板270的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第五极板270的厚度可以为20nm-80nm。可选地，第五极板270的厚度为20nm-40nm；可选地，第五极板270的厚度为40nm-60nm；可选地，第五极板270的厚度可以为60nm-80nm。可以理解，第五极板270的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。请继续参阅图1，由于第五极板270与第四极板250具有相正对的部分，即第五极板270与第四极板250在基板上的平行投影有交叠，所以第五极板270与第四极板250可构成本申请阵列基板的第四个存储电容C4，其电容值的大小主要取决于第五极板270与第四极板250的交叠面积以及第五极板270与第四极板250之间的距离。
钝化层280形成于第五极板270上，其中钝化层280的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，钝化层280的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。钝化层280的材料可以是氧化硅和氮化硅中的至少一种，即钝化层280可以是氧化硅，也可以是氮化硅，还可以是氧化硅和氮化硅的混合物，可以理解，钝化层280的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。钝化层280的厚度可以为80nm-300nm。可选地，钝化层280的厚度为80nm-150nm；可选地，钝化层280的厚度为150nm-240nm；可选地，钝化层280的厚度可以为240nm-300nm。可以理解，钝化层280的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
第六极板290形成于钝化层280上，第六极板290与第四极板250通过贯穿钝化层280、第五极板270及第三绝缘层260的过孔(图1未标示)电连接。“贯穿”可以通过光刻或者刻蚀方法实现，具体的，光刻是指使用带有某一层设计图形的掩模版，经过曝光和显影，使光敏的光刻胶在衬底上形成三维浮雕图形。刻蚀是指在光刻胶掩蔽下，根据需要形成微图形的膜层不同，采用不同的刻蚀物质和方法在膜层上进行选择性刻蚀。这样，去掉光刻胶以后，三维设计图形就转移到了衬底的相关膜层上。第六极板290的材料可以为透明金属氧化物，示例性地，透明金属氧化物可以为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物或铟锗锌氧化物中的一种或多种。可以理解，第六极板290的材料可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。第六极板290的厚度可以为30nm-100nm。可选地，第六极板290的厚度为30nm-50nm；可选地，第六极板290的厚度为50nm-70nm；可选地，第六极板290的厚度可以为70nm-100nm。可以理解，第六极板290的厚度可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。由于第六极板290通过贯穿钝化层280、第五极板270及第三绝缘层260的过孔与第四极板250电连接，所以第六极板290与第四极板250具有相同的电位，又由于第六极板290与第五极板270具有相正对的部分，即第六极板290与第五极板270在基板上的平行投影有交叠，所以，第六极板290与第五极板270构成了本申请阵列基板的第五个存储电容C5。其电容值的大小主要取决于第六极板290与第五极板270的交叠面积以及第六极板290与第五极板270之间的距离。
综上，结合前述描述以及附图1可以获知，第六极板290、第四极板250及第二极板122分别通过过孔实现彼此的电连接，换句话说，第六极板290、第四极板250及第二极板122的电位相同，可选地，由于第六极板290为透明金属氧化物，通常作为阵列基板的像素电极，所以第六极板290、第四极板250及第二极板122的电位为像素电位。
在一个实施例中，请继续参阅图1，薄膜晶体管1可以包括：遮光层22，缓冲层，多晶硅层(图1未标示)，栅极绝缘层130，栅极140，层间绝缘层150及源漏极。其中，遮光层22形成于基板10上，遮光层22与存储电容2的第一极板24为一体结构，换句话说，遮光层22与第一极板24为同一功能层。缓冲层形成于遮光层22上；多晶硅层形成于缓冲层对应于遮光层22的上方；栅极绝缘层130形成于多晶硅层上；栅极140形成于栅极绝缘层130对应于多晶硅层的上方，栅极140与存储电容2的第三极板230同层设置；层间绝缘层150形成于栅极140上；及形成于层间绝缘层150上的源极160、漏极，其中，源极160与多晶硅层通过贯穿层间绝缘层150和栅极绝缘层130的过孔电连接，漏极与存储电容3的第四极板250为一体结构，换句话说，存储电容2中的第四极板250既充当了薄膜晶体管1的漏极也充当了存储电容2的极板。
可以理解，对于遮光层22、缓冲层、栅极绝缘层130、源极160、漏极、栅极140的描述可以参照前述存储电容2的有关描述，在此不再进一步赘述。应当理解，薄膜晶体管1中的栅极绝缘层130与存储电容2中的第一绝缘层220为一体结构，缓冲层与存储电容2的缓冲层210相同，遮光层22与存储电容2的第一极板24相同，源极160和漏极材料、厚度、工艺等可以参照第四极板250的描述。
在一实施例中，请继续参阅图1，多晶硅层可以包括位于两端的第一N型重掺杂区121和第二N型重掺杂区122、及位于中间的沟道区123；其中，栅极140位于沟道区123的上方，源极160通过贯穿层间绝缘层150和栅极绝缘层130的过孔与第一N型重掺杂区121相接触，漏极通过贯穿第二绝缘层240和第一绝缘层220的过孔与第二N型重掺杂区122相接触，第二N型重掺杂区122为存储电容2的第二极板122。其中，掺杂的离子可以为磷离子或砷离子，掺杂工艺可以是离子注入或者高温扩散。可选地，遮光层22通过外围线路引入公共电位，也即是COM电位，一般设置为0电位，在薄膜晶体管1关态时，栅极端的电位为负电位，电场线指向栅极140方向，电子不会聚集到前沟道(沟道区123上方的区域)，因此会降低漏电流。此外，通过将多晶硅层设置在遮光层22的上方，可以有效防止光线进入多晶硅层的沟道区123中，亦可以起到降低漏电流、提高薄膜晶体管器件电学性能的作用。
请参阅图2，为一实施例中的阵列基板的制作方法流程图。该阵列基板的制作方法用于制造前述所述的阵列基板。该方法可以包括步骤：S100-S1200。
步骤S100，提供一基板、并在所述基板上形成第一金属层，对所述第一金属层进行刻蚀以形成一体化的遮光层和第一极板。
具体地，可辅助参阅图3，在基板10上形成第一金属层(图3未标示)，第一金属层的形成工艺可以包括射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺。可以理解，第一金属层的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。对第一金属层进行刻蚀以形成一体化的遮光层22和第一极板24。具体地，可在第一金属层的上方涂布一层光阻层(图3未标示)，然后采用一道光罩工艺对光阻层进行图案化处理，得到具有预设图案的光刻胶(图3未标示)，在此基础上，采用湿法刻蚀工艺对第一金属层进行刻蚀以形成一体化的遮光层22和第一极板24。
步骤S200，在所述遮光层上形成缓冲层。
步骤S300，在所述缓冲层上形成半导体层，对所述半导体层进行刻蚀以形成对应所述遮光层上方的多晶硅层。
步骤S400，对所述多晶硅层的两端进行掺杂处理以形成位于两端的第一N型重掺杂区、第二N型重掺杂区及位于中间的沟道区。
具体地，对于步骤S200、S300、S400的描述可以参照图4，可通过射频磁控溅射、热蒸发、真空电子束蒸发以及等离子增强化学气相沉积工艺在遮光层22上形成一层缓冲层210，然后通过沉积工艺在缓冲层上形成半导体层(图4未标示)，接着通过干法刻蚀工艺对半导体层进行刻蚀以形成对应遮光层22上方的多晶硅层(图4未标示)；然后对多晶硅层的两端进行掺杂处理，掺杂处理可以是离子注入或者高温扩散，形成位于两端的第一N型重掺杂区121和第二N型重掺杂区122，其中，N型掺杂主要是在半导体内掺入五价杂质元素，例如：磷、砷。离子注入相对于高温扩散的优点是：1、注入的离子是通过质量分析器选取出来的，被选取的粒子纯度高，能量单一，从而保证了掺杂浓度不受杂质源纯度的影响。另外，注入过程在清洁、干燥的真空条件下进行，各种污染降到最低水平；2、可以精确控制注入到晶片中的掺杂原子数目，注入剂量从用于调整阈值电压的1011/cm2到形成绝缘埋层的1017/cm2，范围较宽。3、离子注入时，衬底一般保持在室温或低于400℃的温度环境下。位于第一N型重掺杂区121和第二N型重掺杂区122中间的就是沟道区123。
步骤S500，在所述多晶硅层上形成第一绝缘层，在所述第一绝缘层和所述缓冲层上形成对应于所述遮光层上方的第一过孔。
步骤S600，在所述第一绝缘层上形成第二金属层，对所述第二金属层进行刻蚀以形成对应所述沟道区上方的栅极和对应所述第二N型重掺杂区上方的第三极板；所述第三极板通过所述第一过孔与所述遮光层相接触。
具体地，对于步骤S500和步骤S600的描述可参阅图5，可在多晶硅层(图5未标示)上方采用等离子化学气相沉积工艺形成第一绝缘层220，然后利用光刻或者刻蚀工艺形成贯穿第一绝缘层220和缓冲层210的第一过孔H1，接着采用等离子增强化学气相沉积工艺形成第二金属层(图5未标示)，然后可在第二金属层的上方涂布一层光阻层(图5未标示)，然后采用一道光罩工艺对光阻层进行图案化处理，得到具有预设图案的光刻胶(图5未标示)，在此基础上，采用湿法刻蚀工艺对第二金属层进行刻蚀以形成对应沟道区123上方的栅极140和对应第二N型重掺杂区122上方的第三极板230，并且，第三极板230通过第一过孔H1与遮光层22接触。
步骤S700，在所述栅极和所述第三极板上形成第二绝缘层，在所述第二绝缘层和所述第一绝缘层上形成对应于所述第一N型重掺杂区上方的第二过孔以及对应于所述第二N型重掺杂区上方的第三过孔。
步骤S800，在所述第二绝缘层上形成第三金属层，对所述第三金属层进行刻蚀以形成对应所述第一N型重掺杂区上方的源极和对应所述第二N型重掺杂区上方的一体化的漏极和第四极板；所述源极通过所述第二过孔与所述第一N型重掺杂区相接触，所述第四极板通过所述第三过孔与所述第二N型重掺杂区相接触。
具体地，对于步骤S700和步骤S800的描述可参阅图6，可在栅极140上沉积第二绝缘层240，也即是薄膜晶体管1的层间绝缘层150，然后利用光刻或者刻蚀工艺形成对应第一N型重掺杂区121上方的第二过孔H2，和对应于第二N型重掺杂区122上方的第三过孔H3，接着采用等离子增强化学气相沉积工艺形成第三金属层(图6未标示)，然后可在第三金属层的上方涂布一层光阻层(图6未标示)，然后采用一道光罩工艺对光阻层进行图案化处理，得到具有预设图案的光刻胶(图6未标示)，在此基础上，采用湿法刻蚀工艺对第三金属层进行刻蚀以形成对应第一N型重掺杂区121上方的源极160和对应第二N型重掺杂区122上方的一体化的漏极和第四极板250。其中，源极160通过第二过孔H2与第一N型重掺杂区121相接触，第四极板250通过第三过孔H2与第二N型重掺杂区122相接触。
步骤S900，在所述源漏极上形成第三绝缘层。
步骤S1000，在所述第三绝缘层上形成第五极板，在所述第五极板和所述第三绝缘层上形成对应于所述第四极板上方的第四过孔。
步骤S1100，在所述第五极板上形成钝化层。
步骤S1200，在所述钝化层上形成第四金属层，对所述第四金属层进行刻蚀以形成对应所述第四极板上方的第六极板，所述第六极板通过所述第四过孔与所述第四极板相接触。
具体地，步骤S900、S1000、S1100和S1200的描述可以参照图7，可在源极160、漏极上通过等离子增强化学气相沉积工艺依次形成第三绝缘层260、第五极板270和钝化层280，然后利用光刻或者刻蚀工艺形成对应第四极板250上方的第四过孔H4，接着采用等离子增强化学气相沉积工艺形成第四金属层(图7未标示)，然后可在第四金属层的上方涂布一层光阻层(图7未标示)，然后采用一道光罩工艺对光阻层进行图案化处理，得到具有预设图案的光刻胶(图7未标示)，在此基础上，采用湿法刻蚀工艺对第四金属层进行刻蚀以形成第六极板290。其中，第六极板290通过第四过孔H4与第四极板250接触。
上述阵列基板的制作方法，由于第一极板24、第二极板122、第三极板230、第四极板250、第五极板270及第六极板290在基板上的投影有交叠，并且第三极板230与第一极板24通过贯穿第一绝缘层220和缓冲层210的第一过孔H1电连接，第四极板250与第二极板122通过贯穿第二绝缘层240和第一绝缘层220的第二过孔H2电连接，第六极板290与第四极板250通过贯穿钝化层280、第五极板270及第三绝缘层260的第四过孔H4电连接，即第一极板24与第二极板122可看作一个存储电容，第二极板122与第三极板230可看作一个存储电容，第三极板230与第四极板250可看作一个存储电容，第四极板250与第五极板270可看作一个存储电容，第五极板270与第六极板290可看作一个存储电容，故，本申请可在阵列基板的最大制程限度内形成共五层存储电容的结构，可以进一步增加存储电容的电容值进而提高显示装置的光学品味。
请参阅图8，为另一实施例中的阵列基板的结构示意图。该阵列基板与前述阵列基板实施例不一样的地方在于具有两个栅极，即第一栅极141和第二栅极142。可以理解，对于阵列基板的其他结构，例如薄膜晶体管1和存储电容2可以参照前述阵列基板实施例的描述，在此不再进一步地赘述。
一种显示装置，可以包括前述所述的阵列基板。上述显示装置由于具有前述实施例所描述的阵列基板，因而该显示装置也具有上述阵列基板的技术效果，在此不再进一步赘述。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括薄膜晶体管和存储电容，
所述存储电容包括：
形成于基板上的第一极板；
缓冲层，形成于所述第一极板上；
第二极板，形成于所述缓冲层上；
第一绝缘层，形成于所述第二极板上；
第三极板，形成于所述第一绝缘层上；所述第三极板与所述第一极板通过贯穿所述第一绝缘层和所述缓冲层的过孔电连接；
第二绝缘层，形成于所述第三极板上；
第四极板，形成于所述第二绝缘层上；所述第四极板与所述第二极板通过贯穿所述第二绝缘层和所述第一绝缘层的过孔电连接；
第三绝缘层，形成于所述第四极板上；
第五极板，形成于所述第三绝缘层上；
钝化层，形成于所述第五极板上；及
第六极板，形成于所述钝化层上；所述第六极板与所述第四极板通过贯穿所述钝化层、所述第五极板及所述第三绝缘层的过孔电连接；
其中，所述第一极板与所述第二极板具有相正对的部分，所述第二极板与所述第三极板具有相正对的部分，所述第三极板与所述第四极板具有相正对的部分，所述第四极板与所述第五极板具有相正对的部分，所述第五极板与所述第六极板具有相正对的部分。
2.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括：
遮光层，形成于所述基板上；所述遮光层与所述存储电容的所述第一极板为一体结构；
缓冲层，形成于所述遮光层上；
多晶硅层，形成于所述缓冲层对应于所述遮光层的上方；
栅极绝缘层，形成于所述多晶硅层上；
栅极，形成于所述栅极绝缘层对应于所述多晶硅层的上方；所述栅极与所述存储电容的所述第三极板同层设置；
层间绝缘层，形成于所述栅极上；及
源极、漏极，形成于所述层间绝缘层上；其中，所述源极与所述多晶硅层通过贯穿所述层间绝缘层和所述栅极绝缘层的过孔电连接，所述漏极与所述存储电容的所述第四极板为一体结构。
3.根据权利要求1所述的阵列基板，其特征在于，所述遮光层通过外围线路引入公共电位。
4.根据权利要求2所述的阵列基板，其特征在于，所述多晶硅层包括分别位于所述多晶硅层两端的第一N型重掺杂区和第二N型重掺杂区，以及位于所述第一N型重掺杂区和所述第二N型重掺杂区之间的沟道区；其中，所述栅极与所述沟道区相对设置，所述源极通过贯穿所述层间绝缘层和所述栅极绝缘层的过孔与所述第一N型重掺杂区相接触，所述漏极通过贯穿所述第二绝缘层和所述第一绝缘层的过孔与所述第二N型重掺杂区相接触，所述第二N型重掺杂区为所述存储电容的所述第二极板。
5.根据权利要求2所述的阵列基板，其特征在于，所述缓冲层、所述栅极绝缘层和所述层间绝缘层均包括氧化硅、氮化硅或正硅酸乙酯中的至少一种。
6.根据权利要求2所述的阵列基板，其特征在于，所述多晶硅层的厚度为20nm-70nm。
7.根据权利要求1所述的阵列基板，其特征在于，所述第三极板的厚度为30nm-100nm。
8.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层的厚度为80nm-250nm。
9.一种阵列基板的制作方法，其特征在于，用于制造如权利要求1-8任一项所述的阵列基板，所述制作方法包括：
提供一基板、并在所述基板上形成第一金属层，对所述第一金属层进行刻蚀以形成一体化的遮光层和第一极板；
在所述遮光层上形成缓冲层；
在所述缓冲层上形成半导体层，对所述半导体层进行刻蚀以形成对应所述遮光层上方的多晶硅层；
对所述多晶硅层的两端进行掺杂处理以形成位于两端的第一N型重掺杂区、第二N型重掺杂区及位于中间的沟道区；
在所述多晶硅层上形成第一绝缘层，在所述第一绝缘层和所述缓冲层上形成对应于所述遮光层上方的第一过孔；
在所述第一绝缘层上形成第二金属层，对所述第二金属层进行刻蚀以形成对应所述沟道区上方的栅极和对应所述第二N型重掺杂区上方的第三极板；所述第三极板通过所述第一过孔与所述遮光层相接触；
在所述栅极和所述第三极板上形成第二绝缘层，在所述第二绝缘层和所述第一绝缘层上形成对应于所述第一N型重掺杂区上方的第二过孔以及对应于所述第二N型重掺杂区上方的第三过孔；
在所述第二绝缘层上形成第三金属层，对所述第三金属层进行刻蚀以形成对应所述第一N型重掺杂区上方的源极和对应所述第二N型重掺杂区上方的一体化的漏极和第四极板；所述源极通过所述第二过孔与所述第一N型重掺杂区相接触，所述第四极板通过所述第三过孔与所述第二N型重掺杂区相接触；
在所述源漏极上形成第三绝缘层；
在所述第三绝缘层上形成第五极板，在所述第五极板和所述第三绝缘层上形成对应于所述第四极板上方的第四过孔；
在所述第五极板上形成钝化层；
在所述钝化层上形成第四金属层，对所述第四金属层进行刻蚀以形成对应所述第四极板上方的第六极板，所述第六极板通过所述第四过孔与所述第四极板相接触。
10.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的阵列基板。
CN201811582636.6A 2018-12-24 2018-12-24 阵列基板、阵列基板的制作方法和显示装置 Active CN109696781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811582636.6A CN109696781B (zh) 2018-12-24 2018-12-24 阵列基板、阵列基板的制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811582636.6A CN109696781B (zh) 2018-12-24 2018-12-24 阵列基板、阵列基板的制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN109696781A true CN109696781A (zh) 2019-04-30
CN109696781B CN109696781B (zh) 2022-02-08

Family

ID=66232732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811582636.6A Active CN109696781B (zh) 2018-12-24 2018-12-24 阵列基板、阵列基板的制作方法和显示装置

Country Status (1)

Country Link
CN (1) CN109696781B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164870A (zh) * 2019-05-14 2019-08-23 深圳市华星光电半导体显示技术有限公司 含电容背板构造
CN111290185A (zh) * 2020-03-31 2020-06-16 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
CN111312777A (zh) * 2020-02-26 2020-06-19 合肥鑫晟光电科技有限公司 显示基板、显示面板、显示装置和显示基板的制作方法
CN112635534A (zh) * 2020-12-23 2021-04-09 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置和显示面板的制作方法
WO2022048044A1 (zh) * 2020-09-03 2022-03-10 深圳市华星光电半导体显示技术有限公司 Oled 面板的制作方法、 oled 面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1834762A (zh) * 2006-04-21 2006-09-20 友达光电股份有限公司 液晶显示器
CN105679768A (zh) * 2016-01-25 2016-06-15 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1834762A (zh) * 2006-04-21 2006-09-20 友达光电股份有限公司 液晶显示器
CN105679768A (zh) * 2016-01-25 2016-06-15 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164870A (zh) * 2019-05-14 2019-08-23 深圳市华星光电半导体显示技术有限公司 含电容背板构造
US11257850B2 (en) 2019-05-14 2022-02-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Backplane structure containing capacitor
CN111312777A (zh) * 2020-02-26 2020-06-19 合肥鑫晟光电科技有限公司 显示基板、显示面板、显示装置和显示基板的制作方法
CN111312777B (zh) * 2020-02-26 2023-12-15 合肥鑫晟光电科技有限公司 显示基板、显示面板、显示装置和显示基板的制作方法
CN111290185A (zh) * 2020-03-31 2020-06-16 成都中电熊猫显示科技有限公司 阵列基板及其制作方法、显示面板
WO2022048044A1 (zh) * 2020-09-03 2022-03-10 深圳市华星光电半导体显示技术有限公司 Oled 面板的制作方法、 oled 面板
CN112635534A (zh) * 2020-12-23 2021-04-09 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置和显示面板的制作方法

Also Published As

Publication number Publication date
CN109696781B (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN109696781A (zh) 阵列基板、阵列基板的制作方法和显示装置
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US10727322B2 (en) Multi-layered passivation layer of a back-channel-etched thin film transistor having different oxygen concentration
KR101999907B1 (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN106024633A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN107799466B (zh) Tft基板及其制作方法
CN109524419A (zh) Tft阵列基板的制作方法
CN108646487B (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
WO2020062483A1 (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN111739841B (zh) 一种顶栅结构的In-cell触控面板及制作方法
CN105870132A (zh) Tft阵列基板及其制作方法
CN107123687B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN109300841A (zh) 阵列基板的制造方法
CN107910378B (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
CN109545689B (zh) 主动开关及其制作方法、显示装置
CN111129033A (zh) 阵列基板及其制备方法
CN108039353B (zh) 阵列基板及其制备方法、显示装置
CN108899325A (zh) 一种ltps-tft阵列基板及其制造方法和显示面板
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN100397656C (zh) 多栅极结构的薄膜晶体管及其制作方法
CN109192668A (zh) 薄膜晶体管及其制造方法、显示面板
WO2020113599A1 (zh) 主动开关及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant