CN105679768A - 阵列基板、液晶显示面板及液晶显示装置 - Google Patents

阵列基板、液晶显示面板及液晶显示装置 Download PDF

Info

Publication number
CN105679768A
CN105679768A CN201610049494.1A CN201610049494A CN105679768A CN 105679768 A CN105679768 A CN 105679768A CN 201610049494 A CN201610049494 A CN 201610049494A CN 105679768 A CN105679768 A CN 105679768A
Authority
CN
China
Prior art keywords
region
metal level
array substrate
semiconductor layer
polysilicon semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610049494.1A
Other languages
English (en)
Other versions
CN105679768B (zh
Inventor
颜尧
曹尚操
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610049494.1A priority Critical patent/CN105679768B/zh
Publication of CN105679768A publication Critical patent/CN105679768A/zh
Priority to US15/208,928 priority patent/US10088726B2/en
Priority to US16/126,078 priority patent/US10268095B2/en
Priority to US16/127,767 priority patent/US10324348B2/en
Priority to US16/127,704 priority patent/US10288967B2/en
Application granted granted Critical
Publication of CN105679768B publication Critical patent/CN105679768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的阵列基板、液晶显示面板及液晶显示装置，设计由多晶硅半导体层和第一金属层以及两者之间的绝缘层，或者多晶硅半导体层和第二金属层以及两者之间的介质隔离层形成MIS存储电容，当第一金属层或第二金属层一侧接收负性灰阶电压时，多晶硅半导体层中的P-Si会聚集形成空穴，当接收正性灰阶电压时，在P-Si的上层会形成耗尽层，降低MIS存储电容的电容量，从而降低MIS存储电容在正负性灰阶电压时的电容量差值，改善闪烁现象的发生，确保显示效果。

Description

阵列基板、液晶显示面板及液晶显示装置
技术领域
本发明涉及液晶显示技术领域，具体而言涉及一种阵列基板、液晶显示面板及液晶显示装置。
背景技术
LCD(LiquidCrystalDisplay,液晶显示器)产生闪烁(Flicker)现象的原因有多种，最主要的原因是TFT(ThinFilmTransistor,薄膜晶体管)漏电的差异，即TFT在施加负性灰阶电压时的漏电大于施加正性灰阶电压时的漏电，导致阵列基板的存储电容在正负性灰阶电压时的电容量存在差值。随着LCD广泛应用于各个显示领域，并且为了降低功耗，LCD往往被施加较低的source(源极)驱动电压，导致相邻灰阶的灰阶电压之差变小，更容易加剧闪烁现象的发生，影响显示效果。
发明内容
有鉴于此，本发明提供一种阵列基板、液晶显示面板及液晶显示装置，能够改善闪烁现象的发生，确保显示效果。
本发明提供的一种阵列基板，包括衬底基材以及形成于衬底基材上的第一金属层、绝缘层、多晶硅半导体层、介质隔离层以及第二金属层，第一金属层包括间隔设置的第一区域和第二区域，第一区域的第一金属层为阵列基板的TFT的栅极，第二金属层包括间隔设置的第三区域和第四区域，第三区域和第四区域的第二金属层分别为TFT的源极和漏极，多晶硅半导体层和第二区域的第一金属层通过夹持于两者之间的绝缘层绝缘重叠，或者，多晶硅半导体层和第四区域的第二金属层通过夹持于两者之间的介质隔离层绝缘重叠，以形成阵列基板的MIS存储电容。
其中，TFT的栅极位于多晶硅半导体层的上方，阵列基板还包括形成于衬底基材上的遮光金属层以及设置于遮光金属层和多晶硅半导体层之间的缓冲层，遮光金属层包括间隔设置的第五区域和第六区域，第五区域位于第一区域的下方，缓冲层形成有第一接触孔，多晶硅半导体层通过第一接触孔与第六区域的遮光金属层连接，第二区域的第一金属层与第四区域的第二金属层连接，使得多晶硅半导体层和第二区域的第一金属层以及两者之间的绝缘层形成阵列基板的MIS存储电容。
其中，TFT的栅极位于多晶硅半导体层的上方，阵列基板还包括形成于衬底基材上的遮光金属层以及设置于遮光金属层和多晶硅半导体层之间的缓冲层，遮光金属层包括间隔设置的第五区域和第六区域，第五区域位于第一区域的下方，第二金属层还包括与第四区域相邻间隔设置且远离第三区域的第七区域，多晶硅半导体层通过第七区域的第二金属层与第六区域的遮光金属层连接，第二区域的第一金属层与第二区域的第二金属层连接，使得多晶硅半导体层和第二区域的第一金属层以及两者之间的绝缘层形成阵列基板的MIS存储电容。
其中，第六区域的遮光金属层横跨阵列基板的有效显示区域，阵列基板还包括设置于衬底基材上的公共电极，第六区域的遮光金属层在有效显示区域的外围与公共电极连接。
其中，TFT的栅极位于多晶硅半导体层的下方，绝缘层形成有第二接触孔，多晶硅半导体层通过第二接触孔与第二区域的第一金属层连接，使得多晶硅半导体层和第四区域的第二金属层以及两者之间的介质隔离层形成阵列基板的MIS存储电容。
其中，TFT的栅极位于多晶硅半导体层的下方，第二金属层还包括与第四区域相邻间隔设置且远离第三区域的第七区域，多晶硅半导体层通过第七区域的第二金属层与第二区域的第一金属层连接，使得多晶硅半导体层和第四区域的第二金属层以及两者之间的介质隔离层形成阵列基板的MIS存储电容。
其中，第二区域的第一金属层横跨阵列基板的有效显示区域，阵列基板还包括设置于衬底基材上的公共电极，第二区域的第一金属层在有效显示区域的外围与公共电极连接。
其中，多晶硅半导体层包括重掺杂处理后的多晶硅层。
本发明提供的一种液晶显示面板，包括上述阵列基板。
本发明提供的一种液晶显示装置，包括上述液晶显示面板以及为该液晶显示面板提供光线的光源模组。
本发明的阵列基板、液晶显示面板及液晶显示装置，设计由多晶硅半导体层和第一金属层以及两者之间的绝缘层或者多晶硅半导体层和第二金属层以及两者之间的介质隔离层形成MIS存储电容，当第一金属层或第二金属层一侧接收负性灰阶电压时，多晶硅半导体层中的P-Si会聚集形成空穴，当接收正性灰阶电压时，在P-Si的上层会形成耗尽层，降低MIS存储电容的电容量，从而降低MIS存储电容在正负性灰阶电压时的电容量差值，改善闪烁现象的发生，确保显示效果。
附图说明
图1是本发明一实施例的液晶显示面板的结构剖视图；
图2是图1所示液晶显示面板一实施例的像素结构示意图；
图3是图2所示的像素结构的等效电路图；
图4是图3所示的存储电容的结构剖视图；
图5是图3所示的存储电容的C-V曲线图；
图6是本发明第一实施例的像素区域的结构示意图；
图7是图6所示像素区域沿A-A线的结构剖视图；
图8是本发明第二实施例的像素区域的结构示意图；
图9是图8所示像素区域沿B-B线的结构剖视图；
图10是本发明第一实施例的像素区域的结构示意图；
图11是图10所示像素区域沿C-C线的结构剖视图；
图12是本发明第一实施例的像素区域的结构示意图；
图13是图12所示像素区域沿D-D线的结构剖视图；
图14是本发明一实施例的液晶显示装置的结构剖视图。
具体实施方式
图1是本发明一实施例的液晶显示面板的结构剖视图。如图1所示，本实施例的液晶显示面板10包括相对间隔设置的彩膜基板(ColorFilterSubstrate，简称CF基板,又称彩色滤光片基板)11和阵列基板(ThinFilmTransistorSubstrate，简称TFT基板,又称薄膜晶体管基板或Array基板)12以及填充于两基板之间的液晶(液晶分子)13，该液晶13位于阵列基板12和彩膜基板11叠加形成的液晶盒内。
结合图2所示液晶显示面板10的像素结构示意图，阵列基板12包括沿列方向设置的数多条据线D、沿行方向设置的多条扫描线G以及由扫描线G和数据线D定义的多个像素区域P。其中，每一像素区域P连接对应的一条数据线D和一条扫描线G，各条扫描线G连接于栅极驱动器21以对各像素区域P提供扫描电压，各条数据线D连接于源极驱动器22以对各像素区域P提供灰阶电压。进一步结合图3所示的像素结构的等效电路图，阵列基板12包括薄膜晶体管T、存储电容Cst以及液晶电容Clc，液晶电容Clc由位于像素区域P的像素电极、液晶显示面板10的公共电极以及位于两者之间的液晶13形成。
根据液晶显示面板10的显示原理，通过为扫描线G输入扫描电压，位于同一行的薄膜晶体管T被同时打开，且在一定时间后下一行的薄膜晶体管T被同时打开，依次类推。由于每一行薄膜晶体管T打开的时间比较短，液晶电容Clc充电控制液晶13偏转的时间较短，很难达到液晶13的响应时间，存储电容Cst便可以用于在薄膜晶体管T关闭后维持像素区域P的电压，从而为液晶13响应提供时间。
本发明实施例的存储电容Cst为MIS(MetalInsulatorSemiconductor,金属-绝缘体-半导体)存储电容，如图4所示，该MIS存储电容Cst由金属层41和多晶硅(polycrystallinesilicon,P-Si)半导体层42通过夹持于两者之间的绝缘层43绝缘重叠形成。其中，对应位于MIS存储电容Cst区域的多晶硅半导体层42为重掺杂处理后的多晶硅层，优选在多晶硅层中重掺杂Be(铍)。
当金属层41一侧接收负性灰阶电压时，多晶硅半导体层42中的P-Si会聚集形成空穴421，当金属层41接收的灰阶电压由负性变为正性时，空穴421所在区域会形成耗尽层422，即在P-Si的上层会形成耗尽层422，该耗尽层422能够降低MIS存储电容Cst的电容量。也就是说，本实施例的MIS存储电容Cst相当于一个可变电容器，进一步结合图5所示的C-V(电容量-灰阶电压)曲线，当灰阶电压为负性时，MIS存储电容Cst的电容量为C1，当灰阶电压为正性时，MIS存储电容Cst的电容量为C2＝C1*C0/(C1+C0)，其中C0为耗尽层422与金属层41之间的电容量，可知C1>C2，即MIS存储电容Cst在接收负性灰阶电压时的电容量大于接收正性灰阶电压时的电容量。由于灰阶电压为负性时薄膜晶体管T的漏电较大，本发明实施例增加MIS存储电容Cst的电容量，则会降低薄膜晶体管T的漏电，从而改善TFT漏电的影响，即降低MIS存储电容Cst在接收正负性灰阶电压时的电容量差值，改善闪烁现象的发生，确保液晶显示面板10的显示效果。
在不同的像素结构设计中，MIS存储电容Cst的金属层41以及绝缘层43具体为液晶显示面板10的不同结构。下面结合附图6～13，对本发明实施例的技术方案进行清楚、完整地描述。
图6是本发明第一实施例的像素区域P的结构示意图，图7是图6所示像素区域P沿A-A线的结构剖视图。结合图6和图7所示，阵列基板12包括衬底基材121以及依次形成于衬底基材121上的十一层结构：遮光金属层M0、缓冲层122、多晶硅半导体层123、绝缘层(GateInsulationLayer,GI,又称栅极绝缘层)124、第一金属层Ml、介质隔离层(Interlayerdielectricisolation,ILD,又称层间介质隔离)125、第二金属层M2、平坦钝化层126、公共电极127、PV(Passivation,钝化)层128以及像素电极129。其中，多晶硅半导体层123、第一区域Zl的第一金属层Ml、第三区域Z3和第四区域Z4的第二金属层M2以及相互之间所夹持的绝缘层124、介质隔离层125形成阵列基板12的薄膜晶体管T。
在本实施例中，第一金属层Ml包括间隔设置的第一区域Zl和第二区域Z2，第一区域Zl的第一金属层Ml为薄膜晶体管T的栅极；第二金属层M2包括间隔设置的第三区域Z3和第四区域Z4，第三区域Z3和第四区域Z4的第二金属层M2分别为薄膜晶体管T的源极和漏极；遮光金属层M0包括间隔设置的第五区域Z5和第六区域Z6，第五区域Z5位于第一区域Z1的下方。鉴于薄膜晶体管T的栅极位于多晶硅半导体层123的上方，本实施例的像素区域P可视为顶栅型像素设计。
在本实施例中，缓冲层122形成有第一接触孔Ol，多晶硅半导体层123通过第一接触孔Ol与第六区域Z6的遮光金属层M0连接，第六区域Z6的遮光金属层M0横跨阵列基板12的有效显示区域(ActiveArea,AA)，并在有效显示区域的外围与公共电极127连接，以从公共电极127接收电压；第二区域Z2的第一金属层Ml与第四区域Z4的第二金属层M2连接以从第二金属层M2接收灰阶电压，使得多晶硅半导体层123和第二区域Z2的第一金属层Ml通过夹持于两者之间的绝缘层124绝缘重叠设置，以形成阵列基板12的MIS存储电容Cst。也就是说，本实施例的第二区域Z2的第一金属层Ml形成图4所示的MIS存储电容Cst的金属层41、绝缘层124形成图4所示的绝缘层43。
本发明实施例全文描述中，对应位于薄膜晶体管T区域的多晶硅半导体层123包括未经重掺杂处理的多晶硅层P-Si，即，多晶硅半导体层123包括间隔设置的两个区域，一个区域包括未经重掺杂处理的多晶硅层P-Si，另一个区域为重掺杂处理后的多晶硅层，该另一个区域即重掺杂处理后的多晶硅半导体层123和第二区域Z2的第一金属层Ml以及两者之间的绝缘层124形成阵列基板12的MIS存储电容Cst。
图8是本发明第二实施例的像素区域P的结构示意图，图9是图8所示像素区域P沿B-B线的结构剖视图。为便于描述与上述实施例的不同之处，对其中相同结构元件进行相同标号。结合图8和图9所示，阵列基板12包括衬底基材121以及依次形成于衬底基材121上的十一层结构：遮光金属层M0、缓冲层122、多晶硅半导体层123、绝缘层124、第一金属层Ml、介质隔离层125、第二金属层M2、平坦钝化层126、公共电极127、PV层128以及像素电极129。其中，多晶硅半导体层123、第一区域Zl的第一金属层Ml、第三区域Z3和第四区域Z4的第二金属层M2及相互之间所夹持的绝缘层124、介质隔离层125形成薄膜晶体管T。
其中，第一金属层Ml包括间隔设置的第一区域Zl和第二区域Z2，第一区域Zl的第一金属层Ml为薄膜晶体管T的栅极；第二金属层M2包括间隔设置的第三区域Z3和第四区域Z4，第三区域Z3和第四区域Z4的第二金属层M2分别为薄膜晶体管T的源极和漏极；遮光金属层M0包括间隔设置的第五区域Z5和第六区域Z6，第五区域Z5位于第一区域Z1的下方。鉴于薄膜晶体管T的栅极位于多晶硅半导体层123的上方，本实施例的像素区域P可视为顶栅型像素设计。
在本实施例中，第二金属层M2还包括与第四区域Z4相邻间隔设置且远离第三区域Z3的第七区域Z7，多晶硅半导体层123通过第七区域Z7的第二金属层M2与第六区域Z6的遮光金属层M0连接，第六区域Z6的遮光金属层M0横跨阵列基板12的有效显示区域，并在有效显示区域的外围与公共电极127连接，以从公共电极127接收电压；第二区域Z2的第一金属层Ml与第四区域Z4的第二金属层M2连接以从第二金属层M2接收灰阶电压，使得多晶硅半导体层123和第二区域Z2的第一金属层Ml通过夹持于两者之间的绝缘层124绝缘重叠设置，以形成阵列基板12的MIS存储电容Cst。也就是说，本实施例的第二区域Z2的第一金属层Ml形成图4所示的MIS存储电容Cst的金属层41、绝缘层124形成图4所示的绝缘层43。
与图6和图7所示实施例不同的是，本实施例利用第七区域Z7的第二金属层M2的桥接，来实现多晶硅半导体层123和第六区域Z6的遮光金属层M0的连接，无需在缓冲层122上形成第一接触孔Ol。
图10是本发明第三实施例的像素区域P的结构示意图，图11是图10所示像素区域P沿C-C线的结构剖视图。为便于描述与上述实施例的不同之处，对于其中相同结构元件进行相同标号。结合图10和图11所示，阵列基板12包括衬底基材121以及依次形成于衬底基材121上的十层结构：第一金属层Ml、绝缘层124、多晶硅半导体层123、介质隔离层125、第二金属层M2、平坦钝化层126、公共电极127、PV层128以及像素电极129。其中，多晶硅半导体层123、第一区域Zl的第一金属层Ml、第三区域Z3和第四区域Z4的第二金属层M2以及相互之间所夹持的绝缘层124、介质隔离层125形成阵列基板12的薄膜晶体管T。
在本实施例中，第一金属层Ml包括间隔设置的第一区域Zl和第二区域Z2，第一区域Zl的第一金属层Ml为薄膜晶体管T的栅极；第二金属层M2包括间隔设置的第三区域Z3和第四区域Z4，第三区域Z3和第四区域Z4的第二金属层M2分别为薄膜晶体管T的源极和漏极。鉴于薄膜晶体管T的栅极位于多晶硅半导体层123的下方，本实施例的像素区域P可视为底栅型像素设计。
绝缘层124形成有第二接触孔O2，多晶硅半导体层123通过第二接触孔O2与第二区域Z2的第一金属层Ml连接，第二区域Z2的第一金属层Ml横跨阵列基板12的有效显示区域，并在有效显示区域的外围与公共电极127连接以接收电压；第四区域Z4的第二金属层M2与像素电极129连接以从像素电极129接收灰阶电压，使得多晶硅半导体层123和第四区域Z4的第二金属层M2通过夹持于两者之间的介质隔离层125绝缘重叠设置，以形成阵列基板12的MIS存储电容Cst。也就是说，本实施例的第四区域Z4的第二金属层M2形成图4所示的MIS存储电容Cst的金属层41、介质隔离层125形成图4所示的绝缘层43。
图12是本发明第四实施例的像素区域P的结构示意图，图13是图12所示像素区域P沿D-D线的结构剖视图。为便于描述与上述实施例的不同之处，对于其中相同结构元件进行相同标号。结合图12和图13所示，阵列基板12包括衬底基材121以及依次形成于衬底基材121上的十层结构：第一金属层Ml、绝缘层124、多晶硅半导体层123、介质隔离层125、第二金属层M2、平坦钝化层126、公共电极127、PV层128以及像素电极129。其中，多晶硅半导体层123、第一区域Zl的第一金属层Ml、第三区域Z3和第四区域Z4的第二金属层M2以及相互之间所夹持的绝缘层124、介质隔离层125形成阵列基板12的薄膜晶体管T。
在本实施例中，第一金属层Ml包括间隔设置的第一区域Zl和第二区域Z2，第一区域Zl的第一金属层Ml为薄膜晶体管T的栅极；第二金属层M2包括间隔设置的第三区域Z3和第四区域Z4，第三区域Z3和第四区域Z4的第二金属层M2分别为薄膜晶体管T的源极和漏极。鉴于薄膜晶体管T的栅极位于多晶硅半导体层123的下方，本实施例的像素区域P可视为底栅型像素设计。
第二金属层M2还包括与第四区域Z4相邻间隔设置且远离第三区域Z3的第七区域Z7，多晶硅半导体层123通过第七区域Z7的第二金属层M2与第二区域Z2的第一金属层Ml连接，第二区域Z2的第一金属层Ml横跨阵列基板12的有效显示区域，并在有效显示区域的外围与公共电极127连接以接收电压；第四区域Z4的第二金属层M2与像素电极129连接以从像素电极129接收灰阶电压，使得多晶硅半导体层123和第四区域Z4的第二金属层M2通过夹持于两者之间的介质隔离层125绝缘重叠设置，以形成阵列基板12的MIS存储电容Cst。也就是说，本实施例的第四区域Z4的第二金属层M2形成图4所示的MIS存储电容Cst的金属层41、介质隔离层125形成图4所示的绝缘层43。
与图10和图11所示实施例不同的是，本实施例利用第七区域Z7的第二金属层M2的桥接，来实现多晶硅半导体层123和第二区域Z2的第一金属层Ml的连接，无需在绝缘层124上形成第二接触孔O2。
综上所述，本发明实施例的目的是设计由多晶硅半导体层和第一金属层以及两者之间的绝缘层或者多晶硅半导体层和第二金属层以及两者之间的介质隔离层形成MIS存储电容，当第一金属层或第二金属层一侧接收负性灰阶电压时，多晶硅半导体层中的P-Si会聚集形成空穴，当接收正性灰阶电压时，在P-Si的上层会形成耗尽层，降低MIS存储电容的电容量，从而降低MIS存储电容在正负性灰阶电压时的电容量差值，改善闪烁现象的发生，确保显示效果。
本发明实施例还提供一种如图14所示的液晶显示装置140，该液晶显示装置140包括上述液晶显示面板10以及为液晶显示面板10提供光线的光源模组141，该液晶显示面板10可以采用FFS(FringeFieldSwitching,边缘场开关)技术。由于该液晶显示装置140也具有阵列基板12的上述设计，因此亦具有相同的有益效果。
应理解，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括衬底基材以及形成于所述衬底基材上的第一金属层、绝缘层、多晶硅半导体层、介质隔离层以及第二金属层，所述第一金属层包括间隔设置的第一区域和第二区域，所述第一区域的第一金属层为所述阵列基板的TFT的栅极，所述第二金属层包括间隔设置的第三区域和第四区域，所述第三区域和所述第四区域的第二金属层分别为所述TFT的源极和漏极，其中，所述多晶硅半导体层和所述第二区域的第一金属层通过夹持于两者之间的所述绝缘层绝缘重叠，或者，所述多晶硅半导体层和所述第四区域的第二金属层通过夹持于两者之间的所述介质隔离层绝缘重叠，以形成所述阵列基板的MIS存储电容。
2.根据权利要求1所述的阵列基板，其特征在于，所述TFT的栅极位于所述多晶硅半导体层的上方，所述阵列基板还包括形成于所述衬底基材上的遮光金属层以及设置于所述遮光金属层和所述多晶硅半导体层之间的缓冲层，所述遮光金属层包括间隔设置的第五区域和第六区域，所述第五区域位于所述第一区域的下方，所述缓冲层形成有第一接触孔，所述多晶硅半导体层通过所述第一接触孔与所述第六区域的遮光金属层连接，所述第二区域的第一金属层与所述第四区域的第二金属层连接，使得所述多晶硅半导体层和所述第二区域的第一金属层以及两者之间的绝缘层形成所述阵列基板的MIS存储电容。
3.根据权利要求1所述的阵列基板，其特征在于，所述TFT的栅极位于所述多晶硅半导体层的上方，所述阵列基板还包括形成于所述衬底基材上的遮光金属层以及设置于所述遮光金属层和所述多晶硅半导体层之间的缓冲层，所述遮光金属层包括间隔设置的第五区域和第六区域，所述第五区域位于所述第一区域的下方，所述第二金属层还包括与所述第四区域相邻间隔设置且远离所述第三区域的第七区域，所述多晶硅半导体层通过所述第七区域的第二金属层与所述第六区域的遮光金属层连接，所述第二区域的第一金属层与所述第二区域的第二金属层连接，使得所述多晶硅半导体层和所述第二区域的第一金属层以及两者之间的绝缘层形成所述阵列基板的MIS存储电容。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述第六区域的遮光金属层横跨所述阵列基板的有效显示区域，所述阵列基板还包括设置于所述衬底基材上的公共电极，所述第六区域的遮光金属层在所述有效显示区域的外围与所述公共电极连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述TFT的栅极位于所述多晶硅半导体层的下方，所述绝缘层形成有第二接触孔，所述多晶硅半导体层通过所述第二接触孔与所述第二区域的第一金属层连接，使得所述多晶硅半导体层和所述第四区域的第二金属层以及两者之间的介质隔离层形成所述阵列基板的MIS存储电容。
6.根据权利要求1所述的阵列基板，其特征在于，所述TFT的栅极位于所述多晶硅半导体层的下方，所述第二金属层还包括与所述第四区域相邻间隔设置且远离所述第三区域的第七区域，所述多晶硅半导体层通过所述第七区域的第二金属层与所述第二区域的第一金属层连接，使得所述多晶硅半导体层和所述第四区域的第二金属层以及两者之间的介质隔离层形成所述阵列基板的MIS存储电容。
7.根据权利要求5或6所述的阵列基板，其特征在于，所述第二区域的第一金属层横跨所述阵列基板的有效显示区域，所述阵列基板还包括设置于所述衬底基材上的公共电极，所述第二区域的第一金属层在所述有效显示区域的外围与所述公共电极连接。
8.根据权利要求1所述的阵列基板，其特征在于，所述多晶硅半导体层包括重掺杂处理后的多晶硅层。
9.一种液晶显示面板，其特征在于，所述液晶显示面板包括权利要求1-8任意一项所述的阵列基板。
10.一种液晶显示装置，其特征在于，所述液晶显示装置包括液晶显示面板和为所述液晶显示面板提供光线的光源模组，其特征在于，所述液晶显示面板为权利要求9所述的液晶显示面板。
CN201610049494.1A 2016-01-25 2016-01-25 阵列基板、液晶显示面板及液晶显示装置 Active CN105679768B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201610049494.1A CN105679768B (zh) 2016-01-25 2016-01-25 阵列基板、液晶显示面板及液晶显示装置
US15/208,928 US10088726B2 (en) 2016-01-25 2016-07-13 Array substrate, liquid crystal display panel and liquid crystal display device
US16/126,078 US10268095B2 (en) 2016-01-25 2018-09-10 Array substrate, liquid crystal display panel and liquid crystal display device
US16/127,767 US10324348B2 (en) 2016-01-25 2018-09-11 Array substrate, liquid crystal display panel and liquid crystal display device
US16/127,704 US10288967B2 (en) 2016-01-25 2018-09-11 Array substrate, liquid crystal display panel and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610049494.1A CN105679768B (zh) 2016-01-25 2016-01-25 阵列基板、液晶显示面板及液晶显示装置

Publications (2)

Publication Number Publication Date
CN105679768A true CN105679768A (zh) 2016-06-15
CN105679768B CN105679768B (zh) 2019-07-12

Family

ID=56302549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610049494.1A Active CN105679768B (zh) 2016-01-25 2016-01-25 阵列基板、液晶显示面板及液晶显示装置

Country Status (2)

Country Link
US (4) US10088726B2 (zh)
CN (1) CN105679768B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106200177A (zh) * 2016-08-25 2016-12-07 武汉华星光电技术有限公司 显示器及其显示面板
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN109696781A (zh) * 2018-12-24 2019-04-30 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示装置
CN112289194A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 显示面板和显示装置
CN114002887A (zh) * 2021-11-01 2022-02-01 武汉华星光电技术有限公司 阵列基板和显示面板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105977261B (zh) * 2016-05-27 2019-01-04 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure
CN207337026U (zh) * 2017-11-06 2018-05-08 京东方科技集团股份有限公司 阵列基板和显示面板
US11298287B2 (en) 2020-06-02 2022-04-12 Dephy, Inc. Systems and methods for a compressed controller for an active exoskeleton
US11148279B1 (en) 2020-06-04 2021-10-19 Dephy, Inc. Customized configuration for an exoskeleton controller
US11147733B1 (en) 2020-06-04 2021-10-19 Dephy, Inc. Systems and methods for bilateral wireless communication
US11389367B2 (en) 2020-06-05 2022-07-19 Dephy, Inc. Real-time feedback-based optimization of an exoskeleton
US12090069B2 (en) 2020-08-25 2024-09-17 Dephy, Inc. Systems and methods for a water resistant active exoskeleton
US11173093B1 (en) 2020-09-16 2021-11-16 Dephy, Inc. Systems and methods for an active exoskeleton with local battery

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080002074A1 (en) * 2006-06-30 2008-01-03 Lg.Philips Lcd Co., Ltd. Liquid crystal display and method for fabricating the same
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103700709A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
EP0554061B1 (en) * 1992-01-30 1998-05-13 Canon Kabushiki Kaisha Liquid crystal display
JPH08122768A (ja) * 1994-10-19 1996-05-17 Sony Corp 表示装置
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
JP2001013523A (ja) * 1999-06-30 2001-01-19 Nec Corp 液晶表示装置及びその製造方法
US6362028B1 (en) * 1999-08-19 2002-03-26 Industrial Technology Research Institute Method for fabricating TFT array and devices formed
KR100720434B1 (ko) * 2000-09-27 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100433209B1 (ko) * 2001-06-25 2004-05-27 엘지.필립스 엘시디 주식회사 액정표시장치의 어래이 기판 및 그 제조방법
KR100904524B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101151799B1 (ko) * 2005-11-09 2012-06-01 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101482627B1 (ko) * 2010-06-07 2015-01-14 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
KR101747341B1 (ko) * 2010-11-02 2017-06-15 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
TWI453516B (zh) * 2011-07-13 2014-09-21 Au Optronics Corp 畫素結構及其製作方法
KR101882001B1 (ko) * 2012-06-15 2018-07-26 소니 주식회사 표시 장치, 반도체 장치 및 표시 장치의 제조 방법
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
CN104360557B (zh) * 2014-11-26 2017-04-26 京东方科技集团股份有限公司 阵列基板及其制造方法，以及显示装置
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105652542B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105977261B (zh) * 2016-05-27 2019-01-04 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080002074A1 (en) * 2006-06-30 2008-01-03 Lg.Philips Lcd Co., Ltd. Liquid crystal display and method for fabricating the same
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103700709A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106200177A (zh) * 2016-08-25 2016-12-07 武汉华星光电技术有限公司 显示器及其显示面板
CN106200177B (zh) * 2016-08-25 2019-11-26 武汉华星光电技术有限公司 显示器及其显示面板
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN109696781A (zh) * 2018-12-24 2019-04-30 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示装置
CN109696781B (zh) * 2018-12-24 2022-02-08 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示装置
CN112289194A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 显示面板和显示装置
WO2022088792A1 (zh) * 2020-10-30 2022-05-05 合肥维信诺科技有限公司 显示面板和显示装置
CN112289194B (zh) * 2020-10-30 2022-06-14 合肥维信诺科技有限公司 显示面板和显示装置
CN114002887A (zh) * 2021-11-01 2022-02-01 武汉华星光电技术有限公司 阵列基板和显示面板
CN114002887B (zh) * 2021-11-01 2022-10-04 武汉华星光电技术有限公司 阵列基板和显示面板

Also Published As

Publication number Publication date
US10088726B2 (en) 2018-10-02
US20190011744A1 (en) 2019-01-10
US10268095B2 (en) 2019-04-23
US10288967B2 (en) 2019-05-14
US20170212375A1 (en) 2017-07-27
US20190004352A1 (en) 2019-01-03
CN105679768B (zh) 2019-07-12
US10324348B2 (en) 2019-06-18
US20190011743A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
CN105679768A (zh) 阵列基板、液晶显示面板及液晶显示装置
CN105977261B (zh) 阵列基板、液晶显示面板及液晶显示装置
CN105652542B (zh) 阵列基板、液晶显示面板及液晶显示装置
KR101295298B1 (ko) 액정 표시 장치
CN106200167B (zh) 阵列基板及液晶显示器
CN101995707B (zh) 边缘场开关型液晶显示面板、其制造方法及液晶显示器
CN107272292B (zh) 一种显示基板、显示面板及显示装置
CN103278977B (zh) 液晶显示面板及其像素结构和驱动方法
CN105629612B (zh) 薄膜晶体管阵列基板及其制作方法
US8228456B2 (en) Liquid crystal display and driving method thereof
CN105093740A (zh) 阵列基板、液晶显示面板及其液晶显示装置
KR20110117998A (ko) 액정표시장치, 이를 구동하는 방법 및 이의 제조 방법
CN102981335A (zh) 像素单元结构、阵列基板和显示装置
CN105467639A (zh) 液晶显示面板及其驱动方法
CN104483792A (zh) 阵列基板及显示装置
CN102629606A (zh) 阵列基板及其制备方法和显示装置
CN110687730A (zh) 薄膜晶体管阵列基板及显示面板
CN103323995A (zh) 液晶阵列基板及电子装置
CN102937765A (zh) 像素单元、阵列基板、液晶显示面板、装置及驱动方法
CN103676373A (zh) 一种阵列基板及其制备方法、显示装置
CN104199207A (zh) 一种液晶显示面板及阵列基板
CN103926768B (zh) 一种阵列基板、显示面板和显示装置
CN102981333A (zh) 阵列基板及其制造方法和显示装置
CN105487316A (zh) 液晶显示面板及液晶显示装置
CN202281890U (zh) Tft阵列基板及液晶面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant