CN103676373A - 一种阵列基板及其制备方法、显示装置 - Google Patents

Abstract

本发明实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可减少阵列基板中像素电极受到数据线电场的干扰，并可增大存储电容。所述阵列基板包括衬底基板，设置在衬底基板上的薄膜晶体管、与薄膜晶体管的源极电连接的数据线以及与薄膜晶体管的漏极电连接的像素电极，此外，所述阵列基板还包括多个电连接的金属电极条；数据线、金属电极条以及像素电极层叠设置且各层之间相互绝缘，金属电极条位于数据线与像素电极之间；其中，任一个金属电极条与像素电极和数据线均有重叠。用于需要减少像素电极受到数据线电场的干扰，并需要相对大的存储电容的阵列基板以及包括该阵列基板的显示装置的制造。

Description

一种阵列基板及其制备方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。

背景技术

在薄膜晶体管液晶显示装置(Thin Film Transistor-Liquid CrystalDisplay，简称TFT-LCD)中，像素电极与数据线之间最多只有一层钝化层，使得在TFT-LCD的显示过程中，像素电极易受到数据线产生的电场耦合影响，使TFT-LCD显示的画面发生串扰(Crosstalk)现象。

目前，随着TFT-LCD分辨率的不断提高，单个像素的尺寸变得越来越小，这就使得像素电极与数据线之间的距离越来越小，从而使像素电极更易受到数据线产生的电场耦合影响，使TFT-LCD显示的画面容易发生串扰(Crosstalk)现象；同时，随着单个像素的尺寸变得越来越小，像素电极的尺寸也在不断减小，使得存储电容的电容值不断变小，使得显示的图像也容易出现闪烁(Flicker)现象。

例如，如图1所示，像素电极104与数据线103之间只有一层钝化层，其垂直距离较小，使得像素电极104易受到数据线103产生的电场耦合的影响；同时，由于存储底电极110与栅极通过同一次构图工艺形成，使得像素电极104与存储底电极110之间的垂直距离较远，从而使得存储电容较小，这样均会导致TFT-LCD的图像显示质量下降。

发明内容

本发明的实施例提供一种阵列基板及其制备方法、显示装置，可减少阵列基板中像素电极受到数据线电场的干扰，并可增大存储电容。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，本发明实施例提供了一种阵列基板，所述阵列基板包括衬底基板，设置在所述衬底基板上的薄膜晶体管、与所述薄膜晶体管的源极电连接的数据线以及与所述薄膜晶体管的漏极电连接的像素电极，此外，所述阵列基板还包括多个电连接的金属电极条；所述数据线、所述金属电极条以及所述像素电极层叠设置且各层之间相互绝缘，所述金属电极条位于所述数据线与所述像素电极之间；其中，任一个所述金属电极条与所述像素电极和所述数据线均有重叠。

优选的，所述金属电极条位于相邻的两根栅线之间；其中，所述阵列基板还包括与所述薄膜晶体管的栅极电连接的栅线。

可选的，沿所述栅线的方向，所述金属电极条与所述数据线重叠区域的宽度与所述数据线的宽度相同。

可选的，其特征在于，沿所述栅线的方向，任一个所述金属电极条与所述数据线相邻的两个所述像素电极均有重叠。

进一步优选的，其特征在于，所述金属电极条与所述两个像素电极的重叠面积相等。

可选的，所述阵列基板还包括设置在所述金属电极条与所述数据线之间的第一钝化层，以及设置在所述金属电极条与所述像素电极之间的第二钝化层；其中，所述像素电极通过所述第一钝化层和所述第二钝化层上的过孔与所述薄膜晶体管的所述漏极电连接。

另一方面，本发明实施例还提供了一种显示装置，所述显示装置包括彩膜基板，此外，所述显示装置还包括上述任一项所述的阵列基板。

优选的，所述金属电极条与所述彩膜基板上的公共电极电连接。

再一方面，本发明实施例还提供了一种阵列基板的制备方法，所述制备方法包括：

在衬底基板上形成包括栅极和栅线的栅金属层；

在形成有包括所述栅极和所述栅线的栅金属层的基板上依次形成栅绝缘层和有源层；

在形成有包括所述有源层的基板上形成包括源极、漏极以及与所述源极电连接的数据线的金属层；

在形成有包括所述源极、所述漏极以及所述数据线的金属层的基板上形成第一钝化层；

在形成有所述第一钝化层的基板上形成包括多个电连接的金属电极条的金属层；

在形成有包括所述多个电连接的金属电极条的金属层的基板上形成第二钝化层；

在形成有所述第二钝化层的基板上形成包括像素电极的透明电极层；

其中，所述像素电极通过设置在所述第一钝化层和所述第二钝化层上的过孔与所述漏极电连接；任一个所述金属电极条与所述像素电极和所述数据线均有重叠。

本发明实施例提供了一种阵列基板及其制备方法、显示装置，所述阵列基板包括衬底基板，设置在所述衬底基板上的薄膜晶体管、与所述薄膜晶体管的源极电连接的数据线以及与所述薄膜晶体管的漏极电连接的像素电极，此外，所述阵列基板还包括多个电连接的金属电极条；所述数据线、所述金属电极条以及所述像素电极层叠设置且各层之间相互绝缘，所述金属电极条位于所述数据线与所述像素电极之间；其中，任一个所述金属电极条与所述像素电极和所述数据线均有重叠。

由于所述金属电极条位于所述数据线与所述像素电极之间，相比现有技术减少了所述像素电极与所述金属电极条之间的垂直距离，即增大了存储电容的电容值；同时，由于所述金属电极条的金属屏蔽作用，可以减少所述数据线的电场耦合对所述像素电极的影响，在所述阵列基板应用于显示装置的情况下，可减少显示画面出现图像串扰和闪烁现象，提高了所述显示装置的显示画面质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种阵列基板的剖面结构示意图；

图2为本发明实施例提供的一种阵列基板的俯视结构示意图一；

图3为本发明实施例提供的一种阵列基板的俯视结构示意图二；

图4为本发明实施例提供的一种阵列基板的俯视结构示意图三；

图5为本发明实施例提供的一种阵列基板沿图2中的A-A′方向的剖面结构示意图；

图6为本发明实施例提供的一种阵列基板沿图3中的B-B′方向的剖面结构示意图；

图7为本发明实施例提供的一种阵列基板沿图3中的C-C′方向的剖面结构示意图；

图8为本发明实施例提供的一种阵列基板的制备工艺流程图。

附图标记：

10-阵列基板；101-衬底基板；102-薄膜晶体管；102a-栅极；102b-源极；102c-漏极；103-数据线；104-像素电极；105-金属电极条；1051-金属电极连接条；106-栅线；107第一钝化层；1071-过孔；108-第二钝化层；20-栅绝缘层；110-存储底电极。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种阵列基板10，如图2～图7所示，所述阵列基板10包括衬底基板101，设置在所述衬底基板101上的薄膜晶体管102、与所述薄膜晶体管102的源极102b电连接的数据线103以及与所述薄膜晶体管102的漏极102c电连接的像素电极104；所述阵列基板10还包括多个电连接的金属电极条105；所述数据线103、所述金属电极条105、以及所述像素电极104层叠设置且各层之间相互绝缘，所述金属电极条105位于所述数据线103与所述像素电极104之间；其中，任一个所述金属电极条105与所述像素电极104和所述数据线103均有重叠。

当然，所述阵列基板10还包括与所述薄膜晶体管102的栅极102a电连接的栅线106，栅绝缘层20、有源层等。

需要说明是，第一，图2～图6仅以所述数据线103设置在所述像素电极104的下方的情况为例进行说明，即所述数据线103设置在相对靠近所述衬底基板101的一侧，所述像素电极104设置在相对远离所述衬底基板101的同一侧，但本发明实施例不限制于此，所述数据线103也可设置在所述像素电极104的上方。

第二，由于所述像素电极104和所述数据线103无交叠，因此，本发明实施例中所述的层叠是相对概念，只要所述像素电极104和所述金属电极条105、所述金属电极条105和所述数据线103有重叠，且均在不同层，即为所述像素电极104、所述金属电极条105、所述数据线103层叠设置。

第三，本发明实施例中所述重叠，参考图5和图6所示，是指沿垂直于所述阵列基板10板面的方向，任一个所述金属电极条105到所述衬底基板101的投影与所述数据线103到所述衬底基板101的投影以及与所述像素电极104到所述衬底基板101的投影均有重叠。

此外，本发明实施例不对所述金属电极条105和所述数据线103、以及所述金属电极条105和所述像素电极104的重叠面积进行限定，只要能在相应尺寸的阵列基板中，解决上述技术问题即可。

第四，参考图2～图4所示，由于所述金属电极条105的一个作用是与所述像素电极104之间形成存储电容，这就需要给所述金属电极条105提供形成存储电容所必须的电位，考虑到所述金属电极条105制作工艺的简化，所述金属电极条105之间是相互电连接的，因此，所述阵列基板10还可包括用于连接每个所述金属电极条105的金属电极连接条1051；这里，图2～图4仅提供一种所述金属电极连接条1051的连接方式，本发明实施例不限定所述金属电极连接条1051的具体位置，以能够实现所述金属电极条105之间电连接，并尽可能地不影响所述阵列基板10的其他性能为准。

此外，所述金属电极连接条1051可与所述金属电极条105采用一次构图工艺形成。

本发明实施例提供了一种阵列基板10，所述阵列基板10包括衬底基板101，设置在所述衬底基板101上的薄膜晶体管102、与所述薄膜晶体管102的源极102b电连接的数据线103以及与所述薄膜晶体管102的漏极102c电连接的像素电极104；所述阵列基板10还包括多个电连接的金属电极条105；所述数据线103、所述金属电极条105以及所述像素电极104层叠设置且各层之间相互绝缘，所述金属电极条105位于所述数据线103与所述像素电极104之间；其中，任一个所述金属电极条105与所述像素电极104和所述数据线103均有重叠。

由于所述金属电极条105位于所述数据线103与所述像素电极104之间，相比现有技术减少了所述像素电极104与所述金属电极条105之间的垂直距离，根据平行板电容(C)的计算公式，即

可知，电容与平行板电容上下两个电极间的垂直距离(d)存在反比关系，即越小的d值导致越大的电容C值，因此，增大了存储电容的电容值；同时，由于所述金属电极条105的金属屏蔽作用，可以减少所述数据线103的电场耦合对所述像素电极104的影响，在所述阵列基板10应用于显示装置的情况下，可减少显示画面出现图像串扰和闪烁现象，提高了所述显示装置的显示画面质量。

这里，在不改变所述金属电极条105沿所述栅线106方向的长度前提下，沿所述数据线103方向，如图4所示，当所述金属电极条105过长，即：例如还与所述栅线106有重叠时，由于所述金属电极条105与所述像素电极104的重叠区域面积没有增大，使得所述存储电容的电容值没有变化，但所述金属电极条105可能会与所述栅线106、栅极102a等之间产生寄生电容，从而导致所述阵列基板10的整体能耗增大；因此，本发明实施例优选的，参考图2和图3所示，针对任一个所述金属电极条105，位于相邻的两根栅线106之间。

进一步的，为了提高所述金属电极条105对所述数据线103产生的电场耦合的屏蔽效果，即尽可能地提高所述金属电极条105与所述数据线103之间重叠的面积，本发明实施例优选的，沿所述栅线106方向，所述金属电极条105与所述数据线103重叠的区域的宽度与所述数据线103的宽度相同，即任一个所述金属电极条105到所述衬底基板101的投影完全覆盖所述数据线103到所述衬底基板101的投影。

由上述描述可知，由于任一个所述金属电极条105与所述像素电极104和所述数据线103均有重叠，因此，在相邻的两根栅线106之间的区域内，所述金属电极条105与所述数据线103具有一一对应的关系，而所述金属电极条105与所述像素电极104之间的相对位置关系具有以下两种具体方式：

一种方式为：如图5所示，沿所述栅线106的方向，任一个所述金属电极条105只与对应的所述数据线103、与所述数据线103相邻的一个所述像素电极104极有重叠。

即，参考图2中所述栅线106的方向，针对任一根所述数据线103，与该数据线103发生重叠的所述金属电极条105与任意两个相邻、且均靠近该数据线103的所述像素电极104中的其中一个像素电极104有重叠，即如图5中虚线部分所示。

另一种方式为：如图6所示，沿所述栅线106的方向，任一个所述金属电极条105与所述数据线103相邻的两个所述像素电极104均有重叠。

即，参考图3中所述栅线106的方向，同样的，针对任一根所述数据线103，与该根数据线103发生重叠的所述金属电极条105与任意两个相邻、且均靠近该根数据线103的两个所述像素电极104均重叠，即如图6中虚线部分所示。

针对上述第二种方式，针对任一个像素电极104，由于该像素电极104与相邻的两个金属电极条105均有重叠，即在该像素电极104所在的像素单元中，存储电容由两部分组成，因此为了使每个像素电极104所在的像素单元的存储电容都均匀一致，且保证每个像素单元正常显示，优选的，所述金属电极条105与所述两个像素电极104的重叠面积相等。

在上述基础上，由于所述数据线103往往与所述源极102b和所述漏极102c采用同一次构图工艺形成，而所述像素电极104需要与所述薄膜晶体管102的所述漏极102c电连接，并且所述金属电极条105需设置在所述数据线103与所述像素电极104之间，且两两相互绝缘，这样若将所述数据线103设置在所述像素电极104的上方，会增加所述阵列基板10整体的制备工艺复杂性，因此本发明实施例中优选以所述数据线103设置在所述像素电极104的下方进行说明。

例如可以是：先依次形成包括所述栅极102a、所述栅线106的栅金属层、所述栅绝缘层20、所述有源层、以及包括所述源极102b、所述漏极102c、所述数据线103的源漏金属层、然后再形成包括所述金属电极条105的金属层、之后再形成包括所述像素电极104的透明电极层；其中，由于包括所述源极102b、所述漏极102c、所述数据线103的源漏金属层、包括所述金属电极条105的金属层、以及包括所述像素电极104的透明电极层之间两两绝缘，因此需在这三层之间形成相应的绝缘层。

在此基础上，如图7所示，所述阵列基板10还包括设置在包括所述金属电极条105的金属层与包括所述数据线103、源极102b、漏极102c的源漏金属层之间的第一钝化层107，以及设置在包括所述金属电极条105的金属层与包括所述像素电极104的透明电极层之间的第二钝化层108；其中，所述像素电极104通过所述第一钝化层107和所述第二钝化层108上的过孔1071与所述薄膜晶体管102的漏极102c电连接。

这样，可通过减小所述第二钝化层108的厚度或选择具有较高介电常数材料的所述第二钝化层108来进一步达到增大所述阵列基板10的存储电容的目的。

基于上述的描述，由于金属或金属合金能够屏蔽所述数据线103的电场耦合对所述像素电极104的影响，因此，本发明实施例优选的，所述金属电极条105采用金属单质导电材料、或金属合金导电材料。

下面提供一个具体的实施例，用以详细描述上述的阵列基板10。

实施例一，本发明实施例提供了一种阵列基板10，参考图3和图7所示，所述阵列基板10包括衬底基板101，设置在所述衬底基板101上的底栅型薄膜晶体管102、与所述底栅型薄膜晶体管102的源极102b电连接的数据线103、与所述薄膜晶体管102的漏极102c电连接的像素电极104、以及与所述薄膜晶体管102的栅极102a电连接的栅线106；此外，所述阵列基板10还包括多个电连接的金属电极条105；包括所述数据线103的金属层、包括所述金属电极条105的金属层、包括所述像素电极104的透明电极层依次层叠设置且各层之间相互绝缘；其中，包括所述像素电极104的透明电极层设置在包括所述数据线103的金属层的上方。

其中，所述阵列基板10还包括设置在包括所述金属电极条105的金属层与包括所述数据线103的金属层之间的第一钝化层107，以及设置在包括所述金属电极条105的金属层与包括所述像素电极104的透明电极层之间的第二钝化层108；其中，所述像素电极104通过所述第一钝化层107和所述第二钝化层108上的过孔1071与所述薄膜晶体管102的所述漏极102c电连接。

进一步的，针对任一个所述金属电极条105，其位于相邻的两根栅线106之间；其中，沿所述栅线106的方向，任一个所述金属电极条105与所述数据线103、与所述数据线103相邻的两个所述像素电极104均有重叠，且与两个所述像素电极104的重叠面积相等。

再进一步的，所述阵列基板10还包括与所述金属电极条105同层设置的、用以电连接所述金属电极条105的金属电极连接条1051；其中，沿所述数据线103的方向，连接相邻的两个所述金属电极条105的所述金属电极连接条1051平行于所述数据线103，且位于远离所述源极102b的一侧；沿所述栅线106的方向，连接相邻的两个所述金属电极条105的所述金属电极连接条1051平行于所述栅线106，且位于所述像素电极104的下方。

这样，由于所述金属电极条105位于所述数据线103与所述像素电极104之间，减少了所述像素电极104与所述金属电极条105之间的垂直距离，即增大了所述阵列基板10的存储电容的电容值，并且还可通过减小所述第二钝化层108的厚度或选择具有较高介电常数材料的所述第二钝化层108来达到进一步增大存储电容的目的。同时，由于所述金属电极条105的金属屏蔽作用，可以减少所述数据线103的电场耦合对所述像素电极104的影响，在所述阵列基板10应用于显示装置的情况下，可减少显示画面出现图像串扰和闪烁现象，提高了所述显示装置的显示画面质量。

针对上述具体实施例提供的一种阵列基板10，可以采用例如以下方法制备，如图8所示，所述制备方法包括如下步骤：

S01、在所述衬底基板101上形成一层栅金属薄膜，通过一次构图工艺处理，在所述衬底基板101上形成包括栅极102a和栅线106的栅金属层。

S02、在完成步骤S01的基板上依次形成栅绝缘层20和有源层薄膜，通过一次构图工艺处理形成有源层。

S03、在完成步骤S02的所述基板上形成源漏金属薄膜，通过一次构图工艺处理形成包括源极102b、漏极102c以及数据线103的金属层。

S04、在完成步骤S03的所述基板上依次形成第一钝化层107和一层金属电极薄膜，通过一次构图工艺处理形成多个电连接的所述金属电极条105以及连接所述金属电极条105的金属电极连接条1051；其中，针对任一个所述金属电极条105，其位于相邻的两根栅线106之间，沿所述栅线106方向，所述金属电极条105的宽度大于所述数据线103的宽度，并且，所述金属电极条105与所述数据线103重叠的区域宽度与所述数据线103的宽度相同。

S05、在完成步骤S04的所述基板上形成第二钝化层108，通过一次构图工艺，在所述第二钝化层108和第一钝化层107上形成过孔1071，所述过孔1071穿过所述第二钝化层108及第一钝化层107，露出所述漏极102c。

S06、在完成步骤S05的所述基板上形成一层像素电极薄膜，通过一次构图工艺处理形成所述像素电极104；其中，所述像素电极104通过所述过孔1071与所述漏极102c电连接，并且，沿所述栅线106方向，任一个所述金属电极条105与对应的所述数据线103相邻的两个所述像素电极104均有重叠，且重叠面积相等，沿所述数据线103方向，所述金属电极条105的长度与所述像素电极104靠近所述数据线103的一边长度相同。

本发明实施例还提供了一种显示装置，所述显示装置包括彩膜基板，以及上述的所述阵列基板10。

优选的，所述金属电极条105与所述彩膜基板上的公共电极电连接，这样，通过设置在所述阵列基板10上的所述像素电极104与所述彩膜基板上的所述公共电极之间形成垂直的电场以驱动所述显示装置10中的液晶偏转，同时，能够给所述金属电极条105提供形成存储电容所必须的电位。

所述显示装置可以为TN(Twist Nematic，扭曲向列)型的液晶面板、或液晶显示器、或液晶电视等。

需要说明的是，上述示例中均以底栅型的薄膜晶体管为例进行说明，但是本发明的薄膜晶体管并不以此为限，例如可以为顶栅型薄膜晶体管或双栅型薄膜晶体管。

基于上述描述，本领域技术人员应该明白，本发明实施例中所有附图是所述阵列基板的简略的示意图，只为清楚描述本方案中与本发明点相关的结构，对于其他的与本发明点无关的结构是现有结构，在附图中并未体现或只体现部分。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种阵列基板，包括衬底基板，设置在所述衬底基板上的薄膜晶体管、与所述薄膜晶体管的源极电连接的数据线以及与所述薄膜晶体管的漏极电连接的像素电极，其特征在于，所述阵列基板还包括多个电连接的金属电极条；

所述数据线、所述金属电极条以及所述像素电极层叠设置且各层之间相互绝缘，所述金属电极条位于所述数据线与所述像素电极之间；

其中，任一个所述金属电极条与所述像素电极和所述数据线均有重叠。

2.根据权利要求1所述的阵列基板，其特征在于，所述金属电极条位于相邻的两根栅线之间；

其中，所述阵列基板还包括与所述薄膜晶体管的栅极电连接的栅线。

3.根据权利要求2所述的阵列基板，其特征在于，沿所述栅线的方向，所述金属电极条与所述数据线重叠区域的宽度与所述数据线的宽度相同。

4.根据权利要求2所述的阵列基板，其特征在于，沿所述栅线的方向，任一个所述金属电极条与所述数据线相邻的两个所述像素电极均有重叠。

5.根据权利要求4所述的阵列基板，其特征在于，所述金属电极条与所述两个像素电极的重叠面积相等。

6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述金属电极条与所述数据线之间的第一钝化层，以及设置在所述金属电极条与所述像素电极之间的第二钝化层；

其中，所述像素电极通过所述第一钝化层和所述第二钝化层上的过孔与所述薄膜晶体管的所述漏极电连接。

7.一种显示装置，所述显示装置包括彩膜基板，其特征在于，所述显示装置还包括权利要求1至6任一项所述的阵列基板。

8.根据权利要求7所述的显示装置，其特征在于，所述金属电极条与所述彩膜基板上的公共电极电连接。

9.一种阵列基板的制备方法，其特征在于，包括：

在衬底基板上形成包括栅极和栅线的栅金属层；

在形成有包括所述栅极和所述栅线的栅金属层的基板上依次形成栅绝缘层和有源层；

在形成有包括所述有源层的基板上形成包括源极、漏极以及与所述源极电连接的数据线的金属层；

在形成有包括所述源极、所述漏极以及所述数据线的金属层的基板上形成第一钝化层；

在形成有所述第一钝化层的基板上形成包括多个电连接的金属电极条的金属层；

在形成有包括所述多个电连接的金属电极条的金属层的基板上形成第二钝化层；

在形成有所述第二钝化层的基板上形成包括像素电极的透明电极层；

其中，所述像素电极通过设置在所述第一钝化层和所述第二钝化层上的过孔与所述漏极电连接；任一个所述金属电极条与所述像素电极和所述数据线均有重叠。

Images