JPH09191111A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH09191111A
JPH09191111A JP8215257A JP21525796A JPH09191111A JP H09191111 A JPH09191111 A JP H09191111A JP 8215257 A JP8215257 A JP 8215257A JP 21525796 A JP21525796 A JP 21525796A JP H09191111 A JPH09191111 A JP H09191111A
Authority
JP
Japan
Prior art keywords
region
thin film
film transistor
channel
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8215257A
Other languages
English (en)
Inventor
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP8215257A priority Critical patent/JPH09191111A/ja
Priority to US08/744,201 priority patent/US5949107A/en
Priority to KR19960052515A priority patent/KR970030930A/ko
Publication of JPH09191111A publication Critical patent/JPH09191111A/ja
Priority to US09/375,606 priority patent/US6614052B1/en
Priority to US10/428,864 priority patent/US6815271B2/en
Priority to US10/918,551 priority patent/US7352003B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

(57)【要約】 （修正有） 【課題】 使用するマスク数を増やさず、また不純物の
高ドーズ・イオン注入の問題点を巧みに回避して、Ｐチ
ャネルとＮチャネルの薄膜トランジスタを同時に形成
し、ＣＭＯＳ構造を安価に提供する。 【解決手段】 ガラス基板上に薄膜トランジスタでもっ
てＣＭＯＳ構造を形成する際にＮチャネル型の薄膜トラ
ンジスタにはＬＤＤ領域１２６，１２７を設ける。また
Ｐチャネル型の薄膜トランジスタの形成の際にはＮチャ
ネル型の薄膜トランジスタの形成の際に形成された低濃
度不純物領域１２６，１２７をＢイオンの注入によって
反転させる。このような構成とすることによって、ＬＤ
Ｄ領域を有したＮチャネル型の薄膜トランジスタとＬＤ
Ｄ領域を有しないＰチャネル型の薄膜トランジスタでも
ってＣＭＯＳ構造を得ることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本明細書で開示する発明は、同一
基板上にＰチャネル型とＮチャネル型の薄膜トランジス
タが配置された構成に関する。またその作製方法に関す
る。具体的には、ガラス基板上に薄膜トランジスタでも
って構成されたＣＭＯＳ型の回路構成やその作製工程に
関する。
【０００２】
【従来の技術】ガラス基板上に珪素薄膜を成膜し、その
珪素膜を用いて薄膜トランジスタを作製する技術が知ら
れている。この技術は、アクティブマトリクス型の液晶
表示装置を作製するために発展してきた技術である。
【０００３】液晶表示装置は、一対のガラス基板間に液
晶が挟んで保持された構成を有し、マトリクス状に配置
された多数の画素毎において、液晶に電界を印加し、そ
の光学特性を変化させることによって、表示を行うもの
である。
【０００４】アクティブマトリクス型の液晶表示装置
は、上記のマトリクス状に配置された各画素のそれぞれ
に薄膜トランジスタを配置し、各画素電極に出入りする
電荷をこの薄膜トランジスタでもって制御するものであ
る。
【０００５】現状において、アクティブマトリクス領域
に配置された数百×数百以上の薄膜トランジスタを駆動
する回路（周辺駆動回路と呼ばれる）は、ガラス基板上
にＴＡＢ配線等で外付けされるドライバーＩＣと呼ばれ
るＩＣ回路によって構成されている。
【０００６】しかし、ドライバーＩＣをガラス基板に外
付けすることは、作製工程が煩雑になるという問題があ
る。また、ドライバーＩＣの分だけ凹凸ができてしま
う。このことは、各種電子機器に組み込まれる液晶表示
装置においては、その汎用性を阻害する要因となる。
【０００７】このような問題を解決する技術として、周
辺駆動回路をもガラス基板上に薄膜トランジスタでもっ
て集積化してしまう技術がある。
【０００８】このような構成とすると、全体を一体化し
た構成とすることができ、さらに作製工程の簡略化、信
頼性の向上、汎用性の拡大、といった有意性を得ること
ができる。
【０００９】このような周辺駆動回路をも一体化したア
クティブマトリクス型の液晶表示装置においては、周辺
駆動回路を構成する回路としてＣＭＯＳ回路が必要にな
る。ＣＭＯＳ回路は、Ｎチャネル型のトランジスタとＰ
チャネル型のトランジスタとを相補型に構成した回路で
あって、電子回路の基本的な構成の一つである。
【００１０】ガラス基板上に薄膜トランジスタでもって
ＣＭＯＳ構成を得る方法として、以下のような構成が知
られている。
【００１１】まず図４に第１の方法を説明する。図４
（Ａ）には、まずガラス基板４０１上に下地膜となる酸
化珪素膜４０２を成膜し、さらにその上に珪素膜（結晶
性珪素膜または非晶質珪素膜）でなる活性層４０３と４
０４を形成し、さらにそれらを覆ってゲイト絶縁膜とし
て機能する酸化珪素膜４０５を成膜した状態が示されて
いる。
【００１２】ここで４０３はＮチャネル型の薄膜トラン
ジスタの活性層となる島状の領域であり、４０４がＰチ
ャネル型の薄膜トランジスタの活性層となる島状の領域
である。
【００１３】図４（Ａ）に示す状態を得たら、シリサイ
ド材料等でゲイト電極４０６と４０７を形成する。（図
４（Ｂ））
【００１４】そして図４（Ｃ）に示すように他方の薄膜
トランジスタの領域をレジストマスク４０８で覆ってＰ
（リン）イオンの注入を行う。この工程でＮチャネル型
の薄膜トランジスタのソース領域４０９とドレイン領域
４１１、さらにチャネル形成領域４１０が自己整合的に
形成される。
【００１５】そして、図４（Ｄ）に示すようにレジスト
マスク４０８を除去し、新たにレジストマスク４１２を
配置し、今度はＢ（ボロン）イオンの注入を行う。この
工程において、Ｐチャネル型の薄膜トランジスタのソー
ス領域４１５とドレイン領域４１３、さらにチャネル形
成領域４１４が自己整合的に形成される。
【００１６】このようにして、同一ガラス基板上にＮチ
ャネル型の薄膜トランジスタとＰチャネル型の薄膜トラ
ンジスタとを同時に形成することができる。図４に示す
構成において、Ｐチャネル型の薄膜トランジスタのドレ
イン領域４１１とＮチャネル型の薄膜トランジスタのド
レイン領域４１３とを接続し、さらに両薄膜トランジス
タのゲイト電極を接続すればＣＭＯＳ構成が得られる。
【００１７】図４に示すＣＭＯＳ回路の作製工程は、最
も基本的なものであるが、Ｎ型を付与する不純物イオン
のドーピングに利用されるマスク４０８と、Ｐ型を付与
する不純物イオンのドーピングに利用されるマスク４１
２とを別々に必要とする煩雑さがある。
【００１８】即ち、レジストマスク４０８と４１２の２
枚のマスクが不純物イオンのドーピング時に必要となる
煩雑さがある。
【００１９】レジストマスクを形成するには、レジスト
材料の塗布、焼成、フォトマスクを用いた選択的な露
光、レジストマスクを形成するための選択的な除去、と
いった工程が必要である。
【００２０】またレジストをマスクとして用いて不純物
イオンの注入を行った場合には、注入されるイオンの衝
撃によってレジスト材料が変質して除去しにくくなると
いう問題がある。
【００２１】図４に示す構成を採用した場合、変質して
取り除きにくくなったレジスト材料を取り除く工程が２
回あることになる。これは、それだけ不良の発生する要
因が多くなることになり好ましいものではない。
【００２２】この問題を軽減する方法として、図５に示
す方法が知られている。図５に示す方法は、まず図５
（Ａ）に示すようにガラス基板４０１上に下地膜となる
酸化珪素膜５０２を成膜し、さらにその上に珪素膜（結
晶性珪素膜または非晶質珪素膜）でなる活性層５０３と
５０４を形成し、さらにそれらを覆ってゲイト絶縁膜と
して機能する酸化珪素膜５０５を成膜する。
【００２３】ここで５０３はＮチャネル型の薄膜トラン
ジスタの活性層となる島状の領域であり、５０４がＰチ
ャネル型の薄膜トランジスタの活性層となる島状の領域
である。
【００２４】次にシリサイド材料等でなるゲイト電極５
０６と５０７を形成し、図５（Ｂ）に示す状態を得る。
【００２５】この状態で全面にＰ（リン）イオンの注入
を行う。この結果、５０８と５１０の領域、さらに５１
１と５１３の領域がＮ型となる。（図５（Ｃ））
【００２６】このＰイオンの注入は、１×１０15／ｃｍ
2 〜２×１０15／ｃｍ2 のドーズ量とし、その表面濃度
が１×１０20／ｃｍ2 以上となるような条件で行う。
【００２７】次にレジストマスク５１４をＮチャネル型
の薄膜トランジスタとする領域のみに選択的に配置し、
Ｂ（ボロン）イオンの注入を行う。
【００２８】この時、前述のＰイオンのドーズ量の３〜
５倍程度のドーズ量でもってＢイオンの注入を行う。
【００２９】すると、Ｎ型となった５１１と５１３の領
域がＰ型に反転する。こうしてＰチャネル型のソース領
域５１５とドレイン領域５１６とチャネル形成領域５１
２が自己整合的に形成される。
【００３０】上述のようなヘビードープが必要とされる
のは、領域５１５と５１２と５１６とをＮＩＮ接合とす
る必要があるからである。
【００３１】このようにして、図４に示す構成に比較し
て少ないマスク数でＮチャネル型の薄膜トランジスタと
Ｐチャネル型の薄膜トランジスタとを得ることができ
る。
【００３２】図５に示す構成においては、５０８がＮチ
ャネル型の薄膜トランジスタのソース領域、５０９がＮ
チャネル型の薄膜トランジスタのチャネル形成領域、５
１０がＮチャネル型の薄膜トランジスタのドレイン領域
である。
【００３３】また、５１６がＰチャネル型の薄膜トラン
ジスタのドレイン領域、５１２がＰチャネル型の薄膜ト
ランジスタのチャネル形成領域、５１５がＰチャネル型
の薄膜トランジスタのドレイン領域である。
【００３４】図５に示す構成は、作製工程を簡略化する
ことができるという有意性があるが、以下に述べるよう
な問題点がある。
【００３５】まず、第１にレジストマスク５１４は極め
て高いドーズ量でもって不純物イオンが注入されるの
で、レジストの変質が顕在化し、そのことに起因する工
程不良の発生確立が高くなってしまう。
【００３６】第２に図５の右側の薄膜トランジスタ（Ｐ
チャネル型の薄膜トランジスタ）のチャネル形成領域に
隣接したドレイン領域が極めて高濃度（導電型を反転さ
せるためにＰチャネル型として必要とされる以上のドー
ズ量の不純物イオンが注入されている）の不純物領域と
なっているので、チャネル形成領域とドレイン領域との
接合付近におけるＯＦＦ電流の存在が無視できないもの
となってしまう。
【００３７】第３に高濃度のＢイオンのドーピングに起
因するイオンの回り込みのためにチャネル形成領域５１
２にＢイオンが添加されてしまい、必要とする特性が得
られないという問題がある。
【００３８】第４に高ドーズ量で不純物イオン注入する
ことは、イオン注入装置やプラズマドーピング装置に負
担をかけ、装置内部の汚染や装置のメンテナンスに手間
かかる等の諸問題を引き起こす。
【００３９】第５に高ドーズ量で不純物イオンの注入を
行うことは、処理時間の増大を招くという問題もある。
【００４０】第６にレーザー光によるアニールを行う場
合の不都合がある。一般に図５（Ｄ）に示す状態の後、
レジストマスク５１４を取り除き、注入された不純物の
活性化と不純物イオンが注入された領域のアニールのた
めにレーザー光の照射によるアニール工程が必要とされ
る。（この方法は耐熱性の低いガラス基板を用いる場合
に有用な方法である。）
【００４１】この時、５０８と５１０の領域に比較して
５１５と５１６の領域には多量のドーズ量でもって不純
物イオンが注入されているので、その結晶性の損傷が著
しいものとなっている。
【００４２】従って、光の吸収率の波長依存性が５０８
と５１０の組の領域と５１５と５１６の組の領域とでは
大きく異なったものとなっている。このような状態で
は、レーザー光の照射によるアニール効果が上記２つの
組において大きく異なったものとなってしまう。
【００４３】このようなことは、左側のＮチャネル型の
薄膜トランジスタと右側のＰチャネル型の薄膜トランジ
スタとで特性が大きく異なってしまう要因となり好まし
いものではない。
【００４４】
【発明が解決しようとする課題】本明細書で開示する発
明は、Ｎチャネル型の薄膜トランジスタとＰチャネル型
の薄膜トランジスタとを同時に形成する際に問題となる
マスク数の増大の問題や、図５で示す工程で問題となる
高ドーズ量での不純物イオン注入の問題を回避すること
を課題とする。
【００４５】即ち、ガラス基板上にＮチャネル型の薄膜
トランジスタとＰチャネル型の薄膜トランジスタとを形
成する場合において、作製コストや手間を削減し、さら
に高い信頼性を得る技術を提供することを課題とする。
【００４６】また薄膜トランジスタでもってＣＭＯＳ回
路を構成する際に、Ｎチャネル型の薄膜トランジスタと
Ｐチャネル型の薄膜トランジスタとの特性の違いを是正
し、高い特性を有するＣＭＯＳ回路を得ることを課題と
する。
【００４７】
【課題を解決するための手段】本明細書で開示する発明
の一つは、同一基板上にＮチャネル型の薄膜トランジス
タとＰチャネル型の薄膜トランジスタとが集積化された
構成を有し、前記Ｎチャネル型の薄膜トランジスタのみ
に選択的にＬＤＤ領域が形成されており、前記Ｐチャネ
ル型の薄膜トランジスタのソースおよびドレイン領域に
はＰ型を付与する不純物とＮ型を付与する不純物とが添
加されており、かつ前記Ｎ型を付与する不純物の濃度よ
り前記Ｐ型を付与する不純物の濃度の方が高いことを特
徴とする。
【００４８】上記構成の具体的な例を図３（Ｂ）に示
す。図３（Ｂ）に示す構成においては、左側のＮチャネ
ル型の薄膜トランジスタ（ＮＴＦＴ）と右側のＰチャネ
ル型の薄膜トランジスタ（ＰＴＦＴ）でもってＣＭＯＳ
回路を構成する例である。
【００４９】この構成において、ＮＴＦＴで示されるＮ
チャネル型の薄膜トランジスタのみに選択的に低濃度不
純物領域でなるＬＤＤ領域１２３が配置されている。
【００５０】ＬＤＤ領域とは、ライトドープドレイン領
域の略である。ＬＤＤ領域はチャネル形成領域とドレイ
ン領域との間に配置される。ＬＤＤ領域は、チャネル形
成領域とドレイン領域との間における電界強度を緩和す
ることによって、ＯＦＦ電流値の低減、劣化の抑制とい
った作用を有している。また、ソース／ドレイン間の抵
抗を高めることで、実質的に薄膜トランジスタにおける
移動度を低下させる作用を有している。
【００５１】また、図３（Ｂ）に示す構成は、その図２
（Ｂ）に示す作製工程において、右側のＰチャネル型の
薄膜トランジスタにもＮ型を付与する不純物（Ｐ元素）
が添加されている。
【００５２】また最終的にＰチャネル型として動作させ
るために右側のＰチャネル型の薄膜トランジスタのソー
スおよびドレイン領域には、Ｎ型を付与する不純物より
もＰ型を付与する不純物の方がより高濃度で含まれてい
る。（図２（Ｃ）に示す工程でＢイオンの注入が行われ
る）
【００５３】なお半導体として珪素を用いた場合には、
Ｎ型を付与する不純物として代表的にＰ（リン）を挙げ
ることができる。また、同様に半導体として珪素を用い
た場合には、Ｐ型を付与する不純物として代表的にＢ
（ボロン）を挙げることができる。
【００５４】また図３（Ｂ）に示すような構成を採用し
た場合、Ｐチャンネル型の薄膜トランジスタのソースお
よびドレイン領域の、チャネル形成領域に隣接する領域
におけるＮ型を付与する不純物の濃度は当該ソースおよ
びドレイン領域の他の領域に比較して低く、Ｐ型を付与
する不純物の濃度は当該ソースおよびドレイン領域の全
域に渡り均一または概略均一となる。
【００５５】これは、右側のＰチャネル型の薄膜トラン
ジスタには、図１（Ｅ）に示す工程と図２（Ｂ）に示す
行程とにおいて、Ｎ型を付与する不純物であるＰイオン
が注入されているからである。
【００５６】即ち、図２（Ｂ）の１２５と１２８に示す
領域には２回のＰイオンの注入が行われるが、１２６と
１２７で示される領域には１回しか不純物イオンの注入
が行われないからである。
【００５７】この結果、チャネル形成領域１３１に隣接
する領域（１２６と１２７とで示される領域に相当す
る）におけるＰ元素の濃度は、当該ソース領域１２８お
よびドレイン領域１２５に比較して低いものとなる。
【００５８】一方、Ｐ型を付与する不純物は、図２
（Ｃ）に示されるように１回しか行われないので、当該
ソースおよびドレイン領域の全域に渡り均一（または概
略均一）なものとなる。
【００５９】他の発明の構成は、同一基板上にマトリク
ス状に薄膜トランジスタが配置されたアクティブマトリ
クス領域と該領域に配置された薄膜トランジスタを駆動
するための周辺駆動回路とを有し、前記アクティブマト
リクス領域にはＬＤＤ領域またはオフセットゲイト領域
が形成されたＮチャネル型の薄膜トランジスタが配置さ
れており、前記周辺駆動回路には、Ｎチャネル型の薄膜
トランジスタとＰチャネル型の薄膜トランジスタとを相
補型に構成した回路が配置され、前記周辺駆動回路に配
置されたＮチャネル型の薄膜トランジスタには選択的に
ＬＤＤ領域またはオフセットゲイト領域が形成され、前
記周辺駆動回路に配置されたＰチャネル型の薄膜トラン
ジスタのソース領域およびドレイン領域にはＮ型を付与
する不純物が添加されていることを特徴とする。
【００６０】他の発明の構成は、同一基板上にマトリク
ス状に薄膜トランジスタが配置されたアクティブマトリ
クス領域と該領域に配置された薄膜トランジスタを駆動
するための周辺駆動回路とを有し、前記アクティブマト
リクス領域にはＰチャネル型の薄膜トランジスタが配置
されており、前記周辺駆動回路には、Ｎチャネル型の薄
膜トランジスタとＰチャネル型の薄膜トランジスタとを
相補型に構成した回路が配置され、前記周辺駆動回路に
配置されたＮチャネル型の薄膜トランジスタには選択的
にＬＤＤ領域またはオフセットゲイト領域が形成され、
前記アクティブマトリクス領域と前記周辺駆動回路に配
置されたＰチャネル型の薄膜トランジスタのソース領域
およびドレイン領域にはＮ型を付与する不純物が添加さ
れていることを特徴とする。
【００６１】他の発明の構成は、同一基板上にＮチャネ
ル型の薄膜トランジスタとＰチャネル型の薄膜トランジ
スタとを集積化して作製する工程において、陽極酸化可
能な材料でなるゲイト電極の側面に多孔質状の陽極酸化
膜を選択的に形成する工程と、前記陽極酸化膜をマスク
としてＮ型を付与する不純物を添加する工程と、前記陽
極酸化膜を除去する工程と、前記ゲイト電極をマスクと
してＮ型を付与する不純物を添加し前記陽極酸化膜が存
在した領域下にＬＤＤ領域を形成する工程と、Ｎチャネ
ル型の薄膜トランジスタとする領域を選択的にマスクし
Ｐ型を付与する不純物を添加する工程と、を有すること
を特徴とする。
【００６２】上記構成の具体的な例を以下に示す。図１
（Ｄ）には、陽極酸化可能な材料でなるゲイト電極の側
面に多孔質状の陽極酸化膜１１２と１１３とを選択的に
形成する工程が示されている。
【００６３】また、図１（Ｅ）には、前記陽極酸化膜を
マスクとしてＮ型を付与する不純物を添加する工程が示
されている。
【００６４】また、図２（Ａ）には前記陽極酸化膜を除
去した後の状態が示されている。
【００６５】また、図２（Ｂ）には、ゲイト電極１１を
マスクとしてＮ型を付与する不純物を添加し前記陽極酸
化膜が存在した領域下１２３にＬＤＤ領域を形成する工
程が示されている。
【００６６】また、図２（Ｃ）には Ｎチャネル型の薄
膜トランジスタとする領域を選択的にマスクしＰ型を付
与する不純物を添加する工程が示されている。
【００６７】他の発明の構成は、同一基板上にＮチャネ
ル型の薄膜トランジスタとＰチャネル型の薄膜トランジ
スタとを集積化して作製する工程において、陽極酸化可
能な材料でなるゲイト電極の側面に多孔質状の陽極酸化
膜を選択的に形成する工程と、前記陽極酸化膜をマスク
としてＮ型を付与する不純物を添加する工程と、前記陽
極酸化膜除去する工程と、Ｎチャネル型の薄膜トランジ
スタとする領域を選択的にマスクしＰ型を付与す不純物
を添加する工程と、を有し、Ｎチャネル型の薄膜トラン
ジスタに前記多孔質状の陽極酸化膜の膜厚でもって決定
されるオフセットゲイト領域が選択的に形成されること
を特徴とする。
【００６８】上記構成が特徴とするのは、図６の６０５
で示される多孔質状の陽極酸化膜の厚さでもって、６１
３と６１５で示されるオフセットゲイト領域が形成され
ることを特徴とする。
【００６９】なお、緻密な陽極酸化膜６００の膜厚が厚
い場合は、その厚さの分もオフセットゲイト領域の形成
に寄与することになる。
【００７０】
【実施例】
〔実施例１〕本実施例はガラス基板上に薄膜トランジス
タでもってＣＭＯＳ構造を形成する例である。図１〜図
３に本実施例の作製工程を示す。
【００７１】まず図１（Ａ）に示されるようにガラス基
板１０１上に下地膜として酸化珪素膜１０２を成膜す
る。酸化珪素膜１０２の成膜方法は、スパッタ法やプラ
ズマＣＶＤ法を用いればよい。またその厚さは３０００
Å程度とすればよい。
【００７２】ガラス基板としては、コーニング７０５９
ガラス基板やコーニング１７３７ガラス基板を利用する
ことができる。また高価にはなるが高い耐熱性を有した
透光性基板として石英基板を利用することもできる。
【００７３】酸化珪素膜１０２を成膜したら、後に薄膜
トランジスタの活性層となる珪素膜の成膜を行う。ここ
では、まず図示しない非晶質珪素膜を５００Åの厚さに
成膜する。この非晶質珪素膜の成膜方法はプラズマＣＶ
Ｄ法または減圧熱ＣＶＤ法を用いればよい。
【００７４】図示しない非晶質珪素膜を成膜したら、レ
ーザー光の照射または加熱処理、またはレーザー光の照
射と加熱処理を組み合わせた方法により、図示しない非
晶質珪素膜を結晶化させる。こうして図示しない結晶性
珪素膜を得る。
【００７５】さらにこの図示しない結晶性珪素膜をパタ
ーニングしてＮチャネル型の薄膜トランジスタの活性層
１０４とＰチャネル型の薄膜トランジスタの活性層１０
５を得る。
【００７６】さらにゲイト絶縁膜として機能する酸化珪
素膜１０３をプラズマＣＶＤ法で成膜する。厚さは１０
００Åとする。
【００７７】こうして図１（Ａ）に示す状態を得る。こ
こでは説明を簡単にするために一組のＮチャネル型の薄
膜トランジスタとＰチャネル型の薄膜トランジスタとを
形成する例を示す。一般的には同一ガラス基板上に数百
以上の単位でＮチャネル型の薄膜トランジスタとＰチャ
ネル型の薄膜トランジスタとが形成される。
【００７８】図１（Ａ）に示す状態を得たら、図１
（Ｂ）に示すように後にゲイト電極を構成することにな
るアルミニウム膜１０６を成膜する。
【００７９】このアルミニウム膜はヒロックやウィスカ
ーの発生を抑制するためにスカンジウムを0.2 ｗｔ重量
％含有させる。アルミニウム膜の成膜方法はスパッタ法
や電子ビーム蒸着法を用いて行う。
【００８０】ヒロックやウィスカーというのは、アルミ
ニウムの異常成長に起因する刺状あるいは針状の突起物
のことである。ヒロックやウィスカーの存在は、隣合う
配線間や上限間に離間した配線間においてショートやク
ロスクトークが発生する原因となる。
【００８１】アルミニウム膜以外の材料としてはタンタ
ル等の陽極酸化可能な金属を利用することができる。
【００８２】アルミニウム膜１０６を成膜したら、電解
溶液中においてアルミニウム膜１０６を陽極とした陽極
酸化を行い薄く緻密な陽極酸化膜１０７を成膜する。
【００８３】ここでは、３％の酒石酸を含んだエチレン
グルコール溶液をアンモニアで中和したものを電解溶液
として用いる。この陽極酸化方法を用いると緻密な膜質
を有した陽極酸化膜を得ることができる。またその膜厚
は印加電圧によって制御することができる。
【００８４】ここでは陽極酸化膜１０７の厚さを１００
Å程度とする。この陽極酸化膜１０７は、後に形成され
るレジストマスクとの密着性を向上させる役割を有して
いる。このようにして図１（Ｂ）に示す状態を得る。
【００８５】次にレジストマスク１０８と１０９を形成
する。そしてこのレジストマスク１０８と１０９を利用
してアルミニウム膜１０６とその表面の陽極酸化膜１０
７をパターニングする。このようにして図１（Ｃ）に示
す状態を得る。
【００８６】次に３％のシュウ酸水溶液を電解溶液とし
て、この溶液中で残存したアルミニウム膜でなるパター
ン１１０と１１１を陽極とした陽極酸化を行う。
【００８７】この陽極酸化工程においては、陽極酸化が
残存したアルミニウム膜１１０と１１１の側面において
選択的に進行する。これは、アルミニウム膜１１０と１
１１の上面に緻密な陽極酸化膜とレジストマスク１０８
と１０９が残存しているからである。
【００８８】またこの陽極酸化においては、多孔質状
（ポーラス状）の膜質を有した陽極酸化膜が形成され
る。またこの多孔質状の陽極酸化膜は数μｍ程度まで成
長させるさせることができる。（前述の緻密な陽極酸化
膜の最大成長距離は３０００Å程度である）
【００８９】この陽極酸化工程の結果、陽極酸化膜（膜
というより陽極酸化物）１１２と１１３が形成される。
ここでは、この陽極酸化の進行距離、即ち膜厚は７００
０Åとする。この陽極酸化の進行距離によって、後に低
濃度不純物領域の長さが決まる。経験的にこの多孔質状
の陽極酸化膜の成長距離は６０００Å〜８０００Åとす
ることが望ましい。こうして図１（Ｄ）に示す状態を得
る。
【００９０】この状態においてゲイト電極１１と１２が
画定する。図１（Ｄ）に示す状態を得たら、レジストマ
スク１０８と１０９を取り除く。
【００９１】次に再び３％の酒石酸を含んだエチレング
ルコール溶液をアンモニアで中和したものを電解溶液と
して用いた陽極酸化を行う。この工程においては、電解
溶液が多孔質状の陽極酸化膜１１２と１１３の中に侵入
する。この結果、図１（Ｅ）の１１４と１１５で示され
る緻密な陽極酸化膜が形成される。
【００９２】この緻密な陽極酸化膜１１４と１１５の厚
さは６００Åとする。なお、先に形成した緻密な陽極酸
化膜１０７の残存部分はこの陽極酸化膜１１４と１１５
と一体化してしまう。
【００９３】図１（Ｅ）に示す状態においてＮ型を付与
する不純物としてＰ（リン）イオンを全面にドーピング
する。
【００９４】このドーピングは、0.2 〜５×１０15／ｃ
ｍ2 、好ましくは１〜２×１０15／ｃｍ2 という高いド
ーズ量で行う。ドーピング方法としてはプラズマドーピ
ング法を用いる。なおこの工程におけるドーピングを便
宜上ヘビードーピングと称する。
【００９５】この図１（Ｅ）に示す工程の結果、高濃度
にＰイオンが注入された領域１１６、１１７、１１８、
１１９が形成される。
【００９６】次にアルミ混酸を用いて多孔質状の陽極酸
化膜１１２と１１３を除去する。こうして図２（Ａ）に
状態を得る。
【００９７】図２（Ａ）に示す状態を得たら、図２
（Ｂ）に示すように再びＰイオンの注入を行う。このＰ
イオンの注入は、ドーズ量を0.1 〜５×１０14／ｃｍ
2 、好ましくは0.3 〜１×１０14／ｃｍ2 という低い値
とする。このドーピングにおいては、Ｐの表面濃度が２
×１０19／ｃｍ3 以下となるようにする。
【００９８】即ち、図２（Ｂ）で示す工程で行われるＰ
イオンの注入はそのドーズ量を図１（Ｅ）に示す工程に
おいて行われたドーズ量に比較して低いものとする。
（便宜上ライトドーピングと称する）
【００９９】この工程の結果、１２１と１２３の領域、
さらに１２６と１２７の領域がライトドープされた低濃
度不純物領域となる。また、１２０と１２４の領域、さ
らに１２５と１２８の領域は、より高濃度にＰイオンが
注入された高濃度不純物領域となる。
【０１００】この工程において、１２０の領域がＮチャ
ネル型の薄膜トランジスタのソース領域となる。そして
１２１と１２３が低濃度不純物領域となる。また１２４
がドレイン領域となる。また、１２３で示される領域が
一般にＬＤＤ（ライトドープドレイン）領域と称される
領域となる。
【０１０１】次に図２（Ｃ）に示すようにＮチャネル型
の薄膜トランジスタを覆うレジストマスク１２９を配置
する。
【０１０２】図２（Ｃ）に示す状態においてＢ（ボロ
ン）イオンの注入を行う。ここでは、Ｂイオンのドーズ
量を0.2 〜１０×１０15／ｃｍ2 、好ましくは１〜２×
１０15／ｃｍ2 程度とする。このドーズ量は図１（Ｅ）
に示す工程におけるドーズ量と同程度とすることができ
る。
【０１０３】この工程において、１２５と１２６、さら
に１２７と１２８の領域の導電型がＮ型からＰ型に反転
する。
【０１０４】こうしてＰチャネル型の薄膜トランジスタ
のソース領域１３０とドレイン領域１３２が形成され
る。また１３１の領域は特に不純物が注入されずにチャ
ネル形成領域となる。
【０１０５】ここで、Ｂイオンを注入する前において
は、図２（Ｂ）の１２６と１２７の領域はＰイオンが低
濃度に注入された低濃度不純物領域である。従って、Ｂ
イオンの注入によって、容易にその導電型が反転する。
特に、チャネル形成領域１３１との接合がＮＩ接合から
ＰＩ接合へと容易に反転する。即ち、必要とするジャン
クションの形成を容易に行うことができる。
【０１０６】従って、図１（Ｅ）の工程におけるＰイオ
ンの注入工程と同程度のドーズ量でもって１２６と１２
７の領域の導電型を反転させ、Ｐ型を有する不純物領域
１３０と１３２とを形成することができる。
【０１０７】また図５に示すような従来の場合に比較し
てドーズ量を少なくすることができるので、不純物イオ
ンの注入によってレジストマスクが変質してしまうこと
を抑制することができる。
【０１０８】図２（Ｃ）に示す工程の終了後、レジスト
マスク１２９を取り除き、図２（Ｄ）に示す状態を得
る。この状態で注入された不純物の活性化と不純物イオ
ンが注入された領域のアニールを行うためにレーザー光
の照射を行う。
【０１０９】この時、Ｎチャネル型の薄膜トランジスタ
のソース／ドレイン領域である１２０と１２４の組で示
される領域と、Ｐチャネル型の薄膜トランジスタのソー
ス／ドレイン領域である１３０と１３２の組で示される
領域との結晶性の違いがそれ程大きくない状態でレーザ
ー光の照射を行うことができる。
【０１１０】上記結晶性の違いがそれ程大きくないの
は、図２（Ｃ）に示す工程において図５（Ｄ）に示す従
来の場合のような極端なヘビードーピングを行わないか
らである。
【０１１１】従って、図２（Ｄ）に示す状態においてレ
ーザー光の照射を行い、２つの薄膜トランジスタのソー
ス／ドレイン領域のアニールを行う場合、そのアニール
効果違いを是正することができる。
【０１１２】このことにより、得られるＮおよびＰチャ
ネル型の薄膜トランジスタの特性の違いを是正すること
ができる。
【０１１３】図２（Ｄ）に示す状態を得たら、図３
（Ａ）に示すように層間絶縁膜１３３を成膜する。層間
絶縁膜１３３は４０００Å厚の窒化珪素膜で構成する。
この窒化珪素膜の成膜方法は、プラズマＣＶＤ法を用い
る。
【０１１４】次にコンタクトホールの形成を行い、Ｎチ
ャネル型の薄膜トランジスタ（ＮＴＦＴ）のソース電極
１３４とドレイン電極１３５を形成する。同時にＰチャ
ネル型の薄膜トランジスタ（ＰＴＦＴ）のソース電極１
３７とドレイン電極１３６を形成する。
【０１１５】ここでＮチャネル型の薄膜トランジスタの
ドレイン電極１３５とＰチャネル型の薄膜トランジスタ
のドレイン電極１３６とを接続するようにパターニング
を行い、さらに２つのＴＦＴのゲイト電極同士を接続す
ればＣＭＯＳ構造が実現される。
【０１１６】図３（Ｂ）に示すＣＭＯＳ構造を有する構
成は、Ｎチャネル型の薄膜トランジスタの方に低濃度不
純物領域１２１と１２３が配置されている。
【０１１７】１２１と１２３で示される低濃度不純物領
域は、 ・ＯＦＦ電流を低減させる。 ・ホットキャリアーによるＴＦＴの劣化の防止する。 ・ソース／ドレイン間の抵抗を増加させＮＴＦＴの移動
度を低下させる。 といった作用を有している。
【０１１８】一般に図３（Ｂ）に示すようなＣＭＯＳ構
造とする場合、Ｎチャネル型の薄膜トランジスタとＰチ
ャネル型の薄膜トランジスタとの特性の違いが問題とな
る。
【０１１９】例えば本実施例のような結晶性珪素膜を用
いた場合において、Ｎチャネル型の薄膜トランジスタの
移動度は１００〜１５０Ｖｓ／ｃｍ2 程度得られるが、
Ｐチャネル型の薄膜トランジスタの移動度は３０〜８０
Ｖｓ／ｃｍ2 程度しか得られない。
【０１２０】また、Ｎチャネル型の薄膜トランジスタに
は、ホットキャリアによる劣化という問題がある。この
問題はＰチャネル型の薄膜トランジスタでは特に問題と
ならない。
【０１２１】また一般にＣＭＯＳ回路では低ＯＦＦ電流
特性は特に要求されない。
【０１２２】このような状況において、Ｎ型の薄膜トラ
ンジスタ側に１２１や１２３で示される低濃度不純物領
域を配置する構成とすることで以下の有意性を得ること
ができる。
【０１２３】即ち、ＣＭＯＳ構造において、Ｎ型の薄膜
トランジスタの移動度を低下させ、さらにその劣化を防
止することによって、Ｐチャネル型の薄膜トランジスタ
との総合的な特性のバランスを採り、ＣＭＯＳ回路とし
ての特性を向上させることができる。
【０１２４】また図１（Ｅ）、図１（Ｂ）、図１（Ｃ）
に示す不純物イオンの注入工程において、活性層がゲイ
ト絶縁膜を構成する酸化珪素膜１０３で覆われているこ
とは重要である。
【０１２５】このような状態で不純物イオンの注入を行
うと、活性層表面の荒れや汚染を抑制することができ
る。このことは、歩留りや得られる装置の信頼性を高め
ることに大きな寄与を果たす。
【０１２６】〔実施例２〕本実施例は、薄膜トランジス
タで構成されたＣＭＯＳ構造において、Ｎチャネル型の
薄膜トランジスタのみに特にオフセットゲイト領域を配
置した構成に関する。
【０１２７】オフセットゲイト領域は、ＬＤＤ領域に代
表される低濃度不純物領域と同様の作用を有している。
【０１２８】即ち、 ・ＯＦＦ電流値を低減させる。 ・ソース／ドレイン間の抵抗を増大させるので薄膜トラ
ンジスタの移動度が低下する。 ・Ｎチャネル型であれば、ホットキャリアによる劣化を
抑制する。 という作用効果を得ることができる。
【０１２９】図６に本実施例で示すＣＭＯＳ構造の作製
工程を示す。まず、図１（Ａ）〜図１（Ｅ）に示すのと
同様な工程によって、図６（Ａ）に示す状態を得る。
【０１３０】図６（Ａ）において、６００がゲイト電極
の周囲に形成された緻密な陽極酸化膜である。この陽極
酸化膜６００の膜厚は６００Åとする。
【０１３１】なお、図６（Ａ）の６０５と６０６で示さ
れる多孔質状の陽極酸化膜の膜厚は２０００〜４０００
Åとする。この多孔質状の陽極酸化膜の膜厚でもって後
に形成されるオフセットゲイト領域の寸法が概略決定さ
れる。
【０１３２】なお、正確にはこの多孔質状の陽極酸化膜
の内側の緻密な陽極酸化膜６００の膜厚もオフセットゲ
イト領域の寸法に影響する。しかし、実施例１にも示し
たようにその厚さは６００Å程度であるので、ここでは
その存在は無視して考える。
【０１３３】この状態でＰイオンを0.2 〜５×１０15ｃ
ｍ-2、好ましくは１〜２×１０15ｃｍ-2のドーズ量で注
入する。不純物イオンの注入方法はプラズマドーピング
法を用いる。
【０１３４】このドーズ量はヘビードーピングであり、
６０１〜６０４の領域に高濃度にＰイオンが注入され
る。即ち、６０１〜６０４の領域は高濃度不純物領域と
なる。
【０１３５】次に多孔質状の陽極酸化膜６０５と６０６
を除去する。こうして図６（Ｂ）に示す状態を得る。
【０１３６】この状態においては、６０７と６０８の領
域がＰイオンの注入されなかった領域となる。
【０１３７】そして図６（Ｃ）に示すようにＮチャネル
型の薄膜トランジスタの領域となる部分にレジストマス
クを配置する。そしてＢイオンの注入を行う。
【０１３８】Ｂイオンの注入は、0.2 〜１０15ｃｍ-2、
好ましくは１〜１０15ｃｍ-2のドーズ量で行う。Ｂイオ
ンの注入方法はブラズマドーピング法で行う。
【０１３９】この工程において６１０と６１２の領域が
Ｐ型の不純物領域となる。
【０１４０】ここでゲイト電極直下のチャネル形成領域
のソース／ドレイン領域に隣接する領域には、（Ａ）の
工程でＰイオンが注入されなかった領域が存在してい
る。（この領域は多孔質状の陽極酸化膜６０６の直下の
領域に対応する）
【０１４１】この領域は実質的に真性な領域であるの
で、（Ｃ）の工程におけるＢイオンの注入によってこの
領域は容易にＰ型となる。従って、この工程におけるＢ
イオンのドーズを最低限必要とするドーズ量とすること
ができる。
【０１４２】こうしてＰチャネル型の薄膜トランジスタ
のドレイン領域６１０、チャネル形成領域６１１、ソー
ス領域６１２を自己整合的に形成することができる。
【０１４３】次にレジストマスク６０９を除去して図６
（Ｄ）に示す状態を得る。図６（Ｄ）に示す状態におい
て、６０１と６０２がＮチャネル型の薄膜トランジスタ
のソース及びドレイン領域である。また６１４がチャネ
ル形成領域である。
【０１４４】そして６１３と６１５がゲイト電極からの
電界が印加されず、またソース／ドレイン領域としても
機能しないオフセットゲイト領域となる。この領域は、
ソース／ドレイン領域（特にドレイン領域）とチャネル
形成領域との間における電界強度を緩和する機能を有し
ている。
【０１４５】一方Ｐチャネル型の薄膜トランジスタにお
いては、オフセットゲイト領域は存在しない構成とな
る。
【０１４６】このような構成は、実施例１においても述
べたように、Ｎチャネル型の薄膜トランジスタの移動度
を実質的に低下させ、さらにその特性の劣化を抑制する
構成とし、ＣＭＯＳ構造におけるＮチャネル型の薄膜ト
ランジスタとＰチャネル型の薄膜トランジスタとのバラ
ンスを改善するものとすることができる。
【０１４７】〔実施例３〕本実施例は、実施例１で示し
たＮチャネル型の薄膜トランジスタに配置される低濃度
不純物領域の構造を改良した例を示す。
【０１４８】低濃度不純物領域は、主にチャネル形成領
域とドレイン領域との間に割り込むように配置され、両
領域間における電界強度を緩和させるために機能する。
【０１４９】一般に薄膜トランジスタの活性層は、非晶
質状態や微結晶状態、さらには多結晶状態を有してい
る。従って、チャネルに隣接するジャンクションの構造
が弱体なものとなる傾向がある。このことは、薄膜トラ
ンジスタの特性のバラツキや特性の経時変化、さらには
信頼性の低下といった問題の要因となる。
【０１５０】そこで本実施例に示す構成においては、チ
ャネル形成領域とドレイン領域（ソース領域）との間に
配置される低濃度不純物領域における濃度分布を制御
し、上記の問題を解決する。
【０１５１】本実施例においては、低濃度不純物領域に
おいて、ドレイン領域及びソース領域からチャネル形成
領域にかけて徐々に不純物濃度が低下していくような構
成とすること特徴とする。
【０１５２】このような構成とすると、ジャンクション
の構造が弱くても、薄膜トランジスタにおける特性のバ
ラツキや経時変化、さらには信頼性の低さといった問題
を抑制することができる。
【０１５３】図７の本実施例に示す薄膜トランジスタで
構成したＣＭＯＳ構造を示す。まず図１（Ｅ）に示す状
態まで実施例１に示した作製工程に従って作製する。即
ち、不純物イオンの注入を行う前の工程までは実施例１
に示す工程に従って作製を行う。
【０１５４】そして図７（Ａ）に示すようにＰイオンの
注入を行う。この際、適当な条件でもって不純物イオン
の注入を行うことによって、多孔質状の陽極酸化膜７０
１や７０２の下側にもＰイオンの回り込みが起こる。
【０１５５】このＰイオン注入の結果、７０３と７０７
と７０８と７１２とが高濃度に不純物が注入された高濃
度不純物領域となる。
【０１５６】また７０４と７０６と７０９と７１１とが
連続的または段階的に不純物濃度が変化している低濃度
不純物領域となる。
【０１５７】また７０５と７１０が不純物の注入されな
いチャネル形成領域となる。
【０１５８】このＰイオンの注入は、ソース及びドレイ
ンとなる領域に対して、0.2 〜５×１０15／ｃｍ2 、好
ましくは１〜２×１０15／ｃｍ2 のドーズ量となるよう
な条件で行う。
【０１５９】このような不純物イオンの注入を行うこと
によって得られるＰイオンの濃度分布の例を図８に示
す。この濃度分布の状態は、図７（Ａ）に示す工程にお
けるイオン注入条件によって制御することができる。
【０１６０】図８に示すような濃度分布が得られるイオ
ンの回り込み現象は、ゲイト電極に対して不純物イオン
が注入される領域上の絶縁膜（ゲイト絶縁膜）が帯電に
よって正の電位となることに起因する。
【０１６１】図８に示すような構成は、導電型が連続的
にまたは段階的に変化する状態とすることができるの
で、ジャンクジョンに加わる電界強度を緩和することが
できる。そして装置の信頼性を高いものとすることがで
きる。
【０１６２】図７（Ａ）に示すＰイオンの注入の終了
後、多孔質状の陽極酸化膜７０１と７０２を除去し、図
７（Ｂ）に示す状態を得る。
【０１６３】そしてＮチャネル型の薄膜トランジスタ側
にレジストマスク７１３を配置してＢイオンの注入を行
う。このＢイオンの注入は、0.2 〜１０15／ｃｍ-2、好
ましくは１〜２×１０15／ｃｍ2 のドーズ量でもって行
う。（図７（Ｃ））
【０１６４】この工程で７０８と７０９さらに７１１と
７１２の領域の導電型がＮ型からＰ型へと反転する。
【０１６５】この工程においても７０９と７１１は低濃
度不純物領域であり、しかもチャネルに近づくにつれて
不純物濃度が低くなっているので、その導電型は容易に
反転させることができる。
【０１６６】そして、ドレイン領域７１４、チャネル形
成領域７１０、ソース領域７１５を有したＰチャネル型
の薄膜トランジスタを得ることができる。（図７
（Ｄ））
【０１６７】一方、Ｎチャネル型の薄膜トランジスタ
は、ソース領域７０３、低濃度不純物領域７０４と７０
６、チャネル形成領域７０５、ドレイン領域７０７を備
えたものとして得られる。
【０１６８】そして両薄膜トランジスタのドレイン領域
同士を接続し、さらにゲイト電極同士を接続することに
より、ＣＭＯＳ構造を得ることができる。
【０１６９】本実施例に示す構成を採用すると、低濃度
不純物領域が存在することでＮチャネル型の薄膜トラン
ジスタの移動度を実質的を低下させ、さらにＮチャネル
型の薄膜トランジスタの劣化を抑制する構成とすること
ができる。
【０１７０】そしてＰチャネル型の薄膜トランジスタと
の特性のバランスを是正することができ、高い特性を有
したＣＭＯＳ回路を得ることができる。
【０１７１】〔実施例４〕本実施例は、Ｎチャネル型の
薄膜トランジスタのしきい値を制御するために、Ｎチャ
ネル型の薄膜トランジスタのチャネルの導電型を弱いＰ
型とする構成に関する。
【０１７２】本実施例の作製工程は、実施例１（図１〜
図３参照）に示したものと基本的に同じである。本実施
例が実施例１と異なるのは、活性層１０４と１０５を構
成するための出発膜である非晶質珪素膜の成膜時に、原
料ガス中にジボラン（Ｂ2 Ｈ6 ）を微量に添加すること
である。
【０１７３】ジボランの添加は、得られる薄膜トランジ
スタのしきい値特性に鑑みて決めればよい。具体的に
は、最終的にチャネル形成領域中に残留するＢ元素の濃
度を１×１０17／ｃｍ2 〜５×１０17／ｃｍ2 程度とな
るようにその添加量を調整すればよい。
【０１７４】〔実施例５〕実施例４ではＮチャネル型の
薄膜トランジスタのしきい値を制御するために、Ｎチャ
ネル型の薄膜トランジスタのチャネル形成領域を弱いＰ
型とする例を示した。
【０１７５】しかし実施例４に示す場合には、Ｐチャネ
ル型の薄膜トランジスタのしきい値を自由に制御するこ
とはできない。
【０１７６】そこで本実施例においては、例えば図１
（Ａ）に示す状態または、図１（Ａ）に示す状態の前の
ゲイト絶縁膜１０３が形成される前の状態において、活
性層１０４および／または活性層１０５に対して選択的
に不純物イオンの注入を行う。
【０１７７】例えば、図１（Ａ）の前の状態、即ちゲイ
ト絶縁膜１０３が形成される前の状態において、活性層
１０５をマスクし、活性層１０４に対して所定のドーズ
量でもってＢイオンの注入を行う。この工程で活性層１
０４を必要とする弱いＰ型とする。
【０１７８】次に活性層１０４をマスクし、活性層１０
５に対して所定のドーズ量でもってＰイオンの注入を行
う。この工程で活性層１０５を必要とする弱いＮ型とす
る。
【０１７９】このようにすることで、Ｎチャネル型の薄
膜トランジスタとＰチャネル型の薄膜トランジスタとの
しきい値を独立に制御できる構成が実現される。
【０１８０】本実施例に示すような活性層に対する不純
物イオンの注入を行った後に加熱処理やレーザー光の照
射によってアニールを行うことは好ましい。このアニー
ルは、注入された不純物イオンの活性化と不純物イオン
の注入によって受けた損傷を修復するために効果があ
る。
【０１８１】〔実施例６〕本実施例は、実施例１に示す
構成において、低濃度不純物領域１２１と１２３（図２
（Ｂ）参照）に加えて、さらにオフセットゲイト領域を
配置した構成に関する。
【０１８２】オフセットゲイト領域もホットキャリアに
よる劣化やＯＦＦ電流値の低減、さらにソース／ドレイ
ン間の抵抗値の増大による実質的な移動度の低下、とい
った作用を有している。
【０１８３】即ち、オフセットゲイト領域はＬＤＤ領域
に代表される低濃度不純物領域と同様の作用を有してい
る。
【０１８４】本実施例の作製工程を図９に示す。基本的
な作製工程は特に断らない限り実施例１（図１〜図３参
照）と同じである。また図９において図１〜図３と符号
の同じものは実施例１に記載したものと同じである。
【０１８５】本実施例において特徴とするのは、図９
（Ａ）に示すゲイト電極の表面を覆って形成される緻密
な陽極酸化膜９０１と９０２の膜厚を厚くすることであ
る。
【０１８６】この緻密な陽極酸化膜９０１と９０２の膜
厚は、２０００Å〜２５００Åとする。この陽極酸化膜
の膜厚はさらに厚くすることもできるが、陽極酸化時の
印加電圧が３００Ｖ以上の高圧になってしまい、再現性
や安全性に問題が生じる
【０１８７】この緻密な陽極酸化膜の成膜方法は、実施
例１に示した方法と基本的に同じである。ただし膜厚に
対応させてその印加電圧変化させる。膜厚と印加電圧と
の間には、印加電圧を高くすれば陽極酸化膜の膜厚が厚
くなる関係がある。
【０１８８】このように膜厚の厚い緻密な陽極酸化膜９
０１と９０２を成膜した状態（図９（Ａ））において、
Ｐイオンの注入を行う。Ｐイオンに注入条件は実施例１
の場合と同じである。（図９（Ｂ））
【０１８９】この不純物イオンの注入によって、Ｎチャ
ネル型の薄膜トランジスタのソース領域１２０とドレイ
ン領域１２４、さらにチャネル形成領域１２２が自己整
合的に形成される。
【０１９０】また低濃度不純物領域１２１と１２３が形
成される。ここで低濃度不純物領域１２３がＬＤＤ領域
となる。
【０１９１】また、チャネルとして機能せず、しかもソ
ース／ドレイン領域として機能しない領域９０３がオフ
セットゲイト領域として形成される。オフセットゲイト
領域９０３はチャネルを挟んで１組形成される。
【０１９２】このオフセットゲイト領域は、図９（Ａ）
に工程において、ゲイト電極の表面に形成された緻密な
陽極酸化膜９０１の膜厚によって、その概略の寸法が決
定される。
【０１９３】図９（Ｂ）に示す工程の終了後、レジスト
マスク１２９を配置し、Ｂイオンの注入を行う。Ｂイオ
ン注入条件は実施例１に示すものと同じである。（図９
（Ｃ））
【０１９４】この工程において、Ｐチャネル型の薄膜ト
ランジスタのドレイン領域１３０、ソース領域１３２、
チャネル形成領域１３１が自己整合的に形成される。
【０１９５】また、陽極酸化膜９０２の膜厚でもって、
オフセットゲイト領域９０４が形成される。
【０１９６】そしてレジストマスク１２９取り除き、図
９（Ｄ）に示す状態を得る。さらにレーザー光の照射に
よるアニールを行う。
【０１９７】本実施例の構成を採用した場合、左側のＮ
チャネル型の薄膜トランジスタは、低濃度不純物領域と
オフセットゲイト領域との併用した構成とし、右側のＰ
チャネル型の薄膜トランジスタは、低濃度不純物領域は
備えていないが、オフセットゲイト領域を備えた構成と
することができる。
【０１９８】なお、緻密な陽極酸化膜９０１と９０２の
膜厚を薄くしていくと、オフセットゲイト領域の機能は
小さくなる。そして実施例１の場合と同様な構成とな
る。
【０１９９】また、オフセットゲイト領域の幅がどの程
度であれば、即ち９０１や９０２で示される陽極酸化膜
の膜厚をどの程度以上とすれば、オフセットゲイト領域
として認められる領域を形成できるかについて、明確な
境界はない。
【０２００】従って、実施例１に示すような構成の場合
でも、その効果はさておき、オフセットゲイト領域がソ
ース領域とチャネル形成領域との間、さらにドレイン領
域とチャネル形成領域との間に存在しているということ
ができる。
【０２０１】〔実施例７〕本実施例は、ガラス基板上に
アクティブマトリクス領域とこのアクティブマトリクス
領域を駆動する周辺駆動回路とを集積化した構成に関す
る。
【０２０２】集積化されたアクティブマトリク型の液晶
表示装置を構成する一方の基板は以下ような構成を有し
ている。即ち、アクティブマトリクス領域には、マトリ
クス状に配置された画素のそれぞれにスイッチング用の
薄膜トランジスタが少なくとも一つ配置され、このアク
ティブマトリクス領域を駆動するための周辺回路がアク
ティブマトリクス領域の周囲に配置されている。そして
これらの回路は全て１枚のガラス基板（または石英基
板）上に集積化されている。
【０２０３】このような構成に本明細書で開示する発明
を利用すると、画素領域には低ＯＦＦ電流特性を有した
Ｎチャネル型の薄膜トランジスタが配置され、周辺回路
を高い特性を有したＣＭＯＳ回路で構成することができ
る。
【０２０４】即ち、図１〜図３で示すＣＭＯＳ構成でも
って周辺回路を構成し、同時に図１〜図３の左側のＮチ
ャネル型の薄膜トランジスタをアクティブマトリクス領
域に配置する構成とする。
【０２０５】アクティブマトリクス領域に配置される薄
膜トランジスタは、画素電極に保持された電荷を所定の
時間でもって維持する必要から、そのＯＦＦ電流値を極
力小さくすることが望まれる。
【０２０６】従って、図３（Ｂ）に左側に示されるよう
な低濃度不純物領域１２１と１２３を備えた薄膜トラン
ジスタはこの目的のために最適なものとなる。
【０２０７】一方で周辺駆動回路はＣＭＯＳ回路が多用
される。そしてその特性を高いものとするためには、Ｃ
ＭＯＳ回路を構成するＮチャネル型の薄膜トランジスタ
とＰチャネル型の薄膜トランジスタとの特性を極力そろ
えることが必要とされる。
【０２０８】このような目的のためには、実施例１（図
１〜図３参照）に示したようなＣＭＯＳ構造が最適なも
のとなる。
【０２０９】このようにしてそれぞれの回路に好ましい
特性を有した構成でなる集積化されたアクティブマトリ
クス型の液晶表示装置を得ることができる。
【０２１０】本実施例においては、Ｎチャネル型の薄膜
トランジスタとして、低濃度不純物領域（ＬＤＤ領域）
を有した薄膜トランジスタを採用する例を示した。しか
し、Ｎチャネル型の薄膜トランジスタとして実施例２に
示すようなオフセットゲイト領域を備えた薄膜トランジ
スタを利用してもよい。
【０２１１】また、アクティブマトリクス領域に配置さ
れる薄膜トランジスタをＰ型とすることもできる。
【０２１２】〔実施例８〕本実施例は、陽極酸化を利用
せずにＬＤＤ領域、あるいはオフセットゲイト領域を形
成する場合の例を示す。
【０２１３】図１０に本実施例の作製工程を示す。まず
ガラス基板１００１上に下地膜として酸化珪素膜１００
２を成膜する。さらに結晶性珪素膜でなる活性層１００
３と１００４を形成する。なお、１００３がＮチャネル
型の薄膜トランジスタの活性層となる。また、１００４
がＰチャネル型の薄膜トランジスタの活性層となる。
【０２１４】次にゲイト絶縁膜として機能する酸化珪素
膜１００５を成膜する。そしてＰまたはＢがヘビードー
ピングされた微結晶珪素膜を成膜し、レジストマスク１
００８と１００９を利用してそれをパターニングするこ
とにより、１００６と１００７で示されるパターンを形
成する。このパターンが後に形成されるゲイト電極の基
となる。こうして図１０（Ａ）に示す状態を得る。
【０２１５】次に等方性のドライエッチングを行うこと
により、図１０（Ｂ）に示す１０１０と１０１１のパタ
ーンを形成する。
【０２１６】そして図１０（Ｃ）に示す状態において、
高いドーズ量の条件（他の実施例参照）でＰのドーピン
グを行う。この工程で、１０１２、１０１４、１０１
５、１０１７の領域に高ドーズ量でもってＰがドーピン
グされる。なお、１０１３、１０１６の領域はＰがドー
ピングされない領域である。
【０２１７】次に図１０（Ｄ）に示すように、レジスト
マスク１００８と１００９を除去し、低いドーズ量の条
件（他の実施例参照）でＰのドーピングを再び行う。こ
の工程で、１０１８、１０２０、１０２１、１０２３の
領域に低ドーズ量でもってＰがドーピングされる。
【０２１８】次に図１０（Ｅ）に示すように、レジスト
マスク１０２４によってＮチャネル型の薄膜トランジス
タ部をマスクし、Ｂのドーピングを行う。このドーピン
グは、１０１５、１０２１、さらに１０１７、１０２３
の領域の導電型をＮ型からＰ型へと反転させる条件でも
って行う。
【０２１９】この際、他の実施例でも説明したように、
１０２１と１０２３の領域には、低ドーズ量でもってＰ
元素がドーピングされているので、Ｂ元素の高濃度のド
ーピングを行わなくても１０２５と１０２６の領域をＰ
型（Ｐチャネル型の薄膜トランジスタのソース／ドレイ
ン領域として必要とされる）に反転させることができ
る。
【０２２０】図１０（Ｅ）に示すドーピング工程の終了
後、レーザー光の照射を行い、ドーピングされた不純物
の活性化とドーピング時に生じた損傷のアニールとを行
う。
【０２２１】この後、他の実施例に示すのと同様な工程
を経ることにより、Ｎチャネル型の薄膜トランジスタと
Ｐチャネル型の薄膜トランジスタを完成させる。
【０２２２】ここでＮチャネル型の薄膜トランジスタ
は、ソース領域１０１２、低濃度不純物領域１０１８、
チャネル形成領域１０１９、低濃度不純物領域１０２０
（ＬＤＤ領域）、ドレイン領域１０１４を備えたものと
なる。
【０２２３】またＰチャネル型の薄膜トランジスタは、
ソース領域１０２５、チャネル形成領域１０２２、ドレ
イン領域１０２６を備えたものとなる。
【０２２４】なお、図１０（Ｄ）に示す工程において、
低ドーズ量でのドーピングを行わないと、１０１８、１
０２０の領域には、Ｐ元素のドーピング（ライトドーピ
ング）は行われず、これらの領域をオフセットゲイト領
域とすることができる。
【０２２５】〔実施例９〕本実施例は、陽極酸化を利用
せずにＬＤＤ領域、あるいはオフセットゲイト領域を形
成する場合の例を示す。
【０２２６】図１１に本実施例の作製工程を示す。まず
ガラス基板１１０１上に下地膜として酸化珪素膜１１０
２を成膜する。さらに結晶性珪素膜でなる活性層１１０
３と１１０４を形成する。なお、１１０３がＮチャネル
型の薄膜トランジスタの活性層となる。また、１１０４
がＰチャネル型の薄膜トランジスタの活性層となる。
【０２２７】次にゲイト絶縁膜として機能する酸化珪素
膜１１０５を成膜する。そしてＰまたはＢがヘビードー
ピングされた微結晶珪素膜を成膜し、図示しないレジス
トマスクを利用してそれをパターニングすることによ
り、１１０６と１１０７で示されるパターンを形成す
る。このパターンが後にゲイト電極となる。
【０２２８】次に窒化珪素膜１１０８を成膜する。この
ようにして図１１（Ａ）に示す状態を得る。
【０２２９】そして、垂直異方性を有するドライエッチ
ング法を用いることにより、この窒化珪素膜１１０８を
エッチングする。
【０２３０】この際、エッチング条件を適当に選択する
ことにより、１１０９、１１１０で示される概略三角系
状の残存物（窒化珪素でなる）を形成することができ
る。こうして図１１（Ｂ）に示す状態を得る。
【０２３１】次に図１１（Ｃ）に示す工程において、Ｐ
元素のヘビードーピングを行う。この結果、１１１１、
１１１３、１１１４、１１１６の領域にＰのヘビードー
ピングが行われる。また、１１１２、１１１５の領域に
はドーピングが行われない。
【０２３２】次に窒化珪素膜１１０９と１１１０を除去
する。そして、図１１（Ｄ）に示す状態において、Ｐ元
素のライトドーピングを行うことにより、１１１７、１
１１９、１１２０、１１２２の領域が低濃度不純物領域
（Ｎ- 型領域）となる。また、１１１８、１１２１の領
域がチャネル形成領域となる。
【０２３３】次に図１１（Ｅ）に示すように、レジスト
マスク１１２３によってＮチャネル型の薄膜トランジス
タ部をマスクし、Ｂのドーピングを行う。このドーピン
グは、１１１４、１１１６、さらに１１２０、１１２２
の領域の導電型をＮ型からＰ型へと反転させる条件でも
って行う。
【０２３４】この際、他の実施例でも説明したように、
１１２０と１０２２の領域には、低ドーズ量でもってＰ
元素がドーピングされているので、Ｂ元素の高濃度のド
ーピングを行わなくても１１２４と１１２５の領域をＰ
型（Ｐチャネル型の薄膜トランジスタのソース／ドレイ
ン領域として必要とされる）に反転させることができ
る。
【０２３５】図１１（Ｅ）に示すドーピング工程の終了
後、レーザー光の照射を行い、ドーピングされた不純物
の活性化とドーピング時に生じた損傷のアニールとを行
う。
【０２３６】この後、他の実施例に示すのと同様な工程
を経ることにより、Ｎチャネル型の薄膜トランジスタと
Ｐチャネル型の薄膜トランジスタを完成させる。
【０２３７】ここでＮチャネル型の薄膜トランジスタ
は、ソース領域１１１１、低濃度不純物領域１１１２、
チャネル形成領域１１１８、低濃度不純物領域１１１９
（ＬＤＤ領域）、ドレイン領域１１１３を備えたものと
なる。
【０２３８】またＰチャネル型の薄膜トランジスタは、
ソース領域１１２４、チャネル形成領域１１２１、ドレ
イン領域１１２５を備えたものとなる。
【０２３９】なお、図１１（Ｄ）に示す工程において、
Ｐのライトドーピング工程を行わないと、１１１７、１
１１９の領域をオフセットゲイト領域とすることができ
る。
【０２４０】〔実施例１０〕本明細書で開示する発明を
利用した構成は、アクティブマトリクス型の構成を有し
た電気光学装置に利用することができる。特に周辺駆動
回路一体型の電気光学装置の周辺駆動回路に利用するこ
とができる。
【０２４１】また、周辺駆動回路以外に画像信号や各種
情報を取り扱うメモリーや情報処理回路の少なくとも一
部を本明細書で開示する発明を利用して構成することが
できる。
【０２４２】即ち、１枚の基板上にアクティブマトリク
ス回路以外に各種回路を集積化した構成に本明細書で開
示する発明を利用することができる。
【０２４３】電気光学装置としては、液晶表示装置、Ｅ
Ｌ（エレクトロルミネッセンス）表示装置、ＥＣ（エレ
クトロクロミックス）表示装置などが挙げられる。
【０２４４】具体的な応用商品としては、ＴＶカメラ、
パーソナルコンピュータ、カーナビゲーション、ＴＶプ
ロジェクション、ビデオカメラ、携帯型情報端末等が挙
げられる。それら応用用途の簡単な説明を図１２を用い
て行う。
【０２４５】図１２（Ａ）はＴＶカメラであり、本体２
００１、カメラ部２００２、表示装置２００３、操作ス
イッチ２００４で構成される。表示装置２００３はビュ
ーファインダーとして利用される。図１２（Ａ）に示す
装置は、携帯型の情報端末として利用することができ
る。
【０２４６】図１２（Ｂ）はパーソナルコンピュータで
あり、本体２１０１、カバー部２１０２、キーボード２
１０３、表示装置２１０４で構成される。表示装置２１
０４はモニターとして利用され、対角十数インチもサイ
ズが要求される。
【０２４７】図１２（Ｃ）はカーナビゲーションであ
り、本体２２０１、表示装置２２０２、操作スイッチ２
２０３、アンテナ２２０４で構成される。表示装置２２
０２はモニターとして利用される。
【０２４８】図１２（Ｄ）はＴＶプロジェクションであ
り、本体２３０１、光源２３０２、表示装置２３０３、
ミラー２３０４、２３０５、スクリーン２３０６で構成
される。表示装置２３０３に映し出された画像がスクリ
ーン２３０６に投影されるので、表示装置２３０３は高
い解像度が要求される。
【０２４９】図１２（Ｅ）はビデオカメラであり、本体
２４０１、表示装置２４０２、接眼部２４０３、操作ス
イッチ２４０４、テープホルダー２４０５で構成され
る。表示装置２４０２に映し出された撮影画像は接眼部
２４０３を通してリアルタイムに見ることができるの
で、使用者は画像を見ながらの撮影が可能となる。
【０２５０】
【発明の効果】本明細書で開示する発明を利用すること
により、以下に示すような効果を得ることができる。 （１）ＣＭＯＳ構造を得るのに１枚ドーピングマスクで
済むので工程を簡略化することができる。 （２）Ｎチャネル型の薄膜トランジスタのみに低濃度不
純物領域を配置することでＣＭＯＳ構造としてバランス
を採ることができる。 （３）極端なヘビードープを行う必要がないので、レジ
ストの変質の問題を回避することができる。 （４）導電型を反転させる時、チャネルに隣接した領域
が真性または低濃度不純物領域なので、導電型の反転を
行うことが容易となる。 （５）活性層が酸化珪素膜で覆われているので、汚染の
問題や表面の荒れの問題を避けることができる。
【図面の簡単な説明】
【図１】 ＣＭＯＳ構造を有する薄膜トランジスタ回路
の作製工程を示す図。
【図２】 ＣＭＯＳ構造を有する薄膜トランジスタ回路
の作製工程を示す図。
【図３】 ＣＭＯＳ構造を有する薄膜トランジスタ回路
の作製工程を示す図。
【図４】 従来におけるＣＭＯＳ構造を有する薄膜トラ
ンジスタ回路の作製工程を示す図。
【図５】 従来におけるＣＭＯＳ構造を有する薄膜トラ
ンジスタ回路の作製工程を示す図。
【図６】 ＣＭＯＳ構造を有する薄膜トランジスタ回路
の作製工程を示す図。
【図７】 ＣＭＯＳ構造を有する薄膜トランジスタ回路
の作製工程を示す図。
【図８】 活性層における不純物濃度の分布を示す図。
【図９】 ＣＭＯＳ構造を有する薄膜トランジスタ回路
の作製工程を示す図。
【図１０】ＣＭＯＳ構造を有する薄膜トランジスタ回路
の作製工程を示す図。
【図１１】ＣＭＯＳ構造を有する薄膜トランジスタ回路
の作製工程を示す図。
【図１２】電気光学装置を利用した各種装置の概要を示
す。
【符号の説明】
１０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ ゲイト絶縁膜 １０４ Ｎチャネル型の薄膜トラ
ンジスタ用の活性層 １０５ Ｎチャネル型の薄膜トラ
ンジスタ用の活性層 １０６ アルミニウム膜 １０７ 緻密な陽極酸化膜 １０８、１０９ レジストマスク １１０、１１１ 残存したアルミニウム膜 １１２、１１３ 多孔質状の陽極酸化膜 １１、１２ ゲイト電極 １１４、１１５ 緻密な陽極酸化膜 １１６、１１７ 高濃度不純物領域 １１８、１１９ 高濃度不純物領域 １２０ ソース領域 １２１ 低濃度不純物領域 １２２ チャネル形成領域 １２３ 低濃度不純物領域（ＬＤ
Ｄ領域） １２４ ドレイン領域 １２５ Ｎ型の高濃度不純物領域 １２６、１２７ Ｎ型の低濃度不純物領域 １２８ Ｎ型の高濃度不純物領域 １２９ レジストマスク １３０ ドレイン領域（Ｐ型の高
濃度不純物領域） １３１ チャネル形成領域 １３２ ソース領域（Ｐ型の高濃
度不純物領域） １３３ 層間絶縁膜 １３４ ソース電極 １３５ ドレイン電極 １３６ ソース電極 １３７ ドレイン電極

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】同一基板上にＮチャネル型の薄膜トランジ
    スタとＰチャネル型の薄膜トランジスタとが集積化され
    た構成を有し、 前記Ｎチャネル型の薄膜トランジスタのみに選択的にＬ
    ＤＤ領域が形成されており、 前記Ｐチャネル型の薄膜トランジスタのソースおよびド
    レイン領域にはＰ型を付与する不純物とＮ型を付与する
    不純物とが添加されており、かつ前記Ｎ型を付与する不
    純物の濃度より前記Ｐ型を付与する不純物の濃度の方が
    高いことを特徴とする半導体装置。
  2. 【請求項２】請求項１において、 Ｐチャンネル型の薄膜トランジスタのソースおよびドレ
    イン領域の、 チャネル形成領域に隣接する領域におけるＮ型を付与す
    る不純物の濃度は当該ソースおよびドレイン領域の他の
    領域に比較して低く、 Ｐ型を付与する不純物の濃度は当該ソースおよびドレイ
    ン領域の全域に渡り均一または概略均一であることを特
    徴とする半導体装置。
  3. 【請求項３】請求項１において、ＮまたはＰチャネル型
    の薄膜トランジスタのチャネル形成領域には、一導電型
    を付与する不純物が添加されていることを特徴とする半
    導体装置。
  4. 【請求項４】請求項１において、ＬＤＤ領域の代わりに
    オフセットゲイト領域が配置されていることを特徴とす
    る半導体装置。
  5. 【請求項５】請求項１において、ＮまたはＰチャネル型
    の薄膜トランジスタのそれぞれにはゲイト電極の側面に
    形成された絶縁膜を利用したオフセットゲイト領域が配
    置されていることを特徴とする半導体装置。
  6. 【請求項６】請求項１において、ＬＤＤ領域にはチャネ
    ル形成領域からドレイン領域の方向に向かって連続的に
    不純物濃度が変化して添加されていることを特徴とする
    半導体装置。
  7. 【請求項７】同一基板上にマトリクス状に薄膜トランジ
    スタが配置されたアクティブマトリクス領域と該領域に
    配置された薄膜トランジスタを駆動するための周辺駆動
    回路とを有し、 前記アクティブマトリクス領域にはＬＤＤ領域またはオ
    フセットゲイト領域が形成されたＮチャネル型の薄膜ト
    ランジスタが配置されており、 前記周辺駆動回路にはＮチャネル型の薄膜トランジスタ
    とＰチャネル型の薄膜トランジスタとを相補型に構成し
    た回路が配置されており、 前記周辺駆動回路に配置されたＮチャネル型の薄膜トラ
    ンジスタには選択的にＬＤＤ領域またはオフセットゲイ
    ト領域が形成され、 前記周辺駆動回路に配置されたＰチャネル型の薄膜トラ
    ンジスタのソース領域およびドレイン領域にはＮ型を付
    与する不純物が添加されていることを特徴とする半導体
    装置。
  8. 【請求項８】同一基板上にマトリクス状に薄膜トランジ
    スタが配置されたアクティブマトリクス領域と該領域に
    配置された薄膜トランジスタを駆動するための周辺駆動
    回路とを有し、 前記アクティブマトリクス領域にはＰチャネル型の薄膜
    トランジスタが配置されており、 前記周辺駆動回路には、Ｎチャネル型の薄膜トランジス
    タとＰチャネル型の薄膜トランジスタとを相補型に構成
    した回路が配置され、 前記周辺駆動回路に配置されたＮチャネル型の薄膜トラ
    ンジスタには選択的にＬＤＤ領域またはオフセットゲイ
    ト領域が形成され、 前記アクティブマトリクス領域と前記周辺駆動回路に配
    置されたＰチャネル型の薄膜トランジスタのソース領域
    およびドレイン領域にはＮ型を付与する不純物が添加さ
    れていることを特徴とする半導体装置。
  9. 【請求項９】請求項７または請求項８において、 Ｐチャンネル型の薄膜トランジスタのソースおよびドレ
    イン領域の、 チャネル形成領域に隣接する領域におけるＮ型を付与す
    る不純物の濃度は当該ソースおよびドレイン領域の他の
    領域に比較して低く、 Ｐ型を付与する不純物の濃度は当該ソースおよびドレイ
    ン領域の全域に渡り均一または概略均一であることを特
    徴とする半導体装置。
  10. 【請求項１０】請求項７または請求項８において、 Ｐチャネル型の薄膜トランジスタのソース領域およびド
    レイン領域におけるＮ型を付与する不純物の濃度は、チ
    ャネル形成領域に隣接する領域で低く、他の領域で高
    く、 かつＰチャネル型の薄膜トランジスタのソース領域およ
    びドレイン領域におけるＰ型を付与する不純物の濃度
    は、当該領域内において一定または概略一定であること
    を特徴とする半導体装置。
  11. 【請求項１１】同一基板上にＮチャネル型の薄膜トラン
    ジスタとＰチャネル型の薄膜トランジスタとを集積化し
    て作製する工程において、 陽極酸化可能な材料でなるゲイト電極の側面に多孔質状
    の陽極酸化膜を選択的に形成する工程と、 前記陽極酸化膜をマスクとしてＮ型を付与する不純物を
    添加する工程と、 前記陽極酸化膜を除去する工程と、 前記ゲイト電極をマスクとしてＮ型を付与する不純物を
    添加し前記陽極酸化膜が存在した領域下にＬＤＤ領域を
    形成する工程と、 Ｎチャネル型の薄膜トランジスタとする領域を選択的に
    マスクしＰ型を付与する不純物を添加する工程と、 を有することを特徴とする半導体装置の作製方法。
  12. 【請求項１２】請求項１１において、不純物の添加は加
    速した不純物イオンをゲイト絶縁膜を介して注入するこ
    とで行われることを特徴とする半導体装置の作製方法。
  13. 【請求項１３】請求項１１において、Ｎ型を付与する不
    純物を添加する前者の工程における添加量に比較してＮ
    型を付与する不純物を添加する後者の工程における添加
    量は少ないことを特徴とする半導体装置の作製方法。
  14. 【請求項１４】同一基板上にＮチャネル型の薄膜トラン
    ジスタとＰチャネル型の薄膜トランジスタとを集積化し
    て作製する工程において、 陽極酸化可能な材料でなるゲイト電極の側面に多孔質状
    の陽極酸化膜を選択的に形成する工程と、 前記陽極酸化膜をマスクとしてＮ型を付与する不純物を
    添加する工程と、 前記陽極酸化膜を除去する工程と、 Ｎチャネル型の薄膜トランジスタとする領域を選択的に
    マスクしＰ型を付与す不純物を添加する工程と、 を有し、 Ｎチャネル型の薄膜トランジスタに前記多孔質状の陽極
    酸化膜の膜厚でもって決定されるオフセットゲイト領域
    が選択的に形成されることを特徴とする半導体装置の作
    製方法。
JP8215257A 1995-11-07 1996-07-26 半導体装置およびその作製方法 Withdrawn JPH09191111A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP8215257A JPH09191111A (ja) 1995-11-07 1996-07-26 半導体装置およびその作製方法
US08/744,201 US5949107A (en) 1995-11-07 1996-11-05 Semiconductor device and method of fabricating same
KR19960052515A KR970030930A (ja) 1995-11-07 1996-11-07
US09/375,606 US6614052B1 (en) 1995-11-07 1999-08-17 Semiconductor display devices and applications
US10/428,864 US6815271B2 (en) 1995-11-07 2003-05-01 Semiconductor display devices and applications
US10/918,551 US7352003B2 (en) 1995-11-07 2004-08-16 Electro-optical device having thin film transistor with LDD region

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-313627 1995-11-07
JP31362795 1995-11-07
JP8215257A JPH09191111A (ja) 1995-11-07 1996-07-26 半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006077511A Division JP4402065B2 (ja) 1995-11-07 2006-03-20 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH09191111A true JPH09191111A (ja) 1997-07-22

Family

ID=26520770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8215257A Withdrawn JPH09191111A (ja) 1995-11-07 1996-07-26 半導体装置およびその作製方法

Country Status (3)

Country Link
US (4) US5949107A (ja)
JP (1) JPH09191111A (ja)
KR (1) KR970030930A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340798A (ja) * 1999-03-19 2000-12-08 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法
EP1003223A3 (en) * 1998-11-17 2001-01-03 Sel Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6346451B1 (en) 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6664145B1 (en) 1999-07-22 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100438523B1 (ko) * 2001-10-08 2004-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
US6949767B2 (en) 1998-11-25 2005-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6979603B2 (en) 2001-02-28 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2006237621A (ja) * 1999-03-23 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100670039B1 (ko) * 1998-03-31 2007-07-09 삼성전자주식회사 엘디디 영역을 가지는 다결정 규소 박막 트랜지스터의 제조 방법
US7259427B2 (en) 1998-11-09 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2007298649A (ja) * 2006-04-28 2007-11-15 Hitachi Displays Ltd 画像表示装置及びその製造方法
US7312483B2 (en) 2002-02-28 2007-12-25 Sharp Kabushiki Kaisha Thin film transistor device and method of manufacturing the same
US7317209B2 (en) 2002-07-05 2008-01-08 Sharp Kabushiki Kaisha Thin film transistor device and method of manufacturing the same, thin film transistor substrate and display having the same
US7821071B2 (en) 1999-03-23 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3527009B2 (ja) 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
US6163055A (en) * 1997-03-24 2000-12-19 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP4302194B2 (ja) 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100265553B1 (ko) * 1997-05-23 2000-09-15 구본준 박막트랜지스터의 제조방법
JP3390633B2 (ja) 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) * 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JPH11233769A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
TWI286338B (en) 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002200936A (ja) * 2000-11-06 2002-07-16 Semiconductor Energy Lab Co Ltd 表示装置及び車両
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4896318B2 (ja) 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
JP3626734B2 (ja) * 2002-03-11 2005-03-09 日本電気株式会社 薄膜半導体装置
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
JP4531343B2 (ja) * 2003-03-26 2010-08-25 株式会社半導体エネルギー研究所 駆動回路
US7061570B2 (en) 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2004086487A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
TW588463B (en) * 2003-04-04 2004-05-21 Au Optronics Corp A method for forming a low temperature polysilicon complementary metal oxide semiconductor thin film transistor
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
KR100675636B1 (ko) * 2004-05-31 2007-02-02 엘지.필립스 엘시디 주식회사 Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
JP5346477B2 (ja) * 2008-02-29 2013-11-20 株式会社ジャパンディスプレイ 表示装置およびその製造方法
TWI384628B (zh) * 2008-06-27 2013-02-01 Au Optronics Corp 薄膜電晶體
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
KR101185987B1 (ko) * 2009-06-15 2012-09-25 에스케이하이닉스 주식회사 듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법
US8377759B2 (en) * 2010-08-17 2013-02-19 International Business Machines Corporation Controlled fin-merging for fin type FET devices
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN107887329A (zh) * 2016-09-30 2018-04-06 昆山国显光电有限公司 阵列基板的制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0220059A (ja) 1988-07-07 1990-01-23 Ricoh Co Ltd 薄膜トランジスタ
US4876213A (en) 1988-10-31 1989-10-24 Motorola, Inc. Salicided source/drain structure
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP3293039B2 (ja) 1991-10-28 2002-06-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2650543B2 (ja) 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP3191061B2 (ja) 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
US5434441A (en) * 1992-01-31 1995-07-18 Canon Kabushiki Kaisha Silicon-on-insulator CMOS device and a liquid crystal display with controlled base insulator thickness
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2666103B2 (ja) 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
US5359219A (en) 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH0737994A (ja) 1993-07-24 1995-02-07 Nec Corp 半導体装置の製造方法
JP3362467B2 (ja) 1993-08-12 2003-01-07 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP2812182B2 (ja) 1994-02-07 1998-10-22 セイコーエプソン株式会社 相補型薄膜トランジスタの製造方法
JPH07249766A (ja) 1994-03-10 1995-09-26 Fujitsu Ltd 半導体装置及びその製造方法
DE19500380C2 (de) 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
KR970002004A (ko) 1995-06-22 1997-01-24 이경자 선박 클러치용 유압 조절밸브
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW322591B (ja) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JP3527009B2 (ja) 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100935248B1 (ko) 2003-02-05 2010-01-06 매그나칩 반도체 유한회사 Ｄｍｏｓ 트랜지스터 및 그 제조 방법

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346451B1 (en) 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
KR100670039B1 (ko) * 1998-03-31 2007-07-09 삼성전자주식회사 엘디디 영역을 가지는 다결정 규소 박막 트랜지스터의 제조 방법
US7279711B1 (en) 1998-11-09 2007-10-09 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric liquid crystal and goggle type display devices
US7259427B2 (en) 1998-11-09 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US7172928B2 (en) 1998-11-17 2007-02-06 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device by doping impurity element into a semiconductor layer through a gate electrode
EP1003223A3 (en) * 1998-11-17 2001-01-03 Sel Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US8957422B2 (en) 1998-11-17 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US9627460B2 (en) 1998-11-17 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US6949767B2 (en) 1998-11-25 2005-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000340798A (ja) * 1999-03-19 2000-12-08 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法
US7821071B2 (en) 1999-03-23 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4485480B2 (ja) * 1999-03-23 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006237621A (ja) * 1999-03-23 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8154059B2 (en) 1999-03-23 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9806096B2 (en) 1999-03-23 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9196632B2 (en) 1999-03-23 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8610182B2 (en) 1999-03-23 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6992328B2 (en) 1999-07-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968890B2 (en) 1999-07-22 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7335911B2 (en) 1999-07-22 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6743649B2 (en) 1999-07-22 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8624248B2 (en) 1999-07-22 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7737441B2 (en) 1999-07-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9576981B2 (en) 1999-07-22 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a gate insulting film with thick portions aligned with a tapered gate electrode
US6664145B1 (en) 1999-07-22 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7008828B2 (en) 1999-11-19 2006-03-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8957424B2 (en) 1999-11-19 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Electroluminescence display device
US9673223B2 (en) 1999-11-19 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Electroluminescence display device
US7560734B2 (en) 1999-11-19 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US8242508B2 (en) 2001-02-28 2012-08-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US8017951B2 (en) 2001-02-28 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a conductive film having a tapered shape
US7531839B2 (en) 2001-02-28 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device having driver TFTs and pixel TFTs formed on the same substrate
US6979603B2 (en) 2001-02-28 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100438523B1 (ko) * 2001-10-08 2004-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
US7312483B2 (en) 2002-02-28 2007-12-25 Sharp Kabushiki Kaisha Thin film transistor device and method of manufacturing the same
US7317209B2 (en) 2002-07-05 2008-01-08 Sharp Kabushiki Kaisha Thin film transistor device and method of manufacturing the same, thin film transistor substrate and display having the same
JP2007298649A (ja) * 2006-04-28 2007-11-15 Hitachi Displays Ltd 画像表示装置及びその製造方法

Also Published As

Publication number Publication date
US7352003B2 (en) 2008-04-01
US20030201437A1 (en) 2003-10-30
US20050017241A1 (en) 2005-01-27
KR970030930A (ja) 1997-06-26
US6815271B2 (en) 2004-11-09
US6614052B1 (en) 2003-09-02
US5949107A (en) 1999-09-07

Similar Documents

Publication Publication Date Title
JPH09191111A (ja) 半導体装置およびその作製方法
JP2666103B2 (ja) 薄膜半導体装置
US7968387B2 (en) Thin film transistor and method of fabricating thin film transistor substrate
US6323068B1 (en) Liquid crystal display device integrated with driving circuit and method for fabricating the same
US20020149711A1 (en) Active matrix display device
US20060145153A1 (en) Semiconductor device and method of manufacturing the same
JPH1012889A (ja) 半導体薄膜および半導体装置
JP2002185010A (ja) 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
US20020068372A1 (en) Thin-film semiconductor device
JP3338481B2 (ja) 液晶表示装置
JPH11112002A (ja) 半導体装置およびその製造方法
US7262433B2 (en) Semiconductor device
US7348631B2 (en) Thin film transistor substrate and manufacturing method for the same
JP4159633B2 (ja) 半導体装置およびその作製方法並びに電子機器
US7704890B2 (en) Method for fabricating thin film transistor and pixel structure
US8603870B2 (en) Semiconductor device and method of manufacturing the same
JP3452981B2 (ja) 半導体集積回路およびその作製方法
US6847414B2 (en) Manufacturing method for liquid crystal display
JP4402065B2 (ja) 半導体装置の作製方法
JP3980117B2 (ja) 半導体装置の作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JP2009210681A (ja) 表示装置及びその製造方法
JPH09269503A (ja) 液晶表示装置
JP3963663B2 (ja) 半導体装置
JPH09237898A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060403