TWI384628B - 薄膜電晶體 - Google Patents
薄膜電晶體 Download PDFInfo
- Publication number
- TWI384628B TWI384628B TW097124269A TW97124269A TWI384628B TW I384628 B TWI384628 B TW I384628B TW 097124269 A TW097124269 A TW 097124269A TW 97124269 A TW97124269 A TW 97124269A TW I384628 B TWI384628 B TW I384628B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- thin film
- film transistor
- lightly doped
- regions
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 96
- 239000010410 layer Substances 0.000 claims description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 239000011241 protective layer Substances 0.000 claims description 19
- 239000002019 doping agent Substances 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Description
本發明是有關於一種半導體元件，且特別是有關於一種薄膜電晶體。
近年來，隨著光電技術與半導體製造技術的日益成熟，平面顯示器便蓬勃發展起來，其中液晶顯示器基於其低電壓操作、無輻射線散射、重量輕以及體積小等優點，更逐漸取代傳統的陰極射線管顯示器而成為近年來顯示器產品之主流。
一般而言，液晶顯示器可分為非晶矽薄膜電晶體(amorphous silicon thin film transistor)液晶顯示器及低溫多晶矽薄膜電晶體(low temperature poly－silicon thin film transistor)液晶顯示器等兩種。低溫多晶矽薄膜電晶體相較於非晶矽薄膜電晶體而言，具有較高的電子遷移率(約比非晶矽薄膜電晶體高2至3個數量級)，因此多晶矽薄膜電晶體除了應用於顯示區作為畫素開關之外，更可應用於周邊電路區，作為驅動液晶顯示器的電路。
在實際操作上，作為顯示區中之畫素開關與作為驅動電路所需的薄膜電晶體特性不同。一般而言，作為畫素開關的薄膜電晶體對於電性的均勻度要求較高，而作為驅動電路的薄膜電晶體則較需要具有高載子遷移率(mobility)與高可靠度(reliability)的特性。
請參考第1圖，其為一種習知薄膜電晶體的剖面示意
圖。如第1圖所示，薄膜電晶體100配置於基板101上，且薄膜電晶體100包括圖案化多晶矽層110以及二閘極130。緩衝層(buffer layer)102配置於基板101上，而緩衝層102配置於基板101以及圖案化多晶矽層110之間。圖案化多晶矽層110中藉由摻雜(doping)製程而形成有源極區112、汲極區114、重摻雜區118H、四個輕摻雜區118L、以及分別位於二閘極130下方的二通道區116，其中通道區116位於源極區112與汲極區114之間。重摻雜區118H位於二通道區116之間，且重摻雜區118H與二通道區116之間分別配置一輕摻雜區118L。
請繼續參考第1圖，閘極介電層120覆蓋圖案化多晶矽層110與緩衝層102，而閘極130配置於通道區116上方的閘極介電層120上。保護層140覆蓋閘極130與閘極介電層120，且保護層140與閘極介電層120具有一暴露出源極區以及汲極區的開口H。另外，源極152以及汲極154配置於保護層140上，且源極152與汲極154分別藉由開口H而與源極區112以及汲極區114電性連接。
此外，當上述薄膜電晶體100應用於顯示區中作為畫素開關時，由於輕摻雜區的摻雜濃度較低、電阻較高，因此當開關薄膜電晶體開啟時，使得薄膜電晶體的開啟電流(On current)受到抑制，進而影響薄膜電晶體的電性表現。
本發明提供一種薄膜電晶體，其可以增加元件的可靠度以及開啟電流。
本發明提出一種薄膜電晶體，其包括基板、圖案化多晶矽層、閘極介電層以及多個閘極。圖案化多晶矽層配置在緩衝層上，圖案化多晶矽層具有多個通道區、至少一重摻雜區(heavily doped region)、二輕摻雜區(lightly doped region)、一源極區與一汲極區，其中重摻雜區連接於二相鄰的通道區之間，源極區透過其中之一
輕摻雜區與一最外側的通道區連接，且汲極區透過另一輕摻雜區與另一最外側的通道區連接。閘極介電層覆蓋圖案化多晶矽層。多個閘極配置在閘極介電層上，其中這些閘極彼此電性連接，且各閘極位於其中一通道區與部分重摻雜區上方。
在本發明之一實施例中，上述通道區的數量為N個，而重摻雜區的數量則為(N－1)個，其中N為大於或等於2的整數。
在本發明之一實施例中，薄膜電晶體另包括緩衝層，其中緩衝層配置在基板上，且圖案化多晶矽層配置在緩衝層上。
在本發明之一實施例中，薄膜電晶體另包括保護層，其中保護層覆蓋在閘極介電層與閘極上。此時，在本發明之一
實施例中，上述薄膜電晶體另包括源極與汲極，源極配置在保護層上，汲極配置在保護層上，其中保護層具有源極接觸開口與汲極接觸開口，源極透過源極接觸開口與源極區電性連接，且汲極透過汲極接觸開口與汲極區電性連接。
在本發明之一實施例中，上述源極區、輕摻雜區、通
道區、重摻雜區與汲極區係沿著一直線軌跡排列；各閘極的延伸方向可為彼此平行。
在本發明之一實施例中，上述源極區、輕摻雜區、通道區、重摻雜區與汲極區係沿著一L形軌跡排列；各閘極的延伸方向可為彼此垂直。
本發明另提出一種薄膜電晶體，其包括基板、圖案化多晶矽層以及複數個閘極。圖案化多晶矽層配置在基板上，且圖案化多晶矽層具有一源極區、單一個第一輕摻雜區、複數個通道區、複數個重摻雜區、單一個第二輕摻雜區、與一汲極區，其中重摻雜區與通道區彼此交替排列，複數個閘極配置在閘極氧化層上，且各別對應於通道區設置。其中源極區係透過第一輕摻雜區與一最外側的通道區連接，且汲極區則透過第二輕摻雜區與另一最外側的通道區連接。
在本發明之一實施例中，上述閘極與重摻雜區部分重疊。
在本發明之一實施例中，上述閘極彼此電性連接。
在本發明之一實施例中，上述薄膜電晶體另包括源極與一汲極，源極與源極區電性連接，且汲極與汲極區電性連接。
在本發明之一實施例中，上述源極區、第一輕摻雜區、重摻雜區、第二輕摻雜區或汲極區中，摻雜有N型摻質(dopant)或P型摻質。
在本發明之一實施例中，上述源極區、重摻雜區或汲
極區的摻雜濃度範圍為2.0×1019
atom/cm3
至2.0×1021
atom/cm3
。
在本發明之一實施例中，上述第一輕摻雜區或第二輕摻雜區的摻雜濃度小於2.0×1018
atom/cm3
。
在本發明之一實施例中，上述第一輕摻雜區或第二輕摻雜區的摻雜濃度，與源極區、重摻雜區或汲極區的摻雜濃度，兩濃度相差一至三個數量級。
在本發明之一實施例中，上述閘極不與源極區、第一輕摻雜區、第二輕摻雜區或汲極區重疊。
在本發明之一實施例中，上述源極區、重摻雜區與汲極區的摻雜濃度彼此相當。
在本發明之一實施例中，上述第一輕摻雜區與第二輕摻雜區的摻雜濃度彼此相當。
基於上述，由於本發明之薄膜電晶體中二通道區之間的區域不設置輕摻雜區，並且各閘極與重摻雜區在基板的投影方向上有重疊。因此，本發明之薄膜電晶體具有較佳的電性可靠度、並且可以提昇薄膜電晶體之開啟電流以及降低薄膜電晶體之漏電流。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉多個實施例，並配合所附圖式，作詳細說明如下。
第2A圖為本發明之一薄膜電晶體的實施例，而第2B圖為第2A圖沿A－A剖面線之薄膜電晶體的剖面示意圖。
請同時參照第2A圖與第2B圖，薄膜電晶體200主要是由基板210、圖案化多晶矽層220、閘極介電層230以及多個閘極240所構成。圖案化多晶矽層220、閘極介電層230與閘極240皆配置於基板210上。如第2A圖與第2B圖所示，圖案化多晶矽層220具有多個通道區220C、至少一重摻雜區220H、二輕摻雜區220L、一源極區220S與一汲極區220D，其中重摻雜區220H連接於二相鄰的通道區220C之間，源極區220S透過其中一輕摻雜區220L與一最外側的通道區220C連接，例如：圖中的第一輕摻雜區220L1，且汲極區220D透過另一輕摻雜區220L與另一最外側的通道區220C連接，例如：圖中的第二輕摻雜區220L2。各閘極240位於其中一通道區220C與部分重摻雜區220H上方，其中閘極240與重摻雜區220H之間為部分重疊。在本實施例中，閘極240配置於通道區220C上方，因而構成一種頂閘極型態的薄膜電晶體200，在其他實施例中，閘極240也可以對應地配置於通道區220C下方，而構成一種底閘極型態的薄膜電晶體200，本發明並不以此為限。
值得注意的是，不同於習知的薄膜電晶體，在本發明之薄膜電晶體200中，由於重摻雜區220H與通道區220C之間不具有輕摻雜區220L，並且閘極240自通道區220C上方，延伸至部分重摻雜區220H上方。因此，當薄膜電晶體200處於開啟狀態時，有助於提昇開啟電流(Ion current)，當薄膜電晶體200處於關閉狀態時，則可以降低漏電流，增加薄膜電晶體200的可靠度。
當然，本發明並不限定閘極240、通道區220C以及重摻雜區220H的數量。舉例而言，由於重摻雜區220H配置於兩相鄰通道區220C之間，因此通道區220C的數目為N個時，重摻雜區220H的數目則為(N－1)個，且N2；換言之，薄膜電晶體200中之通道區220C的數目至少為兩個。更詳細而言，請參照第2A圖與第2B圖，在本實施例中，薄膜電晶體200屬於雙閘極(dual gate)結構，重摻雜區220H與源極區220S之間以及重摻雜區220H與汲極區220D之間的輕摻雜區220L數量分別為單一，例如：圖中之單一第一輕摻雜區220L1以及單一第二輕摻雜區220L2。如第2A圖與第2B圖所示，輕摻雜區220L、通道區220C、重摻雜區220H與汲極區220D係沿著一直線軌跡排列。換言之，各閘極240的延伸方向E可為彼此平行，但本發明並不以此為限，端視產品需求以及製程條件而定。
具體而言，定義源極區220S、汲極區220D、通道區220C、重摻雜區220H以及輕摻雜區220L時，可採用離子摻雜製程；更詳細地說，可以不同濃度的摻質(dopants)對圖案化多晶矽層220進行摻雜，定義出源極區220S、汲極區220D、通道區220C、重摻雜區220H以及輕摻雜區220L。在本實施例中，源極區220S、第一輕摻雜區220L1、重摻雜區220H、第二輕摻雜區220L2或汲極區220D中的摻質(dopant)可為N型或P型，其中源極區220S、重摻雜區220H或汲極區220D的較佳摻雜濃度範圍為2.0×1019
atom/cm3
至2.0×1021
atom/cm3
，而第一輕摻雜區
220L1或第二輕摻雜區220L2的較佳摻雜濃度小於2.0×1018
atom/cm3
。在本實施例中，源極區220S、重摻雜區220H與汲極區220D的摻雜濃度彼此相當，第一輕摻雜區220L1與第二輕摻雜區220L2的摻雜濃度彼此相當，但本發明並不以此為限。此外，令第一輕摻雜區220L1或第二輕摻雜區220L2的摻雜濃度為第一濃度，而令源極區220S、重摻雜區220H或汲極區220D的摻雜濃度為第二濃度，在本實施例中第一濃度與第二濃度可相差一至三個數量級，但本發明並不以此為限，端視產品需求以及製程條件而定。
此外，多個閘極240之間彼此電性連接。詳言之，在一些應用中，多個閘極240通常透過掃描線250而電性連接至閘極訊號源260，此閘極訊號源260可依時序控制，即依序選擇供給閘極240一開啟電壓位準Vgh或關閉電壓位準Vgl，用以控制薄膜電晶體200的開啟或關閉狀態。閘極240可藉由濺鍍(sputtering)、蒸鍍(evaporation)或是其他薄膜沈積技術所形成，且閘極240之材質可為鋁(A1)、鉬(Mo)、鈦(Ti)、釹(Nd)、上述金屬之氮化物，例如：氮化鉬(MoN)或氮化鈦(TiN)、上述金屬之疊層、上述金屬之合金或是其他導電材料。此外，閘極介電層230可藉由化學氣相沈積法(chemical vapor deposition，CVD)或其他合適的薄膜沈積技術形成，而閘極介電層230之材質可為氧化矽、氮化矽或氮氧化矽等介電材料。
請參照第2B圖，在實際應用層面上，薄膜電晶體200
另可於圖案化多晶矽層220以及基板210之間配置緩衝層212，用以增加基板210與圖案化多晶矽層220間的附著性，並可避免基板210中的金屬離子(例如鈉離子)因擴散至圖案化多晶矽層220而影響圖案化多晶矽層220的電性表現。此外，在本實施例中，薄膜電晶體200另包括一覆蓋閘極介電層230與閘極240的保護層270，藉由保護層270之保護，可避免薄膜電晶體200因受到水氣的侵入而影響元件特性，其中保護層270之材質可以是氮化矽、氧化矽或是有機材料。此外，於保護層270上可以配置源極280S以及汲極280D，其中保護層270具有源極接觸開口270S與汲極接觸開口270D，源極280S係透過源極接觸開口270S與源極區220S電性連接，且汲極280D則透過汲極接觸開口270D與汲極區220D電性連接。
如第2A圖與第2B圖所示，在本實施例中，閘極240可不與源極區220S、第一輕摻雜區220L1、第二輕摻雜區220L2或汲極區220D重疊，亦即閘極240的邊緣分別與輕摻雜區220L的邊緣切齊，但本發明並不以此為限。如此，鄰近源極區220S或汲極區220D的輕摻雜區220L可以保持抑制短通道效應的功能。另一方面，由於閘極240延伸至部分重摻雜區220H上方，因而可提升閘極控制能力。因此，當本發明之薄膜電晶體應用為類似位移暫存器的驅動薄膜電晶體時，可以提高薄膜電晶體200在長時間運作後或是信賴性測試後的可靠度。
第3圖為本發明之一薄膜電晶體的實施例之示意圖。
請參照第3圖，實務上基於佈局空間、開口率或其他設計考量，薄膜電晶體300中之源極區220S、輕摻雜區220L、通道區220C、重摻雜區220H與汲極區220D也可以沿著一L形軌跡排列，其中各閘極240的延伸方向E可為彼此垂直。如第3圖所示，由於輕摻雜區220L僅位於源極區220S與通道區220C1之間，以及位於汲極區220D與通道區220C2之間，可用以降低鄰近源極區220S或汲極區220D較高的橫向電場，而位於重摻雜區220H與通道區220C之間並無設置輕摻雜區220L，因此，薄膜電晶體300在開啟狀態時，可具有較高的開啟電流。
值得一提的是，前述實施例中之閘極240的數目是以兩個舉例說明，但本發明並不以此為限。閘極240的數目還可以進一步依據薄膜電晶體的電性需求而設計為三個或更多。舉例而言，第4圖為本發明之一薄膜電晶體的實施例示意圖。請參照第4圖，承上述，在本實施例中，N＝3，換言之，薄膜電晶體400中之閘極240以及通道區220C數目分別為三個，重摻雜區220H為二個，而輕摻雜區220L仍然保持兩個，如第4圖中緊鄰源極區220S的第一輕摻雜區220L1以及緊鄰汲極區220D的第二輕摻雜區220L2，並且閘極240與輕摻雜區220L在投影方向上可不重疊，但閘極240與重摻雜區220H在投影方向上需部分重疊。
亦即，不同於習知的薄膜電晶體，在本發明之薄膜電晶體200中，由於重摻雜區220H與通道區220C之間、重
摻雜區220H彼此之間、以及通道區220C彼此之間均不具有輕摻雜區220L，並且閘極240自通道區220C上方，延伸至部分重摻雜區220H上方。如此，薄膜電晶體400不但可以使得漏電流降低，並且可以增加薄膜電晶體400的開啟電流。以下一些列舉實測數據輔助說明薄膜電晶體的電性表現。
第5A圖為本發明一薄膜電晶體的實施例的電流－電壓圖。請參考第5A圖，其繪示習知薄膜電晶體TFT 100與上述薄膜電晶體TFT 200的轉換特性曲線比較圖。由第5A圖可知，本發明之薄膜電晶體TFT 200相較於習知的薄膜電晶體TFT 100，具有較低的漏電流(leakage current)以及較高的開啟電流(On current)。
第5B圖為本發明一薄膜電晶體的實施例之可靠度表現圖。請參照第5B圖，其繪示一種習知薄膜電晶體TFT 100與上述薄膜電晶體TFT 200在經信賴性測試後的電流衰退比較圖。由第5B圖中可知，本發明之薄膜電晶體TFT 200在經過信賴性測試後，亦或是長時間運作後，相較於習知的薄膜電晶體TFT 100，開啟電流較為穩定而不易衰退，因此本發明之薄膜電晶體TFT 200具有較高的元件特性可靠度。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍
所界定者為準。
100、200、300、400‧‧‧薄膜電晶體
101、210‧‧‧基板
102、212‧‧‧緩衝層
110、220‧‧‧圖案化多晶矽層
112、220S‧‧‧源極區
114、220D‧‧‧汲極區
116、220C、220C1、220C2‧‧‧通道區
118H、220H‧‧‧重摻雜區
118L、220L‧‧‧輕摻雜區
120、230‧‧‧閘極介電層
130、240‧‧‧閘極
152、280S‧‧‧源極
140、270‧‧‧保護層
154、280D‧‧‧汲極
220L1‧‧‧第一輕摻雜區
220L2‧‧‧第二輕摻雜區
250‧‧‧掃描線
260‧‧‧閘極訊號源
270S‧‧‧源極接觸開口
270D‧‧‧汲極接觸開口
E‧‧‧延伸方向
H‧‧‧開口
Vgh‧‧‧開啟電壓位準
Vgl‧‧‧關閉電壓位準
第1圖為一種習知薄膜電晶體的剖面示意圖。
第2A圖為本發明之一薄膜電晶體的實施例的上視圖。
第2B圖為第2A圖沿AA剖面線之薄膜電晶體的剖面示意圖。
第3圖為本發明之一薄膜電晶體的實施例之示意圖。
第4圖為本發明之一薄膜電晶體的實施例示意圖。
第5A圖為本發明之一薄膜電晶體的實施例相較於習知薄膜電晶體的電性表現比較圖。
第5B圖為本發明之一薄膜電晶體的實施例相較於習知薄膜電晶體的可靠度表現比較圖。
200‧‧‧薄膜電晶體
210‧‧‧基板
212‧‧‧緩衝層
220‧‧‧圖案化多晶矽層
220C‧‧‧通道區
220D‧‧‧汲極區
220H‧‧‧重摻雜區
220L‧‧‧輕摻雜區
220L1‧‧‧第一輕摻雜區
220L2‧‧‧第二輕摻雜區
220S‧‧‧源極區
230‧‧‧閘極介電層
240‧‧‧閘極
270‧‧‧保護層
270D‧‧‧汲極接觸開口
270S‧‧‧源極接觸開口
280S‧‧‧源極
280D‧‧‧汲極
Claims (20)
- 一種薄膜電晶體，包括：一基板；一圖案化多晶矽層，配置在該基板上，該圖案化多晶矽層具有多個通道區、至少一重摻雜區、二輕摻雜區、一源極區與一汲極區，其中該重摻雜區連接於二相鄰的通道區之間，該源極區透過其中一輕摻雜區與一最外側的通道區連接，且該汲極區透過另一輕摻雜區與另一最外側的通道區連接，且該重摻雜區與各該通道區之間不具有該輕摻雜區；一閘極介電層，覆蓋該圖案化多晶矽層；以及多個閘極，配置在該閘極介電層上，其中該些閘極彼此電性連接，各該閘極位於其中一通道區與部分重摻雜區上方，且該閘極自該通道區上方延伸至部分該重摻雜區上方。
- 如申請專利範圍第1項所述之薄膜電晶體，其中該通道區的數量為N個，該重摻雜區的數量為(N-1)個，N為大於或等於2的整數。
- 如申請專利範圍第1項所述之薄膜電晶體，另包括一緩衝層，其中該緩衝層配置在該基板上，且該圖案化多晶矽層配置在該緩衝層上。
- 如申請專利範圍第1項所述之薄膜電晶體，另包括一保護層，覆蓋在該閘極介電層與該些閘極上。
- 如申請專利範圍第4項所述之薄膜電晶體，另包括： 一源極，配置在該保護層上；以及一汲極，配置在該保護層上，其中該保護層具有一源極接觸開口與一汲極接觸開口，該源極透過該源極接觸開口與該源極區電性連接，且該汲極透過該汲極接觸開口與該汲極區電性連接。
- 如申請專利範圍第1項所述之薄膜電晶體，其中該源極區、該些輕摻雜區、該些通道區、該重摻雜區與該汲極區係沿著一直線軌跡排列。
- 如申請專利範圍第1項所述之薄膜電晶體，其中各該閘極的延伸方向彼此平行。
- 如申請專利範圍第1項所述之薄膜電晶體，其中該源極區、該些輕摻雜區、該些通道區、該重摻雜區與該汲極區係沿著一L形軌跡排列。
- 如申請專利範圍第1項所述之薄膜電晶體，其中各該閘極的延伸方向彼此垂直。
- 一種薄膜電晶體，包括：一基板；一圖案化多晶矽層，配置在該基板上，具有一源極區、單一個第一輕摻雜區、複數個通道區、複數個重摻雜區、單一個第二輕摻雜區、與一汲極區，其中該些重摻雜區與該些通道區彼此交替排列，且各該重摻雜區與各該通道區之間不具有輕摻雜區；以及複數個閘極，配置在該基板上，且各別對應於該些通道區設置，其中該源極區係透過該第一輕摻雜區與一最外 側的通道區連接，該汲極區則透過該第二輕摻雜區與另一最外側的通道區連接，且該些閘極自該些通道區上方延伸至部分該些重摻雜區上方。
- 如申請專利範圍第10項所述之薄膜電晶體，其中該些閘極與該些重摻雜區係部分重疊。
- 如申請專利範圍第10項所述之薄膜電晶體，其中該些閘極彼此電性連接。
- 如申請專利範圍第10項所述之薄膜電晶體，另包括一源極與一汲極，該源極與該源極區電性連接，且該汲極與該汲極區電性連接。
- 如申請專利範圍第10項所述之薄膜電晶體，其中在該源極區、該第一輕摻雜區、該重摻雜區、該第二輕摻雜區或該汲極區中，摻雜有N型摻質或P型摻質。
- 如申請專利範圍第10項所述之薄膜電晶體，其中該源極區、該重摻雜區或該汲極區的摻雜濃度範圍為2.0×1019 atom/cm3 至2.0×1021 atom/cm3 。
- 如申請專利範圍第10項所述之薄膜電晶體，其中該第一輕摻雜區或該第二輕摻雜區的摻雜濃度小於2.0×1018 atom/cm3 。
- 如申請專利範圍第10項所述之薄膜電晶體，其中該第一輕摻雜區或該第二輕摻雜區的摻雜濃度，與該源極區、該重摻雜區或該汲極區的摻雜濃度，兩濃度相差一至三個數量級。
- 如申請專利範圍第10項所述之薄膜電晶體，其中該些閘極不與該源極區、該第一輕摻雜區、該第二輕摻雜區或該汲極區重疊。
- 如申請專利範圍第10項所述之薄膜電晶體，其中該源極區、該重摻雜區與該汲極區的摻雜濃度彼此相當。
- 如申請專利範圍第10項所述之薄膜電晶體，其中該第一輕摻雜區與該第二輕摻雜區的摻雜濃度彼此相當。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097124269A TWI384628B (zh) | 2008-06-27 | 2008-06-27 | 薄膜電晶體 |
| US12/272,813 US20090321742A1 (en) | 2008-06-27 | 2008-11-18 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097124269A TWI384628B (zh) | 2008-06-27 | 2008-06-27 | 薄膜電晶體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201001708A TW201001708A (en) | 2010-01-01 |
| TWI384628B true TWI384628B (zh) | 2013-02-01 |
Family
ID=41446296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097124269A TWI384628B (zh) | 2008-06-27 | 2008-06-27 | 薄膜電晶體 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090321742A1 (zh) |
| TW (1) | TWI384628B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102008754B1 (ko) | 2010-01-24 | 2019-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치와 이의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412493A (en) * | 1992-09-25 | 1995-05-02 | Sony Corporation | Liquid crystal display device having LDD structure type thin film transistors connected in series |
| US20050017241A1 (en) * | 1995-11-07 | 2005-01-27 | Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation | Semiconductor device and method of fabricating same |
| US7148506B2 (en) * | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608557A (en) * | 1995-01-03 | 1997-03-04 | Xerox Corporation | Circuitry with gate line crossing semiconductor line at two or more channels |
| US6856630B2 (en) * | 2000-02-02 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Beam homogenizer, laser irradiation apparatus, semiconductor device, and method of fabricating the semiconductor device |
| US7145209B2 (en) * | 2003-05-20 | 2006-12-05 | Tpo Displays Corp. | Thin film transistor and fabrication method thereof |
| EP1742251A1 (en) * | 2005-07-05 | 2007-01-10 | STMicroelectronics S.r.l. | Process for manufacturing a thin-film transistor device |
-
2008
- 2008-06-27 TW TW097124269A patent/TWI384628B/zh active
- 2008-11-18 US US12/272,813 patent/US20090321742A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412493A (en) * | 1992-09-25 | 1995-05-02 | Sony Corporation | Liquid crystal display device having LDD structure type thin film transistors connected in series |
| US7148506B2 (en) * | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US20050017241A1 (en) * | 1995-11-07 | 2005-01-27 | Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation | Semiconductor device and method of fabricating same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090321742A1 (en) | 2009-12-31 |
| TW201001708A (en) | 2010-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297694B2 (en) | Semiconductor device and method for manufacturing same | |
| US8501551B2 (en) | Thin film transistor array substrate and method of fabricating the same | |
| TWI420671B (zh) | 薄膜電晶體 | |
| US9293603B2 (en) | Thin film transistor with oxide semiconductor having a portion with increased reflectance | |
| US20080191204A1 (en) | Thin film transistors and methods of manufacturing the same | |
| US8330166B2 (en) | Thin-film semiconductor device for display apparatus thereof and manufacturing method thereof | |
| US8704232B2 (en) | Thin film transistor with increased doping regions | |
| US20150129865A1 (en) | Semiconductor device and method for manufacturing same | |
| US20110220878A1 (en) | Thin film transistor and method of manufacturing the same | |
| US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| JP6416899B2 (ja) | 半導体装置およびその製造方法 | |
| US20220077318A1 (en) | Semiconductor device and method for manufacturing same | |
| KR20140075937A (ko) | 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치 | |
| US20180083142A1 (en) | Manufacture method of tft substrate and manufactured tft substrate | |
| US9276126B2 (en) | Semiconductor device and method for producing same | |
| US20190296050A1 (en) | Active matrix substrate and method for manufacturing same | |
| WO2021073253A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN101304047B (zh) | 薄膜晶体管 | |
| CN110993697B (zh) | 薄膜晶体管及其制造方法、显示面板 | |
| US9305939B2 (en) | Semiconductor device with oxide layer as transparent electrode | |
| US10741697B2 (en) | Thin film transistor having supporting layer, method for manufacturing the same and display device comprising the same | |
| TWI384628B (zh) | 薄膜電晶體 | |
| KR20130129674A (ko) | 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판 | |
| CN113571533B (zh) | 阵列基板及显示面板 | |
| US8754418B2 (en) | Semiconductor device, and method for producing same |