JP4896318B2 - 発光装置の作製方法 - Google Patents

発光装置の作製方法 Download PDF

Info

Publication number
JP4896318B2
JP4896318B2 JP2001274037A JP2001274037A JP4896318B2 JP 4896318 B2 JP4896318 B2 JP 4896318B2 JP 2001274037 A JP2001274037 A JP 2001274037A JP 2001274037 A JP2001274037 A JP 2001274037A JP 4896318 B2 JP4896318 B2 JP 4896318B2
Authority
JP
Japan
Prior art keywords
electrode
light
film
layer
organic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001274037A
Other languages
English (en)
Other versions
JP2003084683A (ja
JP2003084683A5 (ja
Inventor
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001274037A priority Critical patent/JP4896318B2/ja
Priority to US10/238,218 priority patent/US6905907B2/en
Publication of JP2003084683A publication Critical patent/JP2003084683A/ja
Priority to US11/084,480 priority patent/US7453095B2/en
Publication of JP2003084683A5 publication Critical patent/JP2003084683A5/ja
Application granted granted Critical
Publication of JP4896318B2 publication Critical patent/JP4896318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H10K2101/10—Triplet emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、一対の電極間に有機化合物を含む膜（以下、「有機化合物層」と記す）を設けた素子に電界を加えることで、蛍光又は燐光が得られる発光素子を用いた発光装置及びその作製方法に関する。尚、本発明における発光装置とは、発光素子を用いた画像表示デバイスもしくは発光デバイスを指す。また、発光素子にコネクター、例えば異方導電性フィルム(ＦＰＣ: Flexible Printed Circuit)もしくはＴＡＢ（Tape Automated Bonding）テープもしくはTCP（Tape Carrier Package）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または発光素子にＣＯＧ（Chip On Glass）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。
【０００２】
【従来の技術】
薄型軽量、高速応答性、直流低電圧駆動などの特徴を有する有機化合物を発光体として用いた発光素子は、次世代のフラットパネルディスプレイへの応用が期待されている。特に、発光素子をマトリクス状に配置した表示装置（発光装置）は、従来の液晶表示装置と比較して、視野角が広く視認性が優れる点に優位性があると考えられている。
【０００３】
発光素子の発光機構は、一対の電極間に有機化合物層を挟んで電圧を印加することにより、陰極から注入された電子および陽極から注入された正孔が有機化合物層中の発光中心で再結合して分子励起子を形成し、その分子励起子が基底状態に戻る際にエネルギーを放出して発光するといわれている。励起状態には一重項励起と三重項励起が知られ、発光はどちらの励起状態を経ても可能であると考えられている。
【０００４】
このような発光装置には、パッシブマトリクス駆動（単純マトリクス型）とアクティブマトリクス駆動（アクティブマトリクス型）といった駆動方法を用いることが可能である。しかし、画素密度が増えた場合には、画素（又は１ドット）毎にスイッチが設けられているアクティブマトリクス型の方が低電圧駆動できるので有利であると考えられている。
【０００５】
アクティブマトリクス型の発光装置としては、絶縁表面上に薄膜トランジスタ（以下、ＴＦＴとよぶ）を形成した後、ＴＦＴ上に層間絶縁膜を形成し、層間絶縁膜を介してＴＦＴと電気的に接続された発光素子の第１の電極が形成される。
【０００６】
さらに第１の電極上には、有機化合物層が形成され、有機化合物層には、正孔注入層、正孔輸送層、発光層、ブロッキング層、電子輸送層及び電子注入層等が含まれる。なお、有機化合物層は単層で形成しても良いが、上述した複数の層を組み合わせて形成することもできる。そして、有機化合物層を形成した後で、第２の電極を形成することにより、発光素子が形成される。
【０００７】
これらの電極が陽極となる場合には、陽極から有機化合物層へのホールの注入性を向上させるために仕事関数の大きい金属が電極材料として用いられる。なお、陽極材料として多く用いられるＩＴＯの仕事関数は、４．８ｅＶであることが知られている。一方、これらの電極が陰極となる場合には、多くの有機材料が金属や無機半導体に比べて電子親和力が小さいため、陰極から有機化合物層への電子注入性を向上するために仕事関数の小さい金属やこれらを含む合金がそれぞれ用いられる。なお、仕事関数の小さい金属としては、代表的には元素周期律の１族もしくは２族に属する金属が好適である。
【０００８】
また、これまでアクティブマトリクス型の発光装置において、基板上のＴＦＴと電気的に接続された発光素子からの発光をその基板を透過して取り出す場合（例えば、特開平６−３２５８６９号公報、特開平７−１５３５７６号公報、特開平８−２４１０４７号公報）、各画素において発光を呈する領域が各画素に形成されたＴＦＴや配線等を除いた領域に限定される。そのため、画素領域に占める発光領域の割合（開口率）が小さくなるという問題が生じる。
【０００９】
これに対して、発光素子からの光を発光素子が形成された基板と反対側の面から取り出す場合（以下、上面出射構造と呼ぶ）には（例えば特開平７−１１１３４１号公報、特開平８−５４８３６号公報、特開平１０−１８９２５２号公報）、上記のような開口率の問題を防ぐことができる。
【００１０】
しかしながら、上記構成のいずれの場合においても、ＴＦＴを覆う層間絶縁膜上にＴＦＴと電気的な接続を有する第１の電極が形成されるためにその形成面は、凹凸を有する構造となる。この時、電極上に形成される発光素子の有機化合物層は、２０〜２００ｎｍと薄いため層間絶縁膜上に電極が形成されることにより生じる段差部分において、その上部に形成される有機化合物層は成膜不良を生じる。この成膜不良個所は、発光素子を形成する第１の電極と有機化合物層上に形成される第２の電極との間でのショートの原因となる。そのため、第１の電極の端部を絶縁膜で覆う構造とする方法が採られる場合もある。
【００１１】
さらに、第２の電極の形成において、特に第２の電極側から光を出射する構造とする場合には、透過率を極力低下させないためにその膜厚を薄く形成する必要が生じるが、この場合にも第１の電極による段差は第２の電極形成における成膜不良の原因となりうる。
【００１２】
また、基板と反対の面から発光を取り出すために有機化合物層の上部に透明導電膜を形成する必要があるが、この膜を形成するためには高エネルギーを必要とするために有機化合物層に対するダメージが大きいという問題も生じる。
【００１３】
【発明が解決しようとする課題】
本発明は、発光装置の作製において、電極を形成した際に電極形成面と電極との間に段差が生じない構造を形成することにより、電極上に形成される有機化合物層の成膜不良を防ぐことを目的とする。さらに有機化合物層に対して電極の端部から電界集中が起こらない構造を形成することにより、発光素子が劣化しにくく寿命の長い発光装置を提供する。
【００１４】
【課題を解決するための手段】
本発明者らは、第１の電極上に有機化合物層が形成された際に第１の電極の端部から電界集中が起こり、有機化合物層が劣化するおそれがあること、また、第１の電極の端部おける段差や、第１の電極の端部を絶縁膜で覆った場合に形成される凹凸により有機化合物層の形成において、成膜不良が生じるおそれがあることから、第１の電極の端部と接して形成され、かつ第１の電極その表面が同一平面となる絶縁層を形成することを考えた。
【００１５】
そこで、本発明者は、第１の電極となる導電体の端部を覆うように絶縁膜を形成した後、ＣＭＰ（Chemical Mechanical Polishing）法、いわゆる化学的・機械的ポリッシング法を用いて研磨し、同一平面を有する第１の電極及び平坦化絶縁層を形成することを考えた。
【００１６】
ＣＭＰ法は、被加工物の表面を基準にし、それにならって表面を化学的又は機械的に平坦化する手法である。一般的に定盤(Platen or Polishing Plate)の上に研磨布または研磨パッド（本明細書では、以下総称してパッド（Pad）と呼ぶ）を貼り付け、被加工物とパッドとの間にスラリーを供給しながら定盤と被加工物とを各々回転または揺動させて、被研磨物の表面を化学・機械の複合作用により被加工物の表面を研磨する方法である。
【００１７】
上記構成によって、同一平面を有する第１の電極及び平坦化絶縁層を形成することができ、第１の電極上に形成される有機化合物層の電界集中に伴う劣化や、成膜不良を防ぐことができる。なお、本明細書中では、第１の電極となる導電性の膜がパターニングされている状態のことを導電体と呼ぶことにし、ＣＭＰ法による研磨処理がなされた後のものを第１の電極と呼ぶことにする。さらに、導電体を覆うように形成された絶縁膜に対してＣＭＰ法による研磨処理がなされた後のものを平坦化絶縁層と呼ぶことにする。
【００１８】
また、上記構成に加えて、発光素子の第１の電極側から基板方向へ有機化合物層において生じた発光を出射させる素子構造（以下、下面出射構造と呼ぶことにする）だけでなく、有機化合物層上に形成される第２の電極側から基板と反対の方向へ光を出射させる素子構造（以下、上面出射構造と呼ぶことにする）を形成することにより、開口率を問題することなく発光素子を形成することが可能となる。
【００１９】
さらに上面出射構造を形成する場合においては、第２の電極を光透過性のある透明導電膜で形成する必要があるが、蒸着法により第２の電極を形成したり、予めバリア膜を形成したりしておくことで第２の電極形成時のスパッタダメージを防ぐことができる。
【００２０】
また、本発明における素子は、フラットな構造を有しているため第２の電極形成時にその材料の透過率及び抵抗率等の性質上、膜厚を薄く形成する必要が生じても、成膜不良を生じることなく第２の電極を形成することができる。
【００２１】
本明細書で開示する発明の作製方法に関する構成は、
基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタを覆って絶縁層を形成し、
前記絶縁層を介して配線を形成し、
前記絶縁層上に前記配線により前記薄膜トランジスタと電気的に接続された導電体を形成し、
前記導電体を覆って、絶縁膜を形成し、
前記導電体及び前記絶縁膜をＣＭＰ法により研磨して第１の電極及び平坦化絶縁層を形成し、
前記第１の電極と接して有機化合物層を形成し、
前記有機化合物層と接して第２の電極を形成する発光装置の作製方法であって、
前記ＣＭＰ法により形成された前記第１の電極及び前記平坦化絶縁膜が同一平面を形成することを特徴とする発光装置の作製方法である。
【００２２】
また、本明細書で開示する発明の作製方法に関する他の構成は
基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタを覆って絶縁層を形成し、
前記絶縁層を介して配線を形成し、
前記絶縁層上に前記配線により前記薄膜トランジスタと電気的に接続された導電体を形成し、
前記導電体を覆って絶縁膜を形成し、
前記導電体及び前記絶縁膜をＣＭＰ法により研磨して第１の電極及び平坦化絶縁層を形成し、
前記第１の電極と接して有機化合物層を形成し、
前記有機化合物層と接して第２の電極を形成する発光装置の作製方法であって、
前記有機化合物層は、前記第１の電極を完全に覆うように形成されることを特徴とする発光装置の作製方法である。
【００２３】
また、本明細書で開示する発明の作製方法に関する他の構成は
基板上に薄膜トランジスタを形成し、
前記薄膜トランジスタを覆って絶縁層を形成し、
前記絶縁層を介して配線を形成し、
前記絶縁層上に前記配線により前記薄膜トランジスタと電気的に接続された導電体を形成し、
前記導電体を覆って絶縁膜を形成し、
前記導電体及び前記絶縁膜をＣＭＰ法により研磨して第１の電極及び平坦化絶縁層を形成し、
前記第１の電極と接して有機化合物層を形成し、
前記有機化合物層と接して第２の電極を形成する発光装置の作製方法であって、
前記有機化合物層は、前記第１の電極及び前記平坦化絶縁層と接して形成されることを特徴とする発光装置の作製方法である。
【００２４】
上記各構成において、ＣＭＰ法による研磨により形成された第１の電極及び平坦化絶縁層は、５０〜５００ｎｍの膜厚を有することを特徴としている。
【００２５】
さらに、本明細書で開示する発明に関する構成は、
第１の電極と、前記第１の電極の端部と接して形成された平坦化絶縁層と、有機化合物層と、第２の電極とからなる発光装置において、
前記第１の電極及び前記平坦化絶縁層の表面は同一平面であり、
前記有機化合物層は、前記第１の電極と接し、
前記第２の電極は、前記平坦化絶縁層及び前記有機化合物層と接していることを特徴とする発光装置である。
【００２６】
また、本明細書で開示する発明に関する他の構成は、
基板上に形成された薄膜トランジスタと、配線と、第１の電極と、前記第１の電極の端部と接して形成された平坦化絶縁層と、有機化合物層と、第２の電極とからなる発光装置において、
前記第１の電極は前記薄膜トランジスタと前記配線を介して電気的に接続され、
前記第１の電極及び前記平坦化絶縁層の表面は同一平面であり、
前記有機化合物層は、前記第１の電極と接し、
前記第２の電極は、前記平坦化絶縁層及び前記有機化合物層と接していることを特徴とする発光装置である。
【００２７】
上記各構成において、前記第１の電極が陽極である場合には、前記薄膜トランジスタは、ｐチャネル型であり、また、前記第１の電極が陰極であった場合には、前記薄膜トランジスタは、ｎチャネル型で形成される。
【００２８】
また、第１の電極が陽極である場合には、第１の電極を形成する材料としては仕事関数の大きい材料であることが望ましい。これは、電圧が印加された際に陽極から正孔（ホール）が有機化合物層に注入されるため、有機化合物層を形成する有機化合物よりもＨＯＭＯ準位の高い材料であることが要求されるためである。なお、第１の電極はＴＦＴと接続して形成されることから低抵抗な材料で形成されることが望ましい。これらの条件を満たす具体的な陽極材料としては、透明導電膜であるＩＴＯ（indium tin oxide）やＩＺＯ（indium zinc oxide）の他、白金（Ｐｔ）、クロム（Ｃｒ）、タングステン（Ｗ）もしくはニッケル（Ｎｉ）などの材料を用いることができる。
【００２９】
これに対して、第１の電極が陰極である場合には、仕事関数の小さな材料であることが望ましい。これは、多くの有機材料は金属や無機半導体に比べて電子親和力が小さいために電子注入のためには仕事関数の小さな電極が必要となるためである。また、第１の電極は基板上に形成されたＴＦＴと接続して形成されることから低抵抗な材料を用いることが望ましい。
【００３０】
低抵抗な材料としてはアルミニウム、チタンおよびタングステンなどの金属材料が適しているが、陰極材料として用いるためには仕事関数の小さいことが要求されるため、元素周期律の第１族または第２族に属する材料とこれらの低抵抗な材料とを積層したり、合金化させたものを用いるとよい。さらに、元素周期律の第１族または第２族に属する材料のフッ化物などの化合物を用いることも可能である。
【００３１】
具体的には、マグネシウムに銀を添加した合金（Ｍｇ：Ａｇ）や、アルミニウムにリチウムを添加した合金（Ａｌ：Ｌｉ）、アルミニウムにリチウム、カルシウム及びマグネシウムを含んだ合金などがある。なお、リチウムを添加したアルミニウム合金は、最もアルミニウムの仕事関数を小さくすることができることが知られている。
【００３２】
また、本発明においては、第１の電極形成後に第１の電極を完全に覆うように第１の電極上に上に絶縁材料からなる絶縁膜が形成される。そして、形成された絶縁膜及び第１の電極の一部をＣＭＰ法により研磨することにより、絶縁膜及び第１の電極が同一の平面上に形成されるような構造を形成する。
【００３３】
また、本発明において、絶縁膜の材料として用いる絶縁材料としては、酸化珪素、酸化窒化珪素、窒化珪素などの珪素を含む絶縁材料の他、ポリイミド、ポリアミド、アクリル（感光性アクリルを含む）、ＢＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用いることもできる。
【００３４】
これにより、第１の電極と絶縁膜における段差が無くなるため、後から有機化合物層、第２の電極を形成する際に生じる成膜不良の問題を解決することができる。
【００３５】
さらに、上述したＣＭＰ法による処理を行うことで、第１の電極表面が平坦化されるために第１の電極上に形成される有機化合物層の膜厚を均一にすることができ、有機化合物層対して電界を均一に加えることができる。なお、電界が不均一に加わる場合には、有機化合物層における電流密度も不均一なものとなり、発光素子の輝度が低下するだけでなく、素子の劣化が早まるために素子寿命が低下するといった問題が生じるため、ＣＭＰ法による処理は有機化合物層に対して均一な電界を加えるという面においても素子特性を向上するための効果を有している。
【００３６】
また、第１の電極上に形成される有機化合物層とは陰極及び陽極から注入されたキャリアが再結合する場であり、発光層のみの単層で形成される場合もあるが、正孔注入層、正孔輸送層、発光層、ブロッキング層、電子輸送層および電子注入層などの複数の層が積層されて形成される場合も本発明に含まれる。なお、本発明における有機化合物層の形成においてこれらの層を形成する際に用いる材料としては公知の材料を用いることができる。
【００３７】
【発明の実施の形態】
本発明の実施の形態について、図１、図２を用いて説明する。本発明の発光装置は、図１（Ａ）〜（Ｃ）で説明するＣＭＰ工程をその一部に含めた作製方法により作製される。また、本発明により作製される発光装置の素子構造について図２に示す。
【００３８】
図１（Ａ）において、基板１０１上に薄膜トランジスタ（ＴＦＴ）１０２が形成されており、薄膜トランジスタ１０２には、絶縁層１０３を介して形成された配線１０４により電気的に接続された導電体１０５が形成されている。
【００３９】
次に図１（Ｂ）に示すように導電体１０５を覆うように導電体１０５上には、絶縁材料からなる絶縁膜１０６が形成される。なお、ここで形成される絶縁膜１０６は導電体１０５及び配線１０４が形成される際の膜厚よりも厚くなるように形成する。具体的には、０．５〜５μｍの膜厚となるように形成する。これにより、導電体１０５及び配線１０４は、絶縁膜１０６に完全に覆われる。
【００４０】
次に図１（Ｃ）に示すようにＣＭＰ法により絶縁膜１０６及び導電体１０５が研磨される。なお、ここでＣＭＰにより研磨を行う装置について図１（Ｄ）に示す。
【００４１】
図１（Ｄ）に示す直径が８０ｃｍの円状の回転定盤１２１上には研磨布（パッドともいう）１２２が貼られている。研磨布１２２に用いられる材質としては、発泡ウレタン等を用いる。
【００４２】
そして、回転定盤１２２の中心に配管１２３を通してスラリー１２４が供給され、回転定盤１２１の回転及び揺動により、回転定盤１２１上の研磨布１２２の全面にスラリー１２４が広がる。スラリー１２４は、粒子と液体及び化学薬品が混合されたコロイド溶液である。スラリー１２４としては、ＫＯＨ等からなりｐＨ９〜１１のシリカ系スラリーや、ｐＨ３〜４のアルミナ（Ａｌ2Ｏ3）系スラリー、または酸化マンガン（ＭｎＯ2、Ｍｎ2Ｏ3）系のスラリーを用いることができる。アルミナ系のスラリーは、酸化力のある薬剤を混入することにより用いることができる。その他、中性スラリー等を用いることも可能である。なお、ここでいう中性スラリーとは、シリカと水により形成されるものも含めるものとする。
【００４３】
なお、ここで示したスラリーは、好ましい一例に過ぎずその他の公知のものを用いることができる。また、回転定盤１２１は、その中心を回転軸１２５として回転する。なお、回転定盤１２１の回転数は３〜１０ｒｐｍとする。
【００４４】
一方、直径が３０ｃｍの円状の金属製の研磨ヘッド１２６は、ガラス基板１２７を真空吸着する。ガラス基板１２７と研磨ヘッド１２６との間には、ウェハ吸着パッド１２８が設けられている。ウェハ吸着パッド１２８と研磨ヘッド１２６とには空孔があり、空孔を通して、ガラス基板１２７が研磨ヘッド１２６に吸着する。研磨ヘッド１２６の中心は、回転定盤１２１の中心と、回転定盤１２１の円周との間に位置する。研磨ヘッド１２６は研磨ヘッド１２６の中心を回転軸として１０〜５０ｒｐｍで回転させる。
【００４５】
なお、２００〜４００ｇｆ／ｃｍ2の圧力をガラス基板１２７に印加して、ガラス基板１２７を回転定盤１２１上の研磨布１２２に押しつける。研磨ヘッド１２６の圧力を変えると、研磨される膜の研磨レートを調節することができる。
【００４６】
研磨時間は１〜２分とする。こうして、絶縁膜１０６と導電体１０５をそれぞれ研磨することにより、絶縁層１０３表面からの膜厚が等しく同一平面を形成する第１の電極１０７および平坦化絶縁膜１０８を形成することができる。
【００４７】
なお、ここで説明したＣＭＰ法に用いるスラリーやパッド等に関しては公知のものを用いることができ、また処理条件等の方法に関しても公知の方法を用いることができる。
【００４８】
なお、ここでは、ＣＭＰ法により研磨された導電体１０５のことを第１の電極１０７とよび、ＣＭＰ法により研磨された絶縁膜１０６のことを平坦化絶縁層１０８と呼ぶことにする。なお、ここで形成された第１の電極１０７、及び平坦化絶縁層１０８は、５０〜５００ｎｍの膜厚を有する。
【００４９】
そして、第１の電極１０７上には、有機化合物層（図示せず）が形成される。なお、有機化合物層は、第１の電極を完全に覆うように形成される。さらに、有機化合物層上に第２の陰極（図示せず）が形成されることにより発光素子が完成する。
【００５０】
そこで、上述した第１の電極上に有機化合物層及び第２の電極を形成して作製されるアクティブマトリクス型の発光装置について、以下の実施形態１〜３で詳細に説明する。
【００５１】
（実施の形態１）
本発明の実施の形態１として形成される発光装置の画素部の断面構造について図２（Ａ）に示す。
【００５２】
図２（Ａ）において、基板２０１上に薄膜トランジスタ（ＴＦＴ）が形成されている。なお、ここでは、発光素子２１６の第１の電極２１０と電気的に接続され、発光素子２１６に供給される電流を制御する機能を有する電流制御用ＴＦＴ２２２と、電流制御用ＴＦＴ２２２のゲート電極に印加されるビデオ信号を制御するためのスイッチング用ＴＦＴ２２１を示している。
【００５３】
基板２０１としては、透光性を有する基板としてガラス基板を用いるが、石英基板を用いても良い。また、各ＴＦＴの活性層は、少なくともチャネル形成領域２０２、ソース領域２０３、ドレイン領域２０４を備えている。
【００５４】
また、各ＴＦＴの活性層は、ゲート絶縁膜２０５で覆われ、ゲート絶縁膜２０５を介してチャネル形成領域２０２と重なるゲート電極２０６が形成されている。また、ゲート電極２０６を覆う第１の絶縁層２０８が設けられ、その第１の絶縁層２０８上に各ＴＦＴのソース領域またはドレイン領域と電気的に接続する電極が設けられている。
【００５５】
なお、本実施の形態１では、電流制御用ＴＦＴ２２２がｐチャネル型ＴＦＴで形成されており、電流制御用ＴＦＴ２２２のドレイン領域２０４が第１の電極２１０と接続されており、第１の電極２１０は、発光素子２１６の陽極となるように形成される。なお、第１の電極２１０は、透光性を有する導電性の材料により形成される。
【００５６】
なお、第１の電極２１０（陽極）上に有機化合物層２１２を形成し、有機化合物層２１２上に第２の電極（陰極）２１３を形成することにより発光素子２１６が形成される。
【００５７】
本実施の形態１において、第１の電極２１０に陽極となる透明導電膜を用いることから有機化合物層２１２におけるキャリアの再結合により生じた光が、第１の電極２１０側から出射される構造となる。なお、第２の電極２１３は、遮光性の材料により形成されることが望ましい。
【００５８】
なお、本実施の形態１においては、第１の電極２１０側から透過した光は基板２０１をも透過して外部に出射される。そのため、基板２０１に用いる材料としては、透光性の材料を用いる必要があり、具体的には、ガラス、石英、プラスチックといった材料を用いる。
【００５９】
（実施の形態２）
本発明の実施の形態２として、発光装置の画素部の断面構造について図２（Ｂ）を用いて説明する。なお、電流制御用ＴＦＴ２２２がｎチャネル型で形成される点で実施の形態１と異なっているが、それ以外は同じであるので配線２０９形成後に作製される構造について説明する。
【００６０】
第１の絶縁層２０８上に電流制御用ＴＦＴ２２２のソース領域またはドレイン領域と配線２０９により電気的に接続された第１の電極２３１が設けられている。なお、本実施の形態２においては、第１の電極２３１は陰極となるように形成されている。
【００６１】
そして、第１の電極２３１上に有機化合物層２３３が形成されるが、その後、第２の電極２３５を形成する際に有機化合物層２３３へのダメージを防止するためにバリア層２３４をスパッタリング法により形成する。なお、バリア層２３４を形成する材料としては、銅フタロシアニン（Ｃｕ−Ｐｃ）、金または白金といった材料を用いることができる。
【００６２】
さらにバリア層２３４の上には透明性導電膜からなり、発光素子の陽極となる第２の電極２３５が形成される
【００６３】
以上にようにして、第１の電極２３１、有機化合物層２３３、バリア層２３４、及び第２の電極２３５からなる発光素子を形成することができる。
【００６４】
本実施の形態２においては、第２の電極２３５に陽極となる透明導電膜を用いることから有機化合物層２３３におけるキャリアの再結合により生じた光が、第２の電極２３５側から出射される上面出射構造となる。なお、本実施の形態においては、第１の電極２３１遮光性の材料に形成することが望ましい。
【００６５】
（実施の形態３）
本発明の実施の形態３として、発光装置の画素部の断面構造について図２（Ｃ）を用いて説明する。なお、電流制御用ＴＦＴ２２２がｐチャネル型で形成される点においても実施の形態１と同一であるため、配線２０９形成後に作製される構造について説明する。
【００６６】
第１の絶縁層２０８上に電流制御用ＴＦＴ２２２のソース領域またはドレイン領域と配線２０９により電気的に接続された第１の電極２４１が設けられている。なお、本実施の形態３においては、第１の電極２４１は陽極となるように形成されている。そこで、第１の電極２４１は、陽極として機能する仕事関数の大きい材料を用いる。さらに遮光性を有し、かつ反射率の高い導電性材料を用いて形成する。
【００６７】
また、第１の電極２４１上に有機化合物層２４３が形成され、その上に第２の電極２４４からなる発光素子を形成することができる。なお、本実施の形態では、第２の電極２４４が光透過性を有するように形成する必要があることから、第２の電極２４４が光（可視光）を透過する程度の膜厚で形成することが好ましい。
【００６８】
本実施の形態３においては、第２の電極２４４が光透過性を有することから有機化合物層２４３で生じた光が、第２の電極２４４側から出射される上面出射構造となる。
【００６９】
なお、実施の形態１〜３により形成される発光装置において、発光素子の有機化合物層には、以下に示すような有機化合物を用いることができる。
【００７０】
有機化合物層は、正孔注入層、正孔輸送層、電子輸送層、電子注入層、正孔阻止層、発光層等を単層もしくは積層とすることにより形成される。なお、これらの層は、それぞれ正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、正孔阻止層材料、発光材料からなる。以下に好適な材料をそれぞれ列挙する。ただし、本発明の発光素子に用いる材料は、これらに限定されない。
【００７１】
正孔注入材料としては、有機化合物であればポルフィリン系の化合物が有効であり、フタロシアニン（以下、「Ｈ2Ｐｃ」と記す）、銅フタロシアニン（以下、「CuPc」と記す）などがある。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下、「ＰＳＳ」と記す）をドープしたポリエチレンジオキシチオフェン（以下、「ＰＥＤＯＴ」と記す）や、ポリアニリン、ポリビニルカルバゾール（以下、「ＰＶＫ」と記す）などが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド（以下、「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下、「アルミナ」と記す）の超薄膜などがある。
【００７２】
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、先に述べたＴＰＤの他、その誘導体である４，４'−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）や、４，４'，４''−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」と記す）、４，４'，４''−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型芳香族アミン化合物が挙げられる。
【００７３】
電子輸送材料としては、金属錯体がよく用いられ、先に述べたＡｌｑ3、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ3」と記す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「ＢｅＢｑ2」と記す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体や、混合配位子錯体であるビス（２−メチル−８−キノリノラト）−（４−ヒドロキシ−ビフェニリル）−アルミニウム（以下、「ＢＡｌｑ」と記す）などがある。また、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯＸ）2」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（以下、「Ｚｎ（ＢＴＺ）2」と記す）などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−tert−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す）、１，３−ビス［５−（p−tert−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（以下、「ＯＸＤ−７」と記す）などのオキサジアゾール誘導体、３−（４−tert−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（以下、「ＴＡＺ」と記す）、３−（４−tert−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナントロリン（以下、「ＢＰｈｅｎ」と記す）・バソキュプロイン（以下、「ＢＣＰ」と記す）などのフェナントロリン誘導体が電子輸送性を有する。
【００７４】
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化リチウムなどのアルカリ金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート（以下、「Ｌｉ(ａｃａｃ)」と記す）や８−キノリノラト−リチウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
【００７５】
正孔阻止材料としては、上で述べたＢＡｌｑ、ＯＸＤ−７、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＢＰｈｅｎ、ＢＣＰなどが、励起エネルギーレベルが高いため有効である。
【００７６】
発光材料としては、先に述べたＡｌｑ3、Ａｌｍｑ3、ＢｅＢｑ2、ＢＡｌｑ、Ｚｎ（ＢＯＸ）2、Ｚｎ（ＢＴＺ）2などの金属錯体の他、各種蛍光色素が有効である。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料としては、トリス（２−フェニルピリジン）イリジウム（以下、「Ｉｒ（ｐｐｙ）3と記す）、２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン−白金（以下、「ＰｔＯＥＰ」と記す）などが知られている。
【００７７】
なお、実施の形態１〜３により形成される発光装置としてトップゲート型のＴＦＴを例として説明したが、特に限定されず、トップゲート型のＴＦＴに代えて、ボトムゲート型ＴＦＴや順スタガ型ＴＦＴやその他のＴＦＴ構造に適用することも可能である。
【００７８】
【実施例】
以下に、本発明の実施例について説明する。
【００７９】
（実施例１）
本実施例では、実施の形態１、実施の形態２、及び実施の形態３で説明した素子構造を有する発光装置について詳細に説明する。
【００８０】
図３（Ａ）は、実施の形態１に示す発光装置の素子構造を示すものである。すなわち、図２（Ａ）で示すように電流制御用ＴＦＴ２２２と電気的に接続された第１の電極２１０が図３（Ａ）に示す陽極３０１であり、陽極３０１上に有機化合物層３０２が形成され、有機化合物層３０２上に陰極３０８が形成されており、有機化合物層３０２において生じた光は、陽極３０１を透過して外部に出射される下方出射型の素子構造である。
【００８１】
なお、陽極３０１を形成する材料としては、ＩＴＯやＩＺＯ等の透光性を有し、かつ仕事関数の大きな導電膜を用いて形成する。本実施例において陽極３０１は、ＩＴＯを用いて１１０ｎｍの膜厚で形成する。
【００８２】
次に、陽極３０１上に有機化合物層３０２が形成され、有機化合物層３０２は、正孔注入層３０３、正孔輸送層３０４、発光層３０５、正孔阻止層３０６及び電子輸送層３０７との積層構造からなる。なお、本実施例における有機化合物層３０２には、低分子系の有機化合物を用いて形成する場合について説明するが、高分子系の有機化合物を単層もしくは積層させて形成することも可能である。
【００８３】
本実施例において、正孔注入層３０３にはＣｕ−Ｐｃを用い、２０ｎｍの膜厚で形成し、正孔輸送層３０４には、ｍ−ＭＴＤＡＴＡを用い、２０ｎｍの膜厚で形成し、発光層３０５には、ＣＢＰとＩｒ（ｐｐｙ）3を用い、２０ｎｍの膜厚で形成し、正孔阻止層３０６にはＢＣＰを用い、１０ｎｍの膜厚で形成し、電子輸送層３０７にはＡｌｑ3を用い、４０ｎｍの膜厚で形成する。
【００８４】
次に陰極３０８を形成する。なお、図３（Ａ）に示す構造では、遮光性を有し、反射率が高く、かつ仕事関数の小さい材料を用いることが望ましいことから、陰極材料としてＭｇ：Ａｇ合金を用い、１２０ｎｍの膜厚で形成する。なお、陰極材料として、元素周期律の１族または２族に属する元素とＡｌ、Ｔｉ、Ｗなどの導電性材料と積層して用いることもできる。さらに両者により形成される合金を用いることも可能である。以上により、実施の形態１で示した下方出射型の発光素子を得ることができる。
【００８５】
次に、実施の形態２に示した発光装置の素子構造を図３（Ｂ）に示す。すなわち、図２（Ｂ）で示すように電流制御用ＴＦＴ２２２と電気的に接続された第１の電極２３１が図３（Ｂ）に示す陰極３１１であり、陰極３１１上に有機化合物層３１２が形成され、有機化合物層３１２上にバリア層３１８が形成され、その上に陽極３１９が形成されており、有機化合物層３１２において生じた光は、陽極３１９を透過して外部に出射される上方出射型の素子構造である。
【００８６】
なお、この素子構造の場合には、有機化合物層３１２上に陽極３１９が形成されるが、陽極３１９は、透明導電膜であるＩＴＯをスパッタリング法により形成するため、スパッタリング時における有機化合物層３０３へのダメージを防止するためにバリア層３０６を設けている。なお、バリア層３０６は主に蒸着法により形成される材料を用いることにより形成される。
【００８７】
なお、陰極３１１を形成する材料としては、遮光性を有し、反射率の高い材料で陰極を形成することが望ましいことから、陰極材料としてＭｇ：Ａｇを用い、１２０ｎｍの膜厚で形成する。
【００８８】
次に陰極３１１上に有機化合物層３１２が形成される。有機化合物層３１２を形成する材料は、図３（Ａ）で示したのと同様であるが、積層する順序が逆になり、陰極３１１側から順に電子輸送層３１３、正孔阻止層３１４、発光層３１５、正孔輸送層３１６及び正孔注入層３１７が積層され、有機化合物層３１２が形成する。なお、ここでも図３（Ａ）と同じ膜厚で形成することができる。
【００８９】
次に、有機化合物層３１２上には、バリア層３１８を形成する。なお、バリア層３１８は有機化合物層３１２と陽極３１９との間に形成されることから、材料としては、金、銀、といった仕事関数の大きい材料の他、Ｃｕ−Ｐｃ等を用いることができる。なお、図３（Ｂ）に示す構造の場合には、有機化合物層３１２で生じた光をバリア層３１８及び陽極３１９を透過して外部に出射させることからバリア層３１８は光透過性を有する必要がある。そこで、本実施例では、Ａｕを用い、光を透過する程度の透過率を有するように蒸着法により２０ｎｍの膜厚で形成する。但し、図３（Ｂ）に示す構成の場合には、正孔注入層３１７にＣｕ−Ｐｃを用いており、Ｃｕ−Ｐｃはバリア層を形成する材料としても適しており、バリア層としての機能をも果たすことができるので必ずしも設ける必要はない。
【００９０】
そして、バリア層３１８の上には、陽極３１９を形成する。なお、陽極３１９を形成する材料としてはＩＴＯやＩＺＯ等の透光性を有し、かつ仕事関数の大きな導電膜を用いて形成する。本実施例において陽極３１９は、ＩＴＯにより１１０ｎｍの膜厚で形成する。以上により、実施の形態２で示した下方出射型の発光素子を得ることができる。
【００９１】
次に、実施の形態３に示した発光装置の素子構造を図４に示す。すなわち、図２（Ｃ）で示すように電流制御用ＴＦＴ２２２と電気的に接続された第１の電極２４１が図４に示す陽極４０１であり、陽極４０１上に有機化合物層４０２が形成され、有機化合物層４０２上に陰極４０８が形成されており、有機化合物層４０２において生じた光は、陰極４０８を透過して外部に出射される上方出射型の素子構造である。
【００９２】
なお、陽極４０１を形成する材料としては、遮光性を有し、反射率が高く、かつ仕事関数の大きな材料を用いて形成する。本実施例において陽極４０１は、タングステン（Ｗ）を用いて１１０ｎｍの膜厚で形成する。
【００９３】
次に、陽極４０１上に形成される有機化合物層４０２が形成される。有機化合物層４０２は、図３（Ａ）で示したのと同様の材料を用いて同様の膜厚で積層して形成する。
【００９４】
次に、有機化合物層４０２上に陰極４０８を形成する。なお、図４に示す構造では、透光性を有し、仕事関数の小さい材料を用いることが望ましいことから、陰極材料として元素周期律の１族に属するセシウム（Ｃｓ）と導電率の高い銀（Ａｇ）を用い、これらを積層し２０ｎｍ程度の膜厚で形成する。なお、有機化合物層４０２で生じた光は、陰極４０８を透過して外部に出射させることから陰極は光透過性を有する必要がある。そこで、本実施例では、陰極４０８を形成する材料の膜厚による透過率を考慮した上で有機化合物層４０２と接してＣｓを形成し、さらにＡｇを形成した積層構造とすることにより陰極４０８を形成する。
【００９５】
なお、極薄膜からなる陰極を形成した際の光の透過率に関する測定結果を図１３に示す。図１３において、陰極を形成する極薄膜の膜厚を変えて発光素子を形成し、その透過率を測定したものである。
【００９６】
なお、ここでの発光素子は、陰極を２ｎｍのセシウムのみで形成したもの、１０ｎｍの銀のみで形成したもの、また、２ｎｍの膜厚で形成されたセシウム膜と積層される銀の膜厚を５ｎｍ、１０ｎｍ、２０ｎｍと変化させて形成した場合である。
【００９７】
これにより、最終的な膜厚の厚さが透過率を低下させている様子が分かる。また、これらの膜を第２の電極として用いるためには、透過率だけでなく膜抵抗も重要であり、抵抗が高い場合には、透過率が高くても電極材料として用いることができない。
【００９８】
そこで、これらの膜についてシート抵抗を測定したところ、２ｎｍのセシウムと１０ｎｍの膜厚の銀を積層した膜は、２１８Ω／□であり、２ｎｍのセシウムと２０ｎｍの膜厚の銀を積層した膜は、１３．４Ω／□であった。それ以外の膜は、測定することができなかった。
【００９９】
なお、２ｎｍのセシウムに対して銀の膜厚を１０ｎｍ積層した場合と、２０ｎｍ積層した場合の平均透過率は、前者が５６％であるのに対して、後者は５４％であった。なお、ここでいう平均透過率とは、３００〜８００ｎｍの各波長における透過率を測定し、これらを平均した値である。
【０１００】
以上の結果からも分かるように、本実施例で用いたセシウムと銀をそれぞれ２ｎｍ、２０ｎｍの膜厚で形成することにより透過率だけでなく膜抵抗も陰極として使用できる程度に低い電極を形成することができることから、本実施例は、２ｎｍのセシウムと２０ｎｍの銀を積層することにより陰極４０８を形成し、実施の形態３で示した上方出射型の発光素子を得る。
【０１０１】
なお本実施例では、セシウムを単体で用い他場合について説明したが、セシウムのフッ化物などの化合物を用いることもできる。この場合もセシウムを用いた時と同様に数ｎｍの膜厚で形成するとよい。
【０１０２】
（実施例２）
本実施例では、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製し、さらに、画素部にはＴＦＴと電気的に接続された発光素子を形成して、素子基板を作製する方法について図５〜図８を用いて説明する。なお、本実施例では、実施の形態１で示した素子構造を有する発光素子を形成する。
【０１０３】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板６００を用いる。なお、基板６００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【０１０４】
次いで、基板６００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜６０１を形成する。本実施例では下地膜６０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜６０１の１層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜６０１ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜６０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【０１０５】
次いで、下地膜６０１の２層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜６０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
【０１０６】
次いで、下地膜６０１上に半導体層６０２〜６０５を形成する。半導体層６０２〜６０５は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層６０２〜６０５の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）またはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））などで形成すると良い。
【０１０７】
本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させる。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニール処理を行って結晶質珪素膜を形成する。そして、この結晶質珪素膜をフォトリソグラフィ−法によるパターニング処理によって、半導体層６０２〜６０５を形成する。
【０１０８】
また、半導体層６０２〜６０５を形成する前、もしくは、形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【０１０９】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型の気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとしては、エキシマレーザー、Ａｒレーザー、Ｋｒレーザーなどがあり、固体レーザーとしては、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡlＯ3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ｔｉ：サファイアレーザーなどを用いることができる。
【０１１０】
なお、これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００Ｈｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【０１１１】
次いで、半導体層６０２〜６０５を覆うゲート絶縁膜６０７を形成する。ゲート絶縁膜６０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。勿論、ゲート絶縁膜６０７は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１１２】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１１３】
次いで、図５（Ａ）に示すように、ゲート絶縁膜６０７上に膜厚２０〜１００ｎｍの第１の導電膜６０８と、膜厚１００〜４００ｎｍの第２の導電膜６０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜６０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜６０９を積層形成する。ＴａＮ膜は、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタ法により形成する。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。
【０１１４】
いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【０１１５】
なお、本実施例では、第１の導電膜６０８をＴａＮ、第２の導電膜６０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ａｇ、Ｐｄ、Ｃｕからなる合金を用いてもよい。
【０１１６】
また、第１の導電膜６０８をタンタル（Ｔａ）膜で形成し、第２の導電膜６０９をＷ膜とする組み合わせ、第１の導電膜６０８を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜６０９をＷ膜とする組み合わせ、第１の導電膜６０８を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜６０９をＡｌ膜とする組み合わせ、第１の導電膜６０８を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜６０９をＣｕ膜とする組み合わせ、第１の導電膜６０８をＷ、Ｍｏ、もしくはＷとＭｏからなる膜で形成し、第２の導電膜６０９をＡｌとＳｉ、ＡｌとＴｉ、ＡｌとＳｃ、もしくはＡｌとＮｄとからなる膜で形成し、さらに第３の導電膜（図示せず）をＴｉ、ＴｉＮ、もしくはＴｉとＴｉＮからなる膜で形成する組み合わせとしてもよい。
【０１１７】
次に、図５（Ｂ）に示すようにフォトリソグラフィ−法を用いてレジストからなるマスク６１０〜６１３を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行う。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いる。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。
【０１１８】
この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【０１１９】
この後、図５（Ｂ）に示すようにレジストからなるマスク６１０〜６１３を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成して約１５秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。
【０１２０】
第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【０１２１】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層６１５〜６１８（第１の導電層６１５ａ〜６１８ａと第２の導電層６１５ｂ〜６１８ｂ）を形成する。６２０はゲート絶縁膜であり、第１の形状の導電層６１５〜６１８で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１２２】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図５（Ｂ））。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行う。
【０１２３】
ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層６１５〜６１８がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域６２１〜６２４が形成される。高濃度不純物領域６２１〜６２４には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【０１２４】
次いで、図５（Ｃ）に示すようにレジストからなるマスクを除去せずに第２のエッチング処理を行う。第２のエッチング処理では第３及び第４のエッチング条件で行う。ここでは、第３のエッチング条件として、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約６０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第３のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。
【０１２５】
第３のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【０１２６】
この後、図５（Ｃ）に示すようにレジストからなるマスク６１０〜６１３を除去せずに第４のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して、約２０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。
【０１２７】
第４のエッチング処理でのＴａＮに対するエッチング速度は１４．８３ｎｍ／ｍｉｎである。従って、Ｗ膜が選択的にエッチングされる。この第４のエッチング処理により第２の導電層６２６〜６２９（第１の導電層６２６ａ〜６２９ａと第２の導電層６２６ｂ〜６２９ｂ）を形成する。
【０１２８】
次いで、図６（Ａ）に示すように第２のドーピング処理を行う。ドーピングは第２の導電層６２６ｂ〜６２９ｂを不純物元素に対するマスクとして用い、第１の導電層におけるテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーズ量１．５×１０14、電流密度０．５μＡ、加速電圧９０ｋｅＶにてプラズマドーピングを行う。
【０１２９】
こうして、第１の導電層と重なる低濃度不純物領域６３１ａ〜６３４ａ、第１の導電層と重ならない低濃度不純物領域６３１ｂ〜６３４ｂを自己整合的に形成する。なお、この低濃度不純物領域６３１〜６３４へ添加されるリン（Ｐ）の濃度は、１×１０17〜５×１０18atoms/cm3である。また、高濃度不純物領域６２１〜６２４にも不純物元素が添加され、高濃度不純物領域６３５〜６３８を形成する。
【０１３０】
次いで、図６（Ｂ）に示すようにレジスト（６３９、６４０）からなるマスクを形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型（ｎ型）とは逆の導電型（ｐ型）を付与する不純物元素が添加された不純物領域６４１、６４２を形成する。第１の導電層６２７ａ、および第２の導電層６２７ｂを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。
【０１３１】
本実施例では、不純物領域６４１、６４２はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。第１のドーピング処理及び第２のドーピング処理によって、不純物領域６４１、６４２にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度が２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０１３２】
次いで、レジストからなるマスク６３９、６４０を除去して図６（Ｃ）に示すように第１の層間絶縁膜６４３を形成する。本実施例では、第１の層間絶縁膜６４３として、珪素及び窒素を含む第１の絶縁膜６４３ａと珪素及び酸素を含む第２の絶縁膜６４３ｂとの積層膜を形成する。
【０１３３】
まず、珪素を含む第１の絶縁膜６４３ａとしては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を形成する。勿論、第１の絶縁膜６４３ａは上述した膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１３４】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【０１３５】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域（６３５、６３７、６３８）にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１３６】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するために層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【０１３７】
その他、活性化処理を行った後でドーピング処理を行い、第１の層間絶縁膜を形成させても良い。
【０１３８】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約１００％含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は第１の層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１３９】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【０１４０】
次いで、第１の絶縁膜６４３ａ上に第２の絶縁膜６４３ｂとして、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１〜２μｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１．２μｍの酸化珪素膜を形成する。勿論、第２の絶縁膜６４３ｂは上述した膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１４１】
以上により、第１の絶縁膜６４３ａと第２の絶縁膜６４３ｂからなる第１の層間絶縁膜６４３を形成することができる。
【０１４２】
次いで、各不純物領域６３５、６３６、６３７、６３８に達するコンタクトホールを形成するためのパターニングを行う。
【０１４３】
なお、第１の絶縁膜６４３ａ及び第２の絶縁膜６４３ｂはいずれもプラズマＣＶＤ法により形成された珪素を含む絶縁膜であることから、コンタクトホールの形成には、ドライエッチング法、またはウエットエッチング法を用いることができるが、本実施例では、第１の絶縁膜にウエットエッチング法を用い、第２の絶縁膜にドライエッチング法を用いることによりエッチングを行う。
【０１４４】
はじめに、第２の絶縁膜６４３ｂのエッチングを行う。ここでは、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）をエッチャントとし、２０℃においてウエットエッチングを行う。
【０１４５】
次に第１の絶縁膜６４３ｂのエッチングを行う。この時、エッチングガス用にＣＨＦ3を用い、ガスの流量比を３５（ｓｃｃｍ）とし、７．３Ｐａの圧力で電極に８００ＷのＲＦ電力を投入することによりドライエッチングを行う。
【０１４６】
そして、各高濃度不純物領域６３５、６３６、６３７、６３８とそれぞれ電気的に接続する配線６４５〜６５２を形成する。本実施例では、Ａｌを用い、５００ｎｍの膜厚に成膜した後、これをパターニングして形成するが、Ｔｉ、ＴｉＮ、Ａｌ：Ｓｉ等からなる単層膜の他、Ｔｉ、ＴｉＮ、Ａｌ：Ｓｉ、及びＴｉを順次積層して形成される積層膜を用いることもできる。
【０１４７】
さらに、配線６５２と接するように陰極となる導電体６５３を形成する。なお、ここでは、陰極材料として、Ｍｇ：Ａｇを用い、１１０ｎｍの膜厚に成膜した後、パターニングすることにより形成する。
【０１４８】
次に絶縁膜６５４を導電体６５３上に１μｍの厚さに形成する（図７（Ｂ））。なお、本実施例においては、絶縁膜を形成する材料として酸化珪素からなる膜を用いているが、場合によっては、窒化珪素および酸化窒化珪素といった珪素を含む絶縁膜の他、ポリイミド、ポリアミド、アクリル（感光性アクリルを含む）、ＢＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用いることもできる。
【０１４９】
次に、絶縁体６５４および導電体６５３をＣＭＰ法により研磨する。なお、ここでは、スラリーとして、アンモニア水溶液中にシリカを分散させることにより形成されたものを用いる。なお、その他のＣＭＰ法による処理については、図１により説明しているので省略する。これにより、図７（Ｃ）に示すように陰極６５５および平坦化絶縁膜６５６が形成され、これらによる平面が形成される。
【０１５０】
次に、図８（Ａ）に示すように陰極６５５上に有機化合物層６５７を蒸着法により形成する。なお、ここで形成される有機化合物層６５７を形成する材料としては、実施の形態に示したものを組み合わせて用いることができる。
【０１５１】
次に、図８（Ｂ）に示すように有機化合物層６５７及び平坦化絶縁層６５６を覆って、陽極６５８を形成する。なお、ここでは、陽材料としてＩＴＯを用いて形成する。なお、仕事関数の大きい透明性の導電膜であれば、公知の他の材料を用いて陽極６５８を形成することもできる。
【０１５２】
こうして図８（Ｂ）に示すように、電流制御用ＴＦＴ７０４に電気的に接続された陰極６５５と、陰極６５５と隣の画素が有する陰極（図示せず）との隙間に形成された平坦化絶縁層６５６と、陰極６５５上に形成された有機化合物層６５７と、有機化合物層６５７及び平坦化絶縁層６５６上に形成された陽極６５８からなる発光素子６５９を有する素子基板を形成することができる。
【０１５３】
なお、本実施例における発光装置の作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料を用いてソース信号線を形成し、ソース、ドレイン電極を形成している配線材料を用いてゲート信号線を形成しているが、それぞれ異なる材料を用いることは可能である。
【０１５４】
また、ｎチャネル型ＴＦＴ７０１及びｐチャネル型ＴＦＴ７０２を有する駆動回路７０５と、スイッチング用ＴＦＴ７０３、電流制御用ＴＦＴ７０４とを有する画素部７０６を同一基板上に形成することができる。
【０１５５】
駆動回路７０５のｎチャネル型ＴＦＴ７０１はチャネル形成領域５０１、ゲート電極の一部を構成する第１の導電層６２６ａと重なる低濃度不純物領域６３１（ＧＯＬＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域６３５を有している。ｐチャネル型ＴＦＴ７０２にはチャネル形成領域５０２、ソース領域またはドレイン領域として機能する不純物領域６４１および６４２を有している。
【０１５６】
画素部７０６のスイッチング用ＴＦＴ７０３にはチャネル形成領域５０３、ゲート電極を形成する第１の導電層６２８ａと重なる低濃度不純物領域６３３ａ（ＬＤＤ領域）、第１の導電層６２８ａと重ならない低濃度不純物領域６３３ｂ（ＬＤＤ領域）及びソース領域またはドレイン領域として機能する高濃度不純物領域６３７を有している。
【０１５７】
画素部７０６の電流制御用ＴＦＴ７０４にはチャネル形成領域５０４、ゲート電極を形成する第１の導電層６２９ａと重なる低濃度不純物領域６３４ａ（ＬＤＤ領域）、第１の導電層６２８ａと重ならない低濃度不純物領域６３４ｂ（ＬＤＤ領域）及びソース領域またはドレイン領域として機能する高濃度不純物領域６３８を有している。
【０１５８】
なお、本実施例において、ＴＦＴの駆動電圧は、１．２〜１０Ｖであり、好ましくは、２．５〜５．５Ｖである。
【０１５９】
また、画素部の表示が動作しているとき（動画表示の場合）には、発光素子が発光している画素により背景の表示を行い、発光素子が非発光となる画素により文字表示を行えばよいが、画素部の動画表示がある一定期間以上静止している場合（本明細書中では、スタンバイ時と呼ぶ）には、電力を節約するために表示方法が切り替わる（反転する）ようにしておくと良い。具体的には、発光素子が発光している画素により文字を表示し（文字表示ともいう）、発光素子が非発光となる画素により背景を表示（背景表示ともいう）するようにする。
【０１６０】
ここで、本実施例において説明した発光装置の画素部の詳細な上面構造を図１０（Ａ）に示し、回路図を図１０（Ｂ）に示す。図１０（Ａ）及び図１０（Ｂ）は共通の符号を用いるので互いに参照すればよい。
【０１６１】
図１１において、基板上に設けられたスイッチング用ＴＦＴ１０００は図８のスイッチング用（ｎチャネル型）ＴＦＴ７０３を用いて形成される。従って、構造の説明はスイッチング用（ｎチャネル型）ＴＦＴ７０３の説明を参照すれば良い。また、１００２で示される配線は、スイッチング用ＴＦＴ１０００のゲート電極１００１（１００１ａ、１００１ｂ）を電気的に接続するゲート配線である。
【０１６２】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１６３】
また、スイッチング用ＴＦＴ１０００のソースはソース配線１１０３に接続され、ドレインはドレイン配線１００４に接続される。また、ドレイン配線１００４は電流制御用ＴＦＴ１００５のゲート電極１００６に電気的に接続される。なお、電流制御用ＴＦＴ１００５は図８の電流制御用（ｎチャネル型）ＴＦＴ７０４を用いて形成される。従って、構造の説明は電流制御用（ｎチャネル型）ＴＦＴ７０４の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１６４】
また、電流制御用ＴＦＴ１００５のソースは電流供給線１００７に電気的に接続され、ドレインはドレイン配線１００８に電気的に接続される。また、ドレイン配線１００８は点線で示される陰極１００９に電気的に接続される。
【０１６５】
また、１０１０で示される配線は、消去用ＴＦＴ１０１１のゲート電極１０１２と電気的に接続するゲート配線である。なお、消去用ＴＦＴ１０１１のソースは、電流供給線１００７に電気的に接続され、ドレインはドレイン配線１００４に電気的に接続される。
【０１６６】
なお、消去用ＴＦＴ１０１１は図８の電流制御用（ｎチャネル型）ＴＦＴ７０４と同様にして形成される。従って、構造の説明は電流制御用（ｎチャネル型）ＴＦＴ７０４の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１６７】
また、１０１３で示される領域には保持容量（コンデンサ）が形成される。コンデンサ１０１３は、電流供給線１００７と電気的に接続された半導体膜１０１４、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極１１０６との間で形成される。また、ゲート電極１００６、第１層間絶縁膜と同一の層（図示せず）及び電流供給線１００７で形成される容量も保持容量として用いることが可能である。
【０１６８】
なお、図１０（Ｂ）の回路図で示す発光素子１０１５は、陰極１００９と、陰極１００９上に形成される有機化合物層（図示せず）と有機化合物層上に形成される陽極（図示せず）からなる。本発明において、陰極１００９は、電流制御用ＴＦＴ１００５のソース領域またはドレイン領域と接続している。
【０１６９】
発光素子１０１５の陽極には対向電位が与えられている。また電流供給線Ｖは電源電位が与えられている。そして対向電位と電源電位の電位差は、電源電位が陰極に与えられたときに発光素子が発光する程度の電位差に常に保たれている。電源電位と対向電位は、本発明の発光装置に、外付けのＩＣ等により設けられた電源によって与えられる。なお対向電位を与える電源を、本明細書では特に対向電源１０１６と呼ぶ。
【０１７０】
（実施例３）
本実施例では、発光装置の画素部の構造について実施例１で示したのとは異なる構造を有する場合について図９を用いて説明する。
【０１７１】
図９（Ａ）は、駆動回路と画素部を有する発光装置において、画素９０７がマトリクス状に形成されている画素部の様子を示す上面図である。
【０１７２】
なお、画素９０７間の隙間には、駆動回路と電気的に接続されたソース線９０５及び電流供給線９０６が形成されている。なお、本実施例においては、ソース線９０５と電流供給線９０６との間には導電性材料により形成された補助電極９０８が形成されている。
【０１７３】
図９（Ａ）に示す各画素９０７には、第１の電極９０９が形成されており、本実施例では、発光素子の陽極となる遮光性の導電膜により形成されている。具体的には、陽極からのホールの注入性を向上させるためには、仕事関数の大きい材料であることが望ましく、第１の電極９０９を形成する材料として白金（Ｐｔ）、クロム（Ｃｒ）、タングステン（Ｗ）もしくはニッケル（Ｎｉ）などの金属材料を用いることができる。
【０１７４】
図９（Ｂ）は、図９（Ａ）の上面図をＰ−Ｐ’で切断した際の断面図を示すが、図９（Ａ）まで形成されたものを発光装置として完成させた状態を示すものである。各画素９０７に形成される第１の電極９０９上には、有機化合物層９１０が形成されている。なお、ここで形成される有機化合物層９１０は、第１の電極９０９を完全に覆うように形成されている。
【０１７５】
次に、有機化合物層９１０上には、第２の電極９１１が形成される。なお、本実施例では、発光素子の陰極となる透光性の導電膜により形成されている。具体的には、陰極からの電子の注入性を向上させるために仕事関数の小さい材料であることが望ましく、アルカリ金属やアルカリ土類金属に属する材料を単体で用いたり、その他の材料と積層したり、その他の材料とで形成される合金を用いることができる。なお、本実施例において、第２の電極９１１は、アルカリ金属であるセシウム（Ｃｓ）と導電性を有するアルミニウムもしくは銀を積層することにより形成することができる。
【０１７６】
なお、本実施例において、第２の電極９１１は発光素子において生じた光を透過させる電極であることから、透光性を有する必要がある。そのため、有機化合物層９１０と接して形成されるセシウム膜を２ｎｍの膜厚で形成し、その上に積層されるアルミニウム膜又は銀膜は、２０ｎｍの膜厚で形成する。
【０１７７】
このように極薄膜からなる第２の電極９１１を形成することにより、光の透過性を有する電極を形成することができる。
【０１７８】
なお、ここで形成される第２の電極９１１は、第１の電極９０９と同時に形成された補助電極９０８と接して形成されることから、第２の電極の膜抵抗を下げることができる。
【０１７９】
以上により、第２の電極の透過率を確保するために第２の電極を極薄膜で形成した場合にも、その膜抵抗を抑えることができるので、駆動電圧を抑えることができる。
【０１８０】
なお、本実施例の構成は、実施の形態１又は２で示したその他の素子構造の場合においても自由に組み合わせて実施することが可能である。
【０１８１】
（実施例４）
本実施例では、本発明のアクティブマトリクス型発光装置の外観図について図１１を用いて説明する。なお、図１１（Ａ）は、発光装置を示す上面図、図１１（Ｂ）は図１１（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された１１０１はソース信号線駆動回路、１１０２は画素部、１１０３はゲート信号線駆動回路である。また、１１０４はカバー材、１１０５はシール剤であり、シール剤１１０５で囲まれた内側は、空間になっている。
【０１８２】
なお、１１０８はソース信号線駆動回路１１０１及びゲート信号線駆動回路１１０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１１０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１８３】
次に、断面構造について図１１（Ｂ）を用いて説明する。基板１１１０上には駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路１１０１と画素部１１０２が示されている。
【０１８４】
なお、ソース信号線駆動回路１１０１はｎチャネル型ＴＦＴ１１１３とｐチャネル型ＴＦＴ１１１４とを組み合わせたＣＭＯＳ回路が形成される。また、駆動回路を形成するＴＦＴは、公知のＣＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施例では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。
【０１８５】
また、画素部１１０２は電流制御用ＴＦＴ１１１１とそのドレインに電気的に接続された陽極１１１２を含む複数の画素により形成される。
【０１８６】
また、陽極１１１２の両端には絶縁層１１１３が形成され、陽極１１１２上には有機化合物層１１１４が形成される。さらに、有機化合物層１１１４上には陰極１１１７が形成される。これにより、陽極１１１２、有機化合物層１１１４、及び陰極１１１７からなる発光素子１１１８が形成される。
【０１８７】
陰極１１１７は全画素に共通の配線としても機能し、接続配線１１０８を経由してＦＰＣ１１０９に電気的に接続されている。
【０１８８】
また、基板１１１０上に形成された発光素子１１１８を封止するためにシール剤１１０５によりカバー材１１０４を貼り合わせる。なお、カバー材１１０４と発光素子１０１８との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、シール剤１１０５の内側の空間１１０７には窒素等の不活性気体が充填されている。なお、シール剤１１０５としてはエポキシ系樹脂を用いるのが好ましい。また、シール剤１１０５はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、空間１１０７の内部に吸湿効果をもつ物質や酸素を吸着し、酸化を防止する効果をもつ物質を含有させても良い。
【０１８９】
また、本実施例ではカバー材１１０４を構成する材料としてガラス基板や石英基板の他、ＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。また、シール剤１１０５を用いてカバー材１１０４を接着した後、さらに側面（露呈面）を覆うようにシール剤で封止することも可能である。
【０１９０】
以上のようにして発光素子を空間１１０７に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１９１】
なお、本実施例の構成は、実施例１〜実施例３のいずれの構成と自由に組み合わせて実施することが可能である。
【０１９２】
（実施例５）
実施例１〜実施例４において、トップゲート型ＴＦＴを有するアクティブマトリクス型の発光装置について説明したが、本発明はＴＦＴ構造に限定されるものではないので、図１２に示すようにボトムゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を用いて実施しても構わない。また、逆スタガ型ＴＦＴは如何なる手段で形成されたものでも良い。
【０１９３】
なお、図１２（Ａ）は、ボトムゲート型ＴＦＴを用いた発光装置の上面図である。ただし、封止基板による封止は、まだ行われていない。ソース側駆動回路１２０１、ゲート側駆動回路１２０２及び画素部１２０３が形成されている。また、図１２（Ａ）において、ｘ−ｘ’で発光装置を切ったときの画素部１２０３における領域ａ１２０４の断面図を図１２（Ｂ）に示す。
【０１９４】
図１２（Ｂ）では、画素部１２０３に形成されるＴＦＴのうち電流制御用ＴＦＴについてのみ示している。１２１１は基板であり、１２１２は下地となる絶縁膜（以下、下地膜という）である。基板１２１１としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。
【０１９５】
また、下地膜１２１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜１２１２としては、珪素（シリコン）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ＳｉＯｘＮｙ：ｘ、ｙは任意の整数、で示される）など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶縁膜を指す。
【０１９６】
１２１３は電流制御用ＴＦＴであり、ｎチャネル型ＴＦＴで形成されている。なお、本実施例において、発光素子１２２２の陰極１２２３は電流制御用ＴＦＴ１２１３と接続されているためｎチャネル型ＴＦＴで形成されるのが望ましいがこれに限られることはなくｐチャネル型ＴＦＴで形成しても良い。
【０１９７】
電流制御用ＴＦＴ１２１３は、ソース領域１２１４、ドレイン領域１２１５及びチャネル形成領域１２１６を含む活性層と、ゲート絶縁膜１２１７と、ゲート電極１２１８と、層間絶縁膜１２１９と、ソース配線１２２０並びにドレイン配線１２２１を有して形成される。
【０１９８】
また、スイッチング用ＴＦＴのドレイン領域は電流制御用ＴＦＴ１２１３のゲート電極１２１８に接続されている。図示してはいないが、具体的には電流制御用ＴＦＴ１２１３のゲート電極１２１８はスイッチング用ＴＦＴ（図示せず）のドレイン領域とドレイン配線を介して電気的に接続されている。なお、ゲート電極１２１８はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、電流制御用ＴＦＴ１２１３のソース配線１２２０は電流供給線（図示せず）に接続される。
【０１９９】
電流制御用ＴＦＴ１２１３は発光素子１２２２に注入される電流量を制御するための素子であり、比較的多くの電流が流れる。そのため、チャネル幅（Ｗ）はスイッチング用ＴＦＴのチャネル幅よりも大きく設計することが好ましい。また、電流制御用ＴＦＴ１２１３に過剰な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【０２００】
また、電流制御用ＴＦＴ１２１３の活性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは５０〜１００ｎｍ、さらに好ましくは６０〜８０ｎｍ）ことによって、ＴＦＴの劣化を抑えてもよい。
【０２０１】
そして、電流制御用ＴＦＴ１２１３の形成後、層間絶縁膜１２１９が形成され、電流制御用ＴＦＴ１２１３と電気的に接続された陰極１２２３が形成される。なお、本実施例においては、電流制御用ＴＦＴ１２１３と陰極１２２３を電気的に接続する配線及び陽極１２２３は同じ材料で同時に形成される。また、陰極１２２３を形成する材料としては、仕事関数の小さい導電性材料を用いることが好ましい。なお、本実施例では、陰極１２２３にはＭｇ：Ａｇを用いて形成する。
【０２０２】
陰極１２２３上には、陰極１２２３を完全に覆うように有機化合物層１２２６が形成され、その上には陽極１２２８が形成される。陽極１２２８の材料としては、透光性を有する透明導電膜を用いる。なお、本実施例では、ＩＴＯを１１０ｎｍの膜厚で成膜し、陽極１２２８を形成する。なお、ここでは、図示しないが有機化合物層１２２６と陽極１２２８との間にバリア層を設けることもできる。なお、バリア層を形成する材料としては、実施例１に示したものを用いればよい。
【０２０３】
以上により、逆スタガ型のＴＦＴを有する発光装置を形成することができる。なお、本実施例により作製した発光装置は、図１２（Ｂ）の矢印の方向（上面）に光を出射させることができる。
【０２０４】
逆スタガ型ＴＦＴは工程数がトップゲート型ＴＦＴよりも少なくし易い構造であるため、本発明の課題である製造コストの低減には非常に有利である。
【０２０５】
なお、本実施例の構成は、逆スタガ型ＴＦＴを有し、発光素子の陽極側から光を出射させる上面出射型の発光装置について示したが、本実施例の逆スタガ型ＴＦＴに実施例１で開示した発光素子の陽極側から光を出射させる下面出射型や発光素子の陰極側から光を出射させる上面出射型の構成と組み合わせて実施することが可能である。
【０２０６】
（実施例６）
発光素子を用いた発光装置は自発光型であるため、液晶表示装置に比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電気器具の表示部に用いることができる。
【０２０７】
本発明により作製した発光装置を用いた電気器具として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光素子を有する発光装置を用いることが好ましい。それら電気器具の具体例を図１４に示す。
【０２０８】
図１４（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明により作製した発光装置は、表示部２００３に用いることができる。発光素子を有する発光装置は自発光型であるためバックライトが必要なく、液晶表示装置よりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２０９】
図１４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明により作製した発光装置は表示部２１０２に用いることができる。
【０２１０】
図１４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明により作製した発光装置は表示部２２０３に用いることができる。
【０２１１】
図１４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明により作製した発光装置は表示部２３０２に用いることができる。
【０２１２】
図１４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明により作製した発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２１３】
図１４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明により作製した発光装置は表示部２５０２に用いることができる。
【０２１４】
図１４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明により作製した発光装置は表示部２６０２に用いることができる。
【０２１５】
ここで図１４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明により作製した発光装置は、表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０２１６】
なお、将来的に有機材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２１７】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０２１８】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが好ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが好ましい。
【０２１９】
以上の様に、本発明の作製方法を用いて作製された発光装置の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜実施例５を実施することにより作製された発光装置をその表示部に用いることができる。
【０２２０】
【発明の効果】
本発明を実施することにより、発光素子が有する第１の電極の端部を絶縁層で覆うことができるので、発光素子に電圧を印加した際に第１の電極の端部から有機化合物層へ電界集中が起こり、それに伴って生じる有機化合物層の劣化を防ぐことができる。また、本発明で形成される絶縁層は、第１の電極との段差が生じないように形成されるので、第１の電極上に形成される有機化合物層の成膜不良を防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の構成を説明する図。
【図２】 本発明の発光装置の素子構造を説明する図。
【図３】 本発明の発光装置の素子構造を説明する図。
【図４】 本発明の発光装置の素子構造を説明する図。
【図５】 本発明の発光装置の作製工程を説明する図。
【図６】 本発明の発光装置の作製工程を説明する図。
【図７】 本発明の発光装置の作製工程を説明する図。
【図８】 本発明の発光装置の作製工程を説明する図。
【図９】 本発明の発光装置の素子構造を説明する図。
【図１０】 発光装置の画素部の上面図。
【図１１】 本発明の発光装置の素子構造を説明する図。
【図１２】 逆スタガ型ＴＦＴの構造を説明する図。
【図１３】 発光素子の透過率についての測定結果を示す図。
【図１４】 電気器具の一例を示す図。

Claims (4)

  1. 基板上に薄膜トランジスタを形成し、
    前記薄膜トランジスタを覆って絶縁層を形成し、
    前記絶縁層に前記トランジスタの一導電性を付与する不純物領域に達するコンタクトホールを形成し、
    前記コンタクトホールを介して前記不純物領域に電気的に接続された配線を前記絶縁層上に形成し、
    前記絶縁層上に前記配線と電気的に接続された導電体を形成し、
    前記導電体を覆って絶縁膜を形成し、
    前記導電体及び前記絶縁膜をＣＭＰ法により研磨して第１の電極及び平坦化絶縁層を形成し、
    前記第１の電極と接して有機化合物層を形成し、
    前記有機化合物層と接して第２の電極を形成する発光装置の作製方法であって、
    前記ＣＭＰ法により形成された前記第１の電極及び前記平坦化絶縁層が同一平面を形成することを特徴とする発光装置の作製方法。
  2. 基板上に薄膜トランジスタを形成し、
    前記薄膜トランジスタを覆って絶縁層を形成し、
    前記絶縁層に前記トランジスタの一導電性を付与する不純物領域に達するコンタクトホールを形成し、
    前記コンタクトホールを介して前記不純物領域に電気的に接続された配線を前記絶縁層上に形成し、
    前記絶縁層上に前記配線と電気的に接続された導電体を形成し、
    前記導電体を覆って絶縁膜を形成し、
    前記導電体及び前記絶縁膜をＣＭＰ法により研磨して第１の電極及び平坦化絶縁層を形成し、
    前記第１の電極と接して有機化合物層を形成し、
    前記有機化合物層と接して第２の電極を形成する発光装置の作製方法であって、
    前記有機化合物層は、前記第１の電極を完全に覆うように形成されることを特徴とする発光装置の作製方法。
  3. 基板上に薄膜トランジスタを形成し、
    前記薄膜トランジスタを覆って絶縁層を形成し、
    前記絶縁層に前記トランジスタの一導電性を付与する不純物領域に達するコンタクトホールを形成し、
    前記コンタクトホールを介して前記不純物領域に電気的に接続された配線を前記絶縁層上に形成し、
    前記絶縁層上に前記配線と電気的に接続された導電体を形成し、
    前記導電体を覆って絶縁膜を形成し、
    前記導電体及び前記絶縁膜をＣＭＰ法により研磨して第１の電極及び平坦化絶縁層を形成し、
    前記第１の電極と接して有機化合物層を形成し、
    前記有機化合物層と接して第２の電極を形成する発光装置の作製方法であって、
    前記有機化合物層は、前記第１の電極及び前記平坦化絶縁層と接して形成されることを特徴とする発光装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、前記ＣＭＰ法による研磨により形成された前記第１の電極及び前記平坦化絶縁層は、５０〜５００ｎｍの膜厚を有することを特徴とする発光装置の作製方法。
JP2001274037A 2001-09-10 2001-09-10 発光装置の作製方法 Expired - Fee Related JP4896318B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001274037A JP4896318B2 (ja) 2001-09-10 2001-09-10 発光装置の作製方法
US10/238,218 US6905907B2 (en) 2001-09-10 2002-09-10 Light emitting device and manufacturing method thereof
US11/084,480 US7453095B2 (en) 2001-09-10 2005-03-18 Light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001274037A JP4896318B2 (ja) 2001-09-10 2001-09-10 発光装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003084683A JP2003084683A (ja) 2003-03-19
JP2003084683A5 JP2003084683A5 (ja) 2008-09-25
JP4896318B2 true JP4896318B2 (ja) 2012-03-14

Family

ID=19099154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001274037A Expired - Fee Related JP4896318B2 (ja) 2001-09-10 2001-09-10 発光装置の作製方法

Country Status (2)

Country Link
US (2) US6905907B2 (ja)
JP (1) JP4896318B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP4165145B2 (ja) * 2002-08-07 2008-10-15 株式会社日立製作所 有機発光表示装置
KR20040025383A (ko) 2002-09-19 2004-03-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2004304161A (ja) * 2003-03-14 2004-10-28 Sony Corp 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法
JP2004349097A (ja) * 2003-05-22 2004-12-09 Sony Corp 表示装置
JP4062171B2 (ja) 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
JP4593179B2 (ja) * 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP2005079203A (ja) * 2003-08-28 2005-03-24 Canon Inc 電界効果型トランジスタおよびその製造方法
JP4020060B2 (ja) * 2003-08-29 2007-12-12 株式会社豊田自動織機 有機電界発光素子
CN100372145C (zh) * 2003-09-01 2008-02-27 友达光电股份有限公司 有机发光元件的制造方法及其结构
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
JP4424078B2 (ja) * 2004-06-07 2010-03-03 カシオ計算機株式会社 表示パネル及びその製造方法
KR100736008B1 (ko) * 2004-06-07 2007-07-06 가시오게산키 가부시키가이샤 표시장치 및 그 제조방법
US7550769B2 (en) * 2004-06-11 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and semiconductor device
JP4254675B2 (ja) * 2004-09-29 2009-04-15 カシオ計算機株式会社 ディスプレイパネル
JP4265515B2 (ja) * 2004-09-29 2009-05-20 カシオ計算機株式会社 ディスプレイパネル
JP4561490B2 (ja) * 2004-12-24 2010-10-13 株式会社豊田自動織機 エレクトロルミネッセンス素子
JP2006269387A (ja) * 2005-03-25 2006-10-05 Aitesu:Kk 有機ｅｌ素子
US7700984B2 (en) * 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
US20070096086A1 (en) * 2005-06-27 2007-05-03 Ying Wang Hole injection electrode
JPWO2007077715A1 (ja) 2006-01-05 2009-06-11 コニカミノルタホールディングス株式会社 ボトムエミッション型有機エレクトロルミネッセンスパネル
KR100900550B1 (ko) * 2006-01-16 2009-06-02 삼성전자주식회사 표시장치와 그 제조방법
KR100782458B1 (ko) * 2006-03-27 2007-12-05 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
WO2008102282A2 (en) * 2007-02-20 2008-08-28 Nxp B.V. Semiconductor device with backside tamper protection
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100934262B1 (ko) * 2008-03-18 2009-12-28 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR20110099296A (ko) * 2008-12-05 2011-09-07 이 아이 듀폰 디 네모아 앤드 캄파니 용액 처리된 전자 소자용 백플레인 구조물
WO2010065823A2 (en) * 2008-12-05 2010-06-10 E. I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
WO2012090903A1 (ja) * 2010-12-28 2012-07-05 Ｎｅｃライティング株式会社 有機エレクトロルミネッセンス照明装置、およびその照明装置の製造方法
JP5901161B2 (ja) * 2011-07-06 2016-04-06 キヤノン株式会社 有機発光素子、発光装置、画像形成装置、表示装置および撮像装置
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6560530B2 (ja) * 2015-04-30 2019-08-14 株式会社ジャパンディスプレイ 表示装置
JP6834400B2 (ja) * 2016-11-22 2021-02-24 ソニー株式会社 撮像素子、積層型撮像素子、撮像装置及び電子装置
WO2021079437A1 (ja) * 2019-10-23 2021-04-29 シャープ株式会社 発光素子、表示装置、発光素子の製造方法、及び表示装置の製造方法
KR102392914B1 (ko) * 2020-08-24 2022-04-29 고려대학교 산학협력단 유기발광소자용 전극 및 그 전극을 포함하는 유기발광소자
CN113964149A (zh) * 2021-10-26 2022-01-21 上海天马微电子有限公司 显示面板及其制备方法、显示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0327336B1 (en) * 1988-02-01 1997-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic devices incorporating carbon films
JP2799875B2 (ja) * 1989-05-20 1998-09-21 株式会社リコー 液晶表示装置
JP2757207B2 (ja) * 1989-05-24 1998-05-25 株式会社リコー 液晶表示装置
US5240801A (en) * 1989-11-20 1993-08-31 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
KR970010652B1 (ko) * 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
JPH06325869A (ja) 1993-05-18 1994-11-25 Mitsubishi Kasei Corp 有機電界発光パネル
JP2860226B2 (ja) * 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
JP2821347B2 (ja) 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
JPH07153576A (ja) 1993-11-30 1995-06-16 Mitsubishi Chem Corp 有機電界発光パネル
JP3543351B2 (ja) * 1994-02-14 2004-07-14 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP2689917B2 (ja) 1994-08-10 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
US5652667A (en) * 1995-02-03 1997-07-29 Victor Company Of Japan, Ltd. Liquid crystal display apparatus
JP2694126B2 (ja) * 1995-02-06 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法
JP3349332B2 (ja) * 1995-04-28 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 反射式空間光変調素子配列及びその形成方法
JP3108861B2 (ja) * 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
JP3143592B2 (ja) * 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JPH09127495A (ja) * 1995-11-06 1997-05-16 Sharp Corp 液晶表示装置
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US5977566A (en) * 1996-06-05 1999-11-02 Kabushiki Kaisha Toshiba Compound semiconductor light emitter
US6049132A (en) * 1996-07-12 2000-04-11 Kawasaki Steel Corporation Multiple metallization structure for a reflection type liquid crystal display
US5817431A (en) * 1996-12-23 1998-10-06 Motorola, Inc. Electron injecting materials for organic electroluminescent devices and devices using same
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
US6163055A (en) * 1997-03-24 2000-12-19 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP3946307B2 (ja) * 1997-05-28 2007-07-18 株式会社半導体エネルギー研究所 表示装置
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4105261B2 (ja) * 1997-08-20 2008-06-25 株式会社半導体エネルギー研究所 電子機器の作製方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6825829B1 (en) * 1997-08-28 2004-11-30 E Ink Corporation Adhesive backed displays
US6008876A (en) * 1998-12-03 1999-12-28 National Semiconductor Corporation Polished self-aligned pixel for a liquid crystal silicon light valve
JP3904807B2 (ja) * 1999-06-04 2007-04-11 株式会社半導体エネルギー研究所 表示装置
JP4461548B2 (ja) * 2000-02-02 2010-05-12 住友化学株式会社 有機エレクトロルミネッセンス素子の製造方法および有機エレクトロルミネッセンス素子
JP4434411B2 (ja) * 2000-02-16 2010-03-17 出光興産株式会社 アクティブ駆動型有機ｅｌ発光装置およびその製造方法
JP2002083691A (ja) * 2000-09-06 2002-03-22 Sharp Corp アクティブマトリックス駆動型有機ｌｅｄ表示装置及びその製造方法

Also Published As

Publication number Publication date
US20050161667A1 (en) 2005-07-28
US20030047730A1 (en) 2003-03-13
US7453095B2 (en) 2008-11-18
US6905907B2 (en) 2005-06-14
JP2003084683A (ja) 2003-03-19

Similar Documents

Publication Publication Date Title
JP4896318B2 (ja) 発光装置の作製方法
JP6891210B2 (ja) 表示装置
JP4101511B2 (ja) 発光装置及びその作製方法
JP3983037B2 (ja) 発光装置およびその作製方法
JP3742054B2 (ja) 表示装置
US7453101B2 (en) Semiconductor device with organic compound layer
US7884369B2 (en) Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same
US20130112980A1 (en) Light-emitting device and method of manufacturing the same
KR20050084297A (ko) 표시장치 및 표시장치의 제작 방법
KR20030044888A (ko) 발광 장치
KR20030017435A (ko) 발광장치
JP2005123576A (ja) 配線基板、及び半導体装置、並びにそれらの作製方法
JP4592989B2 (ja) 発光装置の作製方法
JP4809544B2 (ja) 発光装置
JP2004178981A6 (ja) 発光装置
JP4091021B2 (ja) アクティブマトリックス型の表示装置
JP2004178981A (ja) 発光装置
JP2006128099A (ja) 表示装置及びその作製方法
JP2008052295A (ja) 発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

R150 Certificate of patent or registration of utility model

Ref document number: 4896318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees