JP3108861B2 - アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法 - Google Patents

アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法

Info

Publication number
JP3108861B2
JP3108861B2 JP17871196A JP17871196A JP3108861B2 JP 3108861 B2 JP3108861 B2 JP 3108861B2 JP 17871196 A JP17871196 A JP 17871196A JP 17871196 A JP17871196 A JP 17871196A JP 3108861 B2 JP3108861 B2 JP 3108861B2
Authority
JP
Japan
Prior art keywords
substrate
active matrix
matrix substrate
manufacturing
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17871196A
Other languages
English (en)
Other versions
JPH0973103A (ja
Inventor
嘉彦 福元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17871196A priority Critical patent/JP3108861B2/ja
Priority to US08/671,373 priority patent/US5933204A/en
Priority to DE69623397T priority patent/DE69623397D1/de
Priority to TW085107965A priority patent/TW317002B/zh
Priority to EP96304815A priority patent/EP0751417B1/en
Priority to EP01202714A priority patent/EP1148374A3/en
Priority to KR1019960025708A priority patent/KR100270129B1/ko
Publication of JPH0973103A publication Critical patent/JPH0973103A/ja
Application granted granted Critical
Publication of JP3108861B2 publication Critical patent/JP3108861B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13373Disclination line; Reverse tilt
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置に代
表される映像や画像の表示装置及び該表示装置に用いら
れるアクティブマトリクス基板、さらにはこれらの製造
方法に関する。
【0002】
【従来の技術】図11に従来の表示装置の例としてアク
ティブマトリクス型液晶表示装置に用いられるアクティ
ブマトリクス基板の製造工程を示す。図を参照しながら
製造工程について説明する。先ずn形シリコン半導体基
板1を部分熱酸化し、LOCOS(Local Oxi
dation of Silicon)酸化膜2を形成
し、該LOCOS酸化膜2をマスクとして、不純物をイ
オン注入し、PWL3を形成する。この基板1を再度熱
酸化し、ゲート絶縁膜4を形成する(図11(a))。
【0003】次に、不純物をドープしたn形ポリシリコ
ンからなるゲート電極5を形成した後、基板1全面に不
純物をイオン注入し、n形不純物領域であるNLD6を
形成する。引き続きパターニングされたフォトレジスト
をマスクとして、不純物のイオン注入を行ない、ソー
ス,ドレイン領域7,7’を形成する(図11
(b))。
【0004】基板1全面に層間膜であるPSG(Pho
spho−Silicate Glass,リンガラ
ス)8を形成する。ソース,ドレイン領域7,7’の直
上のPSG8にコンタクトホールをパターニングし、ス
パッタリングによりAlを成膜した後、パターニング
し、Al電極9を形成する(図11(c))。
【0005】基板1全面に層間膜であるPSG8を厚さ
約10000Å程度形成し、スルーホール80をパター
ニングする(図11(d))。
【0006】基板1表面にスパッタリング等でAl、T
i、Ta、W等の金属材料或いはそれらの化合物を約5
000Å程度成膜し、パターニングにより画素電極13
を形成する(図11(e))。
【0007】このようなシリコン基板を用いたアクティ
ブマトリクス基板とは別に、絶縁性基板を用いたアクテ
ィブマトリクス基板の1例を図12に示す。
【0008】図12は、米国特許第4,024,626
号明細書に記載されている液晶表示装置のアクティブマ
トリクス基板の断面図を示す。図中120は絶縁性基
板、131はゲート電極、132は電位固定電極、13
3は画素容量電極、135は層間膜、136は画素電極
である。
【0009】
【発明が解決しようとする課題】図11に示した表示装
置においては、(e)に示したように画素電極13の表
面は下地の層の段差の影響を受け、凹凸が生じている。
そして、図11(e)からわかるように、各画素電極間
を絶縁するため、該画素電極間は画素電極13の膜厚と
同じ深さの溝を形成する必要がある。
【0010】この画素電極13に光が入射すると、表面
の凹凸によって入射光が四方八方に散乱され、光の反射
効率が非常に小さくなる。また、この表面凹凸は液晶実
装工程の配向膜ラビング工程において、配向不良の原因
となり、その結果、液晶の配向不良を引き起こし、コン
トラストの低下により表示画像の画質を悪化させる。
【0011】また、各画素電極間の溝の部分はラビング
されないため、液晶配向不良の原因となると同時に、表
面凹凸と相俟って、画素電極間の横方向電界を発生し、
輝線の原因となる。この輝線の発生は、表示画像のコン
トラストを著しく悪化させ、画質が低下する。
【0012】図12に示したアクティブマトリクス基板
についても、画素電極136間を絶縁するため、図11
(e)に示されるのと同様に溝が形成されており、上述
したのと同様の不都合が生ずることが懸念される。
【0013】本発明の目的は、上述した解決すべき課題
を解決した表示装置及びその製造方法を提供することに
ある。
【0014】本発明の別の目的は、画素電極表面の凹凸
をなくし、該凹凸に起因する乱反射を防止し、液晶表示
装置の場合には、該凹凸に起因する配向不良をも防止
し、高画質な表示を行ない得る表示装置とその製造方法
を提供することにある。
【0015】本発明の更に別の目的は、画素電極表面が
平坦で、画素電極間に段差を実質的に存在しないように
することで光の反射率を高くした反射型の表示装置及び
その製造方法を提供することにある。
【0016】
【課題を解決するための手段】上述した目的を達し得る
本発明のアクティブマトリクス基板、該基板を用いた
示装置、及びこれらの製造方法は、下述する構成のもの
である。
【0017】 本発明のアクティブマトリクス基板は、
基板上に、シリコン層を用いた複数のスイッチング素子
と、該スイッチング素子に接続され、実質的に平坦な面
を有して複数の画素を構成する導電性部材と、を配して
構成されるアクティブマトリクス基板であって、前記導
電性部材の端部に、該導電性部材の実質的に平坦な面に
連続し、シリコン原子を含有して構成される絶縁性部材
を配したことを特徴とするものである。
【0018】 本発明のアクティブマトリクス基板の製
造方法は、基板上に、複数のスイッチング素子と、該ス
イッチング素子に接続され、実質的に平坦な面を有して
複数の画素を構成する導電性部材と、を配してなるアク
ティブマトリクス基板の製造方法であって、基板を用意
する工程、前記基板にスイッチング素子を形成する工
程、前記スイッチング素子上に絶縁層を形成する工程、
前記絶縁層を、前記画素間に該画素の分離領域が残るよ
うにパターニングして絶縁性部材を形成する工程、前記
絶縁性部材上に導電性材料層を形成する工程、及び前記
導電性材料層の表面をケミカルメカニカルポリシングに
よって研磨し、導電性部材を形成する工程、を有するこ
を特徴とするものである。
【0019】 本発明の表示装置は、基板上に、複数の
スイッチング素子と、該スイッチング素子に接続され複
数の画素を構成する導電性部材と、を備えたアクティブ
マトリクス基板と、前記画素に対向する電極を備えた対
向基板と、の間に液晶材料を配して構成される表示装置
であって、前記アクティブマトリクス基板として、上記
本発明のアクティブマトリクス基板を用いたことを特徴
とするものである。
【0020】 本発明の表示装置の製造方法は、基板上
に、複数のスイッチング素子と、該スイッチング素子に
接続され複数の画素を構成する導電性部材と、を備えた
アクティブマトリクス基板と、前記画素に対向する電極
を備えた対向基板と、の間に液晶材料を配して構成され
る表示装置の製造方法であって、前記アクティブマトリ
クス基板を上記本発明のアクティブマトリクス基板の製
造方法によって製造することを特徴とするものである。
【0021】こうした構成の本発明によれば、上述した
目的が達成される。
【0022】本発明は、ケミカルメカニカルポリシング
(Chemical Mechanical Poli
shing,以下「CMP」と記す)を利用することに
より、画素電極表面を研磨によって形成するため、該画
素電極表面が鏡面状に平滑に形成されると同時に、全画
素電極表面を同一平面に形成することができる。さら
に、絶縁層を形成した上に画素電極層を形成、或いは、
ホールを形成した画素電極層上に絶縁層を成膜し、上記
研磨工程を行なうことにより、画素電極間が絶縁層によ
り良好に埋められ、完全に凹凸がなくなる。よって、該
凹凸によって生じた乱反射や配向不良が防止され、高画
質な画像表示が可能となる。
【0023】
【発明の実施の形態】本発明のアクティブマトリクス基
板、該基板を用いた表示装置、及びこれらの製造方法
は、前述した通りの構成のものである。
【0024】本発明において最も特徴的なことは、ケミ
カルメカニカルポリシング(CMP)を用いて、画素電
極を構成する導電性部材の表面を研磨することである。
これによると画素電極表面が鏡面状の平滑なものとな
り、全画素電極表面を同一平面とすることができる。
【0025】ケミカルメカニカルポリシング(CMP)
は、研磨材中に含まれる化学成分による化学的エッチン
グ作用と、研磨材が本来有する機械的研磨作用と、を利
用して研磨を行なうものである。ケミカルメカニカルポ
リシング(CMP)の一例としては、研磨材に含まれる
化学成分と、被研磨試料表面との化学反応により生ずる
反応生成物を、研磨材と、研磨布とを用いて機械的に研
磨して除去するものが考えられる。CMPのプロセスと
しては、研磨すべき被研磨試料を回転可能な研磨ヘッド
に取り付けた後、被研磨試料表面を回転するプラテン
(研磨定盤)に押しつけることにより研磨を行なう。プ
ラテンの表面にはパッド(研磨布)が貼り付けられてお
り、このパッドに付着したスラリー(研磨材)によって
研磨が進む。
【0026】CMPの装置として種々のものが販売され
ており、本発明においては、それらの装置を適宜用いる
ことができる。
【0027】CMP装置としては、AVANTI472
(IPEC/PLANAR社製),CMP−II(スピ
ードファム社製)、EPO−113,EPO−114
(荏原製作所製),MIRRA(APPLIED MA
TERIALS社製),6DS−SP(STRASBA
UGH社製)等を挙げることができる。
【0028】スラリーとしては、Rodel社製のMS
W−1000,XJFW−8048H,XJFW−80
97B,XJFW−8099,Cabot社製のSEM
I−SPERSE W−A355,SEMI−SPER
SE FE−10,FUJIMI社製のPLANERL
ITE−5101,PLANERLITE−RD−93
034,PLANERLITE5102,PLANER
LITE−RD−93035,PLANERLITE−
5103,PLANERLITE−RD−93036,
STI社製のKLEBOSOL−20H12,KLEB
OSOL−30H25,KLEBOSOL−30H5
0,KLEBOSOL−30N12,KLEBOSOL
−30N25,KLEBOSOL−30N50等を用い
ることができる。
【0029】研磨布としては、Rodel社製のIC−
1000,IC−1400,IC−60,IC−53,
IC−50,IC−45,IC−40,Suba 40
0,Suba 400H,Suba 500,Suba
600,Suba 800,MH S15A,MH
S24A,MH C14A,MH C14B,MHC1
5A,MH C26A,MH N15A,MH N24
A,SupremeRN−H,Supreme RN−
R,Whitex W−H,WhitexW−S,UR
−100,XHGM−1158,XHGM−1167,
FUJIMI社製のSurfin XXX−5,Sur
fin 100,Surfin260S,Surfin
000,Surfin 194,Surfin 19
1,Surfin 192,Surfin 2−X,S
urfin 018−3,Surfin 018−0,
Surfin 018,Surfin 200,Sur
fin 026,Surfin 024,Polite
x,Politex DG,Politex Supr
em,Unicorfam,帝人社製のSBL135,
SBD1014,6ZP09,RP3010P5,GQ
8785,GQ9810,GQ9806,GQ981
3,GQ1070,GQ1110,GQ1300,NA
PCON社製の1000,1000R,1200,12
00R,1300,1400,2000,2010,2
020,4100,4300,4400,4500,4
600,4800,4900,5100,5400等を
用いることができる。
【0030】尚、本発明は、液晶表示装置の他、電圧印
加によりミラーの角度を変化させることにより画像を表
示する表示装置にも適用できる。
【0031】
【実施例】以下、具体的な実施例を挙げて本発明を説明
するが、本発明はこれら実施例に限定されるものではな
い。
【0032】[実施例1]本発明の表示装置の例とし
て、反射型のアクティブマトリクス液晶表示装置につい
て説明する。図2(h)がこの液晶表示装置の模式図で
ある。図2(h)においては、画素電極を構成する導電
性部材13の端部に絶縁性部材として、PSG(Pho
spho Silicate Glass)11が設け
られており、導電性部材13と、絶縁性部材11の表面
は、ケミカルメカニカルポリシングにより研磨されてい
る。以下、図1、図2を参照しながらこの液晶表示装置
の製造工程について説明する。尚、説明の都合上、図
1、2は画素部を中心として模式的に示してあるが、画
素部形成工程と同時に、画素部のスイッチングトランジ
スタを駆動するためのシフトレジスタ等周辺駆動回路も
同一基板上に形成することができる。
【0033】先ず、不純物濃度が1015cm-3以下であ
るn形シリコン半導体基板1を部分熱酸化し、LOCO
S(Local Oxidation of Sili
con)酸化膜2を形成し、該LOCOS酸化膜2をマ
スクとしてボロンをドーズ量1012cm-2程度イオン注
入し、不純物濃度1016cm-3程度のp形不純物領域で
あるPWL3を形成する。この基板1を再度熱酸化し、
酸化膜厚1000Å以下のゲート酸化膜4を形成する
(図1(a))。
【0034】リンを1020cm-3程度ドープしたn形ポ
リシリコンからなるゲート電極5を形成した後、基板1
全面にリンをドーズ量1012cm-2程度イオン注入し、
不純物濃度1016cm-3程度のn形不純物領域であるN
LD6を形成し、引き続き、パターニングされたフォト
レジストをマスクとして、リンをドーズ量1015cm-2
程度イオン注入し、不純物濃度1019cm-3程度のソー
ス,ドレイン領域7,7’を形成する(図1(b))。
【0035】基板1全面に層間膜であるPSG8を形成
した。このPSG8はNSG(Nondope Sil
icate Glass)/BPSG(Boro−Ph
osph−Silicate Glass)や、TEO
S(Tetraetoxy−Silane)で代替する
ことも可能である。ソース,ドレイン領域7,7’の直
上のPSG8にコンタクトホールをパターニングし、ス
パッタリングによりAlを蒸着した後パターニングし、
Al電極9を形成する(図1(c))。このAl電極9
と、ソース,ドレイン領域7,7’とのオーミックコン
タクト特性を向上させるために、Ti/TiN等のバリ
アメタルを、Al電極9とソース,ドレイン領域7,
7’との間に形成するのが望ましい。
【0036】基板1全面にプラズマSiN膜10を30
00Å程度、続いてPSG11を10000Å程度成膜
する(図1(d))。
【0037】プラズマSiN膜10をドライエッチング
ストッパー層として、PSG11を画素間の分離領域の
みを残すようにパターニングし、その後ドレイン領域
7’にコンタクトしているAl電極9直上にスルーホー
ル12をドライエッチングによりパターニングする(図
1(e))。
【0038】基板1上にスパッタリング、或いはEB
(Electron Beam,電子線)蒸着により、
画素電極13を10000Å以上成膜する(図2
(f)))。この画素電極13としては、Al,Ti,
Ta,W等の金属膜、或いはこれら金属の化合物膜を用
いる。
【0039】画素電極13の表面をCMPにより研磨す
る(図2(g))。研磨量はPSG11厚を10000
Å、画素電極厚をxÅとした場合、xÅ以上、x+10
000Å未満である。
【0040】具体的なCMPは、CMP装置として荏原
製作所製EPO−114、研磨布にRodel社製SU
PREME RN−H(D51)、スラリーにFUJI
MI社製PLNERLITE5102を用いて行なっ
た。
【0041】上記の工程により形成されたアクティブマ
トリクス基板の表面にさらに配向膜15を形成する。次
に、その表面にラビング処理等配向処理を施し、スペー
サ(不図示)を介して対向基板と貼り合わせた後、その
間隙に液晶14を注入して液晶表示装置とする(図2
(h))。尚、本例において、対向基板は透明基板20
上にカラーフィルター21、ブラックマトリクス22、
ITO等からなる共通電極23、及び配向膜15’を配
して構成されている。
【0042】次に、本例の反射型液晶表示装置の駆動方
法を説明する。
【0043】基板1にオンチップで形成されたシフトレ
ジスタ等の周辺回路により、ソース領域7に信号電位を
与え、それと同時にゲート電極5にゲート電位を印加
し、画素のスイッチングトランジスタをオン状態にし、
ドレイン領域7’に信号電荷を供給する。信号電荷はド
レイン領域7’とPWL3との間に形成されるpn接合
の空乏層容量に蓄積され、Al電極9を介して画素電極
13に電位を与える。画素電極13の電位が所望の電位
に達した時点で、ゲート電極5の印加電位を切り、画素
スイッチングトランジスタをオフ状態にする。信号電荷
は前述のpn接合容量部に蓄積されているため、画素電
極13の電位は、次に画素スイッチングトランジスタが
駆動されるまで固定される。この固定された画素電極1
3の電位が図2(h)に示された基板1と対向基板20
との間に封入された液晶14を駆動する。
【0044】本例のアクティブマトリクス基板は、図2
の(h)から明らかなように、画素電極13表面が平滑
であり、且つ、隣接する画素電極間間隙に絶縁層が埋め
込まれているため、その上に形成される配向層15表面
も平滑で凹凸がない。よって、従来この凹凸によって生
じていた、入射光の散乱による光利用効率の低下、ラビ
ング不良によるコントラストの低下、画素電極間の段差
による横方向電界による輝線の発生が防止され、表示画
像の品質が向上する。
【0045】[実施例2]実施例1とは異なるアクティ
ブマトリクス基板を有する液晶表示装置について説明す
る。そのアクティブマトリクス基板の製造工程を図3に
沿って説明する。
【0046】先ず、実施例1と同様にn形半導体基板1
上にLOCOS酸化膜2、PWL3、ゲート酸化膜4を
形成する(図3(a))。
【0047】パターニングしたフォトレジストをマスク
として、イオン注入によりドーズ量1015cm-2程度の
リンを注入し、不純物濃度1019cm-3程度のソース,
ドレイン領域7,7’と画素容量を形成するn形不純物
領域31を形成する。次にn形ポリシリコンからなるゲ
ート電極5と画素容量を形成する画素容量電極30を形
成する(図3(b))。
【0048】基板1上にPSG8を成膜し、ソース,ド
レイン7,7’上と画素容量電極30上にコンタクトホ
ールを形成し、スパッタリングによりAlを成膜した
後、パターニングによりAl電極9を形成する。ドレイ
ン7’に接合されるAl電極9は画素容量電極30とド
レイン7’を電気的に連絡している(図3(c))。
【0049】以後、実施例1と同様の工程によりアクテ
ィブマトリクス基板を形成する(図3(d))。尚、画
素電極13はドレイン7’と電気的に連絡されている。
【0050】本例では、画素容量が、ゲート酸化膜4と
画素容量電極30、及び不純物濃度1019cm-3程度の
n形不純物領域31とから形成されている。ゲート酸化
膜4が画素容量電極30とn形不純物領域31とを絶縁
しているため、リーク電流の小さいコンデンサが形成さ
れている。このように、画素容量におけるリーク電流が
極めて小さくなった結果、画素電極13の電位変動が抑
えられ、高コントラスト、高画質の反射型液晶表示装置
が実現される。また、画素容量電極30が画素内の段差
を低減するため、CMPによる平坦化が容易となる。
【0051】[実施例3]ここでは、実施例1、2とは
異なる反射型の液晶表示装置のアクティブマトリクス基
板の製造工程を図4に沿って説明する。
【0052】実施例1と同様にして基板1上にゲート電
極5、PSG8、Al電極9を形成し、プラズマSiN
膜10を成膜する。その後、スパッタリングにより10
000Å以上の厚さの画素電極13を形成する(図4
(a))。
【0053】基板1表面全面にPSG11を画素電極1
3の厚さ以上の厚さに成膜する(図4(b))。
【0054】実施例1と同様にしてCMPにより基板1
表面を研磨し、表面を平坦化する。CMPの研磨量は、
画素電極13の成膜厚をxÅ、PSG11の成膜厚をy
Åとした場合、yÅ以上、x+yÅ未満である。さらに
配向膜15を形成する(図4(c))。
【0055】本例では、画素電極13のパターニング形
成後、その電極間隙をPSG11により埋め込み、その
後にCMPの研磨により画素電極13を露出させその表
面を平坦化、鏡面仕上げすると同時に画素電極13を各
々絶縁分離する。CMPの研磨速度は、PSG11と画
素電極13とで異なるため、CMPの終点検知が容易で
あり、CMP工程が安定化され、歩留が向上する。
【0056】[実施例4]本例のアクティブマトリクス
基板の断面図を図5に示す。本例は、実施例1のアクテ
ィブマトリクス基板に、保護膜40を設けたものであ
る。配向膜15に合わせた保護膜40を選択することに
より、配向膜15の配向が最適化され、液晶の配向特性
が向上し、高画質化が実現される。また、保護膜40は
画素電極13を保護するため、画素電極13の微少な傷
の発生を防ぐこともできる。尚、本例の保護膜40を実
施例1,2及び3に適用できることは言うまでもない。
【0057】[実施例5]透過型の液晶表示装置に用い
られるアクティブマトリクス基板の製造工程を、図6及
び7に沿って説明する。
【0058】石英基板等の透明基板50上に、ポリシリ
コン或いはアモルファスシリコンで高さ2000Å程度
の島状半導体領域51を形成する(図6(a))。
【0059】厚さ1000Å以下のポリシリコン或いは
アモルファスシリコンを透明基板50の表面に成膜し、
BF2 をドーズ量1012cm-2程度イオン注入した後、
パターニングし、TFT(Thin Film Tra
nsistor)52を形成する(図6(b))。
【0060】熱酸化により厚さ300Å以上のゲート酸
化膜4を形成し、ポリシリコンからなるゲート電極5を
形成する。イオン注入によりNLD領域6及びソース,
ドレイン7,7’を形成する(図6(c))。
【0061】層間膜であるPSG8を成膜後、コンタク
トホールを形成し、Alを成膜、パターニングしてAl
電極9を形成する(図6(d))。
【0062】層間膜であるPSG53と、TFTの遮光
層54を順に成膜する(図6(e))。遮光層54は、
後の熱工程でスパイクの発生がなく、遮光特性の良い、
Ti,Ta,W等を2000Å程度成膜する。尚、この
遮光層54は図7(f)のパターニング後も電気的につ
ながっており、周辺回路に接続し、ある電位に固定され
ていて画素電極13との間で画素容量を形成する。
【0063】以降、実施例1と同様の工程により、プラ
ズマSiN膜10、PSG11を成膜し、PSG11を
パターニングした後スルーホールをパターニングし、画
素電極13を成膜する。この画素電極13の材料をIT
O等の透明電極とすることにより、透過型の液晶表示装
置が構成され、Al,Ti,Ta等の金属材料又はこれ
らの化合物を用いることにより反射型の液晶表示装置が
構成される。引き続き実施例1と同様にしてCMPによ
り表面を研磨し、画素電極13を平坦化すると同時にP
SG11を露出させて個々の画素電極13を絶縁分離す
る(図7(g))。
【0064】本例において、実施例3のCMP平坦化工
程や実施例4の保護膜40を適用することも可能であ
る。
【0065】[実施例6]図8〜10に本例の液晶表示
装置に適用されるアクティブマトリクス基板の製造工程
を示す。
【0066】n形半導体基板1両面にLOCOS酸化膜
2を形成し、画素部のLOCOS酸化膜2上にはLp
(Low Pressure)−SiN膜60を400
0Å以下の厚さで成膜し、PWL3を形成する(図8
(a))。
【0067】半導体基板1に実施例1と同様の工程で周
辺回路を、Lp−SiN膜60上に実施例5のTFT形
成工程と同様の工程で画素部スイッチングトランジスタ
を形成する(図8(b))。
【0068】PSG8を成膜し、Al電極9を形成する
(図8(c))。
【0069】次いで、PSG53、遮光層54を形成す
る(図8(d))。
【0070】遮光層54を、画素部TFT直上のみに残
るようにパターニングする(図9(e))。
【0071】プラズマSiN膜10を3000Å程度成
膜し(図9(f))、周辺回路上のPSG11の高さ
が、遮光層54よりも高くなるようにPSG11を10
000Å以上成膜する(図9(g))。
【0072】PSG11をパターニングし、基板1裏面
のLOCOS酸化膜2をパターニングして画素部直下の
LOCOS酸化膜2を除去する(図9(h))、画素電
極13をPSG11の厚さよりも厚く成膜する(図10
(i))。この画素電極13の材料を、実施例5と同様
に選択することにより、本実施例を反射型にも透過型に
も構成することができる。
【0073】実施例1に示したのと同様にして、CMP
により表面を研磨し、画素電極13を平坦化すると同時
に個々の画素電極13を絶縁分離する(図10
(j))。CMPの研磨量は、画素電極13の厚さをx
Å、PSG11の厚さをyÅとした場合、xÅ以上x+
yÅ未満である。
【0074】本例を透過型に適用する場合、液晶実装を
行ない、セル組後、基板1の裏面のLOCOS酸化膜2
をマスクとして、TMAH(テトラメチルアンモニウム
ヒドロオキサイド)、KOH等アルカリ系Siエッチン
グ液で画素部下の基板1をエッチング除去し、くり抜き
部61を形成する(図10(k))。尚、反射型を構成
する場合には、当該工程は不要である。
【0075】本例では、周辺回路が単結晶Siで形成さ
れているため、高速駆動が可能であり、一方、画素スイ
ッチングトランジスタはメンブレン上に形成された透過
型となっているため、対角0.6インチで30万画素以
上の高精細、高画質の透過型液晶表示装置が実現する。
また、前記の通り、画素電極の材料を選択することによ
り、反射型の液晶表示装置を構成して、コストダウンを
図ることも可能である。
【0076】
【発明の効果】以上説明したように、本発明によると、
画素電極表面が平坦で、画素電極間に段差が存在しない
表示装置が構成できる。反射型の表示装置の場合には、
光の反射効率が高く、コントラストが高く、高画質な画
像表示が可能となる。また、液晶表示装置を構成した場
合には、配向膜の配向特性が良好なものとなることに加
え、画素電極間の横方向電界の発生もなく、画像品質を
低下せしめる輝線の発生も防止される。これにより、画
像品質の低下が防止される。
【図面の簡単な説明】
【図1】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の1例を示す図である。
【図2】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の1例を示す図である。
【図3】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の1例を示す図である。
【図4】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の1例を示す図である。
【図5】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の1例を示す図である。
【図6】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の1例を示す図である。
【図7】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の1例を示す図である。
【図8】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の1例を示す図である。
【図9】本発明の表示装置に用いられるアクティブマト
リクス基板の製造工程の1例を示す図である。
【図10】本発明の表示装置に用いられるアクティブマ
トリクス基板の製造工程の1例を示す図である。
【図11】従来の表示装置に用いられていたアクティブ
マトリクス基板の製造工程を示す図である。
【図12】従来の表示装置に用いられていたアクティブ
マトリクス基板の1例を示す図である。
【符号の説明】
1 基板 2 LOCOS酸化膜 3 PWL 4 ゲート酸化膜 5 ゲート電極 6 NLD 7 ソース 7’ ドレイン 8 PSG 9 Al電極 10 プラズマSiN膜 11 PSG 12 スルーホール 13 画素電極 14 液晶 15 配向膜 20 対向基板 21 カラーフィルター 22 ブラックマトリクス 23 対向電極 30 画素容量電極 31 不純物領域 40 保護膜 50 透明基板 51 ポリシリコン島状領域 52 TFT 53 PSG 54 遮光層 55 スルーホール 60 Lp−SiN膜 61 くり抜き部 80 スルーホール 120 絶縁性基板 131 ゲート電極 132 電位固定電極 133 画素容量電極 135 層間膜 136 画素電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1343

Claims (66)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上に、シリコン層を用いた複数のス
    イッチング素子と、該スイッチング素子に接続され、実
    質的に平坦な面を有して複数の画素を構成する導電性部
    材と、を配して構成されるアクティブマトリクス基板で
    あって、 前記導電性部材の端部に、該導電性部材の実質的に平坦
    な面に連続し、シリコン原子を含有して構成される絶縁
    性部材を配したことを特徴とするアクティブマトリクス
    基板。
  2. 【請求項2】 前記導電性部材の端部に連続する前記絶
    縁性部材の面が、実質的に平坦である請求項1に記載の
    アクティブマトリクス基板。
  3. 【請求項3】 前記導電性部材の平坦な面及び、前記絶
    縁性部材の平坦な面が、ケミカルメカニカルポリシング
    を用いて研磨されたものである請求項2に記載のアクテ
    ィブマトリクス基板。
  4. 【請求項4】 前記導電性部材の平坦な面が、鏡面をな
    す請求項3に記載のアクティブマトリクス基板。
  5. 【請求項5】 前記絶縁性部材と、前記スイッチング素
    子との間に、絶縁層を配した請求項1に記載のアクティ
    ブマトリクス基板。
  6. 【請求項6】 前記絶縁性部材が、リンガラスで構成さ
    れている請求項1に記載のアクティブマトリクス基板。
  7. 【請求項7】 前記絶縁層が、前記絶縁性部材をパター
    ニングによって形成する際のエッチングストッパーとし
    て機能する請求項5に記載のアクティブマトリクス基
    板。
  8. 【請求項8】 前記絶縁層が、SiNで構成されている
    請求項7に記載のアクティブマトリクス基板。
  9. 【請求項9】 前記導電性部材が、金属或いは金属化合
    物で構成されている請求項1に記載のアクティブマトリ
    クス基板。
  10. 【請求項10】 前記導電性部材が、Al、Ti、T
    a、W、ITOから選択される材料で構成されている請
    求項9に記載のアクティブマトリクス基板。
  11. 【請求項11】 前記導電性部材が、10000Å以上
    の厚みで形成されている請求項9に記載のアクティブマ
    トリクス基板。
  12. 【請求項12】 前記基板が、半導体基板で構成されて
    いる請求項1に記載のアクティブマトリクス基板。
  13. 【請求項13】 前記半導体基板が、単結晶シリコン基
    板である請求項12に記載のアクティブマトリクス基
    板。
  14. 【請求項14】 前記基板が、透明基板で構成されてい
    る請求項1に記載のアクティブマトリクス基板。
  15. 【請求項15】 前記透明基板が、石英基板である請求
    項14に記載のアクティブマトリクス基板。
  16. 【請求項16】 前記スイッチング素子が、トランジス
    タである請求項1に記載のアクティブマトリクス基板。
  17. 【請求項17】 前記トランジスタが、単結晶シリコン
    を用いて構成されている請求項16に記載のアクティブ
    マトリクス基板。
  18. 【請求項18】 前記トランジスタが、多結晶シリコン
    を用いて構成されている請求項16に記載のアクティブ
    マトリクス基板。
  19. 【請求項19】 前記単結晶シリコン基板中に形成され
    た不純物領域と、該不純物領域上に形成された酸化膜を
    挟んで形成された画素容量電極と、の間で画素容量が形
    成されている請求項13に記載のアクティブマトリクス
    基板。
  20. 【請求項20】 前記スイッチング素子上に絶縁層を挟
    んで遮光層を設けた請求項14に記載のアクティブマト
    リクス基板。
  21. 【請求項21】 前記遮光層が、Ti、Ta、Wから選
    択される材料で構成されている請求項20に記載のアク
    ティブマトリクス基板。
  22. 【請求項22】 前記遮光層と前記導電性部材との間で
    画素容量が形成されている請求項20に記載のアクティ
    ブマトリクス基板。
  23. 【請求項23】 基板上に、複数のスイッチング素子
    と、該スイッチング素子に接続され、実質的に平坦な面
    を有して複数の画素を構成する導電性部材と、を配して
    なるアクティブマトリクス基板の製造方法であって、 基板を用意する工程、 前記基板にスイッチング素子を形成する工程、 前記スイッチング素子上に絶縁層を形成する工程、 前記絶縁層を、前記画素間に該画素の分離領域が残るよ
    うにパターニングして絶縁性部材を形成する工程、 前記絶縁性部材上に導電性材料層を形成する工程、及び
    前記導電性材料層の表面をケミカルメカニカルポリシン
    グによって研磨し、導電性部材を形成する工程、 を有することを特徴とするアクティブマトリクス基板の
    製造方法。
  24. 【請求項24】 前記導電性材料層の表面と、前記絶縁
    性部材の表面をケミカルメカニカルポリシングによって
    研磨する請求項23に記載のアクティブマトリクス基板
    の製造方法。
  25. 【請求項25】 前記導電性部材の表面を鏡面加工する
    請求項23に記載のアクティブマトリクス基板の製造方
    法。
  26. 【請求項26】 前記絶縁層として、シリコン原子を含
    有する絶縁層を用いる請求項23に記載のアクティブマ
    トリクス基板の製造方法。
  27. 【請求項27】 前記絶縁層を、成膜法により形成する
    請求項26に記載のアクティブマトリクス基板の製造方
    法。
  28. 【請求項28】 前記絶縁層として、リンガラスを用い
    る請求項26に記載のアクティブマトリクス基板の製造
    方法。
  29. 【請求項29】 前記絶縁層を第2の絶縁層として、該
    第2の絶縁層を形成するに先立ち、別途第1の絶縁層を
    前記スイッチング素子上に形成する請求項23に記載の
    アクティブマトリクス基板の製造方法。
  30. 【請求項30】 前記第1の絶縁層を、前記第2の絶縁
    層のパターニングの際のエッチングストッパーとして用
    いる請求項29に記載のアクティブマトリクス基板の製
    造方法。
  31. 【請求項31】 前記第1の絶縁層としてSiNを用い
    る請求項30に記載のアクティブマトリクス基板の製造
    方法。
  32. 【請求項32】 前記SiNを、プラズマを用いて成膜
    する請求項31に記載のアクティブマトリクス基板の製
    造方法。
  33. 【請求項33】 前記パターニングが、ドライエッチン
    グ工程を有する請求項30に記載のアクティブマトリク
    ス基板の製造方法。
  34. 【請求項34】 前記ケミカルメカニカルポリシング
    が、研磨材に含まれる化学成分によるエッチング作用
    と、研磨材が有する機械的研磨作用と、を利用して行な
    われる請求項23に記載のアクティブマトリクス基板の
    製造方法。
  35. 【請求項35】 前記導電性材料層を、成膜法により形
    成する請求項23に記載のアクティブマトリクス基板の
    製造方法。
  36. 【請求項36】 前記成膜法として、スパッタリング
    法、或いは、蒸着法を用いる請求項35に記載のアクテ
    ィブマトリクス基板の製造方法。
  37. 【請求項37】 前記導電性材料として、金属或いは金
    属化合物を用いる請求項23に記載のアクティブマトリ
    クス基板の製造方法。
  38. 【請求項38】 前記導電性材料を、Al、Ti、T
    a、W、ITOから選択される材料で構成する請求項3
    7に記載のアクティブマトリクス基板の製造方法。
  39. 【請求項39】 前記導電性材料層を、10000Å以
    上の厚みで成膜する請求項35に記載のアクティブマト
    リクス基板の製造方法。
  40. 【請求項40】 前記基板として、半導体基板を用いる
    請求項23に記載のアクティブマトリクス基板の製造方
    法。
  41. 【請求項41】 前記半導体基板が、単結晶シリコン基
    板である請求項40に記載のアクティブマトリクス基板
    の製造方法。
  42. 【請求項42】 前記基板として、透明基板を用いる請
    求項23に記載のアクティブマトリクス基板の製造方
    法。
  43. 【請求項43】 前記透明基板が、石英基板である請求
    項42に記載のアクティブマトリクス基板の製造方法。
  44. 【請求項44】 前記スイッチング素子が、トランジス
    タである請求項23に記載のアクティブマトリクス基板
    の製造方法。
  45. 【請求項45】 前記トランジスタを、単結晶シリコン
    を用いて構成する請求項44に記載のアクティブマトリ
    クス基板の製造方法。
  46. 【請求項46】 前記トランジスタを、多結晶シリコン
    を用いて構成する請求項44に記載のアクティブマトリ
    クス基板の製造方法。
  47. 【請求項47】 前記単結晶シリコン基板中に不純物領
    域を形成し、該不純 物領域上に酸化膜を形成し、さらに
    該酸化膜上に画素容量電極を形成し、前記不純物領域と
    画素容量電極との間で画素容量を形成する請求項41に
    記載のアクティブマトリクス基板の製造方法。
  48. 【請求項48】 前記スイッチング素子上に絶縁層を挟
    んで遮光層を形成する請求項42に記載のアクティブマ
    トリクス基板の製造方法。
  49. 【請求項49】 前記遮光層を、Ti、Ta、Wから選
    択される材料で構成する請求項48に記載のアクティブ
    マトリクス基板の製造方法。
  50. 【請求項50】 前記遮光層と前記導電性部材との間で
    画素容量を形成する請求項48に記載のアクティブマト
    リクス基板の製造方法。
  51. 【請求項51】 基板上に、複数のスイッチング素子
    と、該スイッチング素子に接続され複数の画素を構成す
    る導電性部材と、を備えたアクティブマトリクス基板
    と、前記画素に対向する電極を備えた対向基板と、の間
    に液晶材料を配して構成される表示装置であって、前記
    アクティブマトリクス基板として、請求項1〜22のい
    ずれかに記載のアクティブマトリクス基板を用いたこと
    を特徴とする表示装置。
  52. 【請求項52】 前記アクティブマトリクス基板上に配
    向膜を有する請求項51に記載の表示装置。
  53. 【請求項53】 前記対向基板上に配向膜を有する請求
    項51に記載の表示装置。
  54. 【請求項54】 前記対向基板上にカラーフィルターを
    有する請求項51に記載の表示装置。
  55. 【請求項55】 前記対向基板上にブラックマトリクス
    を有する請求項51に記載の表示装置。
  56. 【請求項56】 前記アクティブマトリクス基板と前記
    対向基板との間にスペーサーを有する請求項51に記載
    の表示装置。
  57. 【請求項57】 反射型液晶表示装置として機能する請
    求項51に記載の表示装置。
  58. 【請求項58】 透過型液晶表示装置として機能する請
    求項51に記載の表示装置。
  59. 【請求項59】 前記アクティブマトリクス基板が単結
    晶シリコン基板を用いて構成され、該単結晶シリコン基
    板の前記導電性部材が設けられた側とは反対側が部分的
    にエッチング除去されて透明化されている請求項58に
    記載の表示装置。
  60. 【請求項60】 基板上に、複数のスイッチング素子
    と、該スイッチング素子に接続され複数の画素を構成す
    る導電性部材と、を備えたアクティブマトリクス基板
    と、前記画素に対向する電極を備えた対向基板と、の間
    に液晶材料を配して構成される表示装置の製造方法であ
    って、前記アクティブマトリクス基板を請求項23〜5
    0のいずれかに記載のアクティブマトリクス基板の製造
    方法によって製造することを特徴とする表示装置の製造
    方法。
  61. 【請求項61】 前記アクティブマトリクス基板上に配
    向膜を設ける請求項60に記載の表示装置の製造方法。
  62. 【請求項62】 前記対向基板上に配向膜を設ける請求
    項60に記載の表示装置の製造方法。
  63. 【請求項63】 前記対向基板上にカラーフィルターを
    設ける請求項60に記載の表示装置の製造方法。
  64. 【請求項64】 前記対向基板上にブラックマトリクス
    を設ける請求項60に記載の表示装置の製造方法。
  65. 【請求項65】 前記アクティブマトリクス基板と対向
    基板との間にスペーサーを配する請求項60に記載の表
    示装置の製造方法。
  66. 【請求項66】 前記アクティブマトリクス基板を単結
    晶シリコン基板を用いて構成し、該アクティブマトリク
    ス基板と対向基板との間に前記液晶材料を配した後、前
    記単結晶シリコン基板の前記導電性部材が設けられたの
    とは反対側を部分的にエッチング除去して透明化する請
    求項60に記載の表示装置の製造方法。
JP17871196A 1995-06-30 1996-06-20 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法 Expired - Fee Related JP3108861B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP17871196A JP3108861B2 (ja) 1995-06-30 1996-06-20 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
US08/671,373 US5933204A (en) 1995-06-30 1996-06-27 Display device and production method thereof with insulating members between pixel electrodes for smooth surface
TW085107965A TW317002B (ja) 1995-06-30 1996-06-28
EP96304815A EP0751417B1 (en) 1995-06-30 1996-06-28 Display device and production method thereof
DE69623397T DE69623397D1 (de) 1995-06-30 1996-06-28 Anzeigevorrichtung und ihre Herstellungsverfahren
EP01202714A EP1148374A3 (en) 1995-06-30 1996-06-28 Active matrix substrate
KR1019960025708A KR100270129B1 (ko) 1995-06-30 1996-06-29 표시장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18647395 1995-06-30
JP7-186473 1995-06-30
JP17871196A JP3108861B2 (ja) 1995-06-30 1996-06-20 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法

Publications (2)

Publication Number Publication Date
JPH0973103A JPH0973103A (ja) 1997-03-18
JP3108861B2 true JP3108861B2 (ja) 2000-11-13

Family

ID=26498801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17871196A Expired - Fee Related JP3108861B2 (ja) 1995-06-30 1996-06-20 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法

Country Status (6)

Country Link
US (1) US5933204A (ja)
EP (2) EP0751417B1 (ja)
JP (1) JP3108861B2 (ja)
KR (1) KR100270129B1 (ja)
DE (1) DE69623397D1 (ja)
TW (1) TW317002B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382467B2 (ja) * 1995-09-14 2003-03-04 キヤノン株式会社 アクティブマトリクス基板の製造方法
US6743723B2 (en) 1995-09-14 2004-06-01 Canon Kabushiki Kaisha Method for fabricating semiconductor device
US6162654A (en) * 1995-11-29 2000-12-19 Sanyo Electric Co., Ltd. Display and method of producing the display
JP4204649B2 (ja) 1996-02-05 2009-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6157428A (en) * 1997-05-07 2000-12-05 Sanyo Electric Co., Ltd. Liquid crystal display
JP3188411B2 (ja) * 1996-10-18 2001-07-16 キヤノン株式会社 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置
WO1998018044A1 (fr) * 1996-10-22 1998-04-30 Seiko Epson Corporation Panneau a cristaux liquides a matrice active
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
JPH10301112A (ja) * 1997-04-24 1998-11-13 Sanyo Electric Co Ltd 反射型液晶表示装置
JP3742485B2 (ja) 1997-04-24 2006-02-01 株式会社半導体エネルギー研究所 液晶パネル
JP4302194B2 (ja) * 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3390633B2 (ja) 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB9719019D0 (en) 1997-09-08 1997-11-12 Central Research Lab Ltd An optical modulator and integrated circuit therefor
JP3897873B2 (ja) * 1997-09-11 2007-03-28 株式会社半導体エネルギー研究所 液晶表示装置の駆動回路
JPH11109391A (ja) 1997-10-01 1999-04-23 Sanyo Electric Co Ltd 液晶表示装置
JP3398025B2 (ja) 1997-10-01 2003-04-21 三洋電機株式会社 液晶表示装置
US6512566B1 (en) 1997-10-24 2003-01-28 Canon Kabushiki Kaisha Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate
JPH11125834A (ja) 1997-10-24 1999-05-11 Canon Inc マトリクス基板及び液晶表示装置と投写型液晶表示装置
JP3249079B2 (ja) 1997-10-24 2002-01-21 キヤノン株式会社 マトリクス基板と液晶表示装置と投写型液晶表示装置
JP3445121B2 (ja) 1997-10-24 2003-09-08 キヤノン株式会社 マトリクス基板と液晶表示装置及びこれを用いるプロジェクター
US6332835B1 (en) 1997-11-20 2001-12-25 Canon Kabushiki Kaisha Polishing apparatus with transfer arm for moving polished object without drying it
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JP2918875B1 (ja) 1998-03-02 1999-07-12 インターナショナル・ビジネス・マシーンズ・コーポレイション 反射型液晶素子、製造方法およびプロジェクション表示装置
US6429132B1 (en) * 1998-12-23 2002-08-06 Aurora Systems, Inc. Combination CMP-etch method for forming a thin planar layer over the surface of a device
TWI257021B (en) * 1999-06-11 2006-06-21 Matsushita Electric Ind Co Ltd Liquid crystal display device and method of fabricating the same
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP4643786B2 (ja) * 2000-02-28 2011-03-02 インテレクチュアル ベンチャーズ ホールディング 45 リミティド ライアビリティ カンパニー 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置
AU2001268271A1 (en) * 2000-06-08 2001-12-17 Digital Reflecton, Inc. Active matrix silicon substrate for lcos microdisplay
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4001066B2 (ja) 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
JP4413779B2 (ja) * 2002-12-10 2010-02-10 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4097521B2 (ja) 2002-12-27 2008-06-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100552893C (zh) * 2003-03-26 2009-10-21 株式会社半导体能源研究所 半导体装置及其制造方法
US7061570B2 (en) * 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
US7893438B2 (en) * 2003-10-16 2011-02-22 Samsung Mobile Display Co., Ltd. Organic light-emitting display device including a planarization pattern and method for manufacturing the same
CN100460942C (zh) * 2004-06-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 硅上液晶器件及其制造方法
JP4606403B2 (ja) * 2006-11-29 2011-01-05 三菱電機株式会社 液晶表示装置の製造方法
KR101447995B1 (ko) * 2008-01-02 2014-10-08 삼성디스플레이 주식회사 표시 장치
FR2974233B1 (fr) * 2011-04-14 2014-01-10 Commissariat Energie Atomique Procédé de fabrication pour la microélectronique
WO2015153706A1 (en) 2014-04-04 2015-10-08 Corning Incorporated Treatment of glass surfaces for improved adhesion
AT516147B1 (de) * 2014-12-09 2016-03-15 Voestalpine Krems Gmbh Verfahren zur Herstellung eines dickenprofilierten Metallbands

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024626A (en) * 1974-12-09 1977-05-24 Hughes Aircraft Company Method of making integrated transistor matrix for flat panel liquid crystal display
JPH04115226A (ja) * 1990-09-05 1992-04-16 Seiko Epson Corp 液晶表示装置
US5244534A (en) * 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置
JPH05303096A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 液晶表示器の製造方法
US5209816A (en) * 1992-06-04 1993-05-11 Micron Technology, Inc. Method of chemical mechanical polishing aluminum containing metal layers and slurry for chemical mechanical polishing
US5275974A (en) * 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5537234A (en) * 1993-01-19 1996-07-16 Hughes Aircraft Company Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display
JP2860226B2 (ja) * 1993-06-07 1999-02-24 シャープ株式会社 液晶表示装置およびその製造方法
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
KR0163077B1 (ko) * 1993-12-27 1999-01-15 사또오 후미오 표시장치

Also Published As

Publication number Publication date
JPH0973103A (ja) 1997-03-18
EP1148374A2 (en) 2001-10-24
DE69623397D1 (de) 2002-10-10
EP1148374A3 (en) 2001-11-07
EP0751417A1 (en) 1997-01-02
KR100270129B1 (ko) 2000-10-16
US5933204A (en) 1999-08-03
TW317002B (ja) 1997-10-01
EP0751417B1 (en) 2002-09-04

Similar Documents

Publication Publication Date Title
JP3108861B2 (ja) アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
JP2864464B2 (ja) 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
KR100550693B1 (ko) 전기 광학 기판 장치의 제조 방법 및 기판 장치의 제조 방법
US7403238B2 (en) Electrooptical device, method of manufacturing the same, and electronic equipment
KR100226494B1 (ko) 액정표시장치 및 그 제조방법
JP3526058B2 (ja) 光弁用半導体装置
US20060077336A1 (en) Semiconductor device and method of manufacturing the same
EP0837355A2 (en) Substrate for liquid crystal display and method of manufacturing the same
EP1751789B1 (en) Flexible electro-optical apparatus and method for manufacturing the same
KR19980080588A (ko) 반도체 장치 및 그의 제작방법
US6757032B1 (en) Electronic device and method for fabricating the same
US6331473B1 (en) SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same
US5237436A (en) Active matrix electro-optic display device with light shielding layer and projection and color employing same
JP3281791B2 (ja) 液晶表示装置
JP3934731B2 (ja) アクティブマトリクス型液晶表示装置の作製方法、アクティブマトリクス型液晶表示装置、電気光学装置
JP3663978B2 (ja) 半導体装置の製造方法
JP3934201B2 (ja) アクティブマトリクス型表示装置およびその作製方法
JP3980118B2 (ja) 液晶表示装置および電子デバイス
JP4615358B2 (ja) 液晶表示装置およびその製造方法
JPH07230103A (ja) 液晶表示装置及びその製造方法
JPH06289424A (ja) 透過型表示装置
JP4102788B2 (ja) 液晶表示装置の製造方法
JP2006039272A (ja) 表示装置およびその製造方法
JP4064145B2 (ja) 液晶表示装置の製造方法
KR100707025B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees