JP3934201B2 - アクティブマトリクス型表示装置およびその作製方法 - Google Patents
アクティブマトリクス型表示装置およびその作製方法 Download PDFInfo
- Publication number
- JP3934201B2 JP3934201B2 JP9024697A JP9024697A JP3934201B2 JP 3934201 B2 JP3934201 B2 JP 3934201B2 JP 9024697 A JP9024697 A JP 9024697A JP 9024697 A JP9024697 A JP 9024697A JP 3934201 B2 JP3934201 B2 JP 3934201B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- film
- substrate
- display device
- dlc film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本願発明は、液晶表示装置（ＬＣＤ）の作製方法に関する。特に、半導体薄膜を利用したアクティブマトリクス型液晶表示装置（以下、ＡＭ−ＬＣＤと呼ぶ）の作製方法に関する。また、本願発明はその様な表示装置を具備した電気光学装置に応用することが可能である。
【０００２】
なお、本明細書中において「半導体装置」とは、半導体を利用することで機能する装置全てを指している。従って、上記表示装置および電気光学装置も半導体装置の範疇に含まれる。ただし、明細書中では区別しやすい様に表示装置や電気光学装置といった言葉を使い分けることにする。
【０００３】
【従来の技術】
近年、ＡＭ−ＬＣＤを投射型表示ディスプレイとして用いたプロジェクター等の開発が活発に進められている。また、モバイルコンピュータやビデオカメラ用の直視型表示ディスプレイとしての需要も高まっている。
【０００４】
ここで従来のアクティブマトリクス型表示装置における画素マトリクス回路の構成の概略を図２（Ａ）、（Ｂ）に示す。なお、画素マトリクス回路とは液晶に印加される電界を制御するための薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置した回路であり、ＡＭ−ＬＣＤの画像表示領域を構成する。
【０００５】
図２（Ａ）に示すのは、画素マトリクス回路を上面から見た図である。ここでは水平方向に設けられた複数のゲイト線２０１と垂直方向に設けられた複数のソース線２０２とで囲まれた領域が画素領域となる。そして、複数のゲイト線２０１および複数のソース線２０２の各交差部にはそれぞれＴＦＴ２０３が形成されている。また、各ＴＦＴにはそれぞれに画素電極２０４が接続されている。
【０００６】
従って、画素マトリクス回路は複数のゲイト線２０１および複数のソース線２０２とで囲まれてマトリクス状に形成された複数の画素領域からなり、個々の画素領域にはＴＦＴ２０３と画素電極２０４とが設けられた構成となっている。
【０００７】
また、画素マトリクス回路の断面構造を図２（Ｂ）に示す。図２（Ｂ）において、２０５は絶縁表面を有する基板、２０６、２０７は基板２０５上に形成された画素ＴＦＴであり、図２（Ａ）のＴＦＴ２０３に相当する。
【０００８】
また、画素ＴＦＴ２０６、２０７にはそれぞれ画素電極２０８、２０９が接続されている。この画素電極２０８、２０９は図２（Ａ）の画素電極２０４に相当する。この画素電極２０８、２０９は通常１枚の金属薄膜をパターニングすることにより得られる。
【０００９】
従って、従来構造の画素マトリクス回路は、画素電極間に電極の境界部（以下、単に境界部と呼ぶ）２１０、２１１が必ず存在する。即ち、必然的に画素電極の膜厚分に相当する段差が形成されてしまうのである。この様な段差では液晶材料の配向不良が生じるため、表示画像の乱れを発生する原因となる。また、段差部で生じた入射光の乱反射がコントラストを低下させたり、光の利用効率を低下させたりする原因となる。
【００１０】
特に、プロジェクターなどに用いる投射型ディスプレイは、 1〜2inch 程度の極めて高精細な小型ディスプレイを拡大投影するため、上述の問題が顕在化してしまう。
【００１１】
【発明が解決しようとする課題】
以上の様な問題に対して、従来はブラックマスク（またはブラックマトリクス）によって画像の乱れる領域を遮蔽してコントラスト比を高めていた。また、近年では素子の微細化が進み、高開口率を目的とした遮蔽領域の制御性が求められる様になったためＴＦＴ側基板にブラックマスクを設ける構成が主流となってきている。
【００１２】
しかしながら、ＴＦＴ側基板にブラックマスクを設ける構成とした場合、パターニング工程の増加、寄生容量の増加、開口率の低下等の諸問題が生じてしまう。この様なことから、前述の諸問題を起こさずにコントラスト比を確保する技術が望まれている。
【００１３】
本願発明は上記問題点を解決し、簡易な手段により極めて高精細なアクティブマトリクス型表示装置を形成するための手段を開示するものである。
【００１４】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に形成された複数の電極と、
前記複数の電極を覆うＤＬＣ膜と、
前記複数の電極の境界部に埋め込まれた絶縁層と、
を少なくとも有することを特徴とする。
【００１５】
また、他の発明の構成は、
第１の基板および透光性を有する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を少なくとも含む半導体装置であって、
前記第１の基板および前記第２の基板に形成されたストライプ状の電極と、
前記ストライプ状の電極を覆うＤＬＣ膜と、
前記ストライプ状の電極の境界部に埋め込まれた絶縁層と、
を少なくとも有することを特徴とする。
【００１６】
また、他の発明の構成は、
絶縁表面を有する基板上にマトリクス状に形成された複数の半導体素子と、
前記複数の半導体素子の各々に接続された複数の画素電極と、
を少なくとも有する半導体装置であって、
前記画素電極を覆うＤＬＣ膜と、
前記画素電極の境界部に埋め込まれた絶縁層と、
を少なくとも有することを特徴とする。
【００１７】
また、他の発明の構成は、
マトリクス状に形成された複数の半導体素子および該複数の半導体素子の各々に接続された複数の画素電極を有する基板と、
前記基板上に保持された液晶層と、
を少なくとも含む半導体装置であって、
前記画素電極を覆うＤＬＣ膜と、
前記画素電極の境界部に埋め込まれた絶縁層と、
を少なくとも有することを特徴とする。
【００１８】
また、上記構成を得るための発明の構成は、
絶縁表面を有する基板上に複数の電極を形成する工程と、
前記複数の電極の表面を覆うＤＬＣ膜を形成する工程と、
前記ＤＬＣ膜上に絶縁層を形成する工程と、
前記ＤＬＣ膜の表面と前記絶縁層の表面とが同一平面をなす様に前記絶縁層を平坦化する工程と、
を少なくとも含むことを特徴とする。
【００１９】
また、他の発明の構成は、
第１の基板および透光性を有する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
前記第１の基板上にストライプ状の電極を形成する工程と、
前記ストライプ状の電極の表面を覆うＤＬＣ膜を形成する工程と、
前記ＤＬＣ膜上に絶縁層を形成する工程と、
前記ＤＬＣ膜の表面と前記絶縁層の表面とが同一平面をなす様に前記絶縁層を平坦化する工程と、
を少なくとも含むことを特徴とする。
【００２０】
また、他の発明の構成は、
絶縁表面を有する基板上に複数の半導体素子を形成する工程と、
前記複数の半導体素子の各々と電気的に接続する複数の画素電極を形成する工程と、
前記複数の画素電極の表面を覆うＤＬＣ膜を形成する工程と、
前記ＤＬＣ膜上に絶縁層を形成する工程と、
前記ＤＬＣ膜の表面と前記絶縁層の表面とが同一平面をなす様に前記絶縁層を平坦化し、前記複数の画素電極の境界部を前記絶縁層で埋め込む工程と、
を少なくとも含むことを特徴とする。
【００２１】
また、他の発明の構成は、
マトリクス状に形成された複数の半導体素子および該複数の半導体素子の各々に接続された複数の画素電極を有する基板と、
前記基板上に保持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
前記複数の画素電極の表面を覆うＤＬＣ膜を形成する工程と、
前記ＤＬＣ膜上に絶縁層を形成する工程と、
前記ＤＬＣ膜の表面と前記絶縁層の表面とが同一平面をなす様に前記絶縁層を平坦化し、前記複数の画素電極の境界部を前記絶縁層で埋め込む工程と、
を少なくとも含むことを特徴とする。
【００２２】
ここでＤＬＣとは、「Diamond Like Corbon 」の略であり、ダイヤモンドの如き物性を示す炭素または炭素を主成分とする硬度の高い薄膜である。また、ｉ−カーボンとも呼ばれ、ｓｐ3 結合を主体としている。
【００２３】
ＤＬＣ膜の硬度はビッカース硬度にして2000kg/mm2以上と高く、摩擦係数も0.4 以下と小さいため、保護膜や潤滑膜とし利用される。しかし、水素の含有量が過剰に高くなると膜質が柔らかくなるので本発明には適用できない。
【００２４】
ＤＬＣ膜としての特徴はラマンデータに顕著に現れる。ここで、図１２に本発明で利用するＤＬＣ膜のラマンデータを示す。なお、光源はＡｒ+ レーザー、レーザービーム径は 1μｍφ、光源出力は1.0mW 、スリット幅は100 μｍ、積算時間は300 秒×2 であり、室温、大気中で測定している。
【００２５】
図１２に示す様に、ＤＬＣ膜のラマンピークは1550cm-1付近に現れ、1550cm-1付近を中心としてブロード状に広がるラマン分布が得られる。また、ラマン分布は1550cm-1付近を中心として非対称であることもＤＬＣ膜の特徴である。
【００２６】
ダイヤモンドのラマンデータでは1330cm-1付近に急峻なラマンピークが現れるので容易に区別がつく。また、結晶構造が崩れて柔らかい膜質となった炭素膜（ＤＬＣとは区別して考える）はラマンピークが２つ現れたり、明確なラマンピークが現れなくなったりするので容易に区別できる。
【００２７】
また、上記本発明の構成において、液晶層が保持された状態の典型例としては、複数の画素電極を有する基板（第１の基板）と第１の基板に対向する対向基板（第２の基板）との間に液晶層が挟持されている状態を言う。なお、液晶層としてＰＤＬＣ（ポリマ分散型液晶）を使用する場合、液晶層自体が固体化するので第２の基板を必要としない場合もありうる。
【００２８】
また、半導体素子としては薄膜トランジスタ（ＴＦＴ）が代表的であるが、その他にも絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）、薄膜ダイオード、ＭＩＭ（Metal-Insulator-Metal ）素子、バリスタ素子等でも良い。
【００２９】
【発明の実施の形態】
ここでは本願発明についての簡単な説明を図１を用いて行う。図１（Ａ）において、１０１は絶縁表面を有する基板、１０２、１０３は基板１０１上に形成された画素ＴＦＴである。さらに、画素ＴＦＴ１０２、１０３の上には層間絶縁膜１０４を介して画素電極１０５、１０６が形成されている。画素電極１０５、１０６は、それぞれ画素ＴＦＴ１０２、１０３と電気的に接続され、画素電極同士は境界部１０７、１０８で電気的に絶縁されている。
【００３０】
ここで本発明の特徴は、画素電極１０５、１０６を覆う様にして10〜50nmの厚さのＤＬＣ膜１０９を形成する点にある。図１（Ａ）の状態が得られたら、画素電極１０５、１０６上に画素電極の境界部１０７、１０８を埋め込むための絶縁膜１１０を形成する。なお、絶縁層１１０として遮光性を有する薄膜（光吸収層など）を用いるとブラックマスクとして機能させることができる。
【００３１】
次に、図１（Ｂ）に示す様な上記絶縁層１１０の平坦化工程を行う。典型的には機械的な研磨によって平坦化する方法が有効である。なお、機械的な研磨としては代表的にはＣＭＰ（化学機械研磨）技術が挙げられる。ＣＭＰ技術は薬液による化学的なエッチングと研磨材（砥粒）による機械的な研磨によって薄膜表面を平坦化する技術であり、優れた平坦面を得ることができる。
【００３２】
また、機械的な研磨以外にもドライエッチング法を利用したエッチバック技術を用いる事もできる。エッチバック技術は平坦度ではＣＭＰ技術に見劣りするが、装置の増設を特に必要としない点、処理中にパーティクル（ゴミ）を発生しない点などの利点を有する。
【００３３】
本発明では、絶縁層１１０を研磨していくとやがてＤＬＣ膜１０９の表面が現れる。この時、ＤＬＣ膜１０９は非常に高い硬度を有しているため、機械的な研磨過程の進行はここで止まる。即ち、ＤＬＣ膜１０９が露出した時点で平坦化工程が完了する。
【００３４】
そのため、上記平坦化工程により図１（Ｃ）に示す様な状態で埋め込み絶縁層１１１、１１２が形成される。なお、図１（Ｂ）において点線で示しているのは、研磨工程前の絶縁層１１０の形状を示しており、機械的な研磨工程によって絶縁層１１０が削られていく様子を表している。
【００３５】
図１（Ｃ）に示す様な最終的な状態では、画素電極間に形成される境界部１０７、１０８は完全に埋め込み絶縁層１１１、１１２で埋め込まれた状態となる。この時、画素電極１０５、１０６の表面と埋め込み絶縁層１１１、１１２の表面とは同一平面を成している。
【００３６】
以上の様に、本発明によって画素電極間の境界部は埋め込み絶縁層によって埋め込まれ、不要な段差が排除される。この様にすることで従来の様な液晶材料の配向不良や段差部での光の乱反射等の問題を生じない極めて高精細なアクティブマトリクス型表示装置を得ることができる。
【００３７】
【実施例】
〔実施例１〕
本実施例では本発明を利用して反射型ＬＣＤの画素マトリクス回路を作製する工程例を図３、４を用いて説明する。なお、本発明は画素の平坦化に関する技術であるため、ＴＦＴ構造自体は本実施例に限定されるものではない。
【００３８】
まず、絶縁表面を有する基板３０１を用意する。本実施例ではガラス基板上に下地膜として酸化珪素膜を形成する。基板３０１の上には結晶性珪素膜でなる活性層３０２〜３０４を形成する。なお、本実施例では３つのＴＦＴのみ記載することになるが実際には１００万個以上のＴＦＴが画素マトリクス回路内に形成される。
【００３９】
本実施例では非晶質珪素膜を熱結晶化させて結晶性珪素膜を得ている。そして、その結晶性珪素膜を通常にフォトリソ工程でパターニングして活性層３０２〜３０４を得る。なお、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加している。この技術については特開平7-130652号公報に詳細に記載されている。
【００４０】
次に、ゲイト絶縁膜３０５として150 nmの厚さの酸化珪素膜を形成し、その上に0.2wt%のスカンジウムを含有させたアルミニウム膜（図示せず）を成膜し、パターニングによりゲイト電極の原型となる島状パターンを形成する。
【００４１】
本実施例では、ここで特開平7-135318号公報に記載された技術を利用する。なお、詳細は同公報を参考にすると良い。
【００４２】
まず、上記島状パターン上にパターニングで使用したレジストマスクを残したまま、３％のシュウ酸水溶液中で陽極酸化を行う。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。こうして、多孔質状の陽極酸化膜３０６〜３０８が形成される。
【００４３】
その後、レジストマスクを除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行う。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な陽極酸化膜３０９〜３１１が形成される。
【００４４】
そして、上記工程によってゲイト電極３１２〜３１４が画定する。なお、画素マトリクス回路ではゲイト電極の形成と同時に１ライン毎に各ゲイト電極を接続するゲイト線も形成されている。（図３（Ａ））
【００４５】
次に、ゲイト電極３１２〜３１４をマスクとしてゲイト絶縁膜３０５をエッチングする。エッチングはＣＦ4 ガスを用いたドライエッチング法により行う。これにより３１５〜３１７で示される様な形状のゲイト絶縁膜が形成される。
【００４６】
そして、この状態で一導電性を付与する不純物イオンをイオン注入法またはプラズマドーピング法により添加する。この場合、画素マトリクス回路をＮ型ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦＴで構成するならばＢ（ボロン）イオンを添加すれば良い。
【００４７】
なお、上記不純物イオンの添加工程は２度に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で行い、ゲイト絶縁膜３１５〜３１７の端部（突出部）の下に不純物イオンのピークがくる様に調節する。そして、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲイト絶縁膜３１５〜３１７の端部（突出部）の下には不純物イオンが添加されない様に調節する。
【００４８】
こうしてＴＦＴのソース領域３１８〜３２０、ドレイン領域３２１〜３２３、低濃度不純物領域（ＬＤＤ領域とも呼ばれる）３２４〜３２６、チャネル形成領域３２７〜３２９が形成される。（図３（Ｂ））
【００４９】
この時、ソース／ドレイン領域は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域はＴＦＴの性能に合わせて最適化を行う必要がある。また、不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行う。
【００５０】
次に、第１の層間絶縁膜３３０として酸化珪素膜を 400nmの厚さに形成し、その上にソース電極３３１〜３３３、ドレイン電極３３４〜３３６を形成する。（図３（Ｃ））
【００５１】
次に、第２の層間絶縁膜３３７として酸化珪素膜を 0.5〜1 μｍの厚さに形成する。なお、第２の層間絶縁膜３３７として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
【００５２】
そして、第２の層間絶縁膜３３７を形成したら、 1wt% のチタンを添加したアルミニウム膜を 100nmの厚さに成膜し、パターニングにより画素電極３３８〜３４０を形成する。勿論、他の金属材料を用いても構わない。
【００５３】
次に、画素電極３３８〜３４０を覆ってＤＬＣ膜３４１を形成する。ＤＬＣ膜はプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法、イオンビームスパッタ法、イオン化蒸着法等の気相成膜法を用いることができる。
【００５４】
ＤＬＣ膜を形成する際の原料ガスとしては炭化水素が用いられる。炭化水素としてはメタン、エタン、プロパン等の飽和炭化水素、エチレン、アセチレン等の不飽和炭化水素が挙げられる。また、炭化水素分子の水素のうち１個若しくは複数個がハロゲン元素に置換したハロゲン化炭化水素を用いても良い。
【００５５】
また、炭化水素の他に水素を添加することは有効である。水素を添加するとプラズマ中での水素ラジカルが増加し、膜中の余分な水素を引き抜き、膜質を向上させる効果が期待できる。この時、全ガス流量に対する水素ガス流量の比は30〜90％、好ましくは50〜70％が良い。この比が多すぎると成膜速度が減少し、少なすぎると余分な水素の引き抜き効果がなくなる。
【００５６】
さらに、原料ガスを希釈するキャリアガスとしてヘリウムを添加することもできるし、スパッタ法の場合にはスパッタリングガスとしてアルゴンを添加する場合もある。また、特開平6-208721号公報に記載される様に１３〜１５族の元素を添加することも有効である。
【００５７】
また、反応圧力は 5〜1000mTorr 、好ましくは10〜100mTorrが良い。高周波電力は通常13.56MHzを用いる。この時、印加するＲＦ電力は0.01〜1W/cm2、好ましくは0.05〜0.5W/cm2とする。さらに、原料ガスの分解を助長するために2.45GHz のマイクロ波による励起効果を付加したり、その励起空間に対して875 ガウスの磁場を形成し、電子スピン共鳴を利用することも有効である。
【００５８】
本実施例ではプラズマＣＶＤ装置の反応空間に原料ガスとしてメタンガスを50sccm、水素ガスを50sccmを導入し、成膜圧力は10mTorr 、ＲＦ電力は100W、反応空間の温度は室温とする。また、基板バイアスとして 200Ｖの直流バイアスを加え、プラズマ中の粒子（イオン）が被形成面上に入射する様な電界を形成することで膜質の緻密化と硬度の向上を図っている。
【００５９】
また、本発明者らの実験によれば、ＤＬＣ膜を成膜すると表面の摩擦係数は中心線平均粗さ（Ｒａ）が10nmの場合でも 0.2〜0.4 となり、実用的な摩擦係数0.4 よりも小さくすることができる。しかも、表面の煽動を繰り返しても摩擦係数の変化は殆どない。この事は膜厚が10nmのＤＬＣ膜でも、ＣＭＰ研磨工程の際に十分にストッパーとして機能しうることを意味している。
【００６０】
なお、摩擦係数はＤＬＣ膜厚に依存性を有し、ＤＬＣ膜厚が厚くなる程小さくなる。従って、ＤＬＣ膜の膜厚は10nm以上あれば良いことになるが、厚すぎると液晶に印加される電界が弱くなるので10〜50nm程度が良い。
【００６１】
また、反射型ＬＣＤでは画素電極の表面に誘電体を形成し、反射率を向上させる増反射処理という技術がある。これは、一般的に誘電体の膜厚によって画素電極の反射率が変化する現象を利用したもので、誘電体の膜厚は入射光の波長と相関関係がある。従って、本実施例でもＤＬＣ膜の膜厚を入射光に応じて最適なものとすることで反射率を高めることが可能である。
【００６２】
なお、ＤＬＣ膜のさらに詳細な成膜方法および成膜装置等については、本発明者らによる特公平3-72711 号公報、同4-27690 号公報、同4-27691 号公報を参考にすると良い。
【００６３】
以上の様にしてＤＬＣ膜３４１を形成したら、次に画素電極の境界部（隙間）を埋め込むための絶縁層３４２を形成する。なお、本実施例の様にソース配線３３１〜３３３上に境界部が形成される様に画素電極を形成すると、ソース配線３３１〜３３３がブラックマスクとして機能するので、絶縁層３４２が透光性であっても構わない。
【００６４】
しかしながら、より確実な遮光機能を確保するために、絶縁層３４２としては黒色顔料またはカーボンを分散させた有機性樹脂膜（ＰＳＧ等の溶液塗布系酸化珪素膜でも良い）等の様に遮光性を有する絶縁膜を用いることが望ましい。こうすることでソース配線が細くなった場合や斜め方向からの光に対しても確実な遮光機能を果たすことができる。
【００６５】
また、使用する液晶材料よりもできるだけ比誘電率の低い材料を用いることで、画素電極間における横方向電界の形成を抑制することもできる。
【００６６】
こうして図４（Ａ）に示す状態が得られたら、絶縁層３４２の平坦化工程としてＣＭＰ研磨工程を行い、画素電極３３８〜３４０の隙間に埋め込み絶縁層３４３〜３４５を形成する。（図４（Ｂ））
【００６７】
この時、画素電極３３８〜３４０の表面と埋め込み絶縁層３４３〜３４５の表面とがほぼ一致するので、優れた平坦面を得ることができる。また、画素電極３３８〜３４０の表面はＤＬＣ膜３４１によって保護されているので必要以上に研磨が進行するのを防ぐことができる。
【００６８】
この状態を上面から見た図を図６に示す。図６は画素マトリクス回路に注目した簡略図であり、図４（Ｂ）の構造は図６においてＡ−Ａ’で切った断面図に相当する。また、図６における各符号は図４（Ａ）、（Ｂ）で用いた符号に対応している。
【００６９】
図６に示す様に、画素電極はマトリクス状に配置され、その表面はＤＬＣ膜３４１によって覆われている。また、画素電極の境界部は埋め込み絶縁層３４３〜３４５で埋め込まれる。従って、埋め込み絶縁層３４３〜３４５はそれぞれ符号を付けてあるが、実際にはマトリクス状に一体化している。
【００７０】
以上の様にして、画素マトリクス回路が完成する。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００７１】
第１の基板が完成したら、透光性基板３４６に対向電極３４７を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層３４８を挟持する。こうして図４（Ｃ）に示す様な反射型ＬＣＤが完成する。
【００７２】
なお、このセル組み工程は公知の方法に従って行えば良い。また、液晶層に二色性色素を分散させたり、対向基板にカラーフィルターを設けたりすることも可能である。その様な液晶層の種類、カラーフィルターの有無等はどの様なモードで液晶を駆動するかによって変化するので実施者が適宜決定すれば良い。
【００７３】
〔実施例２〕
本実施例では本発明を利用して透過型ＬＣＤの画素マトリクス回路を作製する工程例を図５を用いて説明する。なお、途中までは実施例１に示した反射型ＬＣＤの作製工程と同一であるので、ここでは異なる点のみについて説明する。
【００７４】
図５（Ａ）に示す状態は、実施例１に示した工程と同様の手順で、画素電極５０１、５０２、ＤＬＣ膜５０３、埋め込み用の絶縁膜５０４までを形成した状態である。本実施例では画素電極５０１、５０２の材料として透明導電膜（ＩＴＯ、ＳｎＯ2 等）を用いる。また、この時、画素電極５０１、５０２はＴＦＴ上に重ならない様に形成しておく。
【００７５】
また、本実施例では絶縁膜５０４として黒色顔料を分散させたポリイミド等を用いる。透過型の場合、ＴＦＴの活性層も遮光する必要があるため、遮光性を有する絶縁膜を用いることが好ましい。
【００７６】
次に、ＣＭＰ研磨工程を行い、画素電極５０１、５０２（正確にはＤＬＣ膜５０３）と同一平面をなす埋め込み絶縁層５０５、５０６を形成する。（図５（Ｂ）
【００７７】
この状態を上面から見た図を図７に示す。図７は画素マトリクス回路に注目した簡略図であり、図５（Ｂ）の構造は図７においてＢ−Ｂ’で切った断面図に相当する。また、図７における各符号は図５（Ａ）、（Ｂ）で用いた符号に対応している。
【００７８】
図７に示す様に、複数の画素電極はマトリクス状に配置され、その表面はＤＬＣ膜５０３によって覆われている。また、画素電極の境界部は一体化した埋め込み絶縁層５０５、５０６で埋め込まれる。また、本実施例では、埋め込み絶縁層５０５、５０６がＴＦＴ上にも形成されるため、活性層に光があたって抵抗が変化することを防ぐことができる。
【００７９】
以上の様にして、透過型ＬＣＤのＴＦＴ側基板が完成する。ＴＦＴ側基板が完成したら、通常のセル組み工程によって透光性基板５０７、対向電極５０８でなる対向基板とＴＦＴ側基板との間に液晶層５０９を挟持する。こうして図５（Ｃ）に示す様な透過型ＬＣＤが完成する。
【００８０】
〔実施例３〕
実施例１において、ＤＬＣ膜３４１を形成する前に画素電極３３８〜３４０を平坦化しておくことは有効である。平坦化工程はＣＭＰ研磨によって行うことが好ましい。
【００８１】
本発明ではＤＬＣ膜を機械的な研磨工程の際のストッパー膜として利用するため、画素電極の表面状態がそのままＤＬＣ膜の表面状態に反映する。従って、反射型ＬＣＤの様に、画素電極の表面に平坦性が要求される場合は画素電極を予め平坦度の高いものとしておく必要がある。
【００８２】
〔実施例４〕
本実施例では、アクティブマトリクス駆動を行うための半導体素子として、実施例１で示したＴＦＴとは異なる構造のＴＦＴを利用する場合の例について説明する。なお、本実施例で説明する構造のＴＦＴは実施例２に対しても容易に適用することができる。
【００８３】
実施例１では代表的なトップゲイト型ＴＦＴであるコプレナー型ＴＦＴを一例として記載したが、ボトムゲイト型ＴＦＴであっても構わない。図８に示すのはボトムゲイト型ＴＦＴの代表例である逆スタガ型ＴＦＴを用いた例である。
【００８４】
図８において、８０１はガラス基板、８０２、８０３はゲイト電極、８０４はゲイト絶縁膜、８０５、８０６は活性層である。活性層８０５、８０６は意図的に不純物を添加しない珪素膜で構成される。
【００８５】
また、８０７、８０８はソース電極、８０９、８１０はドレイン電極であり、８１１、８１２はチャネルストッパー（またはエッチングストッパー）となる窒化珪素膜である。即ち、活性層８０５、８０６のうち、チャネルストッパー８１１、８１２の下に位置する領域が実質的にチャネル形成領域として機能する。
【００８６】
以上までが逆スタガ型ＴＦＴの基本構造である。本実施例では、この様な逆スタガ型を有機性樹脂膜でなる層間絶縁膜８１３で覆い、その上に画素電極８１４、８１５を形成する。そして、画素電極８１４、８１５をＤＬＣ膜で保護した状態で埋め込み用の絶縁膜を成膜し、ＣＭＰ研磨工程により平坦化する。これにより画素電極間の隙間は埋め込み絶縁層８１７、８１８によって埋め込まれる。
【００８７】
また、次に本発明の半導体素子として絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）を形成した場合の例について説明する。なお、ＩＧＦＥＴはＭＯＳＦＥＴとも呼ばれ、シリコンウェハー上に形成されたトランジスタを指す。
【００８８】
図９において、９０１はガラス基板、９０２、９０３はソース領域、９０４、９０５はドレイン領域である。ソース／ドレイン領域はイオン注入で不純物を添加し、熱拡散させることで形成できる。なお、９０６は素子分離用の酸化物であり、通常のＬＯＣＯＳ技術を用いて形成できる。
【００８９】
次に、９０７はゲイト絶縁膜、９０８、９０９はゲイト電極、９１０は第１の層間絶縁膜、９１１、９１２はソース電極、９１３、９１４はドレイン電極である。その上を第２の層間絶縁膜９１５で覆い、その上に画素電極９１６、９１７が形成される。この場合も画素電極９１６、９１７はＤＬＣ膜９１８で保護され、かつ、境界部には埋め込み絶縁層９１９、９２０が埋め込まれる。
【００９０】
なお、本実施例で示したＩＧＦＥＴ、トップゲイト型またはボトムゲイト型ＴＦＴ以外にも、薄膜ダイオード、ＭＩＭ素子、バリスタ素子等を用いたアクティブマトリクスディスプレイに対しても本発明は適用できる。
【００９１】
以上、本実施例に示した様に、本発明はあらゆる構造の半導体素子を用いた反射型ＬＣＤまたは透過型ＬＣＤに対して適用可能である。
【００９２】
特に、反射型液晶ＬＣＤは半導体素子上を平坦化してその上に画素電極を形成することで、画素面積を最大限に活用できる利点を有する。本発明はその利点をさらに効果的に利用する上で有効な技術である。そのため、本発明を利用した反射型ＬＣＤは高い解像度と高い開口率を実現することができる。
【００９３】
〔実施例５〕
実施例１において、画素電極３３８〜３４０を形成する前に、第２の層間絶縁膜３３７を平坦化しておくことは有効である。
【００９４】
層間絶縁膜の平坦化方法としては、層間絶縁膜の厚膜化による方法、有機性樹脂膜を用いたレベリングによる方法、機械的な研磨による方法、エッチバック技術による方法などが挙げられるが、優れた平坦面を得るには機械的な研磨による方法が最も有効である。
【００９５】
機械的な研磨による方法としては、代表的にはＣＭＰ（ケミカル・メカニカル・ポリッシング）技術が挙げられる。ＣＭＰ技術とは、薬液による化学的なエッチングと研磨材による機械的な研磨とを組み合わせた研磨技術である。
【００９６】
本実施例によれば優れた平坦面に画素電極３３８〜３４０を形成することになり、高い反射率を有する画素電極を得ることができる。即ち、投射型ディスプレイに様な用途に用いる場合に非常に有効である。
【００９７】
〔実施例６〕
本願発明は、単純マトリクス型の液晶表示装置に対しても適用することが可能である。この場合、一対の基板の各々にストライプ状の電極を形成し、互いの電極が直交する様に基板を貼り合わせて液晶層を挟持する。
【００９８】
なお、この場合、一方を透光性基板とすれば他方は透光性でも遮光性でも構わない。ただし、透光性基板側に形成するストライプ状の電極は透明導電膜で構成する必要がある。
【００９９】
本実施例では、透光性基板と対をなす基板側にアルミニウムまたはアルミニウムを主成分とする材料でストライプ状の電極を形成し、ストライプ状に延在する電極間の隙間を絶縁層で埋め込む。
【０１００】
単純マトリクス型ＬＣＤに本発明を適用した場合、絶縁層として液晶層よりも比誘電率の低い材料（有機性樹脂材料等）を用いることで隣接する電極間のクロストークを低減する効果も得られる。
【０１０１】
〔実施例７〕
本発明を適用して形成される反射型ＬＣＤでは様々な液晶の表示モードを利用することができる。例えば、ＥＣＢ（電界制御複屈折）モード、ＰＣＧＨ（相転移型ゲスト・ホスト）モード、ＯＣＢモード、ＨＡＮモード、ＰＤＬＣ型ゲスト・ホストモードが挙げられる。
【０１０２】
ＥＣＢモードは液晶層に印加する電圧を変化させて液晶の配向を変え、その時生じる液晶層の複屈折の変化を一対の偏光板で検出してカラー表示を行う表示モードである。この場合、カラーフィルターを利用しない方式もとれるため、明るい表示が可能である。
【０１０３】
また、ＰＣＧＨモードはホスト液晶に対して二色性色素をゲスト分子に混合し、液晶に印加する電圧によって液晶分子の配向状態を変化させ、液晶層の光吸収率を変化させる表示モードである。この場合、偏光板を用いない方式がとれるため、高いコントラストを得ることができる。
【０１０４】
また、ＰＤＬＣモードは液晶中に高分子を分散させた（または高分子中に液晶を分散させた）ポリマー分散型液晶を用いる表示モードである。この場合、偏光板が不要であるため明るい表示が可能である。また、固体のポリマー分散型液晶を利用すれば対向側にガラス基板を用いない構成とすることも可能である。
【０１０５】
これらの様々な表示モードは、その特徴に応じて偏光板の有無、カラーフィルターの有無を自由に設定することができる。例えば、ＰＣＧＨモードの場合には偏光板が不要なので、カラーフィルターを用いた単板式としても明るい表示を実現することができる。
【０１０６】
〔実施例８〕
本実施例では、本発明を表示ディスプレイとして用いた電気光学装置の一例について説明する。まず、実施例１に示した反射型ＬＣＤを三板式プロジェクターに適用した場合について、図１０（Ａ）を用いて説明する。
【０１０７】
図１０（Ａ）において、メタルハライドランプ、ハロゲンランプ等の光源１１から出力されたＲ（赤）、Ｂ（青）、Ｇ（緑）を含む光は、偏光ビームスプリッタ１２で反射され、クロスダイクロイックミラー１３に進む。
【０１０８】
なお、偏光ビームスプリッタとは光の偏光方向によって反射したり透過したりする機能を有した光学フィルターである。この場合、光源１１からの光は偏光ビームスプリッタ１２で反射される様な偏光を与えてある。
【０１０９】
この時、クロスダイクロイックミラー１３では、Ｒに対応する液晶パネル１４の方向にＲ成分光が反射され、Ｂに対応する液晶パネル１５の方向にＢ成分光が反射される。また、Ｇ成分光はクロスダイクロイックミラー１３を透過し、Ｇに対応する液晶パネル１６に入射する。
【０１１０】
各液晶パネルは１４〜１６は、画素がオフ状態にある時は入射光の偏光方向を変化させないで反射する様に液晶分子が配向している。また、画素がオン状態にある時は液晶層の配向状態が変化し、入射光の偏光方向もそれに伴って変化する様に構成されている。
【０１１１】
これらの液晶パネル１４〜１６で反射された光は再びクロスダイクロイックミラー１３で反射（Ｇ成分光だけは透過）して合成され、再び偏光ビームスプリッタ１２へと入射する。
【０１１２】
この時、オン状態にある画素領域で反射された光は偏光方向が変化するため偏光ビームスプリッタ１２を透過する。一方、オフ状態にある画素領域で反射された光は偏光方向が変化しないため偏光ビームスプリッタ１３で反射される。
【０１１３】
この様に、画素マトリクス回路にマトリクス状に配置された画素領域を複数の半導体素子でオン／オフ制御することによって、特定の画素領域で反射された光のみが偏光ビームスプリッタ１２を透過できる様になる。この動作は各液晶パネル１４〜１６に共通である。
【０１１４】
以上の様にして偏光ビームスプリッタ１２を透過した画像情報を含む光は投影レンズ等で構成される光学系レンズ１７で拡大投影されてスクリーン１８上に映し出される。
【０１１５】
本発明を利用した反射型ＬＣＤは、画素電極間を埋め込むことで高い解像度と高い開口率とを実現している。また、画素電極の平坦化を行った場合には高い反射率を実現している。そのため、図１０（Ａ）の投射型プロジェクターの様に画像を拡大投影する電気光学装置においても優れた表示性能を実現できる。
【０１１６】
次に、実施例２に示した透過型ＬＣＤを三板式プロジェクターに適用した場合について図１０（Ｂ）を用いて説明する。
【０１１７】
図１０（Ｂ）において、１９はハロゲンランプ等の光源、２０はリフレクターである。ＲＧＢ成分を含んだ光はまずダイクロイックミラー２１に入射し、ここでＲ成分光のみ反射される。そして、Ｒ成分光はリフレクター２２で反射され、Ｒに対応する液晶パネル２３へ入射する。
【０１１８】
また、ダイクロイックミラー２１を透過した光はダイクロイックミラー２４に入射し、ここでＢ成分光のみが反射される。反射されたＢ成分光はＢに対応する液晶パネル２５へ入射する。また、ダイクロイックミラー２４を透過したＧ成分光はＧに対応する液晶パネル２６へと入射する。
【０１１９】
そして、Ｒ成分光はダイクロイックミラー２７でＢ成分光と合成され、ダイクロイックミラー２８へ入射する。また、Ｇ成分光はリフレクター２９で反射されてダイクロイックミラー２８へと入射する。ここでＲＢＧ全ての成分光が合成され、投影レンズ３０によって拡大投影されてスクリーン３１に映し出される。
【０１２０】
本発明を利用した透過型ＬＣＤも高い解像度と高い開口率とを実現しているため、優れた表示性能を有する電気光学装置を構成することができる。特に、開口率が高いという点は本発明の透過型ＬＣＤの最も大きな利点である。
【０１２１】
〔実施例９〕
本実施例では、本発明による液晶表示装置を適用しうる応用製品（電気光学装置）について図１１を用いて説明する。本発明を利用した電気光学装置としてはビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０１２２】
図１１（Ａ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本発明の反射型ＬＣＤを表示装置２００５に適用すると、さらに小型化および低消費電力化が図れる。
【０１２３】
図１１（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明の反射型ＬＣＤを表示装置２１０２に適用することで大幅に装置の小型化が図れる。
【０１２４】
図１１（Ｃ）はフロント型プロジェクターであり、本体２２０１、光源２２０２、表示装置２２０３、光学系２２０４、スクリーン２２０５で構成される。表示装置２２０３に本発明の透過型ＬＣＤを採用することで高精細な画像が実現される。
【０１２５】
図１１（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。本発明を表示装置２３０４に適用することで視認性に優れた表示モニタを搭載することができる。
【０１２６】
図１１（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。本発明を表示装置２４０２に適用することで、屋外での撮影にも十分に耐えうる表示性能が実現できる。
【０１２７】
図１１（Ｆ）はリア型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、ビームスプリッタ２５０４、リフレクター２５０５、２５０６、スクリーン２５０７で構成される。本発明の反射型ＬＣＤを表示装置２４０２に適用することで、装置の薄型化および高精細な画像を実現できる。
【０１２８】
なお、図１１（Ａ）、（Ｂ）、（Ｄ）、（Ｅ）に示す様に直視型ディスプレイとする場合、画素電極表面に凹凸を形成することは有効である。これにより光の散乱効果が高まり、視野角、視認性が向上する。逆に、図１１（Ｃ）、（Ｆ）に示す様に投射型ディスプレイとする場合、画素電極表面を鏡面状態にすることが好ましい。これにより光の乱反射が低減され、色ずれや解像度の低下が抑えられる。
【０１２９】
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。特に、液晶表示装置をプロジェクターの様な投射型表示装置に用いる場合には、非常に高い解像度が要求される。その様な場合において、本発明は非常に有効な技術である。
【０１３０】
また、モバイルコンピュータ、携帯電話、ビデオカメラに代表される携帯情報端末機器は装置の小型化および低消費電力化が望まれる。その様な場合において、バックライトの不要な本発明の反射型ＬＣＤは有効である。
【０１３１】
【発明の効果】
本発明を利用した液晶表示装置は、マトリクス状に配置された個々の画素電極の隙間（画素と画素との切れ間）が埋め込み絶縁層で埋め込まれた構成となる。この時、画素電極表面と埋め込み絶縁層の表面とは概略一致するため、画素電極間の隙間に生じる段差部はほぼ完全に平坦化する。
【０１３２】
従って、上記段差部に起因する液晶材料の配向不良、入射光の乱反射によるコントラスト低下といった諸問題が解決される。これにより、高精細な表示性能を有する液晶表示装置を実現することが可能である。
【０１３３】
また、上記埋め込み絶縁層は厚めに形成された絶縁層を平坦化することで得られるが、特に機械的な研磨工程（ＣＭＰ研磨工程）によって平坦化する場合、画素電極と絶縁膜との間にＤＬＣ膜を形成することで、必要以上に画素電極が研磨される事を防止できる。
【０１３４】
即ち、ＣＭＰ研磨工程がＤＬＣ膜が露出した時点で実質的に終了するので、処理時間の制御が大幅に簡易なものとなる。この事は製造歩留りを向上させるのに非常に効果的である。
【図面の簡単な説明】
【図１】 本発明の概略を説明するための図。
【図２】 従来の画素マトリクス回路の構成を示す図。
【図３】 反射型ＬＣＤの作製工程を示す図。
【図４】 反射型ＬＣＤの作製工程を示す図。
【図５】 透過型ＬＣＤの作製工程を示す図。
【図６】 画素マトリクス回路を上面から見た図。
【図７】 画素マトリクス回路を上面から見た図。
【図８】 アクティブマトリクス基板の構造を示す図。
【図９】 アクティブマトリクス基板の構造を示す図。
【図１０】 プロジェクタの構成を示す図。
【図１１】 本発明の応用製品の一例を説明するための図。
【図１２】 ＤＬＣ膜のラマンデータを示す図。
【符号の説明】
１０１ ガラス基板
１０２、１０３ 画素ＴＦＴ
１０４ 層間絶縁膜
１０５、１０６ 画素電極
１０７、１０８ 境界部
１０９ ＤＬＣ膜
１１０ 埋め込み用の絶縁層
１１１、１１２ 埋め込み絶縁層
【発明が属する技術分野】
本願発明は、液晶表示装置（ＬＣＤ）の作製方法に関する。特に、半導体薄膜を利用したアクティブマトリクス型液晶表示装置（以下、ＡＭ−ＬＣＤと呼ぶ）の作製方法に関する。また、本願発明はその様な表示装置を具備した電気光学装置に応用することが可能である。
【０００２】
なお、本明細書中において「半導体装置」とは、半導体を利用することで機能する装置全てを指している。従って、上記表示装置および電気光学装置も半導体装置の範疇に含まれる。ただし、明細書中では区別しやすい様に表示装置や電気光学装置といった言葉を使い分けることにする。
【０００３】
【従来の技術】
近年、ＡＭ−ＬＣＤを投射型表示ディスプレイとして用いたプロジェクター等の開発が活発に進められている。また、モバイルコンピュータやビデオカメラ用の直視型表示ディスプレイとしての需要も高まっている。
【０００４】
ここで従来のアクティブマトリクス型表示装置における画素マトリクス回路の構成の概略を図２（Ａ）、（Ｂ）に示す。なお、画素マトリクス回路とは液晶に印加される電界を制御するための薄膜トランジスタ（ＴＦＴ）をマトリクス状に配置した回路であり、ＡＭ−ＬＣＤの画像表示領域を構成する。
【０００５】
図２（Ａ）に示すのは、画素マトリクス回路を上面から見た図である。ここでは水平方向に設けられた複数のゲイト線２０１と垂直方向に設けられた複数のソース線２０２とで囲まれた領域が画素領域となる。そして、複数のゲイト線２０１および複数のソース線２０２の各交差部にはそれぞれＴＦＴ２０３が形成されている。また、各ＴＦＴにはそれぞれに画素電極２０４が接続されている。
【０００６】
従って、画素マトリクス回路は複数のゲイト線２０１および複数のソース線２０２とで囲まれてマトリクス状に形成された複数の画素領域からなり、個々の画素領域にはＴＦＴ２０３と画素電極２０４とが設けられた構成となっている。
【０００７】
また、画素マトリクス回路の断面構造を図２（Ｂ）に示す。図２（Ｂ）において、２０５は絶縁表面を有する基板、２０６、２０７は基板２０５上に形成された画素ＴＦＴであり、図２（Ａ）のＴＦＴ２０３に相当する。
【０００８】
また、画素ＴＦＴ２０６、２０７にはそれぞれ画素電極２０８、２０９が接続されている。この画素電極２０８、２０９は図２（Ａ）の画素電極２０４に相当する。この画素電極２０８、２０９は通常１枚の金属薄膜をパターニングすることにより得られる。
【０００９】
従って、従来構造の画素マトリクス回路は、画素電極間に電極の境界部（以下、単に境界部と呼ぶ）２１０、２１１が必ず存在する。即ち、必然的に画素電極の膜厚分に相当する段差が形成されてしまうのである。この様な段差では液晶材料の配向不良が生じるため、表示画像の乱れを発生する原因となる。また、段差部で生じた入射光の乱反射がコントラストを低下させたり、光の利用効率を低下させたりする原因となる。
【００１０】
特に、プロジェクターなどに用いる投射型ディスプレイは、 1〜2inch 程度の極めて高精細な小型ディスプレイを拡大投影するため、上述の問題が顕在化してしまう。
【００１１】
【発明が解決しようとする課題】
以上の様な問題に対して、従来はブラックマスク（またはブラックマトリクス）によって画像の乱れる領域を遮蔽してコントラスト比を高めていた。また、近年では素子の微細化が進み、高開口率を目的とした遮蔽領域の制御性が求められる様になったためＴＦＴ側基板にブラックマスクを設ける構成が主流となってきている。
【００１２】
しかしながら、ＴＦＴ側基板にブラックマスクを設ける構成とした場合、パターニング工程の増加、寄生容量の増加、開口率の低下等の諸問題が生じてしまう。この様なことから、前述の諸問題を起こさずにコントラスト比を確保する技術が望まれている。
【００１３】
本願発明は上記問題点を解決し、簡易な手段により極めて高精細なアクティブマトリクス型表示装置を形成するための手段を開示するものである。
【００１４】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に形成された複数の電極と、
前記複数の電極を覆うＤＬＣ膜と、
前記複数の電極の境界部に埋め込まれた絶縁層と、
を少なくとも有することを特徴とする。
【００１５】
また、他の発明の構成は、
第１の基板および透光性を有する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を少なくとも含む半導体装置であって、
前記第１の基板および前記第２の基板に形成されたストライプ状の電極と、
前記ストライプ状の電極を覆うＤＬＣ膜と、
前記ストライプ状の電極の境界部に埋め込まれた絶縁層と、
を少なくとも有することを特徴とする。
【００１６】
また、他の発明の構成は、
絶縁表面を有する基板上にマトリクス状に形成された複数の半導体素子と、
前記複数の半導体素子の各々に接続された複数の画素電極と、
を少なくとも有する半導体装置であって、
前記画素電極を覆うＤＬＣ膜と、
前記画素電極の境界部に埋め込まれた絶縁層と、
を少なくとも有することを特徴とする。
【００１７】
また、他の発明の構成は、
マトリクス状に形成された複数の半導体素子および該複数の半導体素子の各々に接続された複数の画素電極を有する基板と、
前記基板上に保持された液晶層と、
を少なくとも含む半導体装置であって、
前記画素電極を覆うＤＬＣ膜と、
前記画素電極の境界部に埋め込まれた絶縁層と、
を少なくとも有することを特徴とする。
【００１８】
また、上記構成を得るための発明の構成は、
絶縁表面を有する基板上に複数の電極を形成する工程と、
前記複数の電極の表面を覆うＤＬＣ膜を形成する工程と、
前記ＤＬＣ膜上に絶縁層を形成する工程と、
前記ＤＬＣ膜の表面と前記絶縁層の表面とが同一平面をなす様に前記絶縁層を平坦化する工程と、
を少なくとも含むことを特徴とする。
【００１９】
また、他の発明の構成は、
第１の基板および透光性を有する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
前記第１の基板上にストライプ状の電極を形成する工程と、
前記ストライプ状の電極の表面を覆うＤＬＣ膜を形成する工程と、
前記ＤＬＣ膜上に絶縁層を形成する工程と、
前記ＤＬＣ膜の表面と前記絶縁層の表面とが同一平面をなす様に前記絶縁層を平坦化する工程と、
を少なくとも含むことを特徴とする。
【００２０】
また、他の発明の構成は、
絶縁表面を有する基板上に複数の半導体素子を形成する工程と、
前記複数の半導体素子の各々と電気的に接続する複数の画素電極を形成する工程と、
前記複数の画素電極の表面を覆うＤＬＣ膜を形成する工程と、
前記ＤＬＣ膜上に絶縁層を形成する工程と、
前記ＤＬＣ膜の表面と前記絶縁層の表面とが同一平面をなす様に前記絶縁層を平坦化し、前記複数の画素電極の境界部を前記絶縁層で埋め込む工程と、
を少なくとも含むことを特徴とする。
【００２１】
また、他の発明の構成は、
マトリクス状に形成された複数の半導体素子および該複数の半導体素子の各々に接続された複数の画素電極を有する基板と、
前記基板上に保持された液晶層と、
を少なくとも含む半導体装置の作製方法であって、
前記複数の画素電極の表面を覆うＤＬＣ膜を形成する工程と、
前記ＤＬＣ膜上に絶縁層を形成する工程と、
前記ＤＬＣ膜の表面と前記絶縁層の表面とが同一平面をなす様に前記絶縁層を平坦化し、前記複数の画素電極の境界部を前記絶縁層で埋め込む工程と、
を少なくとも含むことを特徴とする。
【００２２】
ここでＤＬＣとは、「Diamond Like Corbon 」の略であり、ダイヤモンドの如き物性を示す炭素または炭素を主成分とする硬度の高い薄膜である。また、ｉ−カーボンとも呼ばれ、ｓｐ3 結合を主体としている。
【００２３】
ＤＬＣ膜の硬度はビッカース硬度にして2000kg/mm2以上と高く、摩擦係数も0.4 以下と小さいため、保護膜や潤滑膜とし利用される。しかし、水素の含有量が過剰に高くなると膜質が柔らかくなるので本発明には適用できない。
【００２４】
ＤＬＣ膜としての特徴はラマンデータに顕著に現れる。ここで、図１２に本発明で利用するＤＬＣ膜のラマンデータを示す。なお、光源はＡｒ+ レーザー、レーザービーム径は 1μｍφ、光源出力は1.0mW 、スリット幅は100 μｍ、積算時間は300 秒×2 であり、室温、大気中で測定している。
【００２５】
図１２に示す様に、ＤＬＣ膜のラマンピークは1550cm-1付近に現れ、1550cm-1付近を中心としてブロード状に広がるラマン分布が得られる。また、ラマン分布は1550cm-1付近を中心として非対称であることもＤＬＣ膜の特徴である。
【００２６】
ダイヤモンドのラマンデータでは1330cm-1付近に急峻なラマンピークが現れるので容易に区別がつく。また、結晶構造が崩れて柔らかい膜質となった炭素膜（ＤＬＣとは区別して考える）はラマンピークが２つ現れたり、明確なラマンピークが現れなくなったりするので容易に区別できる。
【００２７】
また、上記本発明の構成において、液晶層が保持された状態の典型例としては、複数の画素電極を有する基板（第１の基板）と第１の基板に対向する対向基板（第２の基板）との間に液晶層が挟持されている状態を言う。なお、液晶層としてＰＤＬＣ（ポリマ分散型液晶）を使用する場合、液晶層自体が固体化するので第２の基板を必要としない場合もありうる。
【００２８】
また、半導体素子としては薄膜トランジスタ（ＴＦＴ）が代表的であるが、その他にも絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）、薄膜ダイオード、ＭＩＭ（Metal-Insulator-Metal ）素子、バリスタ素子等でも良い。
【００２９】
【発明の実施の形態】
ここでは本願発明についての簡単な説明を図１を用いて行う。図１（Ａ）において、１０１は絶縁表面を有する基板、１０２、１０３は基板１０１上に形成された画素ＴＦＴである。さらに、画素ＴＦＴ１０２、１０３の上には層間絶縁膜１０４を介して画素電極１０５、１０６が形成されている。画素電極１０５、１０６は、それぞれ画素ＴＦＴ１０２、１０３と電気的に接続され、画素電極同士は境界部１０７、１０８で電気的に絶縁されている。
【００３０】
ここで本発明の特徴は、画素電極１０５、１０６を覆う様にして10〜50nmの厚さのＤＬＣ膜１０９を形成する点にある。図１（Ａ）の状態が得られたら、画素電極１０５、１０６上に画素電極の境界部１０７、１０８を埋め込むための絶縁膜１１０を形成する。なお、絶縁層１１０として遮光性を有する薄膜（光吸収層など）を用いるとブラックマスクとして機能させることができる。
【００３１】
次に、図１（Ｂ）に示す様な上記絶縁層１１０の平坦化工程を行う。典型的には機械的な研磨によって平坦化する方法が有効である。なお、機械的な研磨としては代表的にはＣＭＰ（化学機械研磨）技術が挙げられる。ＣＭＰ技術は薬液による化学的なエッチングと研磨材（砥粒）による機械的な研磨によって薄膜表面を平坦化する技術であり、優れた平坦面を得ることができる。
【００３２】
また、機械的な研磨以外にもドライエッチング法を利用したエッチバック技術を用いる事もできる。エッチバック技術は平坦度ではＣＭＰ技術に見劣りするが、装置の増設を特に必要としない点、処理中にパーティクル（ゴミ）を発生しない点などの利点を有する。
【００３３】
本発明では、絶縁層１１０を研磨していくとやがてＤＬＣ膜１０９の表面が現れる。この時、ＤＬＣ膜１０９は非常に高い硬度を有しているため、機械的な研磨過程の進行はここで止まる。即ち、ＤＬＣ膜１０９が露出した時点で平坦化工程が完了する。
【００３４】
そのため、上記平坦化工程により図１（Ｃ）に示す様な状態で埋め込み絶縁層１１１、１１２が形成される。なお、図１（Ｂ）において点線で示しているのは、研磨工程前の絶縁層１１０の形状を示しており、機械的な研磨工程によって絶縁層１１０が削られていく様子を表している。
【００３５】
図１（Ｃ）に示す様な最終的な状態では、画素電極間に形成される境界部１０７、１０８は完全に埋め込み絶縁層１１１、１１２で埋め込まれた状態となる。この時、画素電極１０５、１０６の表面と埋め込み絶縁層１１１、１１２の表面とは同一平面を成している。
【００３６】
以上の様に、本発明によって画素電極間の境界部は埋め込み絶縁層によって埋め込まれ、不要な段差が排除される。この様にすることで従来の様な液晶材料の配向不良や段差部での光の乱反射等の問題を生じない極めて高精細なアクティブマトリクス型表示装置を得ることができる。
【００３７】
【実施例】
〔実施例１〕
本実施例では本発明を利用して反射型ＬＣＤの画素マトリクス回路を作製する工程例を図３、４を用いて説明する。なお、本発明は画素の平坦化に関する技術であるため、ＴＦＴ構造自体は本実施例に限定されるものではない。
【００３８】
まず、絶縁表面を有する基板３０１を用意する。本実施例ではガラス基板上に下地膜として酸化珪素膜を形成する。基板３０１の上には結晶性珪素膜でなる活性層３０２〜３０４を形成する。なお、本実施例では３つのＴＦＴのみ記載することになるが実際には１００万個以上のＴＦＴが画素マトリクス回路内に形成される。
【００３９】
本実施例では非晶質珪素膜を熱結晶化させて結晶性珪素膜を得ている。そして、その結晶性珪素膜を通常にフォトリソ工程でパターニングして活性層３０２〜３０４を得る。なお、本実施例では結晶化の際に結晶化を助長する触媒元素（ニッケル）を添加している。この技術については特開平7-130652号公報に詳細に記載されている。
【００４０】
次に、ゲイト絶縁膜３０５として150 nmの厚さの酸化珪素膜を形成し、その上に0.2wt%のスカンジウムを含有させたアルミニウム膜（図示せず）を成膜し、パターニングによりゲイト電極の原型となる島状パターンを形成する。
【００４１】
本実施例では、ここで特開平7-135318号公報に記載された技術を利用する。なお、詳細は同公報を参考にすると良い。
【００４２】
まず、上記島状パターン上にパターニングで使用したレジストマスクを残したまま、３％のシュウ酸水溶液中で陽極酸化を行う。この時、白金電極を陰極として２〜３ｍＶの化成電流を流し、到達電圧は８Ｖとする。こうして、多孔質状の陽極酸化膜３０６〜３０８が形成される。
【００４３】
その後、レジストマスクを除去した後に３％の酒石酸のエチレングリコール溶液をアンモニア水で中和した溶液中で陽極酸化を行う。この時、化成電流は５〜６ｍＶとし、到達電圧は１００Ｖとすれば良い。こうして、緻密な陽極酸化膜３０９〜３１１が形成される。
【００４４】
そして、上記工程によってゲイト電極３１２〜３１４が画定する。なお、画素マトリクス回路ではゲイト電極の形成と同時に１ライン毎に各ゲイト電極を接続するゲイト線も形成されている。（図３（Ａ））
【００４５】
次に、ゲイト電極３１２〜３１４をマスクとしてゲイト絶縁膜３０５をエッチングする。エッチングはＣＦ4 ガスを用いたドライエッチング法により行う。これにより３１５〜３１７で示される様な形状のゲイト絶縁膜が形成される。
【００４６】
そして、この状態で一導電性を付与する不純物イオンをイオン注入法またはプラズマドーピング法により添加する。この場合、画素マトリクス回路をＮ型ＴＦＴで構成するならばＰ（リン）イオンを、Ｐ型ＴＦＴで構成するならばＢ（ボロン）イオンを添加すれば良い。
【００４７】
なお、上記不純物イオンの添加工程は２度に分けて行う。１度目は８０ｋｅＶ程度の高加速電圧で行い、ゲイト絶縁膜３１５〜３１７の端部（突出部）の下に不純物イオンのピークがくる様に調節する。そして、２度目は５ｋｅＶ程度の低加速電圧で行い、ゲイト絶縁膜３１５〜３１７の端部（突出部）の下には不純物イオンが添加されない様に調節する。
【００４８】
こうしてＴＦＴのソース領域３１８〜３２０、ドレイン領域３２１〜３２３、低濃度不純物領域（ＬＤＤ領域とも呼ばれる）３２４〜３２６、チャネル形成領域３２７〜３２９が形成される。（図３（Ｂ））
【００４９】
この時、ソース／ドレイン領域は 300〜500 Ω／□のシート抵抗が得られる程度に不純物イオンを添加することが好ましい。また、低濃度不純物領域はＴＦＴの性能に合わせて最適化を行う必要がある。また、不純物イオンの添加工程が終了したら熱処理を行い、不純物イオンの活性化を行う。
【００５０】
次に、第１の層間絶縁膜３３０として酸化珪素膜を 400nmの厚さに形成し、その上にソース電極３３１〜３３３、ドレイン電極３３４〜３３６を形成する。（図３（Ｃ））
【００５１】
次に、第２の層間絶縁膜３３７として酸化珪素膜を 0.5〜1 μｍの厚さに形成する。なお、第２の層間絶縁膜３３７として有機性樹脂膜を用いることも可能である。有機性樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等を用いることができる。
【００５２】
そして、第２の層間絶縁膜３３７を形成したら、 1wt% のチタンを添加したアルミニウム膜を 100nmの厚さに成膜し、パターニングにより画素電極３３８〜３４０を形成する。勿論、他の金属材料を用いても構わない。
【００５３】
次に、画素電極３３８〜３４０を覆ってＤＬＣ膜３４１を形成する。ＤＬＣ膜はプラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法、イオンビームスパッタ法、イオン化蒸着法等の気相成膜法を用いることができる。
【００５４】
ＤＬＣ膜を形成する際の原料ガスとしては炭化水素が用いられる。炭化水素としてはメタン、エタン、プロパン等の飽和炭化水素、エチレン、アセチレン等の不飽和炭化水素が挙げられる。また、炭化水素分子の水素のうち１個若しくは複数個がハロゲン元素に置換したハロゲン化炭化水素を用いても良い。
【００５５】
また、炭化水素の他に水素を添加することは有効である。水素を添加するとプラズマ中での水素ラジカルが増加し、膜中の余分な水素を引き抜き、膜質を向上させる効果が期待できる。この時、全ガス流量に対する水素ガス流量の比は30〜90％、好ましくは50〜70％が良い。この比が多すぎると成膜速度が減少し、少なすぎると余分な水素の引き抜き効果がなくなる。
【００５６】
さらに、原料ガスを希釈するキャリアガスとしてヘリウムを添加することもできるし、スパッタ法の場合にはスパッタリングガスとしてアルゴンを添加する場合もある。また、特開平6-208721号公報に記載される様に１３〜１５族の元素を添加することも有効である。
【００５７】
また、反応圧力は 5〜1000mTorr 、好ましくは10〜100mTorrが良い。高周波電力は通常13.56MHzを用いる。この時、印加するＲＦ電力は0.01〜1W/cm2、好ましくは0.05〜0.5W/cm2とする。さらに、原料ガスの分解を助長するために2.45GHz のマイクロ波による励起効果を付加したり、その励起空間に対して875 ガウスの磁場を形成し、電子スピン共鳴を利用することも有効である。
【００５８】
本実施例ではプラズマＣＶＤ装置の反応空間に原料ガスとしてメタンガスを50sccm、水素ガスを50sccmを導入し、成膜圧力は10mTorr 、ＲＦ電力は100W、反応空間の温度は室温とする。また、基板バイアスとして 200Ｖの直流バイアスを加え、プラズマ中の粒子（イオン）が被形成面上に入射する様な電界を形成することで膜質の緻密化と硬度の向上を図っている。
【００５９】
また、本発明者らの実験によれば、ＤＬＣ膜を成膜すると表面の摩擦係数は中心線平均粗さ（Ｒａ）が10nmの場合でも 0.2〜0.4 となり、実用的な摩擦係数0.4 よりも小さくすることができる。しかも、表面の煽動を繰り返しても摩擦係数の変化は殆どない。この事は膜厚が10nmのＤＬＣ膜でも、ＣＭＰ研磨工程の際に十分にストッパーとして機能しうることを意味している。
【００６０】
なお、摩擦係数はＤＬＣ膜厚に依存性を有し、ＤＬＣ膜厚が厚くなる程小さくなる。従って、ＤＬＣ膜の膜厚は10nm以上あれば良いことになるが、厚すぎると液晶に印加される電界が弱くなるので10〜50nm程度が良い。
【００６１】
また、反射型ＬＣＤでは画素電極の表面に誘電体を形成し、反射率を向上させる増反射処理という技術がある。これは、一般的に誘電体の膜厚によって画素電極の反射率が変化する現象を利用したもので、誘電体の膜厚は入射光の波長と相関関係がある。従って、本実施例でもＤＬＣ膜の膜厚を入射光に応じて最適なものとすることで反射率を高めることが可能である。
【００６２】
なお、ＤＬＣ膜のさらに詳細な成膜方法および成膜装置等については、本発明者らによる特公平3-72711 号公報、同4-27690 号公報、同4-27691 号公報を参考にすると良い。
【００６３】
以上の様にしてＤＬＣ膜３４１を形成したら、次に画素電極の境界部（隙間）を埋め込むための絶縁層３４２を形成する。なお、本実施例の様にソース配線３３１〜３３３上に境界部が形成される様に画素電極を形成すると、ソース配線３３１〜３３３がブラックマスクとして機能するので、絶縁層３４２が透光性であっても構わない。
【００６４】
しかしながら、より確実な遮光機能を確保するために、絶縁層３４２としては黒色顔料またはカーボンを分散させた有機性樹脂膜（ＰＳＧ等の溶液塗布系酸化珪素膜でも良い）等の様に遮光性を有する絶縁膜を用いることが望ましい。こうすることでソース配線が細くなった場合や斜め方向からの光に対しても確実な遮光機能を果たすことができる。
【００６５】
また、使用する液晶材料よりもできるだけ比誘電率の低い材料を用いることで、画素電極間における横方向電界の形成を抑制することもできる。
【００６６】
こうして図４（Ａ）に示す状態が得られたら、絶縁層３４２の平坦化工程としてＣＭＰ研磨工程を行い、画素電極３３８〜３４０の隙間に埋め込み絶縁層３４３〜３４５を形成する。（図４（Ｂ））
【００６７】
この時、画素電極３３８〜３４０の表面と埋め込み絶縁層３４３〜３４５の表面とがほぼ一致するので、優れた平坦面を得ることができる。また、画素電極３３８〜３４０の表面はＤＬＣ膜３４１によって保護されているので必要以上に研磨が進行するのを防ぐことができる。
【００６８】
この状態を上面から見た図を図６に示す。図６は画素マトリクス回路に注目した簡略図であり、図４（Ｂ）の構造は図６においてＡ−Ａ’で切った断面図に相当する。また、図６における各符号は図４（Ａ）、（Ｂ）で用いた符号に対応している。
【００６９】
図６に示す様に、画素電極はマトリクス状に配置され、その表面はＤＬＣ膜３４１によって覆われている。また、画素電極の境界部は埋め込み絶縁層３４３〜３４５で埋め込まれる。従って、埋め込み絶縁層３４３〜３４５はそれぞれ符号を付けてあるが、実際にはマトリクス状に一体化している。
【００７０】
以上の様にして、画素マトリクス回路が完成する。実際には画素ＴＦＴを駆動する駆動回路等も同一基板上に同時形成される。この様な基板は通常ＴＦＴ側基板またはアクティブマトリクス基板と呼ばれる。本明細書中ではアクティブマトリクス基板のことを第１の基板と呼ぶことにする。
【００７１】
第１の基板が完成したら、透光性基板３４６に対向電極３４７を形成した対向基板（本明細書中ではこの基板を第２の基板と呼ぶことにする）を貼り合わせ、それらの間に液晶層３４８を挟持する。こうして図４（Ｃ）に示す様な反射型ＬＣＤが完成する。
【００７２】
なお、このセル組み工程は公知の方法に従って行えば良い。また、液晶層に二色性色素を分散させたり、対向基板にカラーフィルターを設けたりすることも可能である。その様な液晶層の種類、カラーフィルターの有無等はどの様なモードで液晶を駆動するかによって変化するので実施者が適宜決定すれば良い。
【００７３】
〔実施例２〕
本実施例では本発明を利用して透過型ＬＣＤの画素マトリクス回路を作製する工程例を図５を用いて説明する。なお、途中までは実施例１に示した反射型ＬＣＤの作製工程と同一であるので、ここでは異なる点のみについて説明する。
【００７４】
図５（Ａ）に示す状態は、実施例１に示した工程と同様の手順で、画素電極５０１、５０２、ＤＬＣ膜５０３、埋め込み用の絶縁膜５０４までを形成した状態である。本実施例では画素電極５０１、５０２の材料として透明導電膜（ＩＴＯ、ＳｎＯ2 等）を用いる。また、この時、画素電極５０１、５０２はＴＦＴ上に重ならない様に形成しておく。
【００７５】
また、本実施例では絶縁膜５０４として黒色顔料を分散させたポリイミド等を用いる。透過型の場合、ＴＦＴの活性層も遮光する必要があるため、遮光性を有する絶縁膜を用いることが好ましい。
【００７６】
次に、ＣＭＰ研磨工程を行い、画素電極５０１、５０２（正確にはＤＬＣ膜５０３）と同一平面をなす埋め込み絶縁層５０５、５０６を形成する。（図５（Ｂ）
【００７７】
この状態を上面から見た図を図７に示す。図７は画素マトリクス回路に注目した簡略図であり、図５（Ｂ）の構造は図７においてＢ−Ｂ’で切った断面図に相当する。また、図７における各符号は図５（Ａ）、（Ｂ）で用いた符号に対応している。
【００７８】
図７に示す様に、複数の画素電極はマトリクス状に配置され、その表面はＤＬＣ膜５０３によって覆われている。また、画素電極の境界部は一体化した埋め込み絶縁層５０５、５０６で埋め込まれる。また、本実施例では、埋め込み絶縁層５０５、５０６がＴＦＴ上にも形成されるため、活性層に光があたって抵抗が変化することを防ぐことができる。
【００７９】
以上の様にして、透過型ＬＣＤのＴＦＴ側基板が完成する。ＴＦＴ側基板が完成したら、通常のセル組み工程によって透光性基板５０７、対向電極５０８でなる対向基板とＴＦＴ側基板との間に液晶層５０９を挟持する。こうして図５（Ｃ）に示す様な透過型ＬＣＤが完成する。
【００８０】
〔実施例３〕
実施例１において、ＤＬＣ膜３４１を形成する前に画素電極３３８〜３４０を平坦化しておくことは有効である。平坦化工程はＣＭＰ研磨によって行うことが好ましい。
【００８１】
本発明ではＤＬＣ膜を機械的な研磨工程の際のストッパー膜として利用するため、画素電極の表面状態がそのままＤＬＣ膜の表面状態に反映する。従って、反射型ＬＣＤの様に、画素電極の表面に平坦性が要求される場合は画素電極を予め平坦度の高いものとしておく必要がある。
【００８２】
〔実施例４〕
本実施例では、アクティブマトリクス駆動を行うための半導体素子として、実施例１で示したＴＦＴとは異なる構造のＴＦＴを利用する場合の例について説明する。なお、本実施例で説明する構造のＴＦＴは実施例２に対しても容易に適用することができる。
【００８３】
実施例１では代表的なトップゲイト型ＴＦＴであるコプレナー型ＴＦＴを一例として記載したが、ボトムゲイト型ＴＦＴであっても構わない。図８に示すのはボトムゲイト型ＴＦＴの代表例である逆スタガ型ＴＦＴを用いた例である。
【００８４】
図８において、８０１はガラス基板、８０２、８０３はゲイト電極、８０４はゲイト絶縁膜、８０５、８０６は活性層である。活性層８０５、８０６は意図的に不純物を添加しない珪素膜で構成される。
【００８５】
また、８０７、８０８はソース電極、８０９、８１０はドレイン電極であり、８１１、８１２はチャネルストッパー（またはエッチングストッパー）となる窒化珪素膜である。即ち、活性層８０５、８０６のうち、チャネルストッパー８１１、８１２の下に位置する領域が実質的にチャネル形成領域として機能する。
【００８６】
以上までが逆スタガ型ＴＦＴの基本構造である。本実施例では、この様な逆スタガ型を有機性樹脂膜でなる層間絶縁膜８１３で覆い、その上に画素電極８１４、８１５を形成する。そして、画素電極８１４、８１５をＤＬＣ膜で保護した状態で埋め込み用の絶縁膜を成膜し、ＣＭＰ研磨工程により平坦化する。これにより画素電極間の隙間は埋め込み絶縁層８１７、８１８によって埋め込まれる。
【００８７】
また、次に本発明の半導体素子として絶縁ゲイト型電界効果トランジスタ（ＩＧＦＥＴ）を形成した場合の例について説明する。なお、ＩＧＦＥＴはＭＯＳＦＥＴとも呼ばれ、シリコンウェハー上に形成されたトランジスタを指す。
【００８８】
図９において、９０１はガラス基板、９０２、９０３はソース領域、９０４、９０５はドレイン領域である。ソース／ドレイン領域はイオン注入で不純物を添加し、熱拡散させることで形成できる。なお、９０６は素子分離用の酸化物であり、通常のＬＯＣＯＳ技術を用いて形成できる。
【００８９】
次に、９０７はゲイト絶縁膜、９０８、９０９はゲイト電極、９１０は第１の層間絶縁膜、９１１、９１２はソース電極、９１３、９１４はドレイン電極である。その上を第２の層間絶縁膜９１５で覆い、その上に画素電極９１６、９１７が形成される。この場合も画素電極９１６、９１７はＤＬＣ膜９１８で保護され、かつ、境界部には埋め込み絶縁層９１９、９２０が埋め込まれる。
【００９０】
なお、本実施例で示したＩＧＦＥＴ、トップゲイト型またはボトムゲイト型ＴＦＴ以外にも、薄膜ダイオード、ＭＩＭ素子、バリスタ素子等を用いたアクティブマトリクスディスプレイに対しても本発明は適用できる。
【００９１】
以上、本実施例に示した様に、本発明はあらゆる構造の半導体素子を用いた反射型ＬＣＤまたは透過型ＬＣＤに対して適用可能である。
【００９２】
特に、反射型液晶ＬＣＤは半導体素子上を平坦化してその上に画素電極を形成することで、画素面積を最大限に活用できる利点を有する。本発明はその利点をさらに効果的に利用する上で有効な技術である。そのため、本発明を利用した反射型ＬＣＤは高い解像度と高い開口率を実現することができる。
【００９３】
〔実施例５〕
実施例１において、画素電極３３８〜３４０を形成する前に、第２の層間絶縁膜３３７を平坦化しておくことは有効である。
【００９４】
層間絶縁膜の平坦化方法としては、層間絶縁膜の厚膜化による方法、有機性樹脂膜を用いたレベリングによる方法、機械的な研磨による方法、エッチバック技術による方法などが挙げられるが、優れた平坦面を得るには機械的な研磨による方法が最も有効である。
【００９５】
機械的な研磨による方法としては、代表的にはＣＭＰ（ケミカル・メカニカル・ポリッシング）技術が挙げられる。ＣＭＰ技術とは、薬液による化学的なエッチングと研磨材による機械的な研磨とを組み合わせた研磨技術である。
【００９６】
本実施例によれば優れた平坦面に画素電極３３８〜３４０を形成することになり、高い反射率を有する画素電極を得ることができる。即ち、投射型ディスプレイに様な用途に用いる場合に非常に有効である。
【００９７】
〔実施例６〕
本願発明は、単純マトリクス型の液晶表示装置に対しても適用することが可能である。この場合、一対の基板の各々にストライプ状の電極を形成し、互いの電極が直交する様に基板を貼り合わせて液晶層を挟持する。
【００９８】
なお、この場合、一方を透光性基板とすれば他方は透光性でも遮光性でも構わない。ただし、透光性基板側に形成するストライプ状の電極は透明導電膜で構成する必要がある。
【００９９】
本実施例では、透光性基板と対をなす基板側にアルミニウムまたはアルミニウムを主成分とする材料でストライプ状の電極を形成し、ストライプ状に延在する電極間の隙間を絶縁層で埋め込む。
【０１００】
単純マトリクス型ＬＣＤに本発明を適用した場合、絶縁層として液晶層よりも比誘電率の低い材料（有機性樹脂材料等）を用いることで隣接する電極間のクロストークを低減する効果も得られる。
【０１０１】
〔実施例７〕
本発明を適用して形成される反射型ＬＣＤでは様々な液晶の表示モードを利用することができる。例えば、ＥＣＢ（電界制御複屈折）モード、ＰＣＧＨ（相転移型ゲスト・ホスト）モード、ＯＣＢモード、ＨＡＮモード、ＰＤＬＣ型ゲスト・ホストモードが挙げられる。
【０１０２】
ＥＣＢモードは液晶層に印加する電圧を変化させて液晶の配向を変え、その時生じる液晶層の複屈折の変化を一対の偏光板で検出してカラー表示を行う表示モードである。この場合、カラーフィルターを利用しない方式もとれるため、明るい表示が可能である。
【０１０３】
また、ＰＣＧＨモードはホスト液晶に対して二色性色素をゲスト分子に混合し、液晶に印加する電圧によって液晶分子の配向状態を変化させ、液晶層の光吸収率を変化させる表示モードである。この場合、偏光板を用いない方式がとれるため、高いコントラストを得ることができる。
【０１０４】
また、ＰＤＬＣモードは液晶中に高分子を分散させた（または高分子中に液晶を分散させた）ポリマー分散型液晶を用いる表示モードである。この場合、偏光板が不要であるため明るい表示が可能である。また、固体のポリマー分散型液晶を利用すれば対向側にガラス基板を用いない構成とすることも可能である。
【０１０５】
これらの様々な表示モードは、その特徴に応じて偏光板の有無、カラーフィルターの有無を自由に設定することができる。例えば、ＰＣＧＨモードの場合には偏光板が不要なので、カラーフィルターを用いた単板式としても明るい表示を実現することができる。
【０１０６】
〔実施例８〕
本実施例では、本発明を表示ディスプレイとして用いた電気光学装置の一例について説明する。まず、実施例１に示した反射型ＬＣＤを三板式プロジェクターに適用した場合について、図１０（Ａ）を用いて説明する。
【０１０７】
図１０（Ａ）において、メタルハライドランプ、ハロゲンランプ等の光源１１から出力されたＲ（赤）、Ｂ（青）、Ｇ（緑）を含む光は、偏光ビームスプリッタ１２で反射され、クロスダイクロイックミラー１３に進む。
【０１０８】
なお、偏光ビームスプリッタとは光の偏光方向によって反射したり透過したりする機能を有した光学フィルターである。この場合、光源１１からの光は偏光ビームスプリッタ１２で反射される様な偏光を与えてある。
【０１０９】
この時、クロスダイクロイックミラー１３では、Ｒに対応する液晶パネル１４の方向にＲ成分光が反射され、Ｂに対応する液晶パネル１５の方向にＢ成分光が反射される。また、Ｇ成分光はクロスダイクロイックミラー１３を透過し、Ｇに対応する液晶パネル１６に入射する。
【０１１０】
各液晶パネルは１４〜１６は、画素がオフ状態にある時は入射光の偏光方向を変化させないで反射する様に液晶分子が配向している。また、画素がオン状態にある時は液晶層の配向状態が変化し、入射光の偏光方向もそれに伴って変化する様に構成されている。
【０１１１】
これらの液晶パネル１４〜１６で反射された光は再びクロスダイクロイックミラー１３で反射（Ｇ成分光だけは透過）して合成され、再び偏光ビームスプリッタ１２へと入射する。
【０１１２】
この時、オン状態にある画素領域で反射された光は偏光方向が変化するため偏光ビームスプリッタ１２を透過する。一方、オフ状態にある画素領域で反射された光は偏光方向が変化しないため偏光ビームスプリッタ１３で反射される。
【０１１３】
この様に、画素マトリクス回路にマトリクス状に配置された画素領域を複数の半導体素子でオン／オフ制御することによって、特定の画素領域で反射された光のみが偏光ビームスプリッタ１２を透過できる様になる。この動作は各液晶パネル１４〜１６に共通である。
【０１１４】
以上の様にして偏光ビームスプリッタ１２を透過した画像情報を含む光は投影レンズ等で構成される光学系レンズ１７で拡大投影されてスクリーン１８上に映し出される。
【０１１５】
本発明を利用した反射型ＬＣＤは、画素電極間を埋め込むことで高い解像度と高い開口率とを実現している。また、画素電極の平坦化を行った場合には高い反射率を実現している。そのため、図１０（Ａ）の投射型プロジェクターの様に画像を拡大投影する電気光学装置においても優れた表示性能を実現できる。
【０１１６】
次に、実施例２に示した透過型ＬＣＤを三板式プロジェクターに適用した場合について図１０（Ｂ）を用いて説明する。
【０１１７】
図１０（Ｂ）において、１９はハロゲンランプ等の光源、２０はリフレクターである。ＲＧＢ成分を含んだ光はまずダイクロイックミラー２１に入射し、ここでＲ成分光のみ反射される。そして、Ｒ成分光はリフレクター２２で反射され、Ｒに対応する液晶パネル２３へ入射する。
【０１１８】
また、ダイクロイックミラー２１を透過した光はダイクロイックミラー２４に入射し、ここでＢ成分光のみが反射される。反射されたＢ成分光はＢに対応する液晶パネル２５へ入射する。また、ダイクロイックミラー２４を透過したＧ成分光はＧに対応する液晶パネル２６へと入射する。
【０１１９】
そして、Ｒ成分光はダイクロイックミラー２７でＢ成分光と合成され、ダイクロイックミラー２８へ入射する。また、Ｇ成分光はリフレクター２９で反射されてダイクロイックミラー２８へと入射する。ここでＲＢＧ全ての成分光が合成され、投影レンズ３０によって拡大投影されてスクリーン３１に映し出される。
【０１２０】
本発明を利用した透過型ＬＣＤも高い解像度と高い開口率とを実現しているため、優れた表示性能を有する電気光学装置を構成することができる。特に、開口率が高いという点は本発明の透過型ＬＣＤの最も大きな利点である。
【０１２１】
〔実施例９〕
本実施例では、本発明による液晶表示装置を適用しうる応用製品（電気光学装置）について図１１を用いて説明する。本発明を利用した電気光学装置としてはビデオカメラ、スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０１２２】
図１１（Ａ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２００１、カメラ部２００２、受像部２００３、操作スイッチ２００４、表示装置２００５で構成される。本発明の反射型ＬＣＤを表示装置２００５に適用すると、さらに小型化および低消費電力化が図れる。
【０１２３】
図１１（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。本発明の反射型ＬＣＤを表示装置２１０２に適用することで大幅に装置の小型化が図れる。
【０１２４】
図１１（Ｃ）はフロント型プロジェクターであり、本体２２０１、光源２２０２、表示装置２２０３、光学系２２０４、スクリーン２２０５で構成される。表示装置２２０３に本発明の透過型ＬＣＤを採用することで高精細な画像が実現される。
【０１２５】
図１１（Ｄ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作スイッチ２３０５、アンテナ２３０６で構成される。本発明を表示装置２３０４に適用することで視認性に優れた表示モニタを搭載することができる。
【０１２６】
図１１（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５、受像部２４０６で構成される。本発明を表示装置２４０２に適用することで、屋外での撮影にも十分に耐えうる表示性能が実現できる。
【０１２７】
図１１（Ｆ）はリア型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、ビームスプリッタ２５０４、リフレクター２５０５、２５０６、スクリーン２５０７で構成される。本発明の反射型ＬＣＤを表示装置２４０２に適用することで、装置の薄型化および高精細な画像を実現できる。
【０１２８】
なお、図１１（Ａ）、（Ｂ）、（Ｄ）、（Ｅ）に示す様に直視型ディスプレイとする場合、画素電極表面に凹凸を形成することは有効である。これにより光の散乱効果が高まり、視野角、視認性が向上する。逆に、図１１（Ｃ）、（Ｆ）に示す様に投射型ディスプレイとする場合、画素電極表面を鏡面状態にすることが好ましい。これにより光の乱反射が低減され、色ずれや解像度の低下が抑えられる。
【０１２９】
以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。特に、液晶表示装置をプロジェクターの様な投射型表示装置に用いる場合には、非常に高い解像度が要求される。その様な場合において、本発明は非常に有効な技術である。
【０１３０】
また、モバイルコンピュータ、携帯電話、ビデオカメラに代表される携帯情報端末機器は装置の小型化および低消費電力化が望まれる。その様な場合において、バックライトの不要な本発明の反射型ＬＣＤは有効である。
【０１３１】
【発明の効果】
本発明を利用した液晶表示装置は、マトリクス状に配置された個々の画素電極の隙間（画素と画素との切れ間）が埋め込み絶縁層で埋め込まれた構成となる。この時、画素電極表面と埋め込み絶縁層の表面とは概略一致するため、画素電極間の隙間に生じる段差部はほぼ完全に平坦化する。
【０１３２】
従って、上記段差部に起因する液晶材料の配向不良、入射光の乱反射によるコントラスト低下といった諸問題が解決される。これにより、高精細な表示性能を有する液晶表示装置を実現することが可能である。
【０１３３】
また、上記埋め込み絶縁層は厚めに形成された絶縁層を平坦化することで得られるが、特に機械的な研磨工程（ＣＭＰ研磨工程）によって平坦化する場合、画素電極と絶縁膜との間にＤＬＣ膜を形成することで、必要以上に画素電極が研磨される事を防止できる。
【０１３４】
即ち、ＣＭＰ研磨工程がＤＬＣ膜が露出した時点で実質的に終了するので、処理時間の制御が大幅に簡易なものとなる。この事は製造歩留りを向上させるのに非常に効果的である。
【図面の簡単な説明】
【図１】 本発明の概略を説明するための図。
【図２】 従来の画素マトリクス回路の構成を示す図。
【図３】 反射型ＬＣＤの作製工程を示す図。
【図４】 反射型ＬＣＤの作製工程を示す図。
【図５】 透過型ＬＣＤの作製工程を示す図。
【図６】 画素マトリクス回路を上面から見た図。
【図７】 画素マトリクス回路を上面から見た図。
【図８】 アクティブマトリクス基板の構造を示す図。
【図９】 アクティブマトリクス基板の構造を示す図。
【図１０】 プロジェクタの構成を示す図。
【図１１】 本発明の応用製品の一例を説明するための図。
【図１２】 ＤＬＣ膜のラマンデータを示す図。
【符号の説明】
１０１ ガラス基板
１０２、１０３ 画素ＴＦＴ
１０４ 層間絶縁膜
１０５、１０６ 画素電極
１０７、１０８ 境界部
１０９ ＤＬＣ膜
１１０ 埋め込み用の絶縁層
１１１、１１２ 埋め込み絶縁層
Claims (6)
- 絶縁表面を有する基板上に形成された複数の半導体素子と、
前記複数の半導体素子上にある表面が平坦な層間絶縁膜と、
前記層間絶縁膜上に形成され、前記複数の半導体素子に各々１つずつ接続された複数の電極と、
前記複数の電極を覆うＤＬＣ膜と、
前記複数の電極の各境界部にある前記ＤＬＣ膜上に、前記境界部を埋めるように形成された絶縁層とを有し、
前記境界部以外にある前記ＤＬＣ膜の表面と前記絶縁層の表面とは同一平面をなすことを特徴とするアクティブマトリクス型表示装置。 - 絶縁表面を有する基板上に形成された複数の半導体素子と、
前記複数の半導体素子上にある表面が平坦な層間絶縁膜と、
前記層間絶縁膜上に形成され、前記複数の半導体素子に各々１つずつ接続された複数の電極と、
前記複数の電極を覆うＤＬＣ膜と、
前記複数の電極の各境界部にある前記ＤＬＣ膜上に、前記境界部を埋めるように形成された絶縁層と、
前記基板に対向する対向基板と、
前記基板と前記対向基板との間に狭持される液晶層とを有し、
前記境界部以外にある前記ＤＬＣ膜の表面と前記絶縁層の表面とは同一平面をなすことを特徴とするアクティブマトリクス型表示装置。 - 絶縁表面を有する基板上に複数の半導体素子を形成し、
前記複数の半導体素子上に層間絶縁膜を形成し、
前記層間絶縁膜を平坦化し、
前記複数の半導体素子に各々１つずつ接続される複数の電極を形成し、
前記複数の電極および前記複数の電極の各境界部を覆うＤＬＣ膜を形成し、
前記ＤＬＣ膜に覆われた複数の電極の各境界部を埋め、かつ前記ＤＬＣ膜を覆う絶縁層を形成し、
前記ＤＬＣ膜の表面および前記絶縁層の表面が同一平面をなす様に平坦化することを特徴とするアクティブマトリクス型表示装置の作製方法。 - 請求項３に記載のアクティブマトリクス型表示装置の作製方法を用いて作製したことを特徴とするアクティブマトリクス型表示装置。
- 請求項１、請求項２または請求項４に記載のアクティブマトリクス型表示装置は、アクティブマトリクス型液晶表示装置であることを特徴とするアクティブマトリクス型表示装置。
- 請求項１、請求項２、請求項４または請求項５に記載の前記アクティブマトリクス型表示装置を具備した電気光学装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9024697A JP3934201B2 (ja) | 1997-03-24 | 1997-03-24 | アクティブマトリクス型表示装置およびその作製方法 |
| US09/046,198 US6163055A (en) | 1997-03-24 | 1998-03-23 | Semiconductor device and manufacturing method thereof |
| KR1019980010071A KR100505963B1 (ko) | 1997-03-24 | 1998-03-24 | 반도체장치및그의제작방법 |
| US09/730,417 US6617645B2 (en) | 1997-03-24 | 2000-12-04 | Semiconductor device and manufacturing method thereof |
| US10/656,170 US6812082B2 (en) | 1997-03-24 | 2003-09-08 | Semiconductor device and manufacturing method thereof |
| KR1020050013098A KR100536076B1 (ko) | 1997-03-24 | 2005-02-17 | 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9024697A JP3934201B2 (ja) | 1997-03-24 | 1997-03-24 | アクティブマトリクス型表示装置およびその作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006122907A Division JP4712601B2 (ja) | 2006-04-27 | 2006-04-27 | 単純マトリクス型液晶表示装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270708A JPH10270708A (ja) | 1998-10-09 |
| JP3934201B2 true JP3934201B2 (ja) | 2007-06-20 |
Family
ID=13993153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9024697A Expired - Fee Related JP3934201B2 (ja) | 1997-03-24 | 1997-03-24 | アクティブマトリクス型表示装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3934201B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3062163B2 (ja) * | 1998-12-01 | 2000-07-10 | キヤノン販売株式会社 | 半導体装置及び半導体装置の膜の形成方法 |
| US6429132B1 (en) * | 1998-12-23 | 2002-08-06 | Aurora Systems, Inc. | Combination CMP-etch method for forming a thin planar layer over the surface of a device |
| JP4643786B2 (ja) * | 2000-02-28 | 2011-03-02 | インテレクチュアル ベンチャーズ ホールディング ４５ リミティド ライアビリティ カンパニー | 反射型液晶表示装置用モジュール、その製造方法及び反射型液晶表示装置 |
| JP2011133603A (ja) * | 2009-12-24 | 2011-07-07 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
| JP2012242439A (ja) * | 2011-05-16 | 2012-12-10 | Dainippon Printing Co Ltd | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置 |
-
1997
- 1997-03-24 JP JP9024697A patent/JP3934201B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270708A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100536076B1 (ko) | 표시장치 | |
| JP4302194B2 (ja) | 半導体装置の作製方法 | |
| US6339459B1 (en) | Liquid crystal display device | |
| US6556267B2 (en) | Liquid crystal display and projector using the same | |
| JP2918875B1 (ja) | 反射型液晶素子、製造方法およびプロジェクション表示装置 | |
| US20100283923A1 (en) | Liquid crystal device and electronic apparatus | |
| US8654293B2 (en) | Liquid-crystal apparatus, method for manufacturing the same, and electronic device | |
| JP3934201B2 (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| JP3934731B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法、アクティブマトリクス型液晶表示装置、電気光学装置 | |
| JP4712601B2 (ja) | 単純マトリクス型液晶表示装置の作製方法 | |
| US11156884B2 (en) | Light transmissive-type liquid crystal display device, method of manufacturing light transmissive-type liquid crystal display device, and electronic apparatus | |
| JP4101341B2 (ja) | 電気光学装置およびプロジェクション装置 | |
| JP5786600B2 (ja) | 電気光学装置およびその製造方法、並びに電子機器 | |
| JP2007065013A (ja) | 液晶装置及びその製造方法、並びに電子機器 | |
| JPH10268359A (ja) | 半導体装置およびその作製方法 | |
| JP2015200766A (ja) | マイクロレンズアレイ基板、マイクロレンズアレイ基板の製造方法、液晶装置、電子機器 | |
| JP2005010480A (ja) | 配向基板、配向基板の製造方法、液晶装置および電子機器 | |
| JP2011059229A (ja) | 電気光学装置及び電気光学装置の製造方法並びに電子機器 | |
| JP2009276712A (ja) | 電気光学装置、電気光学装置の製造方法、および投射型表示装置 | |
| JP2010197658A (ja) | 液晶装置、液晶装置の製造方法、および電子機器 | |
| JP2009222978A (ja) | 電気光学装置の製造方法、電気光学装置および投射型表示装置 | |
| JP2011197378A (ja) | 電気光学装置の製造方法 | |
| JP2014123021A (ja) | 電気光学装置用基板の製造方法、電気光学装置、および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070315 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |