JP3062163B2 - 半導体装置及び半導体装置の膜の形成方法 - Google Patents

半導体装置及び半導体装置の膜の形成方法

Info

Publication number
JP3062163B2
JP3062163B2 JP10341777A JP34177798A JP3062163B2 JP 3062163 B2 JP3062163 B2 JP 3062163B2 JP 10341777 A JP10341777 A JP 10341777A JP 34177798 A JP34177798 A JP 34177798A JP 3062163 B2 JP3062163 B2 JP 3062163B2
Authority
JP
Japan
Prior art keywords
film
dlc
polishing
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10341777A
Other languages
English (en)
Other versions
JP2000173987A (ja
Inventor
泰三 於久
徳 徳増
和夫 前田
Original Assignee
キヤノン販売株式会社
株式会社半導体プロセス研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン販売株式会社, 株式会社半導体プロセス研究所 filed Critical キヤノン販売株式会社
Priority to JP10341777A priority Critical patent/JP3062163B2/ja
Publication of JP2000173987A publication Critical patent/JP2000173987A/ja
Application granted granted Critical
Publication of JP3062163B2 publication Critical patent/JP3062163B2/ja
Priority to US10/050,911 priority patent/US20020068377A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置および半
導体装置の膜の形成方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置においては、
更なる高速化および高集積化が要求されており、このた
め微細配線や多層プロセスの技術革新が迫られている。
【０００３】これら微細配線および配線の多層化のため
には、層間絶縁膜による平坦化、あるいは配線の絶縁膜
への埋め込みによる平坦化が必要とされている。
【０００４】その技術の一つとして、配線溝への導電膜
の埋め込みや、トレンチへの絶縁膜の埋め込みを行う化
学機械研磨（ＣＭＰ）法がある。
【０００５】例えば、ＣＭＰによるＣｕ配線技術であ
る。Ｃｕ配線は高電流密度に対しても高い信頼性があ
り、また低抵抗のため配線抵抗を低くできるので、信号
伝播の高速化を可能とする材料として有望視されてい
る。
【０００６】Ｃｕ配線の形成には、いわゆるダマシン技
術が採用される。ダマシン技術は絶縁膜に配線溝を形
成、バリアメタルの堆積とＣｕ等の導電膜の埋め込み、
ＣＭＰ（化学機械研磨法）による導電膜の研磨という過
程を経て行われる。
【０００７】また、配線の形成と配線間の接続を同時に
行うことを可能とするデュアルダマシン技術がある。こ
れは、配線溝とビアホールの両方を形成しておいた後
に、導電膜の埋め込み、ＣＭＰによる導電膜の研磨を行
うものである。
【０００８】
【発明が解決しようとする課題】ところで、絶縁膜上に
形成した導電膜の研磨は過不足無く完全に行わねばなら
ない。絶縁膜上に導電膜が残っていれば、配線間に電気
的な短絡が生じてデバイスの性能不良となる。また、絶
縁膜上の導電膜が除去された後にも、さらに研磨を続行
すると開口部中の導電膜がオーバーエッチングされ、い
わゆるディッシング（Dishing)が生じて、抵抗の増加や
配線間接続の不安定さを招くことになる。
【０００９】そこで、絶縁膜上の導電膜の研磨の終了時
点を明瞭に検出するために、絶縁膜上に研磨終点検出用
の膜を形成することが望ましい。
【００１０】また、半導体基板に形成したトレンチ溝に
絶縁膜を形成し、ＣＭＰによる絶縁膜を研磨するときに
も研磨の終了を明瞭に検出するための膜を形成すること
が望ましい。
【００１１】しかしながら、その膜が半導体装置に残存
する場合、該半導体装置の特性を損なうものであっては
ならない。
【００１２】本発明は上記の従来例の問題点に鑑みて創
作されたものであり、導電膜のエッチングや研磨の終点
検出や絶縁膜のエッチングや研磨の終点検出が可能で、
かつ半導体装置の性能を損なわない膜の形成方法及び半
導体装置を提供するものである。
【００１３】
【課題を解決するための手段】上記課題を解決するた
め、請求項１の膜の形成方法は、半導体基体上にＤＬＣ
膜を形成する工程と、前記ＤＬＣ膜をフッ素系ガスのプ
ラズマを照射して該ＤＬＣ膜の絶縁性を向上させる工程
と、前記ＤＬＣ膜の上に導電膜を形成する工程と、前記
導電膜を選択的にエッチングし、又は化学的機械的研磨
法により研磨し、導電膜の下のＤＬＣ膜の表面の検出に
よりエッチングし、又は研磨を停止する工程とを有する
ことを特徴としている。
【００１４】請求項２の膜の形成方法は、半導体基体上
にＤＬＣ膜を形成する工程と、前記ＤＬＣ膜をフッ素系
ガスのプラズマを照射して該ＤＬＣ膜の絶縁性を向上さ
せる工程と、前記ＤＬＣ膜の上に絶縁膜を形成する工程
と、前記絶縁膜を選択的にエッチングし、又は化学的機
械的研磨法により研磨し、絶縁膜の下のＤＬＣ膜の表面
の検出によりエッチングし、又は研磨を停止する工程と
を有することを特徴としている。
【００１５】請求項３の膜の形成方法は、請求項１又は
２に記載の半導体装置の膜の形成方法において、前記フ
ッ素系ガスは、Ｃ2Ｆ6，ＮＦ3 ，ＣＦ4 ，又はＳＦ6の
いずれかであることを特徴としている。
【００１６】請求項４の半導体装置は、請求項１乃至３
に記載の膜の形成方法によって形成されたＤＬＣ膜を、
そのまま絶縁膜として残すことを特徴としている。
【００１７】請求項５に記載の半導体装置は、請求項１
から請求項４に記載の膜の形成方法によって形成された
ＤＬＣ膜を、そのまま絶縁膜として有するを特徴として
いる。
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。
【００２４】（１）第１の実施の形態 本発明の第１の実施の形態に係るＤＬＣ（Diamond Like
Carbon)膜を研磨ストッパとして用いた、トレンチへの
絶縁膜の埋め込み方法について説明する。
【００２５】図１（ａ）に示すように、Si基板１上に厚
さ１０ｎｍのパッドSiO2膜２を熱酸化により形成する。
次いで、直流プラズマＣＶＤ法，電気メッキ法，又はス
パッタ法を用いて、厚さ１５０ｎｍのＤＬＣ膜３を形成
する。。
【００２６】なお、ＤＬＣ膜３を形成する方法としてよ
く知られたものとして、他にマイクロ波プラズマＣＶＤ
法、やイオンビームスパッタ法がある。
【００２７】次にレジスト膜４を形成した後、不図示の
マスクを用いて該レジスト膜４のパターニングを行う。
【００２８】次いで、該レジスト膜４をマスクとし、Ｏ
2 ガスプラズマを用いてＤＬＣ膜３のドライエッチング
を行う。エッチング条件としては、例えば、チャンバ内
に８００ｓｃｃｍの割合でＯ2 ガスを導入してガスの圧
力を１Ｔｏｒｒにし、かつプラズマ形成用高周波電力を
１５０Ｗ、Si基板１に印加するバイアス用低周波電力を
１５０Ｗに設定してＯ2 ガスのプラズマを生成し、３０
秒間照射する。これにより、ＤＬＣ膜３を選択的にエッ
チング除去することができる。
【００２９】その後、フッ酸系の溶液等を用いたウエッ
トエッチング法により、SiO2膜２を選択的にエッチング
除去し、Si基板１を表出する。
【００３０】次に、塩素系ガスを用いてドライエッチン
グを行うと、図１（ｂ）に示すように、Si基板１にトレ
ンチ５が形成される。
【００３１】次に、図１（ｃ）に示すように、ＣＶＤ法
（化学的気相成長法）を用いて、SiO2膜６を形成する。
【００３２】その後、ＣＭＰ法（化学的機械的研磨法）
を用いてSiO2膜６を研磨する。
【００３３】そして、ＤＬＣ膜３が表出したとき、研磨
を停止する。このようにして、トレンチ６内にSiO2膜６
が埋め込むことにより、表面の平坦化と、Si基板１の絶
縁分離が同時に可能になる。
【００３４】以上のように、形成したＤＬＣ膜３の性質
は、スピネル硬度が２８００程度、吸水性もなく誘電率
がほぼ２．７である。
【００３５】スピネル硬度に関しては、スピネル硬度８
００のSiO2膜や、スピネル硬度１２００のSi3N4 膜に比
べて非常に大きいので、ＤＬＣ膜３はSiO2膜に対するエ
ッチングの選択性がSi3N4 膜よりも高いといえる。な
お、スピネル硬度が機械的な研磨に対する選択比の目安
となるが、全体の選択比を評価するために、この他に化
学的研磨に対する選択比も考慮する必要がある。
【００３６】また、誘電率に関しては、誘電率４．０の
SiO2膜や、誘電率８．４のSi3N4 膜に比べて非常に低い
ので、配線の信号伝播の高速化を可能とする。さらに、
ＤＬＣ膜はSiO2膜とSi膜との密着性も良好である。
【００３７】（２）第２の実施の形態 次に、本発明の第２の実施の形態に係るＤＬＣ膜を研磨
ストッパとして用いた、トレンチへの絶縁膜の埋め込み
方法について説明する。
【００３８】第２の実施の形態が前記第１の実施の形態
と異なる点は、ＤＬＣ膜３を形成した後に、該ＤＬＣ膜
３に対してフッ素系ガスのプラズマ照射を加えたことで
ある。
【００３９】具体的には、ＤＬＣ膜３を形成した後、チ
ャンバ内に２００ｓｃｃｍの割合でＮＦ3 ガスを導入し
てガスの圧力を１Ｔｏｒｒにし、かつプラズマ形成用高
周波電力を１５０Ｗ、Si基板１に印加するバイアス用低
周波電力を０Ｗに設定してＮＦ3 ガスのプラズマを生成
し、３０秒間照射する。
【００４０】その結果、ＤＬＣ膜３の印加電圧１Ｖでの
リーク電流は、プラズマガス照射前の０．５ｎＡ／ｍｍ
2 から１．５ｐＡ／ｍｍ2 までに低下した。
【００４１】かかる電気的特性の改善により、研磨スト
ッパとして利用したＤＬＣ膜３を半導体装置の中に残し
ておいた場合にも、該半導体装置の性能を劣化させるこ
とを防止することができる。
【００４２】なお、第２の実施の形態では、ＮＦ3 ガス
を用いたが、Ｃ2 Ｆ6 、ＣＦ4 、ＣＦ4 又はＳＦ6 等の
フッ素系ガスであってもよい。
【００４３】（３）第３の実施の形態 次に、本発明の第３の実施の形態に係るＤＬＣ膜をエッ
チングストッパ及び研磨ストッパとして用いた、シング
ルダマシン技術によるＣｕ配線の形成方法について、図
３と図４を参照しながら説明する。
【００４４】まず、図３（ａ）に示すように、Si基板７
上に熱酸化により厚さ１０ｎｍのパッドSiO2膜８を形成
し、その上に厚さ１５０ｎｍのＤＬＣ膜９を形成する。
その後、図３（ｂ）に示すように、ＮＦ3 ガスを照射し
てＤＬＣ膜９の膜質を改善する。
【００４５】次に、図３（ｃ）に示すように、ＣＶＤ法
によりSiO2膜１０を形成し、さらにその上にＤＬＣ膜１
１を形成した後、ＮＦ3 ガスを照射してＤＬＣ膜１１の
膜質を改善する。
【００４６】次いで、図４（ａ）に示すように、レジス
ト膜１２を形成した後、不図示のマスクを用いて該レジ
スト膜１２のパターニングを行う。さらに、レジスト膜
１２をマスクとしてＤＬＣ膜１１、SiO2膜１０、ＤＬＣ
膜９およびパッドSiO2膜８をエッチング除去して開口部
１３を形成する。
【００４７】次に、レジスト膜１２を全面除去した後
に、図４（ｂ）に示すように、スパッタにより、バリア
膜としてＴｉＮ膜１４を形成し、さらにＣＶＤ法、電気
メッキ法或いはスパッタ法によりＣｕ膜１５を形成して
開口部１３を埋める。
【００４８】次に、図４（ｃ）に示すように、ＣＭＰ法
によりＣｕ膜１５およびＴｉＮ膜１４を研磨してゆき、
ＤＬＣ膜１１が表出した時点で研磨を停止する。このよ
うにしてＣｕ膜１５を開口部１３に埋め込むことができ
るとともに、表面を平坦化することができる。
【００４９】またＣＭＰ法によるＣｕ研磨の終点検出に
使用したＤＬＣ膜９及びＤＬＣ膜１１がSiO2膜１０の上
下に残されているが、膜質も改善されており、かつ誘電
率も２．７と極めて低いので、信号伝播の高速化に極め
て寄与するものとなる。
【００５０】なお、層間絶縁膜としてSiO2膜を使用した
が、信号伝播の高速化のために、有機系、あるいは無機
系の低誘電率の絶縁膜を使用してもよいことは勿論であ
る。
【００５１】また、本実施の形態は、層間絶縁膜に形成
された開口部を介して上下の配線を接続する場合にも適
用可能である。
【００５２】（４）第４の実施の形態 次に、本発明の第４の実施の形態に係るＤＬＣ膜をエッ
チングストッパ及び研磨ストッパとして用いた、デュア
ルダマシン技術によるＣｕ配線の形成方法について、図
５〜図７を参照しながら説明する。
【００５３】まず、図５（ａ）に示すように、Si基板１
６上に熱酸化により厚さ１０ｎｍのパッドSiO2膜１７を
形成し、その上に厚さ１５０ｎｍのＤＬＣ膜１８を形成
する。その後、ＮＦ3 ガスを照射してＤＬＣ膜１８の膜
質を改善する。
【００５４】次に、ＣＶＤ法により厚さ５００ｎｍのSi
O2膜１９を形成し、さらにその上に厚さ１５０ｎｍのＤ
ＬＣ膜２０を形成した後、ＮＦ3 ガスを照射してＤＬＣ
膜２０の膜質を改善する。
【００５５】次に、ＣＶＤ法により厚さ５００ｎｍのSi
O2膜２１を形成し、さらにその上に厚さ１５０ｎｍのＤ
ＬＣ膜２２を形成した後、ＮＦ3 ガスを照射してＤＬＣ
膜２２の膜質を改善する。次いで、レジスト膜２３を形
成した後、不図示のマスクを用いて該レジスト膜２３の
パターニングを行う。
【００５６】さらに、図５（ｂ）に示すように、レジス
ト膜２３をマスクとしてＤＬＣ膜２２、SiO2膜２１をエ
ッチング除去して配線溝２４を形成する。
【００５７】次いで、レジスト膜２５を形成した後、図
５（ｃ）に示すように、不図示のマスクを用いて該レジ
スト膜２５のパターニングを行う。
【００５８】さらに、図６（ａ）に示すように、レジス
ト膜２５をマスクとしてＤＬＣ膜２０、SiO2膜１９、Ｄ
ＬＣ膜１８、パッドSiO2膜１７をエッチング除去して開
口部２７を形成する。
【００５９】さらに、レジスト膜２５を全面除去した後
に、図６（ｂ）に示すように、スパッタにより、バリア
膜としてＴｉＮ膜２７を形成し、さらにＣＶＤ法、電気
メッキ法或いはスパッタ法によりＣｕ膜２８を形成して
開口部２６および配線溝２４を埋める。
【００６０】次に、図６（ｃ）に示すように、ＣＭＰ法
によりＣｕ膜２８およびＴｉＮ膜２７を研磨してゆき、
ＤＬＣ膜２２が表出した時点で研磨を停止する。このよ
うにしてＣｕ膜２８を開口部２６および配線溝２４に埋
め込むことができるとともに、表面を平坦化することが
できる。
【００６１】またＣＭＰ法によるＣｕ研磨の終点検出に
使用したＤＬＣ膜１８、ＤＬＣ膜２０及びＤＬＣ膜２２
が層間絶縁膜であるSiO2膜１９およびSiO2膜２１ととも
に残されているが、膜質も改善されて、かつ誘電率も
２．７と極めて低い。このため、配線容量を低減するこ
とができるので、信号伝播の高速化に極めて寄与するも
のとなる。
【００６２】なお、本実施の形態は、層間絶縁膜に形成
された開口部を介して上下の配線を接続する場合にも適
用可能である。
【００６３】（５）その他の実施の形態 以上、実施の形態によりこの発明を詳細に説明したが、
この発明の範囲は上記実施の形態に限られるものではな
く、上記実施の形態に対して設計変更程度の変更はこの
発明の範囲に含まれる。
【００６４】例えば、導電膜の下にＤＬＣ膜を形成して
おき、該導電膜のエッチングストッパとしても利用可能
である。
【００６５】
【発明の効果】以上のように、本発明においては、ＤＬ
Ｃ膜をＣＭＰ法の研磨終点検出やエッチングの終点検出
に用いている。特に本願発明によれば、プラズマガスの
照射によりＤＬＣ膜の膜質を改善しているので、ＤＬＣ
膜が層間絶縁膜とともに半導体装置に残されていても半
導体装置の性能を劣化させることはない。また、ＤＬＣ
膜は低誘電率なので、信号伝播の高速化に極めて有利で
ある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態および第２の実施の
形態に係るＤＬＣ膜を研磨ストッパとして用いた膜の形
成方法について説明する図（その１）である。
【図２】本発明の第１の実施の形態および第２の実施の
形態に係るＤＬＣ膜を研磨ストッパとして用いた膜の形
成方法について説明する図（その２）である。
【図３】本発明の第３の実施の形態に係るＤＬＣ膜をエ
ッチングストッパ及び研磨ストッパとして用いた膜の形
成方法について説明する図（その１）である。
【図４】本発明の第３の実施の形態に係るＤＬＣ膜をエ
ッチングストッパ及び研磨ストッパとして用いた膜の形
成方法について説明する図（その２）である。
【図５】本発明の第４の実施の形態に係るＤＬＣ膜をエ
ッチングストッパ及び研磨ストッパとして用いた膜の形
成方法について説明する図（その１）である。
【図６】本発明の第４の実施の形態に係るＤＬＣ膜をエ
ッチングストッパ及び研磨ストッパとして用いた膜の形
成方法について説明する図（その２）である。
【符号の説明】
１、７、１６ シリコン基板（半導体基板）、 ２、８、１７ パッドSiO2膜、 ３、９、１１、１８、２０、２２ ＤＬＣ膜、 ４、１２、２３、２５ レジスト膜、 ５ トレンチ、 ６、１０、１９、２１ SiO2膜、 １３、２４、２６ 開口部、 １４、２７ ＴｉＮ膜、 １５、２８ Ｃｕ膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 和夫 東京都港区港南２−13−29 株式会社半 導体プロセス研究所内 (56)参考文献 特開 平６−349788（ＪＰ，Ａ) 特開 平８−337874（ＪＰ，Ａ) 特開 平10−270708（ＪＰ，Ａ) 特開 平10−88359（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/304 622 H01L 21/314 H01L 21/3205 H01L 21/76

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基体上にＤＬＣ（Diamond Like
    Carbon）膜を形成する工程と、 前記ＤＬＣ膜をフッ素系ガスのプラズマを照射して該Ｄ
    ＬＣ膜の絶縁性を向上させる工程と、 前記ＤＬＣ膜の上に導電膜を形成する工程と、 前記導電膜を選択的にエッチングし、又は化学的機械的
    研磨法により研磨し、導電膜の下のＤＬＣ膜の表面の検
    出によりエッチングし、又は研磨を停止する工程とを有
    することを特徴とする半導体装置の膜の形成方法。
  2. 【請求項２】 半導体基体上にＤＬＣ膜を形成する工程
    と、 前記ＤＬＣ膜をフッ素系ガスのプラズマを照射して該Ｄ
    ＬＣ膜の絶縁性を向上させる工程と、 前記ＤＬＣ膜の上に絶縁膜を形成する工程と、 前記絶縁膜を選択的にエッチングし、又は化学的機械的
    研磨法により研磨し、絶縁膜の下のＤＬＣ膜の表面の検
    出によりエッチングし、又は研磨を停止する工程とを有
    することを特徴とする半導体装置の膜の形成方法。
  3. 【請求項３】 請求項１又は２に記載の半導体装置の膜
    の形成方法において、 前記フッ素系ガスは、Ｃ2Ｆ6，ＮＦ3 ，ＣＦ4 ，又はＳ
    Ｆ6のいずれかであることを特徴とする半導体装置の膜
    の形成方法。
  4. 【請求項４】 請求項１乃至３に記載の膜の形成方法に
    よって形成されたＤＬＣ膜を、そのまま絶縁膜として残
    すことを特徴とする半導体装置。
JP10341777A 1998-12-01 1998-12-01 半導体装置及び半導体装置の膜の形成方法 Expired - Lifetime JP3062163B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10341777A JP3062163B2 (ja) 1998-12-01 1998-12-01 半導体装置及び半導体装置の膜の形成方法
US10/050,911 US20020068377A1 (en) 1998-12-01 2002-01-22 Method of forming a film of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10341777A JP3062163B2 (ja) 1998-12-01 1998-12-01 半導体装置及び半導体装置の膜の形成方法

Publications (2)

Publication Number Publication Date
JP2000173987A JP2000173987A (ja) 2000-06-23
JP3062163B2 true JP3062163B2 (ja) 2000-07-10

Family

ID=18348693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10341777A Expired - Lifetime JP3062163B2 (ja) 1998-12-01 1998-12-01 半導体装置及び半導体装置の膜の形成方法

Country Status (2)

Country Link
US (1) US20020068377A1 (ja)
JP (1) JP3062163B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003001577A1 (en) * 2001-06-22 2003-01-03 Tokyo Electron Limited Dry-etching method
US6653202B1 (en) * 2003-01-17 2003-11-25 Advanced Micro Devices, Inc. Method of shallow trench isolation (STI) formation using amorphous carbon
US7563381B2 (en) 2004-04-30 2009-07-21 Hitachi Global Storage Technologies Netherlands B.V. High milling resistance write pole fabrication method for perpendicular recording
US7186348B2 (en) 2004-06-30 2007-03-06 Hitachi Global Storage Technologies Netherlands B.V. Method for fabricating a pole tip in a magnetic transducer
JP4641817B2 (ja) 2005-02-09 2011-03-02 株式会社神戸製鋼所 半導体装置用積層基板の製造方法及び半導体装置
KR100772639B1 (ko) * 2005-10-18 2007-11-02 한국기계연구원 다이아몬드상 카본 박막을 이용한 미세 임프린트리소그래피용 스탬프 및 그 제조방법
US8552554B2 (en) 2010-08-12 2013-10-08 Industrial Technology Research Institute Heat dissipation structure for electronic device and fabrication method thereof
TWI396267B (zh) 2010-08-12 2013-05-11 Ind Tech Res Inst 電子封裝、用於電子裝置的散熱結構及其製造方法
TWI477400B (zh) * 2013-09-27 2015-03-21 Innolux Corp 具有類鑽碳膜的結構、指紋辨識器及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349788A (ja) * 1993-06-08 1994-12-22 Mitsubishi Electric Corp エッチング方法
JPH08337874A (ja) * 1995-06-13 1996-12-24 Matsushita Electric Ind Co Ltd 基材表面被覆層及びその形成方法並びに熱交換器用フィン及びその製造方法。
JPH1088359A (ja) * 1996-04-18 1998-04-07 Nissin Electric Co Ltd 炭素膜形成方法及び装置
JP3934201B2 (ja) * 1997-03-24 2007-06-20 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法

Also Published As

Publication number Publication date
US20020068377A1 (en) 2002-06-06
JP2000173987A (ja) 2000-06-23

Similar Documents

Publication Publication Date Title
KR100308101B1 (ko) 반도체장치와그의제조방법
JP5123924B2 (ja) 半導体集積回路装置の製造方法
US7871923B2 (en) Self-aligned air-gap in interconnect structures
JP3240724B2 (ja) 配線形成方法
US20010051420A1 (en) Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
JP2000133710A (ja) 半導体装置及びその製造方法
JP3062163B2 (ja) 半導体装置及び半導体装置の膜の形成方法
JP2000323479A (ja) 半導体装置およびその製造方法
KR20000048294A (ko) 듀얼 다마신 배선의 형성방법
JP3312604B2 (ja) 半導体装置の製造方法
US6841463B1 (en) Interlevel dielectric structure and method of forming same
JP4173454B2 (ja) 半導体集積回路装置の製造方法
JP2001007202A (ja) 半導体装置の製造方法
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JP2001176965A (ja) 半導体装置及びその製造方法
US7030009B2 (en) Method for forming metal interconnect in a carbon containing silicon oxide film
JPH10116904A (ja) 半導体装置の製造方法
US20040256729A1 (en) Structure and method for eliminating time dependent dielectric breakdown failure of low-k material
US7157367B2 (en) Device structure having enhanced surface adhesion and failure mode analysis
US6380070B1 (en) Semiconductor device having a dual damascene interconnect structure and method for manufacturing same
JP2001244331A (ja) 半導体集積回路装置およびその製造方法
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
JP2000150514A (ja) 配線構造およびその製造方法
KR100613376B1 (ko) 반도체 소자의 제조 방법
KR100618794B1 (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000418