JP4641817B2 - 半導体装置用積層基板の製造方法及び半導体装置 - Google Patents

半導体装置用積層基板の製造方法及び半導体装置 Download PDF

Info

Publication number
JP4641817B2
JP4641817B2 JP2005033672A JP2005033672A JP4641817B2 JP 4641817 B2 JP4641817 B2 JP 4641817B2 JP 2005033672 A JP2005033672 A JP 2005033672A JP 2005033672 A JP2005033672 A JP 2005033672A JP 4641817 B2 JP4641817 B2 JP 4641817B2
Authority
JP
Japan
Prior art keywords
layer
silicon
substrate
semiconductor device
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005033672A
Other languages
English (en)
Other versions
JP2006222236A (ja
Inventor
武史 橘
和志 林
嘉宏 横田
宏司 小橋
隆 古保里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2005033672A priority Critical patent/JP4641817B2/ja
Priority to TW094147623A priority patent/TWI308606B/zh
Priority to US11/328,162 priority patent/US7285479B2/en
Priority to KR1020060012101A priority patent/KR100740032B1/ko
Publication of JP2006222236A publication Critical patent/JP2006222236A/ja
Application granted granted Critical
Publication of JP4641817B2 publication Critical patent/JP4641817B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C8/00—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools
    • A61C8/0089—Implanting tools or instruments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
    • A61B17/16—Bone cutting, breaking or removal means other than saws, e.g. Osteoclasts; Drills or chisels for bones; Trepans
    • A61B17/1662—Bone cutting, breaking or removal means other than saws, e.g. Osteoclasts; Drills or chisels for bones; Trepans for particular parts of the body
    • A61B17/1673—Bone cutting, breaking or removal means other than saws, e.g. Osteoclasts; Drills or chisels for bones; Trepans for particular parts of the body for the jaw
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C1/00—Dental machines for boring or cutting ; General features of dental machines or apparatus, e.g. hand-piece design
    • A61C1/08—Machine parts specially adapted for dentistry
    • A61C1/082—Positioning or guiding, e.g. of drills
    • A61C1/084—Positioning or guiding, e.g. of drills of implanting tools
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C3/00—Dental tools or instruments
    • A61C3/02—Tooth drilling or cutting instruments; Instruments acting like a sandblast machine
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
    • A61C8/00—Means to be fixed to the jaw-bone for consolidating natural teeth or for fixing dental prostheses thereon; Dental implants; Implanting tools
    • A61C8/0089—Implanting tools or instruments
    • A61C8/009—Implanting tools or instruments for selecting the right implanting element, e.g. templates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/278—Diamond only doping or introduction of a secondary phase in the diamond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Description

本発明は、シリコン層とダイヤモンド層とが積層された半導体装置用積層基板の製造方法及びこの方法で製造された積層基板を使用した半導体装置に関する。
シリコン等のウエハ状基板上に気相合成されたダイヤモンドは、室温における熱伝導率が銅の５倍程度であり、高密度化及び高速化の進展が著しい半導体装置において、究極的な熱拡散材（ヒートスプレッダ）としてのその利用が見込まれている。
半導体装置にダイヤモンドの優れた熱拡散性を活かすためには、シリコン、ＳｉＧｅ、炭化珪素、窒化ガリウム等の窒化物半導体、ガリウムヒ素系半導体及び２−６族半導体等の各種半導体材料からなる半導体層とダイヤモンド層とが密着し、その密着界面における熱伝導率が高くなるような構成、即ち、ダイヤモンド層及び半導体層の積層構造とすることが望ましい。
しかしながら、半導体装置用のダイヤモンド／半導体積層基板を作製することは容易ではない。これは、ダイヤモンドは、通常８００℃前後の高温下で気相合成されるため、半導体層をシリコンにより形成した場合、ダイヤモンド層形成後の積層基板を室温まで戻す際に、シリコンとダイヤモンドとの熱膨張率の差に起因するストレスにより、積層基板が大きく反って変形してしまうためである。このような反り及び／又は変形がある基板は、半導体装置用基板には適さない。
また、その他の理由として、ダイヤモンドは極めて硬い材料であるため、積層基板上に複数の素子を形成した後、各素子を分離する際に切断しにくいことも挙げられる。更に、気相合成されたダイヤモンド層の表面は、一般に凹凸が著しく、半導体装置用基板としては不向きである。ダイヤモンド層表面は、研磨により平坦化することは技術的に可能であるが、このような表面加工には長時間を要するため、実用的ではない。
そこで、従来、基板の反り変形を抑制するために、シリコン層上の特定の領域にのみ局所的にダイヤモンド層を形成する方法、及び支持体上にシリコン層を局所的に形成し、各シリコン層間にダイヤモンド層を形成する方法（特許文献１参照）等が提案されている。図７（ａ）乃至（ｅ）は特許文献１に記載の積層基板の製造方法をその工程順に示す断面図である。特許文献１に記載の積層基板の製造方法は、ＳＯＩ（Silicon On Insulator）基板の製造方法を発展させた方法であり、先ず、図７（ａ）に示すように、シリコン基板１１０の一方の面に高濃度のＢを拡散させることにより、エッチング停止層１１１を形成する。
次に、図７（ｂ）に示すように、このエッチング停止層１１１上に、シリコンをエピタキシャル成長させてシリコン層１１２を形成した後、その上にダイヤモンド層１１３を形成する。更に必要に応じて、図７（ｃ）に示すように、ダイヤモンド層１１３上に、支持層として多結晶シリコン層１１４を形成する。その後、図７（ｄ）に示すように、シリコン基板１１０をウエットエッチングにより除去する。そして、図７（ｅ）に示すように、イオンエッチング等によりエッチング停止層１１１を除去して、ダイヤモンド／シリコン積層基板１００とする。
特開平２−１１０９６８号公報
しかしながら、前述の従来の技術には以下に示す問題点がある。特許文献１に記載の積層基板の製造方法では、ダイヤモンドのＣＶＤ（Chemical Vapor Deposition：化学気相成長）工程を８００℃程度の高温で実施するため、シリコン層１１２が重金属及びアルカリ金属等に汚染されるという問題点があり、半導体装置用基板には適合しない。
このシリコン層の汚染の問題は、ＳＯＩ基板の製造方法で利用されている貼り合わせ技術を適用することにより回避することができるが、この方法にも、貼り合わせ後にシリコン基板を研磨又は溶解により除去するプロセスの制御が極めて難しく、シリコン層を均一且つ薄層状に残存させることが困難であるという問題点がある。また、貼り合わせ技術を利用したダイヤモンド／シリコン積層基板の製造方法には、ダイヤモンド層とシリコン層との界面における熱伝導率が極端に小さいため、ダイヤモンドの優れた熱伝導性が活かしきれないという問題点もある。
本発明はかかる問題点に鑑みてなされたものであって、反り及び変形が発生せず、熱拡散性及び放熱性が優れた半導体装置用積層基板の製造方法及び半導体装置を提供することを目的とする。
本願第１発明に係る半導体装置用積層基板の製造方法は、第１のシリコン基板の一方の面上にダイヤモンド層を形成し、前記ダイヤモンド層と、第２のシリコン基板とをシリコンを含有する層を介して接合する工程と、前記第１のシリコン基板を除去して前記ダイヤモンド層の表面を露出させる工程と、前記ダイヤモンド層上に半導体層を形成する工程と、を有することを特徴とする。
本発明においては、従来の貼り合わせ方法のように、半導体層とダイヤモンド層とを接合した後、半導体層側の基板を除去するのではなく、第１のシリコン基板上に形成されたダイヤモンド層と第２のシリコン基板とを接合した後、第１のシリコン基板を除去し、これにより露出したダイヤモンド層の表面上に半導体層を形成しているため、ダイヤモンド層と半導体層との界面の熱伝導率を向上させることができると共に、半導体層の厚さを容易に調節することができる。また、ダイヤモンド層形成時の表面は、第２のシリコン基板との接合面となるため、表面の凹凸は半導体層に影響せず、更に接合強度を向上する効果がある。更に、ダイヤモンド層における第１のシリコン基板側の面は平坦であるため、表面が平坦な半導体層を形成することができる。更にまた、第１のシリコン基板は接合後に除去されるため、ダイヤモンド成膜時に重金属及びアルカリ金属等により汚染されても、半導体層には影響しない。更にまた、その厚さも特に制限されないため、この第１のシリコン基板の厚さをダイヤモンド層に対して十分に厚くすることにより、ダイヤモンド層形成時に反り及び変形が発生することを抑制できる。その結果、反り及び変形がなく、熱拡散性及び放熱性が優れた半導体装置用積層基板が得られる。
前記ダイヤモンド層を局所的に形成してもよい。これにより、半導体層に素子を形成した後、容易に分離することができる。また、その場合、前記第２のシリコン基板の前記一方の面における前記ダイヤモンド層が設けられていない領域上にも前記半導体層を形成することができる。これにより、高品質な半導体層を形成することができる。
また、前記ダイヤモンド層と前記第２のシリコン基板とを酸化シリコン層又はアモルファスシリコン層を介して接合してもよい。その場合、前記酸化シリコン層又は前記アモルファスシリコン層を、前記ダイヤモンド層及び前記第２のシリコン基板の双方の接合面上に形成しておくことができる。又は、前記ダイヤモンド層及び前記第２のシリコン基板のうち、一方の接合面に酸化シリコン層を形成すると共に他方の接合面にアモルファスシリコン層を形成しておき、前記酸化シリコン層及び前記アモルファスシリコン層を介して前記ダイヤモンド層と前記第２のシリコン基板とを接合してもよい。前記酸化シリコン層及び／又は前記アモルファスシリコン層を介して接合する場合、前記ダイヤモンド層と前記第２のシリコン基板とを熱圧着により接合することができる。これにより、ダイヤモンド層と第２のシリコン基板とを容易に接合することができると共に、優れた接合強度が得られる。
更に、前記ダイヤモンド層を、ドーパンドがドープされた導電性ダイヤモンド層により形成してもよい。これにより、ダイヤモンド層が電流通過経路及び配線部を兼ねることができる。
更にまた、前記半導体層は、例えばシリコン層であり、この半導体層に素子が形成される。
本願第２発明に係る半導体装置は、前述の方法で製造された積層基板を有することを特徴とする。本発明においては、上述の方法で製造された反り及び変形がなく、熱拡散性及び放熱性が優れた半導体装置用積層基板を使用しているため、半導体装置を高速化及び高密度化することができる。
本発明によれば、ダイヤモンド層が形成されたシリコン基板と、他のシリコン基板とをシリコン含有層を介して接合した後、ダイヤモンド層側のシリコン基板を除去し、これにより露出したダイヤモンド層の表面に半導体層を形成しているため、反り及び変形がなく、熱拡散性及び放熱性が優れた半導体装置用積層基板及び半導体装置が得られる。
以下、本発明の実施の形態について、添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態に係る積層基板について説明する。図１は本実施形態の積層基板を模式的に示す断面図である。本実施形態の積層基板１０は、シリコン基板１の表面に酸化シリコン（ＳｉＯ２）層２が形成されており、このＳｉＯ２層２上に、ヒートスプレッダとなるダイヤモンド層３と半導体層となるシリコン層４とがこの順に形成されている。
次に、この積層基板１０の製造方法について説明する。図２（ａ）乃至（ｅ）及び図３（ａ）乃至（ｃ）は本実施形態の積層基板の製造方法を示す断面図である。先ず、図２（ａ）に示すように、直径が例えば１００ｍｍで、厚さが例えば１ｍｍのシリコン基板５を用意し、図２（ｂ）に示すように、このシリコン基板５の一方の主面上に、マイクロ波ＣＶＤ法により、厚さが例えば１５μｍのダイヤモンド層３を形成する。その成膜条件としては、例えば、基板温度を８００℃とし、原料ガスとして水素とメタンとの混合ガスを使用する。その際、原料ガスにジボラン（Ｂ２Ｈ６）ガスを添加することにより、ダイヤモンド層３に導電性を付与することができる。その後、図２（ｃ）に示すように、例えば４００℃の温度条件下で、ダイヤモンド層３の表面をシラン（ＳｉＨ４）ガスと水素（Ｈ２）ガスとの混合ガスに曝し、ダイヤモンド層３上にポリシリコンを気相成長させて、厚さが例えば２００ｎｍのポリシリコン膜６を形成する。
次に、図２（ｄ）に示すように、直径が例えば１００ｍｍで、厚さが例えば０．５ｍｍのシリコン基板１を用意し、図２（ｅ）に示すように、熱酸化法により、シリコン基板１の一方の面にＳｉＯ２膜７を形成する。その際の条件としては、熱処理温度が例えば９００乃至１１００℃であり、熱処理時間が例えば２時間である。なお、ＳｉＯ２膜７は、熱酸化法以外にも、シリコン基板１の一方の面上にＢｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃｅｔｅ Ｇｌａｓｓ（ＢＰＳＧ）を成長させ、これをリフローすることにより形成することもできる。その場合、先ず、プラズマＣＶＤ法により、テトラエトキシシラン（Tetraethoxysilane；ＴＥＯＳ：Ｓｉ（ＯＣ２Ｈ５）４）、酸素（Ｏ２）、トリメチルリン（Trimethylphosphite；ＴＭＰ：（ＣＨ３）３Ｐ）及びトリメチルホウ素（Trimethylboron；ＴＭＢ：（ＣＨ３）３Ｂ）の混合ガスを原料ガスとし、基板温度を４００℃に保持し、約６０秒間ＢＰＳＧを成長させて、シリコン基板１上に厚さが例えば１μｍのＢＰＳＧ膜を形成する。その後、ＢＰＳＧ膜を形成したシリコン基板１を、Ｎ２ガス雰囲気中で、例えば９００℃の温度条件下に３０分間保持してリフローさせる。これにより、ダイヤモンド層３上に、表面が平坦なＳｉＯ２膜を形成することができる。
次に、図３（ａ）に示すように、シリコン基板１とシリコン基板５とを接合する。具体的には、ポリシリコン膜６とＳｉＯ２膜７とを対向させてシリコン基板１とシリコン基板５と重ね合わせ、これらを圧接した状態で、８００乃至９００℃の温度条件下で２０分間加熱し、シリコン基板１とシリコン基板５とを圧着する。また、圧着以外にも、例えば１００℃の温度条件下で３００Ｖ程度のパルス電圧を印加することにより、シリコン基板１とシリコン基板５とを接合することもできる。そして、図３（ｂ）に示すように、例えば、アミン系水溶液にコロイダルシリカを混合した液を使用して研磨することにより、シリコン基板５を除去し、ダイヤモンド層３の表面を露出させる。ダイヤモンドとシリコンとでは、研磨速度及び耐薬品性が大きく異なるため、これにより、シリコン基板５のみを容易に研磨除去することができる。なお、万全を期すには、シリコン基板１を例えば窒化珪素（ＳｉＮ）等により被覆した後、フッ酸系溶液でシリコン基板５を溶解除去してもよい。次に、図３（ｃ）に示すように、ＣＶＤ法により、ダイヤモンド層３上に半導体層となるシリコン層４を形成し、積層基板１０とする。
この積層基板１０は、シリコン層４に通常のプロセスで半導体回路を形成することにより、集積回路が組み込まれた半導体装置とすることができる。
本実施形態の積層基板１０の製造方法においては、ポリシリコン膜６とＳｉＯ２膜７とを圧接することにより、シリコン基板５とシリコン基板１とを接合した後、シリコン基板５を除去し、これにより露出したダイヤモンド層３の表面上に直接シリコン層４を形成しているため、ダイヤモンド層３と半導体層４との界面の熱伝導率を向上させることができると共に、成膜時間を変更することにより、シリコン層４の厚さを容易に調節することができる。
また、成膜時のダイヤモンド層３の表面はシリコン基板１側となり、シリコン層４はシリコン基板５側の平坦な面に形成されるため、成膜時の表面に凹凸が形成されていてもシリコン層４の形状には影響せず、表面が平坦なシリコン層４を形成することができる。なお、ダイヤモンド層４における成膜時の表面（シリコン基板１側の面）に形成されている凹凸は、シリコン基板１と接合する際に有利に作用する。
更に、シリコン基板５は接合後に除去されるため、ダイヤモンド層３の成膜時に重金属及びアルカリ金属等により汚染されたとしても、シリコン層４には影響しない。また、ダイヤモンド層３自体は不純物に汚染されにくく、また、不純物を取り込んだとしても、その取り込まれた不純物が溶出することはないため、高純度で高品質なシリコン層４を形成することができる。更にまた、シリコン基板５の厚さは、特に制限はいため、シリコン基板５としてダイヤモンド層３に対して十分に厚いものを使用することにより、ダイヤモンド層３の成膜時に反り及び変形が発生することを防止できる。その結果、反り及び変形がなく、熱拡散性及び放熱性が優れ、更に半導体層であるシリコン層が高品質である半導体装置用積層基板が得られる。
次に、本発明の第２の実施形態に係る積層基板について説明する。図４は本実施形態の積層基板の構造を模式的に示す断面図である。本実施形態の積層基板２０は、単結晶シリコンからなるシリコン基板１１の一方の主面上に、局所的にＳｉＯ２層１２が形成されており、このＳｉＯ２層１２上に、アモルファスシリコン層１３及びダイヤモンド層１４がこの順に形成されており、更に、シリコン基板１１の一方の主面及びダイヤモンド層１４を覆うように半導体層となるシリコン層１５が形成されている。
次に、本実施形態の積層基板２０の製造方法について説明する。図５（ａ）乃至（ｆ）及び図６（ａ）乃至（ｃ）は本実施形態の積層基板の製造方法を示す断面図である。先ず、図５（ａ）に示すように、直径が例えば１５０ｍｍで、厚さが例えば２ｍｍのシリコン基板１６を用意し、図５（ｂ）に示すように、このシリコン基板１６の一方の主面上に、前述の第１の実施形態と同様に、マイクロ波ＣＶＤ法により、厚さが例えば２５μｍのダイヤモンド層１４を形成する。その成膜条件は、基板温度を例えば８００℃とし、原料ガスには水素とメタンとの混合ガスを使用する。このとき、原料ガスにジボラン（Ｂ２Ｈ６）ガスを添加することにより、ダイヤモンド層１４に導電性を付与することができる。
次に、図５（ｃ）に示すように、ダイヤモンド層１４の表面に、通常のフォトリソグラフィにより、厚さが２００ｎｍのアルミニウムマスク１７をパターニング形成し、このアルミニウムマスク１７をマスクとしてダイヤモンド層１４をイオンエッチングする。具体的には、積層基板２０としたときに素子が形成される領域（素子形成予定領域）上にアルミニウムマスク１７を形成し、酸素含有ガス雰囲気下で反応性イオンエッチングすることにより、素子形成予定領域以外の部分のダイヤモンド層１４を除去して、シリコン基板１６の主面を部分的に露出させる。なお、反応性イオンエッチング工程において、シリコン基板１６の主面の露出した部分には、極めて薄いＳｉＯ２層（図示せず）が形成される。その後、例えば王水処理により、アルミニウムマスク１７を除去する。
次に、図５（ｄ）に示すように、例えばＣＶＤ法又はスパッタ蒸着等により、シリコン基板１６の主面上に、ダイヤモンド層１４を覆うように、アモルファスシリコン層１３を形成する。
一方、図５（ｅ）に示すように、直径が例えば１５０ｍｍで、厚さが例えば０．６ｍｍの単結晶シリコン基板１１を用意し、図５（ｆ）に示すように、この単結晶シリコン基板１１の一方の面に、例えば約４００℃の温度条件下でＴＥＯＳガス及びＯ２ガスの混合ガスを導入することにより、単結晶シリコン基板１１の一方の面上にＳｉＯ２を気相成長させて、厚さが例えば２００ｎｍのＳｉＯ２層１２を形成する。
そして、図６（ａ）に示すように、前述の第１の実施形態と同様の方法で、単結晶シリコン基板１１のＳｉＯ２層１２と、シリコン基板１６のアモルファスシリコン層１３とを圧着する。その後、図６（ｂ）に示すようにシリコン基板１６を除去すると共に、ダイヤモンド層１４が形成されていない部分のアモルファスシリコン層１３及びＳｉＯ２層１２を除去する。本実施形態の積層基板２０の製造方法における除去工程は、前述の第１の実施形態の積層基板１０の製造方法におけるシリコン基板５の除去工程のように容易ではない。具体的には、先ず、研磨によりシリコン基板１６を概ね除去し、ダイヤモンド層１４の表面が部分的に露出した時点で研磨処理を停止する。次に、ＳｉＯ２層１２をストップ層として、水酸化カリウム（ＫＯＨ）等のアルカリ溶液によりアモルファスシリコン層１３をエッチング除去し、その後、フッ酸を含む溶液によりＳｉＯ２層１２をエッチング除去する。これにより、シリコン基板１１上に、局所的にＳｉＯ２層１２、アモルファスシリコン層１２及びダイヤモンド層１３の積層膜が形成された積層基板２０が得られる。
次に、図６（ｃ）に示すように、ＣＶＤ法により、基板温度を例えば６５０℃とし、Ｈ２ガスと共にＳｉＨ２Ｃｌ２（ジクロロシラン）を流して、単結晶シリコン基板１１の一方の面の露出部分に、単結晶シリコンをエピタキシャル成長させ、単結晶シリコン基板１１の一方の面及びダイヤモンド層１４を覆うように半導体層となるシリコン層１５を形成する。
この積層基板２０は、シリコン層１５に通常のプロセスで半導体回路を形成することにより、集積回路が組み込まれた半導体装置とすることができる。
本実施形態の積層基板２０の製造方法においては、アモルファスシリコン層１３とＳｉＯ２層１２とを圧接することにより、シリコン基板１６とシリコン基板１１とを接合した後、シリコン基板１６を除去し、これにより露出したダイヤモンド層１４の表面上にシリコン層１５を形成しているため、ダイヤモンド層１４とシリコン層１５との界面の熱伝導率を向上させることができると共に、シリコン層１５の膜厚を容易に調節することができる。
また、凹凸がある成膜時のダイヤモンド層１４の表面はシリコン基板１側となるため、シリコン層１５の形状には影響せず、シリコン基板１と接合する際に有利に作用する。一方、ダイヤモンド層１４のシリコン基板５側の面は平坦であり、シリコン層１５はこの平坦な面に形成されるため、シリコン層１５の表面を平坦にすることができる。
更に、シリコン基板１６は接合後に除去されるため、ダイヤモンド層１４の成膜時に重金属及びアルカリ金属等により汚染されたとしても、シリコン層１５の成膜には影響せず、またシリコン基板１６の厚さは特に制限がないため、その厚さをダイヤモンド層１４に対して十分に厚くすることが可能であり、これにより、ダイヤモンド層１４の成膜時に反り及び変形が発生することを防止できる。
更にまた、ダイヤモンド層１４が形成されていない領域のアモルファスシリコン層１３及びＳｉＯ２層１２を除去して、単結晶シリコン基板１１の表面を露出させ、この単結晶シリコン基板１上にシリコンをエピタキシャル成長させているため、高品質なシリコン層１５を形成することができる。更にまた、この方法により製造された積層基板２０はダイヤモンド層１４が局所的に形成されているため、半導体装置としたときに、容易に素子を分離することができる。
本発明は、高速及び／又は高密度の半導体装置用の基板として使用することができる。
本発明の第１の実施形態の積層基板の構造を模式的に示す断面図である。 （ａ）乃至（ｅ）は本発明の第１の実施形態の積層基板の製造方法を示す断面図である。 （ａ）乃至（ｃ）は本発明の第１の実施形態の積層基板の製造方法をその工程順に示す断面図であり、（ａ）は図２（ｃ）及び図２（ｅ）の次の工程を示す。 本発明の第２の実施形態の積層基板の構造を模式的に示す断面図である。 （ａ）乃至（ｆ）は本発明の第２の実施形態の積層基板の製造方法を示す断面図である。 （ａ）乃至（ｃ）は本発明の第１の実施形態の積層基板の製造方法をその工程順に示す断面図であり、（ａ）は図５（ｄ）及び図５（ｆ）の次の工程を示す。 （ａ）乃至（ｅ）は特許文献１に記載の積層基板の製造方法をその工程順に示す断面図である。
符号の説明
１、５、１１、１６、１１０、；シリコン基板
２、１２；ＳｉＯ２層
３、１４、１１３；ダイヤモンド層
４、１５、１１２；シリコン層
６；ポリシリコン膜
７；ＳｉＯ２膜
１０、２０、１００；積層基板
１３；アモルファスシリコン層
１７；アルミニウムマスク
１１４；多結晶シリコン層

Claims (12)

  1. 第１のシリコン基板の一方の面上にダイヤモンド層を形成する工程と、前記ダイヤモンド層上及び第２のシリコン基板上にシリコンを含有する層を形成する工程と、前記ダイヤモンド層と第２のシリコン基板とをシリコンを含有する層を介して接合する工程と、前記第１のシリコン基板を除去して前記ダイヤモンド層の表面を露出させる工程と、前記ダイヤモンド層上に半導体層を形成する工程と、を有することを特徴とする半導体装置用積層基板の製造方法。
  2. 前記ダイヤモンド層を局所的に形成することを特徴とする請求項１に記載の半導体装置用積層基板の製造方法。
  3. 前記第２のシリコン基板の前記一方の面における前記ダイヤモンド層が設けられていない領域上にも前記半導体層を形成することを特徴とする請求項２に記載の半導体装置用積層基板の製造方法。
  4. 前記ダイヤモンド層と前記第２のシリコン基板とを酸化シリコン層を介して接合することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置用積層基板の製造方法。
  5. 前記酸化シリコン層を、前記ダイヤモンド層及び前記第２のシリコン基板の双方の接合面上に形成しておくことを特徴とする請求項４に記載の半導体装置用積層基板の製造方法。
  6. 前記ダイヤモンド層と前記第２のシリコン基板とをアモルファスシリコン層を介して接合することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置用積層基板の製造方法。
  7. 前記アモルファスシリコン層を、前記ダイヤモンド層及び前記第２のシリコン基板の双方の接合面上に形成しておくことを特徴とする請求項６に記載の半導体装置用積層基板の製造方法。
  8. 前記ダイヤモンド層及び前記第２のシリコン基板のうち、一方の接合面に酸化シリコン層を形成すると共に他方の接合面にアモルファスシリコン層を形成しておき、前記酸化シリコン層及び前記アモルファスシリコン層を介して前記ダイヤモンド層と前記第２のシリコン基板とを接合することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置用積層基板の製造方法。
  9. 前記ダイヤモンド層と前記第２のシリコン基板とを熱圧着により接合することを特徴とする請求項４乃至８のいずれか１項に記載の半導体装置用積層基板の製造方法。
  10. 前記ダイヤモンド層は、ドーパンドがドープされた導電性ダイヤモンドにより形成されていることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置用積層基板の製造方法。
  11. 前記半導体層は、シリコン層であり、この半導体層に素子が形成されることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置用積層基板の製造方法。
  12. 請求項１乃至１１のいずれか１項に記載の方法で製造された積層基板を有することを特徴とする半導体装置。
JP2005033672A 2005-02-09 2005-02-09 半導体装置用積層基板の製造方法及び半導体装置 Expired - Fee Related JP4641817B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005033672A JP4641817B2 (ja) 2005-02-09 2005-02-09 半導体装置用積層基板の製造方法及び半導体装置
TW094147623A TWI308606B (en) 2005-02-09 2005-12-30 Semiconductor device and method for manufacturing multilayered substrate for semiconductor device
US11/328,162 US7285479B2 (en) 2005-02-09 2006-01-10 Semiconductor device and method for manufacturing multilayered substrate for semiconductor device
KR1020060012101A KR100740032B1 (ko) 2005-02-09 2006-02-08 반도체 장치용 적층 기판의 제조 방법 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005033672A JP4641817B2 (ja) 2005-02-09 2005-02-09 半導体装置用積層基板の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2006222236A JP2006222236A (ja) 2006-08-24
JP4641817B2 true JP4641817B2 (ja) 2011-03-02

Family

ID=36778891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005033672A Expired - Fee Related JP4641817B2 (ja) 2005-02-09 2005-02-09 半導体装置用積層基板の製造方法及び半導体装置

Country Status (4)

Country Link
US (1) US7285479B2 (ja)
JP (1) JP4641817B2 (ja)
KR (1) KR100740032B1 (ja)
TW (1) TWI308606B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344760B1 (en) * 2003-09-12 2008-03-18 The United States Of America As Represented By The Secretary Of The Navy Wear-resistant electrically conductive body
TWI262853B (en) * 2005-04-27 2006-10-01 Kinik Co Diamond substrate and method for fabricating the same
GB0721760D0 (en) * 2007-11-06 2007-12-19 Element Six Ltd Composite material
FR2934713B1 (fr) * 2008-07-29 2010-10-15 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant a couches de diamant intrinseque et dope
FR2938373A1 (fr) * 2008-11-12 2010-05-14 Commissariat Energie Atomique Integration d'une couche de diamant polycristallin, notamment dans une structure sod
KR101080200B1 (ko) * 2009-04-14 2011-11-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 리프레쉬 제어 방법
US10584412B2 (en) 2016-03-08 2020-03-10 Ii-Vi Delaware, Inc. Substrate comprising a layer of silicon and a layer of diamond having an optically finished (or a dense) silicon-diamond interface
CN107665829B (zh) 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法
WO2020263845A1 (en) * 2019-06-24 2020-12-30 Akash Systems, Inc. Material growth on wide-bandgap semiconductor materials

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552345A (en) * 1993-09-22 1996-09-03 Harris Corporation Die separation method for silicon on diamond circuit structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169337A (en) * 1978-03-30 1979-10-02 Nalco Chemical Company Process for polishing semi-conductor materials
US5131963A (en) 1987-11-16 1992-07-21 Crystallume Silicon on insulator semiconductor composition containing thin synthetic diamone films
JPH02206118A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 半導体素子
US5313094A (en) * 1992-01-28 1994-05-17 International Business Machines Corportion Thermal dissipation of integrated circuits using diamond paths
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
KR100335449B1 (ko) * 1998-04-17 2002-05-04 가네꼬 히사시 Ｓｏｉ 기판 및 그 제조 방법
FR2781082B1 (fr) * 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
JP3062163B2 (ja) 1998-12-01 2000-07-10 キヤノン販売株式会社 半導体装置及び半導体装置の膜の形成方法
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
JP2003261399A (ja) * 2002-03-11 2003-09-16 Shin Etsu Chem Co Ltd ダイヤモンド製膜用基材およびダイヤモンド膜
JP2004204299A (ja) * 2002-12-25 2004-07-22 Ebara Corp ダイヤモンド成膜シリコンおよび電極

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552345A (en) * 1993-09-22 1996-09-03 Harris Corporation Die separation method for silicon on diamond circuit structures

Also Published As

Publication number Publication date
KR20060090613A (ko) 2006-08-14
JP2006222236A (ja) 2006-08-24
KR100740032B1 (ko) 2007-07-18
TW200710292A (en) 2007-03-16
TWI308606B (en) 2009-04-11
US7285479B2 (en) 2007-10-23
US20060175293A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
JP4641817B2 (ja) 半導体装置用積層基板の製造方法及び半導体装置
JPH09500493A (ja) ダイヤモンド絶縁体を組み込んだボンデッドウエハプロセス
JP5730393B2 (ja) 複合基板およびその製造方法
JPH0846031A (ja) 貼り合わせシリコン基板の製造方法
JP5484578B2 (ja) 複合基板および製造方法
JP4613656B2 (ja) 半導体ウエーハの製造方法
JP3488927B2 (ja) 誘電体分離基板及びその製造方法
JPH08236615A (ja) 誘電体分離基板及びその製造方法
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP2542609B2 (ja) 半導体装置の製造方法
JP2013135175A (ja) 複合基板およびその製造方法
JP7006544B2 (ja) Ｓｏｉウェーハ及びその製造方法
JP2014067869A (ja) ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池
JP2004320050A (ja) Ｓｏｉ基板及びその製造方法
JP2608443B2 (ja) 半導体ウエハの製造方法
TWI723378B (zh) 絕緣體上覆矽基板的製造方法及半導體裝置
JP2000091176A (ja) 基板張り合わせ方法
TWI329923B (en) Method of mandfacturing a semiconductor substrate
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JP4951580B2 (ja) 半導体ウエハの製造方法
JPH05152180A (ja) 半導体装置及び製造方法
JPH05326683A (ja) Ｓｏｉ基板の製法
JP2014007365A (ja) 複合基板の製造方法
JPH0964170A (ja) 複合半導体基板
JPH0936220A (ja) 複合半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees