JP3240724B2 - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JP3240724B2
JP3240724B2 JP02143493A JP2143493A JP3240724B2 JP 3240724 B2 JP3240724 B2 JP 3240724B2 JP 02143493 A JP02143493 A JP 02143493A JP 2143493 A JP2143493 A JP 2143493A JP 3240724 B2 JP3240724 B2 JP 3240724B2
Authority
JP
Japan
Prior art keywords
wiring
etching
material layer
layer
wiring material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02143493A
Other languages
English (en)
Other versions
JPH06236877A (ja
Inventor
政彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02143493A priority Critical patent/JP3240724B2/ja
Priority to US08/193,533 priority patent/US5422310A/en
Publication of JPH06236877A publication Critical patent/JPH06236877A/ja
Application granted granted Critical
Publication of JP3240724B2 publication Critical patent/JP3240724B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば半導体装置にお
ける配線形成方法に係わる。
【０００２】
【従来の技術】半導体集積回路ＶＬＳＩ，ＵＬＳＩ等の
各種電子デバイスにおいて、その小型、高密度化の要求
から、その配線ないしは電極（本明細書では配線と称す
る）は層間絶縁層を介した例えば多層配線構造がとられ
ているが、昨今益々電子デバイスの小型化、高密度化の
要求が高まり、これに伴って配線の高密度、微細パター
ン化が進められている。
【０００３】このため、層間絶縁層に穿設したコンタク
トホール、ヴィアホール等の接続孔を通じて層間絶縁層
上に形成される配線を、層間絶縁層下の他の配線部、あ
るいは例えばＳｉ半導体における不純物拡散領域等の半
導体領域部（以下これらをコンタクト部という）に対し
てオーミックコンタクトする場合の接続孔の径も必然的
に小さくなる。
【０００４】この場合、層間絶縁層は、その電気的信頼
性、寄生容量等の問題から、所定の厚さを確保する必要
があり、畢竟その接続孔のアスペクト比（深さ／直径）
が大となる。
【０００５】このように、アスペクト比の大なる接続孔
内に上層配線、ないしはその接続のためのいわゆるメタ
ルプラグを埋め込む方法としてＣＶＤ（化学的気相成
長）法によるブランケットタングステン（以下Ｂｌｋー
Ｗという）によるものがある。
【０００６】この場合のＣＶＤＢｌｋーＷ下には密着性
等の目的から、下地層としてＴｉ系のバリアメタル層の
形成が行われる（例えば信学技報ＳＭＤ９１ー１３３，
ｐ１９〜２４参照）。
【０００７】すなわち、図４に、その一例の工程図を示
すように、例えば半導体基板による基体１の半導体領域
２に、この基体１の表面に形成された層間絶縁層３に穿
設した接続孔４を通じて配線の接続を行う場合、先ず図
４Ａに示すように、Ｔｉ系のバリアメタル層５、通常は
Ｔｉによる下層のバリアメタル層５ＡとＴｉＮによる上
層のバリアメタル層５Ｂの多層構造が採られる。
【０００８】そして、このバリアメタル層５上に接続孔
４の存在によって生ずる凹部を埋め込むように上述のＢ
ｌｋーＷによる配線材料層６が形成される。
【０００９】図４において７は基体１の表面に形成され
た素子分離の熱酸化による厚い絶縁層いわゆる LOCOS、
８はこれの下の半導体表面に形成された高不純物濃度の
チャネルストップ領域である。
【００１０】次に、配線材料層６及びバリアメタル層５
に対してふっ素系ガスによる異方性ドライエッチングを
行って接続孔４内以外の平坦部をエッチバックによって
除去して接続孔４内を主としてＢｌｋーＷ配線材料層６
によるメタルプラグによって埋め込んだ配線コンタクト
部を形成する。
【００１１】ところがこのようにふっ素系ガスの例えば
ＳＦ6 あるいはＣＦ4 による異方性ドライエッチングに
よってエッチバックを行う場合、ＢｌｋーＷ配線材料層
６に対するエッチバックが進行してこれの下のＴｉ系の
バリアメタル層５が露呈すると、これより後は、Ｂｌｋ
ーＷによる配線材料層６に対するエッチバックが殆ど停
止し、バリアメタル層５ついてのみエッチングが進行す
ることによって、また一般にこのエッチバックは多少オ
ーバエッチングを行うことから、図４Ｃに示すように、
ＢｌｋーＷ配線材料層６が他部に比して突出して形成さ
れ、これの上にＡｌその他の配線パターンを形成する場
合、断切れなどの不都合を招来する。
【００１２】このような現象の発生原因は、Ｔｉ系のバ
リアメタル層５が露呈した時点でそのＴｉとドライエッ
チングのガス例えばＳＦ6 あるいはＣＦ4 とが反応し、
Ｔｉのふっ化物のＴｉＦが生成し、これが図４Ｂに示す
ように、ＢｌｋーＷによる配線材料層６上に再付着して
Ｔｉ系バリアメタル層５に比し格段にエッチング速度の
遅いＴｉＦの被膜９が形成されることにあることが究明
された。
【００１３】また、上述したＴｉのふっ化物の生成によ
る配線形成における不都合は、上述の層間絶縁層に穿設
した接続孔に対するメタルプラグ形成による配線形成に
限らず、図５に示すように、配線形成面１１に段差１２
が存在する基体１３上に、上述したようなふっ素系ガス
による異方性ドライエッチングを行う配線材料層６例え
ばＷ，Ｍｏ，多結晶Ｓｉ等による配線を形成し、これの
下にＴｉ系下地層のバリアメタル層５を形成する態様を
採り、これらを段差１２を跨る所定のパターンにエッチ
ングする場合おいても同様に生じる。
【００１４】すなわち、図５Ａに示すように、段差１２
を有する基体１３の配線形成面１１上に全面的に形成さ
れたＴｉによる下層のバリアメタル層５ＡとＴｉＮによ
る上層のバリアメタル層５ＢとによるＴｉ系のバリアメ
タル層５上に、全面的に配線材料層６が形成され、これ
らを図５Ｂに示すように、所要のパターンにエッチング
して所要のパターンの配線を形成する場合において、こ
の所要のパターンのエッチングレジスト１０を形成し、
これをマスクとして配線材料層６の表面からふっ素系ガ
スによる異方性ドライエッチングを行うものであるが、
この場合配線材料層６を例えばＣＶＤによって形成する
場合、その段差１２の壁面にも配線材料層６の被着がな
されることから、この部分におけるエッチング方向に関
する厚さが大となる。
【００１５】したがって、この場合エッチング方向の厚
さが小なる平坦面上の配線材料層６に関してそのエッチ
ングが終了してこれの下のバリアメタル層５が露出して
も、段差９の側面部の大なる厚さの部分では未だ配線材
料層６が残存した状態にあってこの残存部６ｓに前述し
たＴｉＦによる被膜４が形成されることから、この部分
のエッチングが殆ど進行しなくなり、ここに不要な配線
材料が残ってしまう。
【００１６】このため、この配線材料層の残存部６ｓに
よって配線相互の短絡を生じる。そしてこのような不都
合を回避するために、この段差１２においても不要な残
存部６ｓが生じないように、上述のエッチング速度がき
わめて遅い被膜９とこれの下の配線材料層をエッチング
除去するようなきわめて長時間のエッチングを行う場合
は、平坦部に関するエッチングがオーバーエッチングと
なってしまって配線の細りが生じる。したがって、いず
れにしても例えばＵＬＳＩの高密度微細配線パターンを
高い信頼性をもって形成しにくいという問題がある。
【００１７】
【発明が解決しようとする課題】本発明は、上述したよ
うな配線形成面に段差が存在する場合においても、確実
に配線形成を行うことができる配線形成方法を提供す
る。
【００１８】
【課題を解決するための手段】本発明は、図１にその一
例の工程図を示すように、配線形成面１１に段差１２を
有する基体１３上に、Ｔｉ系金属の下地層５を介して配
線材料層６が形成され、これら配線材料層６と下地層５
に対するふっ素系ガスのドライエッチング工程を有する
配線形成方法において、そのドライエッチングを、少な
くとも配線材料層６に対するエッチングが進行して下地
層５の表面が露出した時点以降で基体温度を２５０℃か
ら６００℃として行う。
【００１９】上述したドライエッチングは、下地層５を
残す位置まで行う。
【００２０】あるいは、上述のドライエッチングは、配
線材料層６のエッチング排除部下の下地層５を除去する
まで行う。
【００２１】また、本発明では、上述したドライエッチ
ングを異方性エッチングによって行う。
【００２２】
【００２３】
【００２４】
【００２５】
【作用】本発明方法によれば、配線材料層６のエッチン
グがなされ、その下地層５すなわち例えばバリアメタル
層が露出するまでは、例えば従来と同様に基体１３に対
してなんら加熱を施さないとしても、少なくとも下地層
５が露出して後は、基体１３を２５０℃〜６００℃に加
熱するものであり、このようにすることによって配線材
料層６はその後も、なんらエッチングを阻害することな
く、このエッチングを良好に進行させることができた。
【００２６】これは、Ｔｉ系下地層５が露出し、ドライ
エッチングに用いられるふっ素系ガスにそのＴｉがさら
されることによってＴｉＦが生成されても、これが基体
１３に対する加熱によって昇華されてこれが消失してし
まいこの生成物が配線材料層６の表面に再付着されるこ
とが回避されることによる。
【００２７】そして、この場合Ｔｉ系下地層５が露出さ
れるまでは、基体１３は加熱しないことが、いわゆる切
れの良いエッチングを行う上で有利であることから、配
線材料層６のエッチングが進行してその下の下地層５が
露出するまで、すなわち具体的には段差１２以外の平坦
部での配線材料層６の厚さが小さい部分下の下地層５が
露出した後に基体１３の加熱を行うことが望ましい。
【００２８】
【実施例】図１を参照して本発明方法の実施例を詳細に
説明する。
【００２９】図１の例では、図４で説明した例における
と同様に、半導体基体１例えば第１導電型の例えば低濃
度のｐ型Ｓｉ単結晶半導体基体に、第２の導電型の例え
ばｎ型不純物の選択的拡散あるいはイオン注入によって
形成された例えばＭＯＳトランジスタ（絶縁型電界効果
トランジスタ）のソースないしはドレイン領域となるの
半導体領域２に、この基体１の表面に形成された層間絶
縁層３に穿設した接続孔４を通じて配線の接続を行う場
合で、この層間絶縁層３の接続孔４の存在によって配線
形成面１１に段差１２が生じている基体１３が構成され
ている場合である。
【００３０】この場合においても、先ず図１Ａに示すよ
うに、Ｔｉ系の下地層５、すなわちバリアメタル層を形
成する。この下地層５は、Ｔｉによる下層の下地層すな
わち下層バリアメタル層５Ａと、ＴｉＮよりなる上層の
下地層すなわち上層バリアメタル層５Ｂとの２層構造が
採られる。
【００３１】そして、このバリアメタル層５上に接続孔
４の存在によって生ずる凹部を埋め込むように例えばＣ
ＶＤＢｌｋーＷによる配線材料層６が形成される。
【００３２】図１において７は半導体基体１の表面に形
成された素子分離の熱酸化による厚い絶縁層いわゆる L
OCOS、８はこれの下の半導体表面に形成された第１の導
電型の高不純物濃度のチャネルストップ領域である。
【００３３】次に、配線材料層６及びバリアメタル層５
に対してふっ素系ガスによる異方性ドライエッチングを
行って接続孔４内以外の平坦部をエッチバックによって
除去して接続孔４内を主としてＢｌｋーＷ配線材料層６
によるメタルプラグによって埋め込んだ配線コンタクト
部を形成する。
【００３４】このドライエッチングは、例えば図２にそ
の一例の略線的断面図を示すＲＩＥ（反応性イオンエッ
チング）装置によって行う。
【００３５】この装置は、ドライエッチング処理室１４
内に例えば平行平板型の電極１６Ａ及び１６Ｂが設けら
れ、一方の電極１６Ａ側にエッチング処理がなされる基
体１３が配置される。
【００３６】電極１６Ａ及び１６Ｂ間には、高周波電源
１７によって高周波電力が供給される。
【００３７】また、基体１３の配置部には、基体１３を
加熱する例えば赤外線ランプによる加熱手段１５が設け
られる。
【００３８】処理室１４内は、排気口１８から図示しな
いが真空ポンプによって排気がなされて高真空度とさ
れ、ガス供給口１９からＳＦ6 あるいはＣＦ4 のような
ふっ素系ガスが供給されるようになされる。
【００３９】この装置によって、基体１３を加熱しない
状態で、図１Ｂに示すように、ドライエッチングによる
エッチバックを行う。このようにすると、先ず、接続孔
４内に比してその厚さが小なる平坦部上の配線材料層６
がエッチング除去され、この平坦部において下地層すな
わちバリアメタル層５が露出する。この平坦部において
下地層５が露出したか否かを検出する方法は、通常の終
点検出法例えば原子吸光法によって検出し、少なくとも
この検出以降において、基体１３を加熱手段１５によっ
て２５０℃〜６００℃、好ましくは２５０℃〜５００℃
に加熱し、この状態でエッチングを行う。
【００４０】この加熱下でのエッチングによると、Ｔｉ
系の下地層５によって、エッチングガスのふっ素との反
応によってＴｉＦが生成しても、これが基体１３の加熱
によって昇華してしまうので、図４もしくは図５で説明
したようなエッチング速度の遅い被膜９の生成が回避さ
れる。
【００４１】したがってその後の配線材料層６のエッチ
ングは、下地層５のエッチングと共に進行するので、図
１Ｃに示すように、下地層５と同一表面の配線材料層６
によるメタルプラグが形成される。
【００４２】このメタルプラグの形成後は、例えば図示
しないが、これの上に例えばＡｌ配線が施される。
【００４３】尚、図１の実施例では層間絶縁層３に穿設
した接続孔４を通じて半導体領域２に対して配線形成を
行った場合であるが、他の例えば多層配線において下層
配線部に対する上層配線の形成等に本発明を適用するこ
とができる。
【００４４】また、上述した例においては、層間絶縁層
３の接続孔４を通じて配線コンタクトを行う場合である
が、図５で説明したような段差１２を有する面１１にこ
の段差１２に跨がって配線パターンを形成する場合にお
いて本発明方法を適用することができる。
【００４５】この場合においても、配線材料層６のエッ
チングがなされて配線形成面１１の平坦部においてすな
わちその厚さが小なる部分において下地層５が露出した
時点以降で基体１３を加熱してエッチングを続行する。
【００４６】このようにすれば、Ｔｉ系下地層のＴｉが
エッチングガスによるふっ素と化合して生じたＴｉＦを
昇華させることができるので、段差１２の側面に残存す
る配線材料層６上にエッチング速度が遅いＴｉＦによる
被膜９が生成されるとが回避される。
【００４７】したがって、この段差１２の側面に残存す
る配線材料層はさほど長時間のエッチングをすることな
くエッチングできるので、この残存による配線パターン
間の短絡を回避でき、また長時間エッチングによる配線
の細りも回避できる。
【００４８】また、上述した例では配線材料層６がＣＶ
ＤによるＢｌｋーＷとした場合であるが、他の方法によ
って成膜したＷあるいはそのエッチングがふっ素系ガス
によるドライエッチングを行う例えば多結晶シリコン、
Ｍｏ等によって形成する場合にも適用できる。
【００４９】ドライエッチングは必ずしも異方性エッチ
ングに限らず等方性エッチングでふっ素系ガスによるド
ライエッチングを行う場合についても適用できる。
【００５０】更に、上述した例では配線材料層６下のＴ
ｉ系下地層５に対するエッチングを行う場合について例
示したが、この下地層５に対して全くあるいは殆どエッ
チングを行わない場合においても、Ｔｉが表面に露出す
ることによって配線材料層６のエッチングが阻害される
場合に本発明を適用することができる。
【００５１】また、エッチング装置は、図２で説明した
ように、赤外線ランプによる加熱手段による場合に限ら
ず、図２と同様の構成によるも、図３にその要部の略線
的断面図を示すように、その加熱手段１５を例えば電極
１６Ａ自体を中空２１とするとか、あるいは中空２１を
有する筐体を基体１３の配置部に熱的に密に結合して設
け、この中空２１内に例えばハロゲンランプ等の加熱手
段２０によって加熱させた気体例えば不活性ガスのＡｒ
ガスを供給する構成とすることもできる。
【００５２】図３において、図２に対応する部分には同
一符号を付して重複説明を省略する。
【００５３】また、図２及び図３に示した例では平行平
板型のＲＩＥ装置とした場合であるが、この構成に限ら
ず種々の構成をとることができ、また例えばマグネトロ
ン型、ＥＣＲ（電子サイクロトロン共鳴）型のエッチン
グ装置に適用することもできる。
【００５４】尚、上述の基体１３に対する加熱温度を２
５０℃〜６００℃、好ましくは２５０℃〜５００℃に選
定する理由は、２５０℃未満では、ＴｉＦの昇華が生じ
させにくいこと、また５００℃を越えた場合特に６００
℃を越えるとエッチング面が粗面となるなどのエッチン
グ特性が低下してくることにある。
【００５５】
【発明の効果】上述したように、本発明方法によれば、
配線材料層６のエッチングがなされ、その下のＴｉ系の
下地層５例えばバリアメタル層が露出するまでは、例え
ば従来と同様に基体１３に対してなんら加熱を施さない
としても、少なくとも下地層５が露出して後は、基体１
３を２５０℃〜６００℃に加熱するようにしたことによ
りドライエッチングに用いられるふっ素系ガスにそのＴ
ｉがさらされることによってＴｉＦが生成されても、こ
れが基体１３に対する加熱によって昇華されるようにし
たので、この生成物が配線材料層６の表面に再付着され
ることが回避され、これによる配線材料層６のエッチン
グが阻害されるような不都合を回避出来る。
【００５６】したがって、例えば層間絶縁層における接
続孔内に配線材料層を充填してメタルプラグを形成する
場合における図４で説明したような配線材料層の突出を
回避でき、これによるこれの上に形成される配線パター
ンの段切れ等の信頼の低下を回避できるものである。
【００５７】また、例えば図５で説明した配線材料層の
選択的エッチングによる配線パターンの形成にあたって
段差１２の側面に配線材料層が残存することによる短絡
とか、これを除去するための長時間のエッチングによる
配線パターンの細りの問題等の信頼性及び配線パターン
の高密度、微細パターンの形成を阻害する不都合を効果
的に回避できるなど、実用上多くの重要な利益をもたら
すことができる。
【図面の簡単な説明】
【図１】本発明方法の一例の工程図である。
【図２】エッチング装置の一例の略線的断面図である。
【図３】エッチング装置の他の例の要部の略線的断面図
である。
【図４】従来方法の工程図である。
【図５】従来方法の工程図である。
【符号の説明】
５ 下地層 ６ 配線材料層 １１ 配線形成面 １２ 段差 １３ 基体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/44 H01L 29/47 H01L 29/872 H01L 21/3065

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線形成面に段差を有する基体上に、Ｔ
    ｉ系金属の下地層を介して配線材料層が形成され、これ
    ら配線材料層と下地層に対するふっ素系ガスのドライエ
    ッチング工程を有する配線形成方法において、 上記ドライエッチングを、少なくとも上記配線材料層に
    対するエッチングが進行して上記下地層表面が露出した
    時点以降で基体温度を２５０℃から６００℃として行う
    ことを特徴とする配線形成方法。
  2. 【請求項２】 上記ドライエッチングを、上記下地層を
    残す位置まで行うことを特徴とする請求項１に記載の配
    線形成方法。
  3. 【請求項３】 上記ドライエッチングを、上記配線材料
    層のエッチング排除部下の上記下地層を除去するまで行
    うことを特徴とする請求項１に記載の配線形成方法。
  4. 【請求項４】 上記ドライエッチングを異方性エッチン
    グによって行うことを特徴とする請求項１に記載の配線
    形成方法。
JP02143493A 1993-02-09 1993-02-09 配線形成方法 Expired - Fee Related JP3240724B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP02143493A JP3240724B2 (ja) 1993-02-09 1993-02-09 配線形成方法
US08/193,533 US5422310A (en) 1993-02-09 1994-02-08 Method of forming interconnection in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02143493A JP3240724B2 (ja) 1993-02-09 1993-02-09 配線形成方法

Publications (2)

Publication Number Publication Date
JPH06236877A JPH06236877A (ja) 1994-08-23
JP3240724B2 true JP3240724B2 (ja) 2001-12-25

Family

ID=12054877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02143493A Expired - Fee Related JP3240724B2 (ja) 1993-02-09 1993-02-09 配線形成方法

Country Status (2)

Country Link
US (1) US5422310A (ja)
JP (1) JP3240724B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071128B2 (en) 1996-06-14 2011-12-06 Kyowa Hakko Kirin Co., Ltd. Intrabuccally rapidly disintegrating tablet and a production method of the tablets

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830587B2 (en) 1993-03-17 2010-11-09 Qualcomm Mems Technologies, Inc. Method and device for modulating light with semiconductor substrate
US6674562B1 (en) * 1994-05-05 2004-01-06 Iridigm Display Corporation Interferometric modulation of radiation
US7800809B2 (en) * 1994-05-05 2010-09-21 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US8014059B2 (en) 1994-05-05 2011-09-06 Qualcomm Mems Technologies, Inc. System and method for charge control in a MEMS device
US7852545B2 (en) * 1994-05-05 2010-12-14 Qualcomm Mems Technologies, Inc. Method and device for modulating light
US7808694B2 (en) * 1994-05-05 2010-10-05 Qualcomm Mems Technologies, Inc. Method and device for modulating light
US7776631B2 (en) * 1994-05-05 2010-08-17 Qualcomm Mems Technologies, Inc. MEMS device and method of forming a MEMS device
US7738157B2 (en) * 1994-05-05 2010-06-15 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US7826120B2 (en) * 1994-05-05 2010-11-02 Qualcomm Mems Technologies, Inc. Method and device for multi-color interferometric modulation
US7460291B2 (en) * 1994-05-05 2008-12-02 Idc, Llc Separable modulator
US8081369B2 (en) * 1994-05-05 2011-12-20 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US7839556B2 (en) * 1994-05-05 2010-11-23 Qualcomm Mems Technologies, Inc. Method and device for modulating light
JP2836529B2 (ja) * 1995-04-27 1998-12-14 日本電気株式会社 半導体装置の製造方法
US7898722B2 (en) * 1995-05-01 2011-03-01 Qualcomm Mems Technologies, Inc. Microelectromechanical device with restoring electrode
US5484747A (en) * 1995-05-25 1996-01-16 United Microelectronics Corporation Selective metal wiring and plug process
US7294578B1 (en) * 1995-06-02 2007-11-13 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US6716769B1 (en) 1995-06-02 2004-04-06 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US5950092A (en) * 1995-06-02 1999-09-07 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US5747379A (en) * 1996-01-11 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back
US5656545A (en) * 1996-02-26 1997-08-12 Taiwan Semiconductor Manufacturing Company, Ltd Elimination of tungsten dimple for stacked contact or via application
US5712207A (en) * 1996-02-29 1998-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Profile improvement of a metal interconnect structure on a tungsten plug
US5622894A (en) * 1996-03-15 1997-04-22 Taiwan Semiconductor Manufacturing Company Ltd Process to minimize a seam in tungsten filled contact holes
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US5801096A (en) * 1996-06-03 1998-09-01 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned tungsen etch back process to minimize seams in tungsten plugs
US5641710A (en) * 1996-06-10 1997-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Post tungsten etch back anneal, to improve aluminum step coverage
US5700726A (en) * 1996-06-21 1997-12-23 Taiwan Semiconductor Manufacturing Company Ltd Multi-layered tungsten depositions for contact hole filling
US5677237A (en) * 1996-06-21 1997-10-14 Taiwan Semiconductor Manufacturing Company Ltd. Process for removing seams in tungsten plugs
KR100221656B1 (ko) * 1996-10-23 1999-09-15 구본준 배선 형성 방법
US7929197B2 (en) * 1996-11-05 2011-04-19 Qualcomm Mems Technologies, Inc. System and method for a MEMS device
US5854140A (en) * 1996-12-13 1998-12-29 Siemens Aktiengesellschaft Method of making an aluminum contact
US7830588B2 (en) * 1996-12-19 2010-11-09 Qualcomm Mems Technologies, Inc. Method of making a light modulating display device and associated transistor circuitry and structures thereof
JP3050161B2 (ja) * 1997-04-18 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
US5990011A (en) * 1997-09-18 1999-11-23 Micron Technology, Inc. Titanium aluminum alloy wetting layer for improved aluminum filling of damescene trenches
WO1999052006A2 (en) * 1998-04-08 1999-10-14 Etalon, Inc. Interferometric modulation of radiation
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
JP2000138224A (ja) * 1998-11-04 2000-05-16 Fujitsu Ltd 半導体装置の製造方法
US7553684B2 (en) * 2004-09-27 2009-06-30 Idc, Llc Method of fabricating interferometric devices using lift-off processing techniques
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US20070268201A1 (en) * 2006-05-22 2007-11-22 Sampsell Jeffrey B Back-to-back displays
US7471442B2 (en) * 2006-06-15 2008-12-30 Qualcomm Mems Technologies, Inc. Method and apparatus for low range bit depth enhancements for MEMS display architectures
US7916378B2 (en) * 2007-03-08 2011-03-29 Qualcomm Mems Technologies, Inc. Method and apparatus for providing a light absorbing mask in an interferometric modulator display
US7847999B2 (en) 2007-09-14 2010-12-07 Qualcomm Mems Technologies, Inc. Interferometric modulator display devices
TW200924069A (en) * 2007-11-26 2009-06-01 Nanya Technology Corp Method of forming FINFET device
US7944604B2 (en) 2008-03-07 2011-05-17 Qualcomm Mems Technologies, Inc. Interferometric modulator in transmission mode
US7969638B2 (en) 2008-04-10 2011-06-28 Qualcomm Mems Technologies, Inc. Device having thin black mask and method of fabricating the same
US7791783B2 (en) * 2008-06-25 2010-09-07 Qualcomm Mems Technologies, Inc. Backlight displays
US7719754B2 (en) * 2008-09-30 2010-05-18 Qualcomm Mems Technologies, Inc. Multi-thickness layers for MEMS and mask-saving sequence for same
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4657628A (en) * 1985-05-01 1987-04-14 Texas Instruments Incorporated Process for patterning local interconnects
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4793896C1 (en) * 1988-02-22 2001-10-23 Texas Instruments Inc Method for forming local interconnects using chlorine bearing agents
JPH04257227A (ja) * 1991-02-08 1992-09-11 Sony Corp 配線形成方法
JP3118785B2 (ja) * 1991-05-23 2000-12-18 ソニー株式会社 バリヤメタル構造の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071128B2 (en) 1996-06-14 2011-12-06 Kyowa Hakko Kirin Co., Ltd. Intrabuccally rapidly disintegrating tablet and a production method of the tablets
US8357396B2 (en) 1996-06-14 2013-01-22 Kyowa Hakko Kirin Co., Ltd. Intrabuccally rapidly disintegrating tablet and a production method of the tablets

Also Published As

Publication number Publication date
JPH06236877A (ja) 1994-08-23
US5422310A (en) 1995-06-06

Similar Documents

Publication Publication Date Title
JP3240724B2 (ja) 配線形成方法
KR910007099B1 (ko) 반도체장치의 제조방법
JP2978748B2 (ja) 半導体装置の製造方法
US7514792B2 (en) Semiconductor device and manufacturing method thereof
JP2959758B2 (ja) コンタクトホール内の導電性プラグ形成方法
JPH10294365A (ja) 半導体装置及びその製造方法
JP3240725B2 (ja) 配線構造とその製法
JP3312604B2 (ja) 半導体装置の製造方法
JPH088226B2 (ja) 半導体デバイスの製造方法
JP3062163B2 (ja) 半導体装置及び半導体装置の膜の形成方法
JP3897071B2 (ja) 半導体装置の製造方法
JP4232215B2 (ja) 半導体装置の製造方法
JP3394101B2 (ja) 半導体装置の製造方法
JPH1056021A (ja) 半導体装置及びその製造方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JP3317279B2 (ja) 半導体装置の製造方法
JPH11330365A (ja) 半導体装置の製造方法および半導体装置
JP3225696B2 (ja) 成膜方法
JP3104688B2 (ja) 半導体装置およびその製造方法
KR0164497B1 (ko) 반도체장치의 자기정렬 컨택 형성방법
JP3076500B2 (ja) 半導体装置の製造方法
KR0181961B1 (ko) 반도체 장치의 접촉플러그 제조방법
JPH08203871A (ja) 半導体装置の製造方法
KR20030002744A (ko) 반도체 소자의 커패시터 제조 방법
KR920005390B1 (ko) 접촉창 형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees