JP3225696B2 - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JP3225696B2
JP3225696B2 JP16704393A JP16704393A JP3225696B2 JP 3225696 B2 JP3225696 B2 JP 3225696B2 JP 16704393 A JP16704393 A JP 16704393A JP 16704393 A JP16704393 A JP 16704393A JP 3225696 B2 JP3225696 B2 JP 3225696B2
Authority
JP
Japan
Prior art keywords
film
substrate
forming
gas
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16704393A
Other languages
English (en)
Other versions
JPH0722340A (ja
Inventor
博文 角
千種 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16704393A priority Critical patent/JP3225696B2/ja
Publication of JPH0722340A publication Critical patent/JPH0722340A/ja
Application granted granted Critical
Publication of JP3225696B2 publication Critical patent/JP3225696B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置、例えば大
集積回路装置LSI,VLSI,ULSI等の電子デバ
イスの配線構造の形成における例えばW(タングステ
ン)のCVD(化学的気相成長)に適用して好適な成膜
方法に係わる。
【0002】
【従来の技術】次世代以降の超大規模集積回路VLS
I,ULSI等において、半導体基板上に形成された表
面絶縁層あるいは層間絶縁層等の絶縁層に貫通穿設した
接続孔を通じて、この絶縁層上に形成した上層配線を、
下層の不純物ドープ領域等の素子領域、下層配線、電極
等の下層の被コンタクトパターンに電気的にコンタクト
させる多層配線構造が採られるが、この構造において、
より集積密度の向上からデザイン・ルールが縮小化さ
れ、これに伴い、接続孔が微細化している。
【0003】このように、絶縁層に穿設した微細接続孔
を通じて上層配線を下層の被コンタクトパターンに接続
する態様として、この接続孔内に導電性を有するプラグ
を埋込んで、これを介してその上層配線と下層の被コン
タクトパターンとの接続を行う態様がしばしば採られ
る。
【0004】このプラグとしては、例えば多結晶Siに
よるいわゆるポリプラグが知られているが、これに比
し、抵抗が低く微細接続孔内にカバレージ良くCVD成
膜で埋込み形成できるWプラグが注目されている。
【0005】この場合、そのCVDに先立ってこのW膜
下にこのW膜と密着性の良いTiN膜とさらにその下に
良好なオーミックコンタクトを行うためのTi膜とが下
地膜として形成される。
【0006】このW膜を接続孔内を含んで全面的に成膜
するいわゆるブランケットW(以下BlkーWという)
CVDを行う成膜装置としては、例えば図5にその略線
的断面図を示すように、CVD処理を行うチャンバー1
内に、そのBlkーWのCVDを行うべき被成膜基板2
例えば半導体基板を配置する載置台3が設けられ、この
載置台3に対して被成膜基板2を固定するクランプ機構
4が設けられる。
【0007】このクランプ機構は、例えば被成膜基板2
の周縁と面接触的に衝合し、載置台3に向かって押圧保
持する態様が採られる。
【0008】被成膜基板2は、加熱手段5例えば加熱ラ
ンプによって所要の温度に加熱されるようになされる。
【0009】そして、目的とするW成膜の原料ガスのW
6 /H2 /N2 /Arの混合ガスを、原料ガス供給口
6から供給し、多数の透孔7が穿設された拡散板8を通
じてチャンバー1内に導入する。
【0010】このBlkーWのCVDが行われるべき被
成膜基板2には、図6に示すように、下層の被コンタク
トパターン上に形成された絶縁層38に穿設した接続孔
39内を含んで下地層40としてのTi膜40AとTi
N膜40Bとが形成されていて、これの上にBlkーW
が、上述の成膜装置によって形成される。
【0011】ところが、このBlkーWのCVDは、上
述した原料ガスの混合比すなわちバランスが成膜条件に
おいて極めて微妙に作用するものであり、この原料ガス
のバランスがクランプ機構の被成膜基板2との接触部に
おいて崩れ易く、このとき原料ガス中の還元効果のある
WF6 によって図7に示すように、下地層40のTi成
分をアタックすなわち侵蝕し、下地層自体の被成膜基板
2に対する被着強度を低下させ、この下地層40ともど
も剥離するという現象が生じ易くなって、これがパーテ
ィクルの発生原因となり、例えば多数枚処理において被
成膜面への付着等によって成膜の信頼性の低下、歩留り
の低下を来す。
【0012】
【発明が解決しようとする課題】本発明は、上述したB
lkーWのCVD等を行う成膜装置において、被成膜基
板のクランプ機構との接触部における下地層の侵蝕を効
果的に改善してパーティクルの発生、これによる歩留り
の低下、信頼性の低下を改善できるようにした成膜方法
を提供する。
【0013】
【課題を解決するための手段】本発明方法に用いる装置
は、図1にその一例の略線的断面図を示すように、被成
膜基板2の載置台3に被成膜基板2を固定するクランプ
機構14の、被成膜基板2に対するクランプ部14aが
図2にその断面図を示すように、被成膜基板2に対し、
点接触構成とされ、かつこのクランプ部14aにガス供
給を行うガス供給通路15が設けられた構成とする。
【0014】本発明方法は、上述の被成膜基板2の載置
台3に被成膜基板2を固定するクランプ機構14の、被
成膜基板2に対するクランプ部14aの接触部14bが
点接触構成とされ、かつこのクランプ部にガス供給を行
うガス供給通路15が設けられた成膜装置を用いる。
【0015】そして、載置台3上に、図2に示すように
目的とする成膜と密着性の良い下地層40を有する被成
膜基板2を配置し、この被成膜基板2に対する目的とす
る膜の原料ガスの供給開始前にクランプ機構14のクラ
ンプ部14aのガス供給通路15から目的とする成膜の
原料ガスによる下地層の侵蝕を阻止する保護被膜51を
形成するガスを供給して下地層40上に保護被膜51を
クランプ部14aとの接触部14b近傍に形成する。
【0016】他の本発明方法は、上述の被成膜基板2の
載置台3に被成膜基板2を固定するクランプ機構14
の、被成膜基板2に対するクランプ部14aの接触部1
4bが点接触構成とされ、かつこのクランプ部14aに
ガス供給を行うガス供給通路15が設けられた成膜装置
を用いる。
【0017】そして、載置台3上に成膜を行う目的とす
る金属膜と密着性の良い下地層40を有する被成膜基板
2を配置し、上記目的とする金属膜の原料ガスの供給開
始前に上記ガス供給通路15から目的とする金属膜の成
膜の原料ガスとシランとを供給して上記目的とする金属
膜成膜の原料ガスによる下地層の侵蝕を阻止する珪化金
属膜例えばSiWによる保護被膜51を被成膜基板2の
クランプ部14aとの点接触部14b近傍に形成する。
【0018】
【作用】本発明方法によれば、成膜装置において、被成
膜基板2のその載置台3に対するクランプ機構14の基
板2と直接接触してこれをクランプするクランプ部14
aの被成膜基板2との接触を点接触部14bによって構
成したので、このクランプ部14aの被成膜基板2との
接触によるこの基板2への原料ガス供給のバランスがく
ずれる影響を充分に低減化できる。
【0019】そして、特に本発明においては、このクラ
ンプ部14aに、すなわち被成膜基板2との接触部にガ
ス供給を行う通路15を設けてそのクランプ部14aの
基板2との点接触部14bにガス供給を行って保護被膜
51が形成されるようにしたので、原料ガスのバランス
がこのクランプ部近傍でくずれた場合における原料ガス
による下地層の例えばTiのアタックすなわち侵蝕を防
止できること、更に、この通路15からのガス供給によ
って、この部分におけるW成膜ガスがパージされ、この
剥離し易い問題の部分へのW成膜が回避されることか
ら、この下地層とともにW成膜の剥離が生じることによ
るパーティクルの発生を回避でき、これによる歩留りの
低下、信頼性の低下を回避できる。
【0020】
【実施例】先ず図3を参照して、本発明方法を適用する
MOSFET(絶縁ゲート型電界効果トランジスタ)を
回路素子とする半導体集積回路装置の製造工程について
説明する。
【0021】例えば図3Aに示すように、例えば(10
0)結晶面を板面とするSi半導体基板31の半導体素
子、この例ではMOSFETの形成部間の素子分離領域
に深い選択的酸化によるいわゆるLOCOS構造の素子
分離絶縁層32を形成し、この素子分離絶縁層32によ
って囲まれた素子形成領域33を形成する。
【0022】素子形成領域33には、SiO2 等のゲー
ト絶縁層34が形成され、これの上に例えば多結晶Si
よりなるゲート電極35が形成される。
【0023】このゲート電極35及び素子分離絶縁層3
2をマスクに、不純物のイオン注入を行って低不純物濃
度のソースないしはドレイン領域(以下S/D領域とい
う)36aを形成する。
【0024】ゲート電極35の側面を含んでSiO2
の絶縁層を全面的に被着形成し、その後異方性エッチン
グによるエッチバックを行って同図Bに示すように、ゲ
ート電極35の側面にサイドウォール37を形成する。
【0025】このサイドウォール37を形成するための
SiO2 絶縁層は、例えば基板温度420℃とし、Si
4 ,O2 ,N2 をそれぞれ250sccm,250sccm,
100sccmで供給し、圧力13.3Paをもって膜厚
0.25μmにCVDによって形成する。
【0026】また、サイドウォール37を形成するため
のエッチバックは、例えばエッチングガスC4 8 を5
0sccm供給し、高周波(RF)パワー1200W、圧力
2PaでRIEによって行う。
【0027】このサイドウォール37を含んでゲート電
極35と、素子分離絶縁層32をマスクとして、不純物
のイオン注入を高濃度に行って高不純物濃度のS/D領
域36bを形成する。このイオン注入は、n型のS/D
領域の形成においては、Asイオンを20keVの打ち
込みエネルギーをもって、5×1015cm-2のドース量
で、またp型のS/D領域の形成においては、BF2
20keVの打ち込みエネルギーをもって、3×1015
cm-2のドース量で行うことができる。
【0028】このようにして、ゲート側にそれぞれ低不
純物濃度領域36aを有する両領域36a及び36bよ
りなるS/D領域36を形成する。
【0029】そして、図3Cに示すように、SiO2
とボロンりんシリケートガラス(BPSG)とを積層し
た絶縁層38、この例では層間絶縁層を形成する。この
絶縁層38のSiO2 層は、例えば基体温度720℃と
し、TEOS(テトラ・エチル・オルソ・シリケート)
を50sccmで供給し、圧力40Paをもって膜厚400
nmに形成する。そして、これの上に例えば基体温度4
00℃で、SiH4 ,PH3 ,B26 ,O2 ,N2
それぞれ80sccm,7sccm,7sccm,1000sccm,3
2000sccmで供給し、圧力10132PaのCVDに
よって膜厚500nmに成膜する。
【0030】次に、この絶縁層38に接続孔39を穿設
する。この接続孔39は、後述する上層配線を接続する
下層の被コンタクトパターンとしてのS/D領域36上
にフォトリソグラフィによる選択的RIE(反応性イオ
ンエッチング)によって接続孔39を穿設する。
【0031】このRIEは、例えばC4 8 を50sccm
供給し、RF(高周波)パワー1200W、圧力2Pa
で行う。
【0032】この接続孔39を通じてイオン注入を行っ
て良好なオーミックコンタクトを得るための低抵抗のコ
ンタクト領域(図示せず)を形成する。このイオン注入
は、例えばn型領域の形成においては、Asを20ke
Vで5×1015/cm2 のドース量で、p型領域の形成
においては、BF2 を20keVで3×1015/cm 2
のドース量でイオン注入する。
【0033】その後、1050℃、5秒の活性化アニー
ルを行う。
【0034】そして、接続孔39内に下地層40を形成
する。下地層40は、S/D領域36に対するオーミッ
クコンタクトを良好に行うTi膜と、Wプラグ41と密
着性のよいTiN膜とをそれぞれ例えばマグネトロン・
スパッタ装置によって形成した積層構造とすることがで
きる。
【0035】Tiのスパッタリングは、例えばパワー4
kW、基体温度150℃、Arガス供給量100sccm、
圧力0.47Paで行って膜厚例えば30nmに形成す
る。TiNのスパッタリングは、例えば基体温度150
℃、ArとN2 とをそれぞれ40sccm,70sccm供給
し、圧力0.47Paで行って膜厚70nmに形成す
る。
【0036】図3Dに示すように、接続孔39内の下地
層40上にWプラグ41を埋込む。このWプラグ41の
形成は、先ずBlkーWのCVDすなわちWを全面的に
CVDによって形成する。本発明装置及び方法はこのB
lkーWのCVDに適用して有益なものであり、その詳
細は後述する。
【0037】そして、この成膜したW膜に対して例えば
エッチングガスSF6 を50sccmで供給し、マイクロ波
パワー850W、RFパワー150W、圧力1.33P
aのECR−RIEを行って接続孔23内のWを残し他
部をエッチング除去することによってWプラグ41を形
成する。
【0038】その後、全面的にTiとTiONとTiと
の積層構造による下地層42とAl−Si(1%)配線
層43とを順次例えばマグネトロン・スパッタ装置によ
って形成し、下地層42とAl−Si配線層43を形成
し、この配線層43とその下地層42をフォトリソグラ
フィによるパターンエッチングして、下層のS/D領域
36にオーミックにコンタクトされた上層配線44を形
成する。
【0039】下地層40の各Tiのスパッタリングは、
例えば基体温度150℃、パワー4kW、Ar100sc
cm、圧力0.47Paで膜厚30nmとし、TiON膜
のスパッタリングは、ArとN2-6%O2 とをそれぞれ4
0sccm,70sccm供給し、パワー5kW、圧力0.47
Paで行って膜厚70nmに形成する。
【0040】また、Al−Si(1%)配線層43のス
パッタリングは、例えば基体温度150℃、Arを40
sccmで流し、パワー22.5kW、圧力0.47Paで
行って膜厚500nmに形成する。
【0041】そして、この配線層13とその下地層12
をフォトリソグラフィによるパターンエッチングして、
下層の被コンタクトパターンのS/D領域6にオーミッ
クにコンタクトされた上層配線14を形成する。
【0042】このパターンエッチングは、フォトリソグ
ラフィによる選択的エッチング例えばエッチングガスB
Cl3 とCl2 をそれぞれ60sccmと90sccmで供給
し、マイクロ波パワー1000W、RFパワー50W、
圧力0.016PaのECR−RIEによる。
【0043】このようにして、上層配線14を、接続孔
39を通じて下層の被コンタクトパターンの所定部、こ
の例ではS/D領域6にオーミックコンタクトする。
【0044】本発明方法は、この図3で説明した半導体
装置の多層配線構造におけるWプラグ41の形成等のW
成膜に適用して好適なものである。
【0045】本発明方法で用いる装置は、例えば図1に
示すように、CVD処理を行うチャンバー1内に、その
目的とする例えばBlkーWのCVDを行うべき被成膜
基板2を配置する載置台3が設けられ、この載置台3に
対して被成膜基板2を固定するクランプ機構14が設け
られる。
【0046】このクランプ機構14は、図2にその断面
図を示すように、例えば一端が固定部例えば載置台3に
固定された複数本、例えば3本の腕部よりなるクランプ
部14aが、被成膜基板2の中心軸に対して等角間隔を
もって配置され、各腕部すなわちクランプ部14aの先
端が、被成膜基板2の周縁部上面に延びてこの先端の被
成膜基板2の上面との対向部に設けられた例えば円錐状
の突起の先端が被成膜基板2に対する点接触部14bと
なり、これによって被成膜基板2を載置台3に向かって
押圧保持するようになされる。
【0047】このクランプ機構14は種々の構成を採る
ことができ、例えばそのクランプ部14aを被成膜基板
2の周縁部に沿ってリング状に形成し、被成膜基板2の
上面周縁部に沿って複数箇所に点接触部14bを形成す
ることもできる。
【0048】また、このクランプ機構14には、その被
成膜基板2に対する点接触部14bとその近傍にガス供
給を行うガス供給通路15を設ける。
【0049】一方、被成膜基板2を所定の温度に加熱す
る加熱手段5例えば加熱ランプを設ける。
【0050】そして、目的とするBlkーWのCVDの
原料ガスのWF6 /H2 /N2 /Arの混合ガスを供給
する原料ガス供給口6が例えばチャンバー1の上方に設
けられ、この供給口6から供給された原料ガスが多数の
透孔7が穿設された拡散板8を通じてチャンバー1内に
導入されるようになされる。
【0051】尚、上述の構成において、載置台3とし
て、その上面に通じる真空ポンプに連結される排気通路
を設けた構成として被成膜基板2をいわば真空チャック
構成をもって確実に保持できる構成とすることもでき
る。
【0052】本発明方法においては、上述の成膜装置を
用いて例えばBlkーWをCVD成膜するものであり、
本発明方法においては、被成膜基板2に対する目的とす
る膜の成膜すなわちBlkーWのCVDの原料ガスの供
給開始前にガス供給通路15から目的とする成膜の原料
ガスによる下地層の侵蝕を阻止する保護被膜51を形成
するガスを供給して、クランプ部14aの基板2との点
接触部14b近傍に保護被膜51を形成する。
【0053】本発明方法の好ましい代表的実施例を以下
に説明する。
【0054】各実施例は、図3で説明した半導体集積回
路装置における多層配線構造の接続孔内にWプラグを形
成するためのBlkーWのCVD工程で用いる場合で、
この場合、このWのCVDが行われるべき被成膜基板2
は、例えば図3Dで説明したように、Ti膜とTiN膜
とが順次積層形成された下地層40が形成されたSi半
導体基板である。
【0055】実施例1 この実施例においては、本発明における装置のクランプ
機構14に設けたガス供給通路15及び原料ガス供給口
からのガス供給を行ってSi保護膜51を全面的に形成
する保護被膜形成工程と、続いて原料ガス供給口6から
原料ガスを供給して目的とするWの成膜を行う成膜工程
とを採る。 保護被膜形成工程: ガス供給通路15及び原料ガス供給口6からAr,
2 ,SiH4とをそれぞれ2200sccm,300scc
m,30sccmの割合で混合供給し、基板温度450℃、
圧力106Paで膜厚10nmのSi膜による保護被膜
51をクランプ部14aの点接触部14b近傍に形成し
た。 W成膜工程: 原料ガス供給口15から上述の保護被膜形成工程におけ
ると同様の状態でガス供給を行ったまま原料ガス供給口
6から目的とする成膜すなわちW成膜の原料ガスのA
r,N2 ,H2 ,WF6 のそれぞれ2200sccm,30
0sccm,500sccm,75sccmの割合による混合ガスを
供給し、基板温度450℃、圧力10640Paで膜厚
400nmに成膜した。
【0056】このようにして形成したW成膜は、図4に
示すように、図3で説明したTi膜40AとTiN膜4
0Bの積層膜による下地層40上にSi保護被膜51が
形成され、これの上にW成膜52が形成されるようにし
たことによって下地層40中のTiをアタックするすな
わち侵蝕することがなく図7で説明した下地層40を含
めた剥離の発生を回避できた。
【0057】しかしながら、このSi保護被膜51の存
在によってコンタクト抵抗が幾分でも増加することを回
避するには、保護被膜51としてW成膜との密着性に優
れ、しかもコンタクト抵抗の増加を回避できる保護被膜
の形成を行うようにすることができる。この場合の一例
を実施例2で説明する。
【0058】実施例2 この実施例では、W金属膜の成膜に先立ってこの金属の
珪化物膜すなわちWSi2 保護被膜51を形成した。 保護被膜形成工程:ガス供給通路15及び原料ガス供給
口6からSiH4 ,WF6 とをそれぞれ360sccm,1
000sccm,10sccmの割合で混合供給し、基板温度4
00℃、圧力27Paで膜厚10nmのWSi2 膜によ
る保護被膜51を点接触部近傍を含めて全面的に形成し
た。 W成膜工程:実施例1におけるW成膜工程と同様の方法
によって行った。 このようにして形成したW成膜は、全面的に形成したW
Si2 膜の存在によって基板2上に密着性良く強固に被
着され、さらに下地層中のTiをアタックすなわち侵蝕
することがなく下地層を含めた剥離の発生をも回避でき
た。 実施例3 この実施例においても、保護被膜51としてWSi2
形成するものであるが、この例では、WSi2 保護被膜
51の形成をSi膜の成膜による第1の工程と、このS
i膜とWとを反応させてWSi2 を生成する第2の工程
とを採った場合である。 保護被膜の形成工程: 第1の工程:ガス供給通路15及び原料ガス供給口6か
らAr,N2 ,SiH4とをそれぞれ2200sccm,3
00sccm,30sccmの割合で混合供給し、基板温度を5
00℃とし、圧力106Paで膜厚5nmのSi薄膜を
全面的に形成した。 第2の工程:続いてWF6 を加えて、Ar,N2 ,Si
4 ,WF6 とをそれぞれ2200sccm,300sccm,
70sccm,50sccmの割合で混合供給し、基板温度を5
00℃とし、圧力110Paで膜厚5nmの成膜を行う
と同時に先に第1の工程で形成したSi膜を含めてWS
2 に変えた。 Wの成膜工程:クランプ機構14のガス供給通路15か
ら上記第1の工程のガスを供給しつつ、原料ガス供給口
6からは実施例1と同様の原料ガスの供給とCVD条件
によってWの成膜を行った。 このようにして形成したW成膜は、実施例2における場
合と同様に全面的に形成したWSi2 膜の存在によって
基板2上に密着性良く強固に被着され、さらに下地層中
のTiをアタックすなわち侵蝕することがなく下地層を
含めた剥離の発生をも回避できた。 実施例4 この実施例においても、保護被膜51としてWSi2
形成した。 保護被膜の形成工程: 第1の工程:ガス供給通路15及び原料ガス供給口6か
らAr,N2 ,SiH4とをそれぞれ2200sccm,3
00sccm,30sccmの割合で混合供給し、基板温度を5
00℃とし、圧力106Paで膜厚5nmのSi薄膜を
形成する。 第2の工程:続いてHe,SiH4 ,WF6 とをそれぞ
れ360sccm,1000sccm,10sccmの割合で混合供
給し、基板温度を400℃とし、圧力27Paで膜厚1
0nmの成膜を行う。 このようにすると、第2の工程でWSi2 膜が形成され
ると共に、このWSi2 下のSi膜が、WF6 ガスによ
って、 aWF6 +bSi+cSiH4 →dWSi+eSiF4
↑ の気化が生じる(a,b,c,d,eは整数)。そし
て、このとき残ったSiもWSi成膜時に熱反応し、W
Siとなる。 W成膜工程:クランプ機構14のガス供給通路15から
上記第1の工程のガスを供給しつつ、原料ガス供給口6
からは実施例1と同様の原料ガスの供給とCVD条件に
よってWの成膜を行った。 このようにして形成したW成膜もまた、実施例2におけ
る場合と同様に全面的に形成したWSi2 膜の存在によ
って基板2上に密着性良く強固に被着され、さらに下地
層中のTiをアタックすなわち侵蝕することがなく下地
層を含めた剥離の発生をも回避できた。 実施例5 この実施例においては、保護被膜51として、WSi2
とSiとの形成によった。 保護被膜の形成工程: 第1の工程:ガス供給通路15及び原料ガス供給口6か
らHe,SiH4 ,WF6 とをそれぞれ360sccm,1
000sccm,10sccmの割合で混合供給し、基板温度を
400℃とし、圧力27Paで膜厚50nmのWSi2
膜を成膜した。 第2の工程:続いて基板温度を500℃に上げ、Ar,
2 ,SiH4 とをそれぞれ2200sccm,300scc
m,30sccmの割合で混合供給し、圧力106Paで膜
厚5nmの成膜を行う。 W成膜工程:クランプ機構14のガス供給通路15から
上記第1の工程のガスを供給しつつ、原料ガス供給口6
からは実施例1と同様の原料ガスの供給とCVD条件に
よってWの成膜を行った。 このようにして形成したW成膜もまた、実施例2におけ
る場合と同様に全面的に形成したWSi2 膜の存在によ
って基板2上に密着性良く強固に被着され、さらに下地
層中のTiをアタックすなわち侵蝕することがなく下地
層を含めた剥離の発生をも回避できた。
【0059】尚、上述した例では、半導体集積回路装置
の多層配線構造における接続孔へのWプラグ形成のため
のW成膜を行う場合について例示したが、この例への適
用に限らず種々の例えば半導体デバイスの製造過程等の
金属成膜に適用するこができる。
【0060】
【発明の効果】上述したように、本発明成膜方法によれ
ば、被成膜基板2のその載置台3に対するクランプ機構
14の基板2と直接接触してこれをクランプするクラン
プ部14aの被成膜基板2との接触を点接触する構成と
したので、このクランプ部14aによる被成膜基板2へ
の原料ガス供給のバランスがくずれる影響を充分に低減
化できる。
【0061】そして、特に本発明においては、このクラ
ンプ部14aに、すなわち被成膜基板2との接触部にガ
ス供給を行う通路15を設けたので、この部分における
目的とする例えばW金属膜の成膜の原料ガスを必要に応
じていわばパージすることもできることから、この接触
部にはW金属膜の成膜がなされないように、つまり、前
述したように、従来クランプの存在による原料ガスのバ
ランスがくずれることによる剥離の生じ易い状態でのW
膜の成膜が回避することもできるので、この場合にはよ
りパーティクルの発生を回避でき、これによる歩留りの
低下、信頼性の低下を回避できる。
【0062】更に、本発明方法においては、そのクラン
プ部14aの基板2との接触部にガス供給を行って保護
被膜51が形成されるようにしたので、原料ガスのバラ
ンスがこのクランプ部近傍でくずれた場合における原料
ガスによる下地層の例えばTiのアタックすなわち侵蝕
を防止できることから、この部分から下地層と共に剥離
が生じる不都合が回避される。
【0063】また、本発明方法において、保護被膜51
として目的とする成膜の金属の珪化物例えばW金属膜を
成膜する場合においてはWSi薄膜を形成することによ
って、下地層のアタックの防止のみならず目的とするW
成膜の密着性を高めることができる。
【0064】そして、このWとの密着性に優れたWSi
膜を保護被膜としてW成膜下に形成するときは、一般に
被成膜基板2の例えば半導体ウエハーにおける周縁部で
のスパッタリングによって形成される下地層40の膜厚
が不充分であることによるW成膜の密着性の低下を補償
する効果をも奏することができる。
【0065】したがって、本発明装置及びこれを用いた
本発明方法によれば、信頼性の高い例えば半導体集積回
路装置等の半導体デバイス等を歩留り良く製造すること
ができる。
【図面の簡単な説明】
【図1】本発明方法に用いる装置の一例の略線的断面図
である。
【図2】本発明方法による成膜状態の一部の断面図であ
る。
【図3】図3−Aは本発明方法の一例の一製造工程図で
ある。図3−Bは本発明方法の一例の一製造工程図であ
る。図3−Cは本発明方法の一例の一製造工程図であ
る。図3−Dは本発明方法の一例の一製造工程図であ
る。
【図4】本発明方法による成膜の一例の断面図である。
【図5】従来装置の略線的断面図である。
【図6】従来方法の成膜の断面図である。
【図7】従来方法の成膜過程における断面図である。
【符号の説明】 1 チャンバー 2 被成膜基板 3 載置台 14 クランプ機構 14a クランプ部 14b 点接触部 51 保護被膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 H01L 21/768

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 被成膜基板の載置台に上記被成膜基板を
    固定するクランプ機構の、上記被成膜基板に対するクラ
    ンプ部が上記点接触構成とされ、かつ該クランプ部にガ
    ス供給を行うガス供給通路が設けられた成膜装置を用い
    て、 上記載置台上に目的とする成膜と密着性の良い下地層を
    有する被成膜基板を配置し、上記目的とする成膜の原料
    ガスの供給開始前に上記ガス供給通路から上記目的とす
    る成膜の原料ガスによる上記下地層の侵蝕を阻止する保
    護被膜を形成するガスを供給して上記下地層上に保護膜
    を上記クランプ部との接触部近傍に形成することを特徴
    とする成膜方法。
  2. 【請求項2】 被成膜基板の載置台に上記被成膜基板を
    固定するクランプ機構の、上記被成膜基板に対するクラ
    ンプ部が上記点接触構成とされ、かつ該クランプ部にガ
    ス供給を行うガス供給通路が設けられた成膜装置を用い
    て、 上記載置台上に目的とする成膜を行う金属膜と密着性の
    良い下地層を有する被成膜基板を配置し、上記目的とす
    る金属膜の原料ガスの供給開始前に上記ガス供給通路か
    ら上記目的とする成膜の原料ガスによる上記下地層の侵
    蝕を阻止する上記目的とする金属膜の成膜の原料ガスと
    シランとを供給して上記目的とする成膜の原料ガスによ
    る上記下地層の侵蝕を阻止する珪化金属膜による保護被
    膜を上記被成膜基板の上記クランプ部との接触部近傍に
    形成することを特徴とする成膜方法。
JP16704393A 1993-07-06 1993-07-06 成膜方法 Expired - Lifetime JP3225696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16704393A JP3225696B2 (ja) 1993-07-06 1993-07-06 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16704393A JP3225696B2 (ja) 1993-07-06 1993-07-06 成膜方法

Publications (2)

Publication Number Publication Date
JPH0722340A JPH0722340A (ja) 1995-01-24
JP3225696B2 true JP3225696B2 (ja) 2001-11-05

Family

ID=15842332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16704393A Expired - Lifetime JP3225696B2 (ja) 1993-07-06 1993-07-06 成膜方法

Country Status (1)

Country Link
JP (1) JP3225696B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154866A (ja) * 2013-02-14 2014-08-25 Fujifilm Corp ドライエッチング装置及びドライエッチング装置用のクランプ
US20220199373A1 (en) * 2020-12-18 2022-06-23 Applied Materials, Inc. Methods to eliminate of deposition on wafer bevel and backside

Also Published As

Publication number Publication date
JPH0722340A (ja) 1995-01-24

Similar Documents

Publication Publication Date Title
JP3240724B2 (ja) 配線形成方法
US7368378B2 (en) Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
JPH01289252A (ja) 塩素保有剤を用いて局部相互接続を形成する改良方法
JP2001230256A (ja) 半導体素子接着層構造および構造形成プロセス
US5637924A (en) Semiconductor device having planarized wiring with good thermal resistance
KR100261611B1 (ko) 반도체장치 제조방법
JPH06244185A (ja) 配線構造とその製法
US6022798A (en) Method of forming an interconnect using thin films of Ti and TiN
JP2790362B2 (ja) 半導体装置
JP3225696B2 (ja) 成膜方法
JPH073819B2 (ja) 高融点金属成長方法
JPH11330047A (ja) エッチング装置及びエッチング方法
JPH06349774A (ja) 埋込みプラグの形成方法
JP3931394B2 (ja) プラズマ処理装置およびプラズマ処理方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JP4260352B2 (ja) 半導体装置の製造方法
KR100313417B1 (ko) 반도체 소자에서 금속 배선 형성 방법
KR100875073B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100282985B1 (ko) 반도체 소자의 확산 장벽 금속 형성 방법
KR20010065635A (ko) 반도체소자의 다층 배선 형성방법
JPH09293781A (ja) 半導体装置の製造方法
JP2000150481A (ja) エッチング装置及びこれを用いた半導体装置の製造方法
JP3639142B2 (ja) 半導体装置の製造方法
JPH025412A (ja) 集積回路基板上の装置をメタリゼーション層へ接続させる方法
KR20000045351A (ko) 반도체소자의 금속배선 콘택 형성방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 12

EXPY Cancellation because of completion of term