JP2001230256A - 半導体素子接着層構造および構造形成プロセス - Google Patents

半導体素子接着層構造および構造形成プロセス

Info

Publication number
JP2001230256A
JP2001230256A JP2001018587A JP2001018587A JP2001230256A JP 2001230256 A JP2001230256 A JP 2001230256A JP 2001018587 A JP2001018587 A JP 2001018587A JP 2001018587 A JP2001018587 A JP 2001018587A JP 2001230256 A JP2001230256 A JP 2001230256A
Authority
JP
Japan
Prior art keywords
layer
inlaid
inlaid structure
tantalum
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001018587A
Other languages
English (en)
Inventor
Zang Jiming
ジミング・ザング
Dean J Denning
ディーン・ジェイ・デニング
Sam S Garcia
サム・エス・ガルシア
K Podder Scott
スコット・ケイ・ポツダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2001230256A publication Critical patent/JP2001230256A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 導体および誘電体材料間の接着性を改善した
インレイド相互接続構造を提供する。 【解決手段】 バリア層（４１２）の堆積前に半導体基
板素子（４０４）の接着／層間領域（４１０）を形成す
ることによって、下地の誘電体に対するバリア層の接着
性を改善し、バリア層の機能を変えることなく、次の相
互接続層に対する強度を高め、Ｃｕの誘電体基板内への
拡散を制限する。接着／層間領域は、半導体ウェハのイ
ンレイド構造（４００，５００）内に形成する。インレ
イド構造は、誘電体層内の銅層に達するビアを通じて、
上下金属層に接続される。接着／層間領域を形成する
際、誘電体基板のグロー放電プロセスにおいて、処理ガ
スを流入させる。バリア層および接着／層間領域は、半
導体ウェハのインレイド構造内に形成することができ
る。処理ガスには、窒素，水素，炭素原子を含有するガ
ス等を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に、半導体
素子に関し、更に特定すれば、導体および誘電体材料間
の接着性を改善したインレイド相互接続構造(inlaid in
terconnect feature)に関するものである。
【０００２】
【従来の技術】集積回路は、トランジスタや相互接続エ
レメントを作成する多数の異なる処理作業を用いて、半
導体基板上に形成される。半導体基板と関連付けられた
トランジスタ・エレメントにアクセスするためには、集
積回路の一部として、誘電体材料内に金属ビアおよび相
互接続部を形成する。インレイド金属ビアおよび相互接
続部は、トランジスタ，内部回路，ダイ外部の回路，お
よびその他の構成(aspect)間における電気信号および電
力の転送手段を与える。
【０００３】半導体素子は、通常、半導体素子基板，フ
ィールド分離領域，および半導体素子基板内に形成され
たドープ領域を含む。ゲート誘電体層が、半導体素子基
板の一部分を覆い、ゲート電極がゲート誘電体層を覆
う。ゲート電極の側壁に隣接して、スペーサが形成され
る。第１レベル間誘電体層（ＩＤＬ：interlevel diele
ctric layer)をパターニングしてコンタクト開口を形成
し、これにコンタクト充填材料を充填し、更にオプショ
ンとしてバリア層を形成する。バリア層は、典型的に、
耐熱金属，耐熱金属窒化物，あるいは複数の耐熱金属ま
たはその窒化物の組み合わせである。コンタクト充填材
料は、典型的に、タングステン，ポリシリコン等を含
む。バリア層およびコンタクト充填材料を堆積した後、
基板を研磨し、コンタクト開口内部に入りきらないバリ
ア層およびコンタクト充填材料の部分を除去し、導電性
プラグを形成する。
【０００４】次に、レベル間誘電体（ＩＬＤ）層および
導電性プラグ上に、第１レベル相互接続部を形成する。
第１レベル相互接続部は、トレンチおよび研磨プロセス
の組み合わせを用いて、またはその代わりに、パターニ
ングおよびエッチング・プロセスの組み合わせを用いて
形成することができる。銅を用いて第１レベル相互接続
部を形成する場合、第１レベル相互接続部に隣接してバ
リアを形成し、銅の周辺材料へのマイグレーションを低
減するとよい。第１レベル相互接続部は、例えば、単一
インレイド構造として形成する。したがって、第１レベ
ル相互接続部を形成するには、まず第２ＩＬＤの一部を
堆積し、次にこれをエッチングしてトレンチを形成し、
その中に、第１レベル相互接続部を構成する材料を堆積
する。一旦第１レベル相互接続部の堆積を行なったな
ら、研磨プロセスによって、形成したトレンチの外側に
残留している余分な材料を全て除去する。
【０００５】第１レベル相互接続部を第１インレイド構
造として形成したと仮定すると、第２ＩＬＤの残りの部
分は、研磨工程に続いて形成する。次に、導電性バリア
膜および銅材料を含む可能性がある相互接続部を、第２
ＩＬＤ内部に形成する。典型的に、バリア膜は、耐熱金
属，耐熱金属の窒化物，あるいは複数の耐熱金属または
その窒化物の組み合わせである。銅充填材料は、典型的
に、銅または銅合金であり、この場合銅含有量は少なく
とも９５原子パーセントである。銅は、マグネシウム，
硫黄，炭素等との合金とすると、相互接続部の接着性，
エレクトロマイグレーションまたはその他の特性を改善
することができる。あるいは、他の方法で相互接続部を
形成することも可能であり、例えば、デュアル・インレ
イド相互接続部と組み合わせた導電性プラグまたはフォ
トリソグラフによってパターニングしエッチングした相
互接続部として形成することができる。
【０００６】半導体素子における種々の相互接続層間の
接着性は重要な特性である。素子内において層間の接着
性が不適当な場合、剥離，層の分離，層の相互拡散(int
er-diffusion)，ならびに性能低下，電気的短絡，開
放，および構造的完全性に対する懸念を招く虞れのある
その他の物理的障害というような問題が生ずる。したが
って、半導体製造プロセスにおいては、層間の適切な接
着は１つの目的となっている。
【０００７】従来、半導体素子では種々の材料がバリア
層として用いられてきた。例えば、典型的に、次の導電
層の形成前に、誘電体層の表面上にバリア層を形成す
る。多くの場合、相互接続金属および誘電体間の相互拡
散を防止する用途に用いたバリア層が、金属相互接続部
および誘電体間の接着性を高めるような作用も可能であ
れば、重要であるか、少なくともその効果はある。更
に、バリア層の材料は、誘電体の表面への金属堆積のた
めのシード層を与えることができ、更にプロセス化学薬
品の下地層との相互作用を妨げるように作用することも
できる。典型的なインレイドＣｕ金属構造では、Ｔａま
たはＴａＮがＣｕと誘電体トレンチおよびビアとの間に
バリア層を形成する。
【０００８】相互接続構造を形成する従来のインレイド
・プロセスでは、トレンチはレベル間誘電体（ＩＬＤ）
層内に形成される。ＩＬＤ層は、典型的に、二酸化シリ
コン（ＳｉＯ2），ドープ二酸化シリコン，有機ポリ
マ，またはその他のいずれかの誘電体材料である。Ｓｉ
Ｏ2でＩＬＤを形成する方法は、テトラエチルオキシラ
ンを用いたＣＶＤまたはＰＥＣＶＤプロセス，あるいは
テトラエチルオキシランをフッ素源と組み合わせて用い
フッ素含有ＳｉＯ2（ＦＴＥＯＳ）を形成するプロセス
である。ＩＬＤ層上ならびにトレンチおよびトレンチ・
ビア（即ち、「インレイド構造」）内に次の層にバリア
を設けるには、典型的に、誘電体表面上にバリア層を形
成する。このバリア層は接着性を高める作用もある。バ
リア層の従来例は、金属相互接続層としての銅の堆積に
先立って、ＩＬＤ層の表面上に堆積したＴａまたはその
窒化物である。
【０００９】従来と同様、インレイド相互接続構造は、
バリア層が堆積された後に、レベル間誘電体層のトレン
チおよびビア内に形成される。バリア層が金属層の剥離
や相互拡散を防止するように作用することが望ましい。
しかしながら、前述のように、従来のバリア層材料には
問題があり、特に、ＦＴＥＯＳのようなレベル間誘電体
層内のトレンチおよびビア構造を通じてタンタルを銅と
相互接続する場合に問題であることがわかっている。こ
のような場合、タンタル金属は、接着性の問題のため
に、ＩＬＤ層から剥離する傾向があり、金属材料がＩＬ
Ｄ層内部に相互拡散し、更にマイグレートして、エレク
トロマイグレーションの懸念を引き起こす可能性がある
ことが、経験からわかっている。
【００１０】従来のデュアルまたはシングル・インレイ
ド銅相互接続部におけるバリア層の形成プロセスは、希
ガス(noble gas)・プラズマを用いてＴａターゲットか
らの金属原子を半導体素子基板上にスパッタリングし
て、ＩＬＤ上に連続ＴａまたはＴａＮ膜、即ち、バリア
層または膜を形成する。ＴａまたはＴａＮをバリア層と
して形成することは、バリア層形成を行なう真空ベッセ
ル（「ガス雰囲気」）内のガス（複数のガス）によって
決定される。例えば、従来のインレイド銅相互接続部の
バリア層は、タンタルおよびアルゴン・ガスの組み合わ
せ，またはタンタル，アルゴンおよび窒素ガスの組み合
わせを用い、Ｔａスパッタ電極に印加する電気エネルギ
によって付勢（維持）されたプラズマの存在下において
形成される。あるいは、Ｔａスパッタ電極に加えて、他
の電極も付勢し、プラズマを補助（維持）しイオンを発
射させることも可能である。これらの例には次のものが
ある。素子基板の電極に電力を印加してイオン収集を補
助することができ、更に、Ｔａターゲットおよび基板間
ではなく、周囲に位置する第３電極を付勢して荷電イオ
ンの量を増大させることができる。３つの電源は、金属
スパッタＤＣ電源，無線周波数ＡＣ電源，およびウェハ
・バイアス無線周波数電源として識別することができ
る。このプロセスから得られるウェハは、Ｔａまたは窒
化タンタル表面部分が誘電体材料上に形成される。この
誘電体上の窒化タンタルまたはＴａ表面は、誘電体層上
に堆積される銅の次の金属層に対して、バリア層として
作用する。
【００１１】
【発明が解決しようとする課題】タンタル・バリアの誘
電体材料に対する接着性は、前述の問題を招く。Ｔａの
ようなバリア層金属の、二酸化シリコン，ＴＥＯＳ，ま
たはＴＦＥＯＳのような誘電体層に対する接着性を改善
することができれば、当技術分野および科学における重
大な功績および発展となろう。
【００１２】
【発明の実施の形態】限定ではなく、一例として添付図
面に本発明を示す。図面では、同様の参照番号は同様の
エレメントを示すこととする。
【００１３】図面のエレメントは、簡略化および明確化
を目的として図示されており、必ずしも同一の拡縮率で
描かれている訳ではないことを、当業者は認めよう。例
えば、図面におけるエレメントの中には、その寸法が他
のエレメントよりも誇張されており、本発明の実施例を
理解しやすくしている場合もある。
【００１４】誘電体のグロー放電プロセスにおいて処理
ガスを用いることによって、半導体基板素子における下
地誘電体に対するバリア層の接着性を改善する。かかる
処理およびプロセスにより、バリア層の機能を変えるこ
となく、次の相互接続層に対する強度を増大させ、Ｃｕ
の誘電体への拡散およびエレクトロマイグレーションを
制限する。ある実施例では、誘電体層内に接着領域を形
成し、半導体ウェハのインレイド構造内において、接着
領域上にバリア層を形成する。誘電体層内の銅層に達す
るビアを通じて、インレイド・トレンチ構造を上下金属
層に接続する。真空内において接着領域およびバリア層
を形成する際、ウェハをべークし、希ガスを用いてｒｆ
清浄化(rf clean)を行い、処理ガスを流しつつ同時に少
なくとも１つの電源を活性化するが、いずれのスパッタ
リング・ターゲット電源も消勢する。処理ガスは、窒
素，水素としたり、炭素原子を含んだり、またはその他
の何らかの適当なガスとすることができる。
【００１５】図１を参照すると、脱気装置１００が半導
体基板素子１０４を収容している。半導体基板素子１０
４は、単結晶半導体ウェハ，絶縁物上半導体（ＳＯＩ）
基板，または半導体素子の形成に用いて好適なその他の
いずれの基板の形態を取ってもよい。半導体素子基板１
０４は、従来と同様、種々の材料層を含み、それぞれ、
絶縁層，導電層，能動エレメント，受動エレメント，な
らびにその他の材料および構造がある。例示の目的およ
び本発明の実施例を例示するために、半導体素子基板１
０４は、銅，アルミニウム，またはその他の金属のよう
な金属層を含む。金属層上に、ＳｉＯ2またはフッ素ド
ープＳｉＯ2あるいはその他のいずれかの誘電体材料と
いうような、層間誘電体（ＩＬＤ）層がある。ＳｉＯ2
ＩＬＤは、例えば、テトラエチルオキシラン（ＴＥＯ
Ｓ）を用いるＣＶＤまたはＰＥＣＶＤを用いて形成する
ことができる。ＩＬＤ層には、当該ＩＤＬ層を通過して
コンタクト金属層に達する、ビアおよびトレンチ相互接
続構造が形成される。半導体素子基板１０４は、従来通
りに製造され、先に説明したような従来通りの構造であ
る。
【００１６】脱気装置１００は、真空エンクロージャ１
０２を含む。真空エンクロージャ１０２内部には、熱源
１０８、例えば、ハロゲン・ランプ，加熱チャック，ま
たはその他の熱源が配置される。熱源１０８は、電源
（図示せず）に接続される。
【００１７】脱気装置１００内において、半導体基板素
子１０４を加熱し、脱気する。脱気によって、半導体基
板素子１０４から水分やその他の汚染物を除去する。半
導体基板素子１０４の脱気は、半導体基板素子１０４の
ＩＬＤ層上における金属堆積のために、半導体基板素子
１０４の準備において従来から行われている。
【００１８】図２を参照すると、真空を維持しつつ、脱
気装置１００における脱気後の半導体基板素子１０４
を、無線周波数（ｒｆ）予備清浄装置２００（ｒｆクリ
ーン・チャンバとも呼ぶ）内に配置する。ｒｆ予備清浄
装置２００は、真空エンクロージャを含む。真空エンク
ロージャ２０２内部には、半導体基板素子２０４が配置
される。これは脱気後における図１の半導体基板素子１
０４である。また、真空エンクロージャ２０２内には、
無線周波数コイル２０５も内蔵される。無線周波数コイ
ル２０５には、無線周波数電源２０６によって給電す
る。半導体基板素子２０４は、電源２０８に接続された
プレート２０７上に座着する。
【００１９】ｒｆ予備清浄装置２００内において、半導
体基板素子２０４に無線周波数予備清浄プロセスを行な
う。この予備清浄プロセス工程では、ガス源２１０が、
アルゴンのようなガスを真空エンクロージャ２０２内に
供給する。コイル２０５には電源２０６によって給電
し、加熱プレート２０７には電源２０８によって給電す
る。真空エンクロージャ２０２内部で発生する無線周波
数プラズマが、素子２０４の上面における半導体基板素
子２０４を清浄化するのに役立つ。
【００２０】尚、予備清浄装置２００において、ガス源
２１０が、例えば、窒素ガス２１２およびアルゴン・ガ
ス２１３の供給源を含むことは、注目すべきことであ
る。窒素のような処理ガスは、典型的には予備清浄プロ
セス段階では用いられない。しかしながら、かかるガス
は本発明の実施例では非常に重要である。以下で更に詳
しく説明するが、金属堆積プロセスの前に、例えば、予
備清浄装置２００内における予備清浄段階において、半
導体基板素子の表面に接着領域を形成する。これは、半
導体基板素子内におけるバリア層の保護力を減ずること
なく、接着性強化をもたらす作用がある。
【００２１】図３を参照すると、金属堆積チャンバ３０
０によって、金属堆積プロセスを行なう。チャンバ３０
０は、真空エンクロージャ３０２を含む。また、真空エ
ンクロージャ３０２内部には、金属ターゲット３１２も
配置される。金属ターゲット３１２は、ターゲット電源
３１４に接続され、電源３１４によってターゲット３１
２が付勢されると、素子３０４上に金属のスパッタ堆積
を行なう。ここに記載するように、金属ターゲット３１
２は選択的に付勢され、タンタルまたはその他の耐熱金
属をスパッタリングするために付勢された耐熱金属ター
ゲットとして作用する。
【００２２】金属堆積チャンバ３００は、ガス・マニフ
ォルド３１６と接続される。ガス・マニフォルド３１６
は、アルゴン・ガス供給源３１８および窒素ガス供給源
３２０のようなガス供給源と接続される。窒素ガスは、
半導体基板素子３０４の金属相互接続部を銅とした本発
明の好適実施例には、特に有効である。金属相互接続部
のことを導電層とも呼ぶ。
【００２３】半導体基板素子３０４上に金属をスパッタ
リングする前に、半導体基板素子３０４の誘電体層上
に、接着領域を形成する。半導体基板素子３０４の接着
領域を形成するには、金属ターゲット３１２（即ち、耐
熱金属ターゲット）に対する電源３１４をオフにする
か、あるいはその他の方法で消勢しつつ、ｒｆ電源３１
０，無線周波数バイアス電源３０６，あるいは両方の電
源を維持するか、あるいはその他の方法で付勢し続け
る。同時に、例えば、窒素のプラズマまたはアルゴン−
窒素混合気のような、処理ガスまたは処理ガス／希ガス
混合気を、アルゴン・ガス供給源３１８および窒素ガス
供給源３２０からガス・マニフォルド３１６を介して真
空エンクロージャ３０２に供給する。窒素，アルゴンお
よび窒素混合気は、場合にもよるが、約６５ｓｃｃｍの
量，約１００℃の温度，および約４０ｍＴの圧力、また
は同様の結果を得るのに適したその他のかかる量，温度
および圧力で供給する。窒素のプラズマまたはアルゴン
-窒素混合気は、真空エンクロージャ３０２内に形成
し、半導体基板素子３０４の近傍において約３秒間また
は同様の結果を得るのに適したその他のかかる時間維持
される。
【００２４】窒素プラズマまたは代わりにアルゴンおよ
び窒素混合気の付勢処理ガス・イオン（即ち、励起ガ
ス）は、二酸化シリコン：窒素（ＳｉＯ2：Ｎ）接着領
域または中間層を誘電体層の表面内に形成する。この処
理ＩＬＤの薄い接着／層間領域は、接着界面として作用
し、誘電体層の表面における接着機能の改善という成果
が得られる。接着／層間領域をこのように形成した後、
例えば、タンタル，チタン，またはタングステンのよう
な耐熱金属のバリア層を、半導体基板素子３０４の表面
上にスパッタリングする。バリア層は、誘電体層内に形
成された相互接続構造のビアおよびトレンチの表面形状
(topography)に一致する。半導体素子基板１０４，２０
４，３０４の物理的構造，接着／層間領域形成およびバ
リア層堆積プロセスから得られる半導体素子基板の物理
的構造について、以下に更に詳細に説明する。
【００２５】図１と共に図４を参照すると、図１の半導
体基板素子１０４のインレイド構造４００が、層間誘電
体層（ＩＬＤ）４０４を貫通して形成される。半導体基
板素子１０４は、銅金属層のような導電層４０２を含む
が、アルミニウムまたはその他の金属でも可能であり、
その上にＩＬＤ層４０４がある。相互接続構造４００
は、例えば、図１の半導体基板素子１０４内に形成され
る形式のものであるが、素子１０４および構造４００は
各々例示の目的のための単なる一例であることを意図し
ている。
【００２６】ＩＬＤ層４０４は、ＩＬＤ層４０４のエッ
チングまたはその他の従来からの技法によって形成され
た、トレンチ４０８を含む。トレンチ４０８内部には、
ＩＬＤ層４０４を貫通して導電層４０２に至る開口４０
６が形成される。トレンチ４０８と同様、開口４０６
は、レジスト・スピン，フォトリソグラフィ，エッチン
グ，研摩，または当業者であれば熟知しており認識でき
るその他の工程というような、その他の従来からの工程
といった連続プロセス工程を通じてというように、従来
通りに形成される。
【００２７】図１および図２と共に図５を参照すると、
図１の素子１００に相互接続構造４００を設けた半導体
基板素子１０４の脱気の後、および無線周波数予備清浄
化によって図２の素子２００を清浄化した後、ＩＬＤ層
４０４の表面４０４ａ上に接着／層間領域４１０を形成
する。図４の相互接続構造４００は、接着／層間領域４
１０の形成後には、図５において相互接続構造５００と
して識別する。相互接続構造５００の接着／層間領域４
１０は、予備洗浄工程が正当に評価される場合には、予
備清浄化の後で、かつ相互接続構造５００内におけるバ
リア層の堆積の前の時点に形成する。接着／層間領域４
１０は、例えば、脱気、および予備清浄化が正当に評価
される場合には、その後で、かつバリア層の堆積前であ
れば、製造シーケンスにおけるいずれの時点でも形成可
能である。例えば、半導体基板素子１０４を無線周波数
予備清浄装置２００内，金属堆積チャンバ３００内，ま
たは他の物理的場所におけるその他の何らかの真空エン
クロージャ（詳細には示さない）内に配置している間
に、接着／層間領域４１０を形成することができる。
【００２８】いずれの場合でも、接着／層間領域４１０
を形成するには、窒素のような処理ガスを単体で流す
か、あるいはアルゴンまたはその他のガスのようなその
他のガス（複数のガス）と組み合わせて流し、同時に少
なくとも１つの電極を付勢するが、Ｔａ（即ち、金属タ
ーゲット）電極は付勢せずに、プラズマを発生し維持す
る。例えば、素子３０４が予備清浄装置２００，スパッ
タリング・チャンバ３００，またはその他の場所のどこ
に位置するかに応じて、処理ガスの流入において、ｒｆ
電源２０６または３１０とプレート電源２０８あるいは
バイアス電源３０６との組み合わせというような、電源
の組み合わせ（ターゲット電極以外）が可能である。こ
の接着／層間領域４１０の形成によって、処理ガス原子
を組み込まれた誘電体の物理的マトリクス(physical ma
trix)を、誘電体層４０４の誘電体材料の表面４０４ａ
の深さにまで形成する。
【００２９】処理ガスの原子結合は二酸化シリコン：窒
素であるが、接着／層間領域即ち界面層(interphase)４
１０の厚さは、約１００Å程度である。処理ガス結合の
誘電体層内への深さは、少なくとも約１０オングストリ
ーム程度とするか、またはそれ以外の深さの場合、約８
Ｊ／ｍ2以上の力で層の剥離に耐える十分な接着力を達
成しなければならない。接着／層間領域４１０の厚さ
（即ち、誘電体層４０４内への深さ）は、必要に応じ
て、異なる反応ガス，異なるガス濃度の使用，温度や圧
力の変更，無線周波数電源およびバイアス源からという
ような、供給する電力の変更、ならびにその他の電力，
組成，温度，圧力，およびタイミングの調整によって、
様々に変化させることができる。
【００３０】接着／層間領域４１０は、誘電体層４０４
の物理的構造内において、処理ガス・イオンを含む誘電
体材料の相互拡散として形成されることは、注目に値す
る。対照的に、従来のバリア物質の形成は誘電体材料上
で行われ、バリア物質は、典型的に、表面上に堆積され
る別個で異なる物質である。従来の素子では、誘電体材
料およびバリア物質の有効なドーピングも相互拡散も全
くない。このように従来の別個で異なるバリア物質の堆
積は、本実施例にしたがって誘電体の表面に形成する誘
電体／反応ガスの組み合わせの接着／層間領域４１０
程、適当な接着性をもたらすことについては効果的では
ない。
【００３１】図６を参照すると、この実施例による接着
／層間領域４１０を形成した後、耐熱金属のようなバリ
ア層４１２を接着／層間領域４１０上に堆積する。相互
接続構造６００は、バリア層４１２を堆積した後の図５
の相互接続構造５００である。バリア層４１２は、相互
接続構造６００のトレンチ４０８およびビア開口４０６
の部分，ならびに構造６００の分離部分に沿って形成さ
れる。
【００３２】図７を参照して、ここに記載した、バリア
層堆積の前に接着／層間領域を形成する実施例にしたが
って製造した半導体素子基板の剥離強度を、接着／層間
領域を全く含まない従来の素子の剥離強度と比較する。
図示のように、比較例の結果では、バリア層堆積の前に
接着／層間領域を形成することによって、剥離強度が増
大している。
【００３３】図８を参照すると、ここに記載した実施例
にしたがって製造した半導体素子基板に対するＳＩＭＳ
データの一例が、接着／層間領域の結果として、Ｔａバ
リアの下において素子のある深さまで達した接着／層間
領域のＮおよびＳｉマトリクスの領域を示す。
【００３４】２つ以上の電源を供給するが、ターゲット
電極電源を供給せず、半導体素子基板のＩＬＤ層の表面
を窒素に露出させることによって、誘電体層の表面内に
形成された接着／層間領域は、バリア層の堆積に関し
て、接着およびバリア特性の改善をもたらす。前述の内
容には多数の代替が可能であり、例えば、従来の金属ス
パッタリング処理を実行し始め、短時間処理ガス・プラ
ズマを流し、次いで処理ガスを停止することによって、
同様の接着／層間領域の形成という成果が得られること
が含まれる。即ち、実際には、処理ガスを短期間即座に
流入するバースト処理(burst scenario)が、前述のよう
な誘電体／処理ガス元素の組み合わせとして、接着／層
間領域を形成するように作用する。
【００３５】別の代替案では、金属堆積チャンバ以外の
チャンバにおいて、金属堆積の前に、接着／層間領域４
１０を形成する。接着／層間領域形成用チャンバは、無
線周波数予備清浄装置またはその他の完全に別個のいず
れかの装置とすることができる。いずれにしても、接着
／層間領域の形成は、付勢された金属スパッタリング・
ターゲットがない状態で行われる。
【００３６】別の代替案では、誘電体層の誘電体は、広
範囲に及ぶ種々の材料のいずれでも可能である。接着／
層間領域を形成するために用いられるガスは、誘電体材
料の組成にしたがって変更しなければならない。例え
ば、誘電体は、物質内に物理的なボイドを形成するよう
に堆積される二酸化シリコンのような改質二酸化シリコ
ン，化学的に改質した二酸化シリコン（例えば、ＣＶＤ
膜），種々の有機ポリマ，ならびにその他の組み合わせ
および組成とすることができる。このような場合、窒素
またはその他の処理ガスを、アルゴンあるいは、例え
ば、アセチレン，アンモニア，または炭素源として適し
たその他のガスというような、その他の希ガスに追加す
るガスまたはこれらの代わりのガスと共に用いることが
できる。
【００３７】前述の明細書では、具体的な実施例を参照
しながら本発明について説明した。しかしながら、特許
請求の範囲に明記した本発明の範囲から逸脱することな
く、種々の変更および変化が可能であることを当業者は
認めよう。したがって、明細書および図面は、限定的な
意味ではなく例示的な意味で解釈することとし、かかる
変更は本発明の範囲に含まれることを意図するものとす
る。
【００３８】具体的な実施例に関して、効果，その他の
利点，および問題に対する解決策を説明した。しかしな
がら、効果，利点，問題に対する解決策，およびいずれ
の効果，利点，または解決策をもたらし得るあるいは一
層顕在化させるあらゆるエレメント（群）は、いずれの
または全ての請求項の重大，必要，または必須の構造ま
たはエレメントとして解釈すべきではない。ここで用い
る場合「備える」、「備えている」という用語またはそ
の他のあらゆる変形は、非排他的な含蓄を包含すること
を意図しており、エレメントのリストを構成するプロセ
ス，方法，物品，または装置は、これらのエレメントを
含むだけでなく、明示的に掲示されない他のエレメント
またはかかるプロセス，方法，物品，または装置に固有
な他のエレメントを含むこととする。
【図面の簡単な説明】
【図１】従来技術の脱気装置を示す図。
【図２】従来技術の無線周波数予備清浄装置を示す図。
【図３】金属のスパッタリングに先立って、誘電体層の
表面に改良されたバリア層を形成するように動作可能
な、金属堆積チャンバを示す図。
【図４】金属層およびインレイド相互接続構造のトレン
チおよびバイアを形成した誘電体層を示す断面図。
【図５】本発明の一実施例にしたがって、誘電体材料の
表面に層間領域を形成した、図４の相互接続構造を示す
断面図。
【図６】相互接続構造内部および誘電体材料の接着／層
間領域上に金属層をスパッタリングした後の、図５の相
互接続構造を示す断面図。
【図７】接着／層間領域を形成した半導体基板素子およ
びかかる領域のない半導体基板素子の相対的剥離強度を
比較するためのグラフ。
【図８】接着／層間領域を形成した半導体素子の二次イ
オン質量スペクトル（ＳＩＭＳ）データの一例を示すグ
ラフ。
【符号の説明】
１００ 脱気装置 １０２ 真空エンクロージャ １０４ 半導体基板素子 １０８ 熱源 ２００ 無線周波数（ｒｆ）予備清浄装置 ２０２ 真空エンクロージャ ２０４ 半導体基板素子 ２０５ 無線周波数コイル ２０６ 無線周波数電源 ２０７ プレート ２０８ 電源 ２１０ ガス源 ３００ 金属堆積チャンバ ３０２ 真空エンクロージャ ３０４ 半導体基板素子 ３１２ 金属ターゲット ３１４ ターゲット電源 ３１６ ガス・マニフォルド ３１８ アルゴン・ガス供給源 ３２０ 窒素ガス供給源 ４００ インレイド構造 ４０２ 導電層 ４０４ 層間誘電体層（ＩＬＤ） ４０６ 開口 ４０８ トレンチ ４０４ａ ＩＬＤ層の表面 ４１０ 接着／層間領域 ４１２ バリア層 ５００ 相互接続構造 ６００ 相互接続構造
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディーン・ジェイ・デニング アメリカ合衆国 テキサス州 78617 デ ル・バレ ピアース・レーン12007 (72)発明者 サム・エス・ガルシア アメリカ合衆国 テキサス州 78745 オ ースティン ウィンドリフト・ウェイ6900 (72)発明者 スコット・ケイ・ポツダー アメリカ合衆国 テキサス州 78703 オ ースティン アップソン・ストリート606

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体ウェハ内のインレイド構造内にバリ
    アを形成する方法であって、前記インレイド構造が誘電
    体層を貫通して銅層まで達しており、前記方法は：前記
    集積回路をベークする段階；希ガスを用いたｒｆ清浄化
    を前記集積回路に適用する段階；選択的に付勢するタン
    タル・ターゲットおよびｒｆ電源を備えたスパッタリン
    グ・チャンバ内に、前記半導体ウェハを配置する段階；
    窒素，炭素，および水素から選択した１つ以上の元素を
    含有する処理ガスを前記スパッタリング・チャンバ内に
    流入させつつ、前記ｒｆ電源を活性化し、タンタル・タ
    ーゲットを消勢する段階；およびアルゴンを前記スパッ
    タリング・チャンバ内に流入させつつ、前記ｒｆ電源を
    活性化し、前記タンタル・ターゲットを付勢する段階；
    から成ることを特徴とする方法。
  2. 【請求項２】半導体ウェハ内のインレイド構造内にタン
    タル・バリアを形成する方法であって、前記インレイド
    構造が誘電体層を貫通して導電層まで達しており、前記
    方法は：前記インレイド構造にタンタルを被着する前
    に、窒素，炭素，および水素から選択した元素を含有す
    るプラズマ・ガスを用いて前記インレイド構造を処理す
    る段階；および前記インレイド構造内にタンタルを堆積
    する段階；から成ることを特徴とする方法。
  3. 【請求項３】半導体ウェハ内のインレイド構造内にタン
    タル・バリアを形成する方法であって、前記インレイド
    構造が誘電体層を貫通して導電層まで達しており、前記
    方法は：前記半導体ウェハをｒｆ清浄チャンバに挿入す
    る段階；希ガスを用いたｒｆ清浄化を前記インレイド構
    造に適用する段階；前記半導体ウェハを前記ｒｆ清浄チ
    ャンバから取り出す前に、イオン化炭素，窒素，または
    水素から選択した処理ガスを用いて前記インレイド構造
    を処理する段階；および前記インレイド構造内にタンタ
    ルを堆積し、タンタル・バリアを形成する段階；から成
    ることを特徴とする方法。
  4. 【請求項４】半導体ウェハ内のインレイド構造内に耐熱
    金属バリアを形成する方法であって、前記インレイド構
    造が誘電体層を貫通して導電層まで達しており、前記方
    法は：前記耐熱金属を前記インレイド構造に被着する前
    に、イオン化炭素，窒素，または水素から選択した処理
    ガスを前記インレイド構造に供給する段階；前記耐熱金
    属を前記インレイド構造内に堆積する段階；から成るこ
    とを特徴とする方法。
  5. 【請求項５】集積回路の形成に用いる構造であって：導
    電層；前記導電層を覆い、前記導電層に達するインレイ
    ド構造を有する酸化シリコン層であって、前記インレイ
    ド構造が表面を有する、酸化シリコン層；前記インレイ
    ド構造の表面に沿ったタンタル・バリア；および前記タ
    ンタル・バリアおよび前記二酸化シリコン構造間の界面
    であって、窒素含有二酸化シリコンから成る、界面；か
    ら成ることを特徴とする構造。
JP2001018587A 2000-01-31 2001-01-26 半導体素子接着層構造および構造形成プロセス Pending JP2001230256A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/494458 2000-01-31
US09/494,458 US6294458B1 (en) 2000-01-31 2000-01-31 Semiconductor device adhesive layer structure and process for forming structure

Publications (1)

Publication Number Publication Date
JP2001230256A true JP2001230256A (ja) 2001-08-24

Family

ID=23964556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001018587A Pending JP2001230256A (ja) 2000-01-31 2001-01-26 半導体素子接着層構造および構造形成プロセス

Country Status (6)

Country Link
US (1) US6294458B1 (ja)
JP (1) JP2001230256A (ja)
KR (1) KR20010078207A (ja)
CN (1) CN1319887A (ja)
SG (1) SG90228A1 (ja)
TW (1) TW515034B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512322A (ja) * 2001-12-05 2005-04-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド バリア層接着が改善された配線

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10047430B2 (en) 1999-10-08 2018-08-14 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
US6479898B1 (en) * 2001-01-11 2002-11-12 Advanced Micro Devices, Inc. Dielectric treatment in integrated circuit interconnects
US6872652B2 (en) * 2001-08-28 2005-03-29 Infineon Technologies Ag Method of cleaning an inter-level dielectric interconnect
TWI253478B (en) * 2001-11-14 2006-04-21 Mitsubishi Heavy Ind Ltd Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
KR100440261B1 (ko) * 2001-12-22 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6667231B1 (en) * 2002-07-12 2003-12-23 Texas Instruments Incorporated Method of forming barrier films for copper metallization over low dielectric constant insulators in an integrated circuit
US7504006B2 (en) * 2002-08-01 2009-03-17 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering
US6974768B1 (en) 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US7279410B1 (en) 2003-03-05 2007-10-09 Advanced Micro Devices, Inc. Method for forming inlaid structures for IC interconnections
US6767827B1 (en) 2003-06-11 2004-07-27 Advanced Micro Devices, Inc. Method for forming dual inlaid structures for IC interconnections
DE102006056626A1 (de) * 2006-11-30 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum selektiven Herstellen einer leitenden Barrierenschicht durch ALD
DE102007004884A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
US8034702B2 (en) * 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
US8420544B2 (en) 2010-06-03 2013-04-16 United Microelectronics Corp. Method for fabricating interconnection structure with dry-cleaning process
US20150069608A1 (en) * 2013-09-11 2015-03-12 International Business Machines Corporation Through-silicon via structure and method for improving beol dielectric performance
CN104716055B (zh) * 2013-12-11 2017-09-29 中芯国际集成电路制造(上海)有限公司 晶圆级封装方法
US9905459B1 (en) 2016-09-01 2018-02-27 International Business Machines Corporation Neutral atom beam nitridation for copper interconnect
US9899317B1 (en) 2016-09-29 2018-02-20 International Business Machines Corporation Nitridization for semiconductor structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
CA2032763C (en) * 1990-12-20 2001-08-21 Mitel Corporation Prevention of via poisoning by glow discharge induced desorption
US5719196A (en) * 1996-07-24 1998-02-17 Leiras Oy Method of treating respiratory infections or complications derived therefrom in humans which includes oral administration of xylitol
US6177350B1 (en) * 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate
TW405223B (en) * 1998-07-28 2000-09-11 United Microelectronics Corp Method for avoiding the poisoning at the trench of the dual damascene structure and the dielectric hole

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512322A (ja) * 2001-12-05 2005-04-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド バリア層接着が改善された配線
JP4740538B2 (ja) * 2001-12-05 2011-08-03 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイスの製造方法

Also Published As

Publication number Publication date
US6294458B1 (en) 2001-09-25
TW515034B (en) 2002-12-21
SG90228A1 (en) 2002-07-23
CN1319887A (zh) 2001-10-31
KR20010078207A (ko) 2001-08-20

Similar Documents

Publication Publication Date Title
JP2001230256A (ja) 半導体素子接着層構造および構造形成プロセス
CN100470787C (zh) 半导体器件及其制造方法
US6204192B1 (en) Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
TW541659B (en) Method of fabricating contact plug
JPH10189733A (ja) 多孔性誘電体の金属被覆法
KR20070045986A (ko) 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법
US7220668B2 (en) Method of patterning a porous dielectric material
JP2003273212A (ja) 積層構造体およびその製造方法
US6444593B1 (en) Surface treatment of low-K SiOF to prevent metal interaction
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
EP1429383B1 (en) Method of forming a semiconductor device with silicon-carbon-oxygen dielectric having improved metal barrier adhesion
TW200408053A (en) Method of forming a metal line in a semiconductor device
US6642619B1 (en) System and method for adhesion improvement at an interface between fluorine doped silicon oxide and tantalum
JP2011124472A (ja) 半導体装置の製造方法
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
US7951706B2 (en) Method of manufacturing metal interconnection
JP3225696B2 (ja) 成膜方法
KR100497200B1 (ko) 스퍼터 식각 방법 및 이를 이용하여 형성된 반도체 소자의금속플러그
JP3639142B2 (ja) 半導体装置の製造方法
KR20050009616A (ko) 반도체소자의 금속배선 형성방법
KR20020090441A (ko) 반도체 소자의 구리배선 형성방법
JP2000164706A (ja) 半導体装置の製造方法
WO2023022849A1 (en) Conductive superlattice structures and methods of forming the same
JP2000323569A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050411