JP2011124472A - 半導体装置の製造方法 - Google Patents

Abstract

【目的】Ｃｕ配線寿命の劣化と絶縁膜の絶縁性劣化を共に低減する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、チャンバ内面にシリコン（Ｓｉ）膜を表面層とする多層膜を形成する工程（Ｓ１０２）と、前記多層膜が内面に形成されたチャンバ内に、表面に銅（Ｃｕ）配線と絶縁膜とが形成された基板を配置して、希ガスプラズマ処理を行なう工程（Ｓ１０６）と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。例えば、銅（Ｃｕ）配線を有する半導体装置の製造方法に関する。

近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速性能化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。

そして、層間絶縁膜には、比誘電率の低い低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることが検討されている。将来の高密度化、配線寸法の微細化に向けて、ｌｏｗ−ｋ膜の比誘電率ｋはより低減させることが要求されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ_２）膜から比誘電率ｋが２．８以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。かかる低誘電率化のために絶縁膜中に微細な空孔を導入する方法（ポーラス化）がとられている。例えば、多孔質絶縁膜として多孔質ＳｉＯＣ膜（ｐ−ＳｉＯＣ膜）が用いられる。

そして、かかるＳｉＯＣ膜表面にＣｕ膜を埋め込む処理の後、露出した導電膜の表面に形成された酸化膜を、還元性ガス雰囲気でのプラズマ処理で除去する方法がとられている（例えば、特許文献１参照）。しかしながら、還元性ガスのような反応性ガスを用いたプラズマ処理は、Ｃｕ膜の表面だけではなく、同時にＳｉＯＣ膜表面にも作用し、Ｓｉ−Ｏ−Ｓｉ結合、及びＳｉ−ＣＨ_３結合を分断する。そのため、Ｓｉ−Ｈ、Ｓｉ−ＯＨを多く形成する変質がＳｉＯＣ膜表面に発生する。このような変質によるダメージ層が導入されると親水性が高くなり、以降のプロセスにおいて吸湿しやすくなり、絶縁性が劣化し、その結果、リーク電流が増加してしまうといった問題があった。また、従来、Ｃｕ膜上には上層のエッチングストッパ膜を形成していたが、特に、Ｃｕ膜上の酸化膜除去が不十分な場合、Ｃｕ酸化膜と上層のエッチングストッパ膜との親和性の低い界面に起因して、エレクトロマイグレーションによるＣｕ配線寿命の劣化が発生してしまうといった問題があった。

特開２００７−６７１３２号公報

本発明の一態様は、上述したような従来の問題点を克服し、Ｃｕ配線寿命の劣化と絶縁膜の絶縁性劣化を共に低減する半導体装置の製造方法を提供することを目的とする。

本発明の一態様の半導体装置の製造方法は、チャンバ内面にシリコン（Ｓｉ）膜を表面層とする多層膜を形成する工程と、前記多層膜が内面に形成されたチャンバ内に、表面に銅（Ｃｕ）配線と絶縁膜とが形成された基板を配置して、希ガスプラズマ処理を行なう工程と、を備えたことを特徴とする。

本発明によれば、Ｃｕ配線寿命の劣化と絶縁膜の絶縁性劣化を共に低減できる。その結果、信頼性の高い半導体装置を得ることができる。

実施の形態１における半導体装置の製造方法の要部工程を表すフローチャートである。 実施の形態１におけるＣｕ配線を形成する方法について説明するための工程断面図である。 実施の形態１におけるプラズマＣＶＤ装置の構成を示す概念図である。 実施の形態１におけるチャンバ内面にプリコート膜が形成された状態を示す概念図である。 実施の形態１におけるプリコート層のスパッタリングによる基板上への堆積を説明するための概念図である。 図１の半導体装置の製造方法の工程断面図である。 実施の形態１におけるガスフロー還元処理の効果の一例を示す図である。 実施の形態１におけるＣｕ表面へのＳｉの結合状況の一例を示す図である。 実施の形態１における印加電圧とリーク電流との関係の一例を示す図である。 マルチチャンバを備えた装置の一例を示す図である。

実施の形態１．
以下、実施の形態１について、図面を用いて説明する。
図１は、実施の形態１における半導体装置の製造方法の要部工程を表すフローチャートである。図１において、実施の形態１の半導体装置の製造方法では、チャンバプリコート処理工程（Ｓ１０２）と、ガスフロー還元工程（Ｓ１０４）と、希ガスプラズマ処理工程（Ｓ１０６）と、エッチングストッパ膜形成工程（Ｓ１０８）という一連の工程を実施する。実施の形態１では、銅（Ｃｕ）配線が形成された半導体基板上にＣｕシリサイド膜等を形成する工程について重点を置いて説明する。まず、Ｃｕ配線が形成された半導体基板を以下のように製造する。

図２は、実施の形態１におけるＣｕ配線を形成する方法について説明するための工程断面図である。まず、図２（ａ）に示すように、基板２００上に多孔質の低誘電率絶縁材料を用いた絶縁膜２２０を例えば１００ｎｍの厚さで形成する。絶縁膜２２０の材料として、多孔質の炭酸化シリコン（ＳｉＯＣ）を用いると好適である。多孔質のＳｉＯＣ膜により、比誘電率ｋが例えば２．８以下の層間絶縁膜を得ることができる。ここでは、一例として、メチルシロキサンを主成分とする材料を用いて絶縁膜２２０を形成する。絶縁膜２２０の材料としては、メチルシロキサンを主成分とするポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜を用いることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ ｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、この基板にホットプレート上で窒素雰囲気中での８０℃ベークを１分間行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温の４５０℃で３０分間キュアを行なうことにより形成することができる。形成方法はＳＯＤ法に限るものではなく化学気相成長（ＣＶＤ）法を用いても好適である。

そして、図２（ｂ）に示すように、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝（トレンチ）となる開口部１５０を絶縁膜２２０内に形成する。

そして、図２（ｃ）に示すように、スパッタ等の物理気相成長（ＰＶＤ）法により、トレンチ及び絶縁膜２２０表面にバリアメタル膜２４０を形成する。バリアメタル膜２４０の材料としては、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、それらを含む合金、それらの化合物、またはそれらの積層膜から構成することができる。化合物としては、特に、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）等の窒化物が好適である。そして、スパッタ等のＰＶＤ法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜としてバリアメタル膜２４０が形成されたトレンチ内壁及び基板２００表面に堆積（形成）させる。そして、このシード膜をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０をトレンチ内及び基板２００表面に堆積させる。その後、アニール処理を行う。アニールは電気炉、またはホットプレートを用い、フォーミングガス中、または窒素雰囲気中で、１５０℃〜３００℃の温度範囲で、電気炉の場合は約１時間、ホットプレートの場合は約１分〜５分行う。

そして、アニール処理後にかかる状態からトレンチ上に堆積した余分なＣｕ膜２６０とバリアメタル膜２４０とを図２（ｄ）に示すようにＣＭＰにより除去してダマシン配線となるＣｕ配線を形成する。以上のようにＣｕ配線が形成された半導体基板を用いて以下のように各工程を実施していく。

図３は、実施の形態１におけるプラズマＣＶＤ装置の構成を示す概念図である。かかるプラズマＣＶＤ装置１００内にて図１に示した各工程が実施される。プラズマＣＶＤ装置１００では、処理チャンバ１０２の上面が、ガス導入口１０４で構成される。よって、図３において、プラズマＣＶＤ装置１００のチャンバ内面は、側面側については処理チャンバ１０２の内壁面が、上面側についてはガス導入口１０４の下面が相当する。ガス導入口１０４は、所謂シャワーヘッド構造に形成され、均一にガスを基板上に上方から供給できる。また、ガス導入口１０４はプラズマ発生用の高周波電力（ＲＦ電力）が印加される上部電極を兼ねる。処理チャンバ１０２内には、基板を載置するステージ１０６が配置される。ステージ１０６内には図示しないヒータが配置され、基板温度を調整する。また、ステージ１０６はバイアス電力用の下部電極を兼ねる。また、処理チャンバ１０２内は、図示しない真空ポンプにより真空引きされ、所望の圧力にすることができる。

チャンバプリコート処理工程（Ｓ１０２）として、プラズマＣＶＤ装置１００のチャンバ内面にシリコン（Ｓｉ）膜を表面層とする多層膜を形成する。

図４は、実施の形態１におけるチャンバ内面にプリコート膜が形成された状態を示す概念図である。まず、基板を処理チャンバ１０２内に搬入しない状態で、ＮＦ_３等のガスを用いて公知のクリーニング法を実施することで、プラズマＣＶＤ装置１００のチャンバ内面上に堆積した膜を除去することができる。そして、基板を処理チャンバ１０２内に搬入しない状態のまま、次に、ガス導入口１０４からシラン（ＳｉＨ_４）ガス、アンモニア（ＮＨ_３）ガス、及びヘリウム（Ｈｅ）ガスを処理チャンバ１０２内に供給する。そして、かかる混合ガスを供給しながらかかるガス雰囲気にて、上部電極と下部電極間にＲＦ電源から例えば１２００Ｗ、１３．５６ＭＨｚの高周波電力を印加することで、窒化シリコン（ＳｉＮ）膜からなるプリコート層３００をプラズマＣＶＤ装置１００のチャンバ内面上に堆積させる。例えば、１０ｎｍの膜厚でプリコート層３００を形成する。後述する希ガスプラズマ処理工程で基板上に堆積させる膜厚よりも厚く堆積させることでチャンバ材料の金属を基板上に堆積させないようにできる。これにより金属汚染を回避できる。

続いて、ガス導入口１０４からＳｉＨ_４ガス、及びＨｅガスを処理チャンバ１０２内に供給する。そして、かかる混合ガスを供給しながらかかるガス雰囲気にて、上部電極と下部電極間にＲＦ電源から例えば１２００Ｗ、１３．５６ＭＨｚの高周波電力を印加することで、シリコン（Ｓｉ）膜からなるプリコート層３０２をプラズマＣＶＤ装置１００のチャンバ内面に形成されたプリコート層３００上に堆積させる。プリコート層３００よりも薄い例えば５ｎｍの膜厚でプリコート層３０２を形成する。

以上により、図４に示すように、処理チャンバ１０２の内壁と上面側のガス導入口１０４の下面にＳｉ膜を表面層とする多層膜を形成できる。ここで、チャンバ内面には、ＳｉＮ膜のプリコート層３００の下層（チャンバ側）にその他の膜が形成されても構わない。かかるＳｉ膜を表面層とする多層膜を形成した後に、Ｃｕ配線が形成された半導体基板を処理チャンバ１０２内に搬入し、ステージ１０６上に配置する。

次に、ガスフロー還元工程（Ｓ１０４）として、処理チャンバ１０２内に搬入された基板を還元性ガス雰囲気に晒す。上述したＣＭＰ法により研磨された半導体基板は、Ｃｕ膜２６０表面および絶縁膜２２０表面が露出している。かかる半導体基板のＣｕ膜２６０の表面部はＣｕ酸化膜および有機物層が積層している。有機物層とは、例えば、ＣＭＰ時の洗浄薬液の残渣や空気中で付着したハイドロカーボン等を指し、主にはＣ、Ｈ、Ｏで形成される。一方、絶縁膜２２０の表面部は、有機物層が積層された状態である。有機物層とは、先述のＣｕ膜２６０上の有機物層と同じく、ＣＭＰ時の洗浄薬液の残渣や空気中で付着したハイドロカーボン等を指し、主にはＣ、Ｈ、Ｏで形成される。かかる状態のまま上層の膜を形成しては、上層膜との密着性が劣化してしまうので、Ｃｕ膜２６０表面の酸化膜と有機物層および絶縁膜２２０表面の有機物層を除去することが望ましい。しかし、上述したように、従来のような反応性ガスを用いたプラズマ処理を行なったのでは、絶縁膜２２０表面に変質によるダメージ層が導入され、絶縁性が劣化してしまう。

そこで、実施の形態１では、プラズマ処理を行なわずに、ガスフロー処理にて、Ｃｕ膜２６０表面の酸化膜と有機物層および絶縁膜２２０表面の有機物層を還元除去する。具体的には、処理チャンバ１０２内に搬入された基板を３５０℃に加熱した状態で、ガス導入口１０４からアンモニア（ＮＨ_３）と窒素（Ｎ_２）の混合ガスをチャンバ内に供給する。そして、基板をかかる混合ガス雰囲気に晒す。これにより、Ｃｕ膜２６０表面の有機物層および絶縁膜２２０表面の有機物層は分解、気化して基板上から離れ、Ｃｕ膜２６０表面の酸化膜は還元されてＣｕとなる。よって、Ｃｕ膜２６０表面の酸化膜と有機物層および絶縁膜２２０表面の有機物層を除去できる。例えば、ガスフロー還元工程（Ｓ１０４）は６０秒程度行なうことが望ましい。但し、これに限るものではなく、これより短い時間実施して、Ｃｕ膜２６０表面の酸化膜の一部が残った状態で次の希ガスプラズマ処理工程（Ｓ１０６）に進んでも構わない。

次に、希ガスプラズマ処理工程（Ｓ１０６）として、プリコート層３００，３０２が内面に積層して形成されたチャンバ内に、表面にＣｕ膜２６０と絶縁膜２２０とが形成された半導体基板を配置した状態のまま、希ガスプラズマ処理を行なう。具体的には、ガス導入口１０４からアルゴン（Ａｒ）等の希ガスを処理チャンバ１０２内に供給し、希ガス雰囲気で、上部電極と下部電極間にＲＦ電源から高周波電力を印加することで、希ガスを放電させプラズマを発生させる。基板温度は３５０℃程度が好適である。希ガスは、Ａｒの他、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、或いはキセノン（Ｘｅ）を用いても好適である。また、これらの混合ガスでも好適である。かかる希ガスプラズマを半導体基板上に照射した場合、先ず、Ｃｕ膜２６０表面上に僅かに残った酸化膜と有機物層がスパッタリングにより取り除かれる。絶縁膜２２０では、表面に僅かに残った有機物層がスパッタリングにより取り除かれる。さらに、希ガスプラズマによって発生したＡｒイオン等の衝突によるスパッタリングの衝撃により絶縁膜２２０表面が緻密化される。さらに、ここでは、希ガスプラズマを用いているため、アンモニア（ＮＨ_３）や水素（Ｈ_２）等の反応性ガスのプラズマのように絶縁膜２２０のＳｉ−ＣＨ_３結合を破壊してＣＨ_３基の離脱が生じるということがないので、緻密化されてもダメージ層の発生を防止できる。

図５は、実施の形態１におけるプリコート層のスパッタリングによる基板上への堆積を説明するための概念図である。希ガスプラズマにより、チャンバ内面のプリコート層３０２のＳｉ膜が最初にスパッタリングされて、Ｓｉクラスタ１０となり、Ｃｕ膜２６０と絶縁膜２２０の表面に堆積する。プリコート層３０２が全てスパッタリングされると、次にＳｉＮのプリコート層３００がプラズマ照射によってスパッタリングされて、ＳｉＮクラスタ２０となり、同様に、基板上に堆積する。チャンバ内に配置された基板とガス導入口１０４との距離を近づけることで、基板上に堆積する層を実質的にガス導入口１０４の下面に付着させたプリコート層３００，３０２にできる。よって、ガス導入口１０４の下面に堆積させるプリコート層３００，３０２の膜厚を調整することで、基板上に堆積するＳｉクラスタ１０及びＳｉＮクラスタ２０の膜厚を制御できる。

図６は、図１の半導体装置の製造方法の工程断面図である。図６では、希ガスプラズマ処理工程（Ｓ１０６）からエッチングストッパ膜形成工程（Ｓ１０８）までを示している。希ガスプラズマ処理工程（Ｓ１０６）において、Ｓｉクラスタ１０がＣｕ膜２６０表面に堆積すると、半導体基板が３５０℃に加熱されているので、ＳｉとＣｕが容易にシリサイド反応を起こし、図６（ａ）に示すようにＣｕ膜２６０表面部にはＣｕシリサイド（ＣｕＳｉ、或いはＣｕＳｉｘ、以下、ＣｕＳｉと示す。）膜２７０が形成される。ＣｕＳｉ膜２７０の膜厚は５ｎｍ以下が好適である。ここで、Ｓｉクラスタ１０をＣｕ膜２６０表面に堆積させることで、ＣＶＤ法によりＣｕ中を容易に移動できる気相のＳｉをＣｕ膜２６０上に堆積させる場合よりもＳｉのＣｕ内への侵入深さを浅くできる。よって、その分、Ｃｕ配線の配線抵抗の上昇を抑制できる。また、Ｓｉクラスタ１０の堆積が終了後に堆積するＳｉＮクラスタ２０によって、ＣｕＳｉ膜２７０上にＳｉＮ膜２８０が形成される。ＳｉＮクラスタ２０の一部はＣｕＳｉを窒化させ、ＣｕＳｉ膜２７０の一部はＣｕＳｉＮ層となっても構わない。ＳｉＮ膜２８０の膜厚は５ｎｍ以下が望ましい。

以上のように、実施の形態１では、Ｃｕ膜２６０上にＣｕＳｉ膜２７０を形成できる。このＣｕＳｉ膜２７０（或いはＣｕＳｉＮ層）は、Ｃｕ配線と上層の層間絶縁膜界面との密着性を向上し、Ｃｕ配線と層間絶縁膜界面でのＣｕ原子輸送を抑制する効果がある。これにより、エレクトロマイグレーション（ＥＭ）特性を改善させる。よって、ＣｕＳｉ膜がないＣｕ膜に比べてエレクトロマイグレーションによるＣｕ配線寿命の劣化を抑制できる。

一方、絶縁膜２２０上にもＳｉクラスタ１０とＳｉＮクラスタ２０が堆積することになるが、堆積したＳｉは、絶縁膜２２０表面に一部が染み込んで堆積する。例えば、絶縁膜２２０のＳｉＣＯの結合に組み込まれ、希ガスプラズマによって緻密化された緻密層２２２の一部になる。絶縁膜２２０が多孔質膜であったときに特に顕著である。その他、ＳｉＮクラスタ２０によるＳｉＮ膜２８０により窒化される場合もあり得る。絶縁膜２２０の緻密化の程度は、半導体基板に対して適切なバイアスを掛けることによってコントロールできる。この緻密化とそれに続くＳｉＮクラスタ２０によるＳｉＮ膜２８０の形成により、後に成膜するエッチングストッパ膜と親和性の高い良好な界面を形成できる。

ここで、チャンバ内面にＳｉＮ膜をまず堆積させ、ＳｉＮ膜上にＳｉ膜を堆積した多層膜構造にすることで、クリーニングしにくいＳｉ膜だけの単層の場合よりもチャンバクリーニングを容易にできる。また、Ｓｉ膜の下層にＳｉＮ膜を形成することで、チャンバ材料の金属がスパッタされて基板上に堆積することによる金属汚染を防止できる。

次に、エッチングストッパ膜形成工程（Ｓ１０８）として、図６（ｂ）に示すように、ＳｉＮ膜２８０上にエッチングストッパ膜２８２を形成する。エッチングストッパ膜２８２の材料として、例えば、炭化シリコン（ＳｉＣ）が好適である。ＳｉＣ膜を例えば３０〜４０ｎｍの膜厚で形成すると好適である。ＳｉＣの比誘電率ｋは４〜５とＳｉＮの比誘電率ｋ＝７よりも小さいため、ＳｉＮ膜２８０の膜厚を薄くして、代わりにＳｉＣ膜の膜厚を厚くすることで比誘電率ｋの上昇を抑制できる。また、エッチングストッパ膜２８２は、上層の配線形成時のエッチングストッパとしての役割だけではなく、下層のＣｕの上層への拡散を防止できる。以降、上層の主たる層間絶縁膜等を形成して、上層配線等を形成すればよい。

図７は、実施の形態１におけるガスフロー還元処理の効果の一例を示す図である。図７では、２次イオン質量分析法を用いてＣｕ配線におけるＣｕ内の酸素量を比較したデプスプロファイルを示す。実施の形態１に沿って製造したＣＭＰにより研磨したＣｕ膜２６０をＮＨ_３ガスでのガスフロー処理で還元した後、真空を維持した連続処理でＳｉＣＮ膜を５ｎｍ程度成膜したサンプルを用意した。比較例として、ＣＭＰにより研磨したＣｕ膜２６０を、ＮＨ_３ガスでのプラズマ処理で還元した後真空を維持した連続処理でＳｉＣＮ膜を５ｎｍ程度成膜したサンプルと、還元処理をせずにＳｉＣＮ膜を５ｎｍ程度成膜したサンプルとを用意した。酸素量の大小で還元力の大小を比較することができる。図７に示すように、実施の形態１におけるＮＨ_３ガスでのガスフロー還元は、従来のＮＨ_３ガスでのプラズマ還元と同等な効果を発揮することがわかる。よって、実施の形態１で説明したように、反応性ガスのプラズマ処理を行なわずに反応性ガスのガスフロー処理でも十分な還元を行なうことができる。そして、反応性ガスのプラズマ処理を行なわないことで絶縁膜２２０上にダメージ層を形成しないようにできる。

図８は、実施の形態１におけるＣｕ表面へのＳｉの結合状況の一例を示す図である。実施の形態１においては、希ガスプラズマ処理工程（Ｓ１０６）で、プラズマＣＶＤ成膜室のチャンバ内面に形成したＳｉのプリコート層３０２とＳｉＮのプリコート層３００をプラズマ照射でスパッタリングしているが、かかるスパッタリングで各プリコート層が基板上に堆積するかどうかを確認した。ここでは、チャンバ壁面にＳｉＮ膜をプリコート層として形成後、Ｃｕ配線のＣｕ膜が表面に露出した基板をチャンバ内に配置して、Ｓｉを含まないガスによるプラズマ処理を行なったサンプルを用意した。比較例として、チャンバ壁面にＳｉＮ膜をプリコート層として形成後、Ｃｕ配線のＣｕ膜が表面に露出した基板をチャンバ内に配置して、Ｓｉを含まないガスを供給しながらプラズマ処理をしなかったサンプルを用意した。そして、各サンプルのＣｕ膜表面を光電子分光法にて測定し、Ｓｉの結合状況を確認した。Ｃｕ膜であるので、プラズマ処理を行わなかったサンプルではＳｉの存在は確認できない。しかし、プラズマ照射を施したサンプルではＳｉの存在を示唆するピークが観測された。これは、ＳｉＮプリコート層がプラズマ照射によってスパッタリングされ基板上へ堆積したことに他ならない。よって、プラズマ照射プロセスによってチャンバプリコート層を基板上へ堆積可能であることが示された。

また、比誘電率ｋが２．６の層間絶縁膜が形成された複数の基板を準備し、反応性ガスのプラズマ処理を行った後での比誘電率ｋを水銀プローブを用いて測定した。ここでは、反応性ガスのプラズマ処理を行わないサンプルと５秒間反応性ガスのプラズマ処理を行ったサンプルと１８秒間反応性ガスのプラズマ処理を行ったサンプルとを用意した。水銀プローブを用いて各サンプルの比誘電率ｋを測定した結果、以下の結果を得た。反応性ガスのプラズマ処理を行わないサンプルにおける層間絶縁膜の比誘電率ｋは２．６のままであった。これに対して、５秒間反応性ガスのプラズマ処理を行ったサンプルにおける層間絶縁膜の比誘電率ｋは２．８に上昇し、１８秒間反応性ガスのプラズマ処理を行ったサンプルにおける層間絶縁膜の比誘電率ｋは３．１に上昇した。このように、反応性プラズマ処理によって比誘電率の増加が確認された。これより、層間絶縁膜に反応性プラズマ処理を行うことによって配線間容量の増加が発生する。これに対して、実施の形態１では、反応性プラズマ処理を行なわずに、希ガスのプラズマ処理をおこなっているのでかかる比誘電率の増加を抑制できる。

図９は、実施の形態１における印加電圧とリーク電流との関係の一例を示す図である。ここでは、上述した反応性ガスのプラズマ処理を行わないサンプルと、５秒間反応性ガスのプラズマ処理を行ったサンプルと、１８秒間反応性ガスのプラズマ処理を行ったサンプルに対するリーク電流を、水銀プローブを用いて測定した。図９に示すように、反応性プラズマ照射によってリーク電流の増加が確認された。このことから、実際のＬＳＩ配線においても層間絶縁膜に反応性プラズマ処理を行うことによって発生するリーク電流の増加が懸念される。これに対して、実施の形態１では、反応性プラズマ処理を行なわずに、希ガスのプラズマ処理をおこなっているのでかかるリーク電流の増加を抑制できる。

以上のように実施の形態１では、絶縁膜に対して反応性プラズマ処理を行なわないので、ダメージ層の発生を防止し、絶縁膜表面の吸湿を抑えることができる。よって、配線間容量の増大や、Ｃｕ配線間のリークも抑制できる。このように、Ｃｕ配線間の絶縁性劣化を抑制できる。さらに、Ｃｕ表面にＣｕＳｉ層を形成しているのでＥＭ耐性も向上できる。

また、実施の形態１では、１つのプラズマＣＶＤチャンバ内で真空状態を維持しながら連続的に図１の各工程を実施しているがこれに限るものではない。

図１０は、マルチチャンバを備えた装置の一例を示す図である。チャンバ１０１，１１０，１２０とトランスファーチャンバ（Ｔ／Ｃ）１３０は、真空ポンプ１４０によって真空引きされている。例えば、チャンバ１０１を用いてチャンバプリコート処理工程（Ｓ１０２）と希ガスプラズマ処理工程（Ｓ１０６）を行い、チャンバ１１０を用いてガスフロー還元工程（Ｓ１０４）を行い、チャンバ１２０を用いてエッチングストッパ膜形成工程（Ｓ１０８）を行なってもよい。これらのチャンバ間の移動は真空状態が維持されたトランスファーチャンバ（Ｔ／Ｃ）１３０を介して行なえばよい。マルチチャンバを用いることで、チャンバプリコート処理工程（Ｓ１０２）とガスフロー還元工程（Ｓ１０４）とを並行して、或いはガスフロー還元工程（Ｓ１０４）を先に行なうこともできる。

以上の説明において、上記各実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いても同様の効果が得られる。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、上述した例では、シングルダマシン法により一層分の配線層を形成する場合について説明したが、デュアルダマシン法により配線とヴィアプラグとを同時に形成する場合についても同様に成り立つ。

さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。

１００ プラズマＣＶＤ装置、１０２ 処理チャンバ、１０４ ガス導入口、２００ 基板、２２０ 絶縁膜、２２２ 緻密層、２６０ Ｃｕ膜、２７０ ＣｕＳｉ膜、２８０ ＳｉＮ膜、２８２ エッチングストッパ膜、３００，３０２ プリコート層

Claims (5)

1. チャンバ内面にシリコン（Ｓｉ）膜を表面層とする多層膜を形成する工程と、
   前記多層膜が内面に形成されたチャンバ内に、表面に銅（Ｃｕ）配線と絶縁膜とが形成された基板を配置して、希ガスプラズマ処理を行なう工程と、
   を備えたことを特徴とする半導体装置の製造方法。
2. 前記希ガスプラズマ処理を行なう前に、前記基板を還元性ガス雰囲気に晒す工程をさらに備えたことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記希ガスプラズマ処理によって前記基板上に堆積させたＳｉ膜と前記Ｃｕ配線表面のＣｕとを反応させ、前記Ｃｕ配線表面をシリサイド化させることを特徴とする請求項１又は２記載の半導体装置の製造方法。
4. 前記希ガスプラズマ処理を行なうことにより、前記基板上にＣｕＳｉ膜とＳｉＮ膜とが順に形成され、
   前記ＳｉＮ膜上にエッチングストッパ膜を形成する工程をさらに備えたことを特徴とする請求項１〜３いずれか記載の半導体装置の製造方法。
5. 前記希ガスプラズマ処理によって前記絶縁膜を緻密化させることを特徴とする請求項１〜４いずれか記載の半導体装置の製造方法。

Images