JP5025679B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5025679B2
JP5025679B2 JP2009080274A JP2009080274A JP5025679B2 JP 5025679 B2 JP5025679 B2 JP 5025679B2 JP 2009080274 A JP2009080274 A JP 2009080274A JP 2009080274 A JP2009080274 A JP 2009080274A JP 5025679 B2 JP5025679 B2 JP 5025679B2
Authority
JP
Japan
Prior art keywords
film
tin
wiring
content
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009080274A
Other languages
English (en)
Other versions
JP2010232538A (ja
Inventor
賢 加藤
敦子 坂田
正彦 蓮沼
範威 大間知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009080274A priority Critical patent/JP5025679B2/ja
Priority to US12/712,001 priority patent/US20100244256A1/en
Publication of JP2010232538A publication Critical patent/JP2010232538A/ja
Application granted granted Critical
Publication of JP5025679B2 publication Critical patent/JP5025679B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置に関する。
半導体集積回路（ＬＳＩ）の多層配線には、比抵抗が低いＣｕ配線が用いられており、また配線構造については層間絶縁膜に形成した溝やビアにＣｕ配線を埋め込む（デュアル）ダマシン構造が主流になっている。このようなダマシン構造において、Ｃｕは活性が高く層間絶縁膜中に拡散しやすいことから、Ｃｕ配線と層間絶縁膜との界面にバリアメタル層を形成している。ダマシン構造における配線幅はＬＳＩの微細化と共に細くなっており、それに伴ってバリアメタル層には層間絶縁膜へのＣｕ原子の拡散防止機能の向上に加えて、Ｃｕ配線との密着性を高めることが強く求められている。
バリアメタル層とＣｕ配線との密着性は、配線のエレクトロマイグレーション（ＥＭ）耐性やストレスマイグレーション（ＳＭ）耐性を高める上で重要となる。さらに、バリアメタル層はＣｕ配線の線幅を狭小化しないような薄い膜厚で、層間絶縁膜に形成した溝やビアの底面や側面に一様な厚さでコンフォーマルに形成されることが望まれる。このような点に対して、特許文献１にはＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０原子％を超えるＴｉＮx膜からなるバリアメタル層が記載されている。このようなＴｉ含有量が５０原子％を超えるＴｉＮx膜は、例えばスパッタ成膜における非窒化モードを適用して形成される。
配線抵抗の低減と密着性の向上とを両立させる上で、ＴｉＮ系の材料はバリアメタル層の構成材料として有効である。特に、上述したＴｉ含有量が５０原子％を超えるＴｉＮx膜は金属配線との密着性がよく、また低誘電率絶縁膜を用いた場合にもコンフォーマルに形成することができるというような利点を有する。しかしながら、溝内やビア内にＴｉ含有量が均一なＴｉＮx膜からなるバリアメタル層を形成した場合、選択したＴｉＮ組成と配線幅等の装置仕様やめっき等の周辺技術との整合によっては、配線抵抗の低減と密着性の向上とを両立させるマージンが少ないことが明らかになってきた。
特開２００８−０４７８８６号公報
本発明の目的は、バリアメタル層の金属配線に対する密着性を向上させつつ、金属配線の低抵抗化を図ることを可能にした半導体装置を提供することにある。
本発明の態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成され、凹部を有する層間絶縁膜と、前記凹部の底部および側壁部に沿って形成され、前記側壁部上に堆積された第１の部分と前記底部上に堆積された第２の部分とを有するバリアメタル層と、前記バリアメタル層を介して前記凹部内に形成され、配線幅が７５ｎｍ以下のＣｕ配線層とを具備し、前記第１の部分はＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０原子％を超えるＴｉＮx 層からなり、前記第２の部分はＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０原子％を超え、かつＮ含有量が４０原子％未満であるＴｉＮx 層からなり、前記第２の部分のＴｉ含有量の体積平均が前記第１の部分のＴｉ含有量の体積平均と比べて相対的に多いことを特徴としている。
本発明の態様に係る半導体装置によれば、バリアメタル層の金属配線層に対する密着性を向上させつつ、金属配線層の低抵抗化を図ることができる。
第１の実施形態の製造工程における第１の層間絶縁膜の形成工程を示す断面図である。 第１の実施形態の製造工程における第１の配線溝の形成工程を示す断面図である。 第１の実施形態の製造工程における第１のバリアメタル層の形成工程を示す断面図である。 第１の実施形態の製造工程における第１のＣｕシード膜の形成工程を示す断面図である。 第１の実施形態の製造工程における第１のＣｕめっき膜の形成工程を示す断面図である。 第１の実施形態の製造工程における第１のＣｕ配線層の形成工程を示す断面図である。 第１の実施形態の製造工程における第２の層間絶縁膜の形成工程を示す断面図である。 第１の実施形態の製造工程における第２の配線溝およびビアの形成工程を示す断面図である。 第１の実施形態の製造工程における第２のバリアメタル層の第１の層の形成工程を示す断面図である。 第１の実施形態の製造工程における第２のバリアメタル層の第２の層の形成工程を示す断面図である。 第１の実施形態の製造工程における第２のＣｕシード膜の形成工程を示す断面図である。 第１の実施形態の製造工程における第２のＣｕめっき膜の形成工程を示す断面図である。 第１の実施形態の製造工程における第２のＣｕ配線層の形成工程を示す断面図である。 ＴｉＮx膜をスパッタ成膜する際の非窒化モードおよび窒化モードの領域を示す図である。 ＴｉＮx膜の比抵抗の窒素流量に対する依存性を示す図である。 ＴｉＮx膜とＣｕ膜との密着性の組成および熱処理温度に対する依存性の傾向を示す図である。 バリアメタル層のビア底部に対する密着性不良に起因するボイドの発生状態を説明するための図である。 第１の実施形態の製造工程の他の構成を示す断面図である。 第２の実施形態の製造工程における第２のバリアメタル層の構成層の形成工程を示す断面図である。 第２の実施形態の製造工程における第２のバリアメタル層の構成層の窒化処理工程を示す断面図である。
以下、本発明を実施するための形態について説明する。まず、本発明の第１の実施形態について説明する。図１ないし図１３は第１の実施形態の半導体装置の製造工程を順に示している。第１の実施形態では、金属配線層にＣｕ配線膜、バリアメタル層にＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０ａｔ％を超えるＴｉＮx膜、もしくはそのようなＴｉＮx膜とＴｉ膜との積層膜、絶縁膜に有機系低誘電率絶縁膜であるポリアリーレンエーテル（以下、ＰＡＥと略す）膜や無機系低誘電率絶縁膜である炭素含有シリコン酸化（以下、ＳｉＣＯと略す）膜等を使用し、デュアルダマシン構造の多層配線を形成する場合について説明する。
上述したＴｉ含有量が５０ａｔ％を超えるＴｉＮx膜やＴｉ膜は、スパッタリング法で簡易に製造することができる。以下ではＴｉＮx膜やＴｉ膜をスパッタリング法で形成する場合を中心に説明する。ただし、ＴｉＮx膜やＴｉ膜の成膜方法はスパッタリング法に限られるものではなく、同様な組成の膜を得ることが可能な他の成膜方法を適用してもよい。なお、ＴｉＮx膜やＴｉ膜は絶縁膜が放出する酸化性ガスとの反応等に起因する酸素や添加元素としてのＲｕ、Ｐｄ、Ｐｔ、Ａｕ等の貴金属元素（貴金属成分）を含有していてもよい。以下に記載するＴｉＮx膜のＴｉ含有量は特に断らない限り、酸素および貴金属成分を除く全成分におけるＴｉ含有量を意味するものである。
一般的に、窒化物のスパッタは窒化モードと非窒化モードに分けられる。これは窒素を装置内に導入し、スパッタするときのターゲット表面の状況によってスパッタのモードを区別するものである。図１４に示すように、横軸をＮ2流量、縦軸をチャンバ内圧力としてプロットした場合、窒素流量が少ない領域では圧力上昇が少なく、流量が多い領域では圧力が上昇する。圧力上昇が少ない領域を非窒化モード、圧力上昇が大きい領域を窒化モードと呼ぶ。“非窒化モード”および“窒化モード”は、それぞれ“Ｎｏｎ−ｐｏｉｓｏｎ ｍｏｄｅ”および“Ｐｏｉｓｏｎ ｍｏｄｅ”とも呼ばれる。
非窒化モードでは、ターゲット表面は母材金属（例えばＴｉ）が主で、窒化されつつある過程にあり、ターゲット表面がほぼＴｉの状態でＴｉがスパッタリングされ、基板に到達する途中、あるいは基板表面で窒化される。一方、窒化モードではターゲット表面が十分に窒化され、窒化物が形成された表面がスパッタリングされ、ほぼＴｉ：Ｎが１：１の正規組成の膜が形成される。図１５はＴｉＮx膜の比抵抗のスパッタ時におけるＮ2流量依存性を示している。図１５は基板バイアスを０Ｗ、２００Ｗ、３００Ｗとした場合をそれぞれ示しているが、バイアス条件によらずに横軸のＮ2流量の増加に伴って抵抗が上昇し、ピークを持った後に抵抗が下がる傾向がある。
上述したＴｉ含有量が５０ａｔ％を超えるＴｉＮx膜をスパッタリング法で形成する場合、非窒化モード、すなわち“Ｎｏｎ−ｐｏｉｓｏｎ ｍｏｄｅ”で形成することができる。一方、ＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０ａｔ％以下のＴｉＮx膜は、窒化モード、すなわち“Ｐｏｉｓｏｎ ｍｏｄｅ”によって形成することができる。以下の説明では特に断らない限り、スパッタリング法でＴｉ含有量が５０ａｔ％を超えるＴｉＮx膜およびＴｉ含有量が５０ａｔ％以下であるＴｉＮx膜を形成するものとし、その場合には適宜“非窒化モード”のＴｉＮx膜および“Ｎｏｎ−ｐｏｉｓｏｎ ｍｏｄｅ”なる文言、並びに“窒化モード”のＴｉＮx膜および“Ｐｏｉｓｏｎ ｍｏｄｅ”なる文言を使用する。
なお、上述したスパッタリング法に代えて、化学気相成長法（ＣＶＤ法）や原子層成長法（ＡＬＤ法）で上述したＴｉ含有量が５０ａｔ％を超えるＴｉＮx膜を形成することもできる。これらの方法を適用する場合、ＴｉＮx膜を形成する際の原料ガスと他のガスとの分圧比、例えばＮ2やアンモニアの分圧比を調整することによって、Ｔｉ含有量が５０ａｔ％を超えるＴｉＮx膜を得ることができる。また、プラズマ照射やラジカル照射で、吸着した原料ガスの分解を促進する手法を適用することも有効である。
まず、図１に示すように、Ｓｉ基板等の半導体基板１上に設けられた第１のシリコン酸化膜（ＳｉＯ2膜）２上に、第１の層間絶縁膜３として第１のＰＡＥ膜４および第２のＳｉＯ2膜５を順に形成する。図示していないが、第１のＳｉＯ2膜２には半導体基板１に形成された半導体素子部の電極（下層電極）が露出している。次いで、図２に示すように、フォトリソグラフィ技術や反応性イオンエッチング（ＲＩＥ）等を適用して、第１のＰＡＥ膜４および第２のＳｉＯ2膜５を選択的にエッチングして第１の配線溝６を形成する。
次に、図３に示すように、第２のＳｉＯ2膜５の表面、第１の配線溝６の側壁部および底部に沿って、第１のバリアメタル層としてＴｉ膜７を形成する。Ｔｉ膜７は段差を良好に被覆した状態で形成される。次いで、図４に示すように第１の配線溝６内に第１のＣｕシード膜８を成膜した後、図５に示すようにＣｕめっきによる埋め込み処理を行って第１のＣｕめっき膜９を形成し、さらに第１のＣｕめっき膜９に熱処理を施す。ここでの熱処理は、第１のＣｕめっき膜９のセルフエージング等に基づく膜質の経時変化による変動を予め抑制するために、Ｃｕを大粒径化する目的で実施するものである。図５では第１のＣｕシード膜８を含むＣｕ金属層全体を第１のＣｕめっき膜９として示している。
この後、Ｔｉ膜７および第１のＣｕめっき膜９に対してＣＭＰ処理を施して、図６に示すように第１の配線溝６内に充填された第１のＣｕ配線層１０を形成する。このように、ＣＭＰ工程を経ることによって、Ｔｉ膜７および第１のＣｕめっき膜９は第１の配線溝６内に充填された第１のＣｕ配線層１０を構成するものである。
次に、図７に示すように、第１のＣｕ配線層１０を有する第１の層間絶縁膜３上に、ＳｉＣＮ膜１１、ＳｉＣＯ膜１２、第２のＰＡＥ膜１３および第３のＳｉＯ2膜１４を順に形成する。ここで、ＳｉＣＮ膜１１はＲＩＥ法を用いる工程におけるストッパ膜、およびＣｕの拡散防止膜として機能する。第３のＳｉＯ2膜１４はＣＭＰ法を適用する工程における保護膜として機能する。ＳｉＣＮ膜１１、ＳｉＣＯ膜１２、第２のＰＡＥ膜１３および第３のＳｉＯ2膜１４は第２の層間絶縁膜１５を構成するものである。
第２の層間絶縁膜１５は、ＳｉＣＯ膜１２および第２のＰＡＥ膜１３の少なくとも一方のみで構成することもできる。一方、上述したように複数種の絶縁膜から層間絶縁膜１５を構成した場合、少なくとも１つの絶縁膜に吸湿性の高いポーラス膜を使用すると絶縁膜から放出される酸化性ガスが多くなる。「ポーラス膜」とは、比誘電率を例えば３以下程度に低下させるために空孔を多く含む膜をいう。
次いで、図８に示すように、フォトリソグラフィ技術やＲＩＥを適用して第２の層間絶縁膜１５を選択的にエッチングして、第２の配線溝１６およびビア１７を形成する。ビア１７内には第１のＣｕ配線層１０の表面の一部が露出する。次いで、このようにして得た構造体に対して、真空中またはＨ2ガス雰囲気等の還元雰囲気中で熱処理を施す。この熱処理によって、第２の層間絶縁膜１５中に含まれるＨ2Ｏ、あるいは第２配線溝１６やビア１７の形成時に結合が切れて、第２の層間絶縁膜１５中に残っている炭素系の残留物等の酸化種が除去される。この際、熱処理を還元雰囲気中で行えば、ビア１７の底部に露出した第１のＣｕ配線層１０の表面の酸化層も還元処理することができる。
次に、図９に示すように、第２の層間絶縁膜１５に設けられた第２の配線溝１６やビア１７の底部および側壁部に沿って、非窒化モードの第１のＴｉＮx膜１８を形成する。非窒化モードの第１のＴｉＮx膜１８は、第２のバリアメタル層を構成する層の一部（第１の層）として形成されるものであり、上述したように酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０ａｔ％を超えるＴｉＮx膜である。
第１のＴｉＮx膜１８は例えば以下のようにして形成される。図８に示すような構造体をイオン化スパッタリングチャンバ内に搬送し、所望の温度に設定されたサセプタ上に設置する。その後、上記構造体をサセプタで吸着してサセプタと同等の温度に保つ。この状態で、低圧力のスパッタリングチャンバ内に、スパッタリングを生じさせるためのＡｒガスを例えば６〜８ｓｃｃｍの流量で導入し、さらに微量のＮ2、例えば１〜１１ｓｃｃｍの流量のＮ2を導入する。そして、イオン化スパッタリング法を適用して、例えばカソード条件１８ｋＷに対して基板バイアス２００〜１０００Ｗにて、ＴｉＮx膜１８を例えば５ｎｍ成膜する。このとき、Ｎ2の流量に対して良好なカバレジを取得するための最適な基板バイアス値は、それぞれ種々適当なものを選択する。このＴｉＮx膜１８は段差を良好に被覆した状態で形成される。このようにして、図９に示す断面の構造体を得る。
次に、上述した第１のＴｉＮx膜１８上に、図１０に示すように、Ｔｉの含有比率が第１のＴｉＮx膜１８に比べて相対的に高い非窒化モードの第２のＴｉＮx膜１９を形成する。非窒化モードの第２のＴｉＮx膜１９は、第２のバリアメタル層を構成する層の一部（第２の層）として形成されるものであり、上述したように酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０ａｔ％を超え、かつ第１のＴｉＮx膜１８に比べて相対的にＴｉ含有量が多いＴｉＮx膜である。ここで、第２のバリアメタル層の一部となる第２の層として、非窒化モードのＴｉＮx膜１９に代えてＴｉ膜を形成してもよい。
第２のＴｉＮx膜（またはＴｉ膜）１９は、第２の配線溝１６やビア１７の側壁部上に堆積した第１のＴｉＮx膜１８層上と比較して、底部上に堆積した第１のＴｉＮx膜１８上に相対的に多く成膜されるように形成する。すなわち、第２の配線溝１６やビア１７の側壁部上には第２のＴｉＮx膜（またはＴｉ膜）１９があまり堆積しないような成膜条件を選択する。第２のＴｉＮx膜１９は、例えば以下のようにして形成される。
前述した段差の被覆性が良好な第１のＴｉＮx膜１８を成膜した後、同一または異なるチャンバ内で真空連続に第２のＴｉＮx膜１９を成膜する。第２のＴｉＮx膜１９は、第２の配線溝１６やビア１７の側壁部上にあまり成膜されず、相対的に側壁部上より底部上に多く成膜されるように、第１のＴｉＮx膜１８の成膜時より低い基板バイアス、例えば０〜２００Ｗにて成膜する。このとき、第２のＴｉＮx膜１９に含まれるＴｉ量を増やすために、例えば第２のＴｉＮx膜１９の成膜時に導入するＮ2流量を、第１のＴｉＮx膜１８の成膜時より減らすような条件を選択する。
例えば、第１のＴｉＮx膜１８の成膜時のＮ2流量として５ｓｃｃｍを選択していた場合、第２のＴｉＮx膜１９の成膜時には５ｓｃｃｍ未満の流量でＮ2を導入する。このような成膜条件下で、第２のＴｉＮx膜１９を例えば５ｎｍ成膜する。このとき、選択するバイアス値によってＴｉＮ組成が異なる場合もあるが、Ｎ2流量に対して所望のカバレジを取得するための最適な基板バイアス値は、成膜時に導入するＮ2流量が第１のＴｉＮx膜１８の成膜時より第２のＴｉＮx膜１９の成膜時の方が少ない関係を保ちつつ適当なものを選択する。このようにして、図１０に示すような断面の構造体を得る。
第１のＴｉＮx膜１８と第２のＴｉＮx膜（またはＴｉ膜）１９との積層膜は、第２のバリアメタル層２０を構成するものである。そして、上述したように第２のＴｉＮx膜（またはＴｉ膜）１９を、第２の配線溝１６やビア１７の側壁部上に堆積した第１のＴｉＮx膜１８層上と比較して、底部上に堆積した第１のＴｉＮx膜１８上に相対的に多く成膜されるように形成することで、側壁部上に堆積した第１のＴｉＮx膜１８と第２のＴｉＮx膜（またはＴｉ膜）１９との積層膜部分（第１の部分）のＴｉ含有量に比べて、底部上に堆積した第１のＴｉＮx膜１８と第２のＴｉＮx膜（またはＴｉ膜）１９との積層膜部分（第２の部分）のＴｉ含有量が多い第２のバリアメタル層２０を得ることができる。
次に、真空連続にて図１０に示すような構造体をＣｕ膜形成用のチャンバに搬送し、上記構造体を所望の温度に保持した状態で、図１１に示すように第２のバリアメタル層２０上に第２のＣｕシード膜２１を形成する。第２のＣｕシード膜２１は所望の膜厚、例えば６０ｎｍ程度の膜厚となるように、物理気相成長法（ＰＶＤ法）、ＣＶＤ法、ＡＬＤ法等で形成する。次いで、図１２に示したように、めっき法を適用して第２の配線溝１６およびビア１７を第２のＣｕめっき膜２２で埋め込む。図１２では第２のＣｕシード膜２１を含むＣｕ金属層全体を第２のＣｕめっき膜２２として示している。
そして、第２のＣｕめっき膜２２のセルフエージング等に基づく膜質の経時変化によるばらつきを防ぐために、Ｃｕを予め大粒径化する熱処理工程（めっき後アニール）を実施する。このアニールは真空、窒素ガス雰囲気中、あるいはＮ2／Ｈ2ガス雰囲気中のいずれかにて、１５０〜３００℃の温度で６０分程度保持することにより実施する。このアニール条件は種々めっきの条件と共に、最適温度や最適時間が変わることは言うまでもない。
この後、第２のバリアメタル層２０および第２のＣｕめっき膜２２に対してＣＭＰを施して平坦化することによって、図１３に示すように第２の配線溝１６およびビア１７内に充填された第２のＣｕ配線層２３を形成する。このように、ＣＭＰ工程を経ることによって、第２のバリアメタル層２０および第２のＣｕめっき膜２２は、デュアルダマシン構造の第２のＣｕ配線層２３を構成するものである。なお、図１３では２層の配線構造を示しているが、多層配線の積層数はこれに限られるものではない。配線層をさらに多層化する場合には、図７〜図１３に示した各工程を繰り返し行えばよい。また、配線構造はデュアルダマシン構造に限られるものではなく、シングルダマシン構造であってもよい。
上述したように、第１の実施形態ではＴｉ含有量に大小関係がある２種類の膜（非窒化モードのＴｉＮx膜またはＴｉ膜）をカバレジで使い分けることによって、側壁部上および底部上の各部分領域ごとに見たとき、その膜全体の体積に対して底部上のＴｉ含有量が側壁部上より相対的に多いバリアメタル層２０を得ている。このようなバリアメタル層２０を適用することによって、以下に示すような利点が得られる。
すなわち、素子の微細化により配線幅が細くなり、配線の埋め込み前の溝構造では配線体積に比較して溝側壁面の面積が相対的に大きくなる。めっき後アニール工程でＣｕ膜を粒成長させる際に、ダマシン配線内では溝側壁面および溝底面の３方向から結晶粒が成長する。このとき、微細配線になればなるほど、溝側壁面からの成長の寄与が大きくなる。そこで、配線抵抗を議論する際には、溝内部のバリアメタル、少なくとも溝側壁面のバリアメタルをどのように形成するかが重要となる。
Ｔｉ含有量が多い非窒化モードのＴｉＮx膜を用いると、Ｔｉ含有量が少ない非窒化モードのＴｉＮx膜を用いたときと比較して、Ｃｕ配線中へのＴｉの拡散がより多く生じると共に、バリアメタルとＣｕとの密着性が良好となる。このため、Ｔｉ系バリアメタルのメリットであるＥＭやＳＭの改善が得られる一方で、バリアメタルとＣｕとの密着性が良好であるためにＣｕ配線の粒成長が抑制される。特に、めっき後アニール工程においてバリアメタル近傍のＣｕ粒の再成長が抑制されやすく、Ｔｉ含有量が相対的に少ない非窒化モードのＴｉＮx膜を用いたときと比較して、配線抵抗が高くなる。例えば、配線幅を７５ｎｍ以下とした場合に、この傾向は顕著になる。
逆に、Ｔｉ含有量が少ないＴｉＮx膜を用いると、Ｔｉ含有量が多い非窒化モードのＴｉＮx膜を用いたときと比較して、Ｃｕ配線中へのＴｉの拡散を抑制されるため、バリアメタルとＣｕとの密着性が低下する。そのため、Ｔｉ系バリアメタルのメリットであるＥＭやＳＭの改善がさほど得られない。ただし、バリアメタルとＣｕとの密着性が低下することで、相対的にＣｕ配線の粒成長がしやすくなり、配線抵抗は低くなる。
そこで、Ｃｕ配線中へのＴｉの拡散源は、溝底部上やビア底部上のＴｉ含有量が多い非窒化モードのＴｉＮx膜とし、そこから主に供給できるようにする。一方、溝側壁部上には溝底部上やビア底部上のＴｉＮx膜と比較して、相対的にＴｉ含有量が少ないＴｉＮx膜を用いる。この際、密着性が良好な領域の中ではあるが、比較的Ｃｕ膜の粒成長が生じやすい組成を適用することで、Ｃｕ配線の粒成長を生じやすくする。このような構造によって、微細配線においても高信頼性と低抵抗化が実現可能になる。
上述したＴｉＮ組成に関しては、例えば図１６に示す組成領域から選択し、側壁部上のＴｉＮx膜が溝底部上やビア底部上のＴｉＮx膜よりＴｉ含有量が相対的に少なくなるように構成する。図１６は各種ＴｉＮx組成の膜を種々のＮ2流量や基板バイアスの組み合わせによって作製し、その上にＣｕ膜（めっき膜）を１０ｎｍの厚さで形成し、その後にＨ2／Ｎ2ガス雰囲気（Ｈ2＝３体積％）中にて約２００℃、約３００℃、約４００℃の各温度で約１時間熱処理したときの凝集傾向（密着性）をまとめたものであり、それに対応する比抵抗の傾向を模式的に示すものである。
図１６から明らかなように、Ｃｕとの密着性はＴｉ含有量が多いほど良好な特性を示す。さらに、Ｃｕとの密着性には熱処理温度依存性が存在し、熱処理温度が高くなるほど、好ましいＴｉ組成（窒素組成）の領域が広がることが分かる。また、Ｃｕとの密着性を確保するためには、Ｃｕ配線中にＴｉの拡散が生じるだけでなく、非窒化モードのＴｉＮx膜とＣｕ膜（めっき膜）との界面で化合物の生成反応が生じ始める２００℃以上の温度で熱処理を１回以上行うことが好ましいことが分かる。
図１６はバリアメタル層（ＴｉＮx膜）の表面組成と密着性との関係を示しているが、バリアメタル層の各部分領域における膜体積全体の平均組成（体積平均）で、上述したようなＴｉ含有量の大小関係が形成されていればよい。Ｔｉ含有量を各部分領域の膜体積全体の平均組成として扱うのは、以下のような理由による。溝側壁部上のバリアメタル層２０に関しては、例えば第２のＴｉＮx膜１９が溝側壁部に不連続、またはアイランド状に形成される成膜条件を選択した場合、第１のＴｉＮx膜１８と第２のＴｉＮx膜１９の両方がＣｕ配線層２３と接するケースが存在する。このような状況では、表面組成というよりも側壁部上に堆積された膜全体の平均組成で議論する方がより適当である。
信頼性確保のためのＣｕ配線中へのＴｉの拡散源としては、溝底部上およびビア底部上に堆積したＴｉＮx膜（またはＴｉ膜）が用いられるが、特にＴｉ含有量を多く必要とするのはビア底部上である。これは以下の理由による。図１７は密着性が低いバリアメタルを用いた際にビア底部や下層配線にボイドが発生する状態を模擬的に示した図である。ビア底部におけるＣｕ配線とバリアメタルとの密着性が低いと、図１７（ｂ）に示すように、Ｃｕが上部に吸い上げられる不良や下層配線と接するビア下部にボイドが生じる不良が起きて信頼性が低下する。特に、下層配線と接するビア底部はダメージ等が入った下層配線と接する上に、形状的にもストレスが集まりやすく、ボイドが発生しやすい。
上述したボイドの発生基点となるマイクロボイドの発生を抑制するためには、バリアメタルのＣｕ配線との密着性が重要である。このため、ビア近傍では特に密着性を重視したＴｉ含有量が多いＴｉＮ組成を選択することが好ましい。ビア底部上に関しても、ＴｉＮ組成の定義は底部上のバリアメタルの膜体積全体の平均組成として定義する。これは、ＰＶＤプロセスとしてバイアススパッタ等を適用した際に、特にビア底部からリスパッタが生じやすく、膜のミキシング等を生じやすいため、ビア底部上の膜体積全体の平均組成として議論する方が適当だからである。
上述したように、Ｃｕ配線層２３の低抵抗化のためには、配線溝１６やビア１７の側壁部上のバリアメタル層（ＴｉＮx膜）２０のＴｉ含有量が相対的に少なくなるように制御し、信頼性を上げるためには配線溝１６やビア１７の底部上のバリアメタル層（ＴｉＮx膜）２０のＴｉ含有量が相対的に多くなるように制御する。側壁部上のＴｉＮx膜のＴｉ含有量を底部上と比べて相対的に下げる際に、溝底部上やビア底部上の第１のＴｉＮx膜１８の膜厚を側壁部上より減少させることも有効である。このような構成を実現するための方法としては、例えば以下に示すような方法が挙げられる。
すなわち、第１のＴｉＮx膜１８を成膜した後に、Ａｒガスを例えば６〜８ｓｃｃｍ程度の流量でチャンバ内に導入し、例えば０〜５ｋＷのカソード条件に対して５００〜１０００Ｗの基板バイアス、例えば１０００Ｗの基板バイアスで、Ａｒイオンにより第１のＴｉＮx膜１８の表面をエッチングする。特に、基板バイアスを強くすることによって、側壁部上より底部上のＴｉＮx膜１８のエッチングが促進される。さらに、条件によっては側壁部上のＴｉＮx膜１８を残しつつ、底部上のＴｉＮx膜１８をエッチングにより除去することができる。この際、Ａｒの流量や最適な基板バイアス値は、それぞれ種々適当なものを選択する。
この後、図１０に示したようにＴｉ組成が相対的に多い非窒化モードの第２のＴｉＮx膜（またはＴｉ膜）１９を形成する。配線溝１６やビア１７の底部上の第１のＴｉＮx膜１８の膜厚を減少させている分だけ、その部分に堆積させる第２のＴｉＮx膜（またはＴｉ膜）１９の膜厚を厚くすることができる。従って、底部上のバリアメタル層（ＴｉＮx膜）のＴｉ含有量を相対的に多くすることが可能となる。特に、図１８に示すようにビア１７の底部上に堆積した第１のＴｉＮx膜１８を除去した場合には、第２のＴｉＮx膜（またはＴｉ膜）１９の成膜時に種々のバイアスを選択することが可能となる。これによって、ビア底部はＴｉ比率が高く、側壁部はＴｉ比率が低い構造を実現することができる。
なお、第１の実施形態はデュアルダマシン構造の半導体装置への適用例であるため、バリアメタル層（ＴｉＮx膜）２０の配線溝１６およびビア１７の底部上に堆積させた部分（第２の部分）のＴｉ含有量を、配線溝１６およびビア１７の側壁部上に堆積させた部分（第１の部分）と比べて相対的に多くしている。シングルダマシン配線や単層配線を有する場合には、配線溝の底部上のＴｉ含有量を、配線溝の側壁部上と比べて相対的に多くすることによって、同様に高信頼性と低抵抗化を実現した半導体装置を提供することが可能となる。Ｔｉ含有量が異なる部分（領域）を有するバリアメタル層（ＴｉＮx膜）を形成する凹部は、ビアを含む配線溝および配線溝単独のいずれであってもよい。
次に、本発明の第２の実施形態による半導体装置の製造方法について説明する。第２の実施形態においては、前述した図１〜図８に示した各工程を経ることによって、図８に示した構造体を作製する。ここまでの各工程は第１の実施形態と同様にして実施する。次に、図１９に示すように、第２の層間絶縁膜１５に設けられた第２の配線溝１６やビア１７の底部および側壁部に沿って、非窒化モードのＴｉＮx膜３１を形成する。ＴｉＮx膜３１は段差を良好に被覆した状態で形成される。ＴｉＮx膜３１は第１の実施形態における第１のＴｉＮx膜１８と同様の方法で成膜することができる。また、ＴｉＮx膜３１に代えてＴｉ膜を第２の配線溝１６やビア１７内に形成してもよい。
次に、連続して同一のイオン化スパッタリングチャンバ内に微量のＮ2、例えば１〜１１ｓｃｃｍの流量のＮ2を導入し、例えば０．１ｋＷのカソード条件に対して基板バイアスが０〜２００Ｗ程度の弱いバイアスにて、基板近傍にＮ2／Ａｒ放電を発生させる。これは圧力の高い領域でプラズマを発生させて放電を維持してもよいし、また圧力が低くてもコイル等のプラズマを安定化させる構造を有するチャンバであれば、カソードＤＣが継続的に印加されていなくても、放電を維持することができる。
このとき、０Ｗないし弱いバイアスを基板に印加するだけであるため、基板表面や溝内の比較的上部のＴｉＮx膜（またはＴｉ膜）３１の表面が窒化される。さらに、この際に弱いＤＣを印加すると、ターゲットから放出されたＴｉが溝底部やビア底部に付着するため、Ｔｉ含有量の体積平均を見ると、相対的に側壁部上のＴｉＮx膜（またはＴｉ膜）３１の窒化量が多くなる。なお、窒化処理は真空連続で搬送した別のイオン化スパッタリングチャンバ内で実施してもよく、それによっても同様の効果が得られる。
上述したように、溝底部やビア底部上のＴｉＮx膜（またはＴｉ膜）３１と比較して側壁部上のＴｉＮx膜（またはＴｉ膜）３１を相対的に多くプラズマ窒化することによって、図２０に示すようにＴｉ含有量が領域（第１の部分と第２の部分）によって異なるバリアメタル層（非窒化モードのＴｉＮx膜またはＴｉ膜に基づくＴｉＮx膜）３２を得ることができる。この後、図１１ないし図１３に示した各工程を実施することによって、第１の実施形態と同様に高信頼性と低抵抗化を実現した半導体装置を得ることができる。
また、上記したイオン成分による窒化処理に代えて、ラジカルによる表面処理でも同様の効果を得ることができる。イオン化スパッタリングチャンバ内において、イオン成分とラジカル成分は特に分離されているわけではないが、例えば放電管を用いて生成したラジカルをチャンバ内に導入して表面処理を行う場合には、上述した窒化処理のように溝底部やビア底部へのＴｉの堆積は生じない。しかし、アスペクト比が大きくなるにつれて、ラジカル成分が溝底部やビア底部に到達しにくくなるため、実効的な窒化のグラデーションを生じる。これによって、上述したように側壁部上のバリアメタルのＴｉ成分が相対的に低減するため、配線抵抗の低減と信頼性の向上を両立させた構造が得られる。
第２の実施形態についても、第１の実施形態と同様にデュアルダマシン構造の半導体装置に適用しているため、ＴｉＮx膜３１の配線溝１６およびビア１７の壁部上に堆積させた部分の窒化量を、配線溝１６およびビア１７の底部上に堆積させた部分と比べて相対的に多くしている。シングルダマシン配線や単層配線を有する場合には、配線溝の側壁部上の窒化量を、配線溝の底部上と比べて相対的に多くすることによって、同様に高信頼性と低抵抗化を実現した半導体装置を提供することができる。窒化量が異なる部分を有するバリアメタル層（ＴｉＮx膜）、言い換えるとＴｉ含有量が異なる部分を有するバリアメタル層を形成する凹部は、ビアを含む配線溝および配線溝単独のいずれであってもよい。
次に、第１および第２の実施形態における非窒化モードのＴｉＮx膜の好ましい組成について述べる。第１の実施形態でも説明したように、ビア底部の密着性が弱いと図１７に示したように、Ｃｕが上部に吸い上げられる不良や下層配線と接するビア下部にボイドが生じる不良が起きやすく、このために信頼性が低下する。このような不良の発生を抑制する上で、凹部の底部上に堆積されたＴｉＮx膜のＮ含有量（酸素および貴金属成分を除く全成分におけるＮ含有量）は４０原子％未満とすることが好ましい。Ｎ含有量が４０原子％未満のＴｉＮx膜は、図１６に示したようにめっき後アニールの温度を３００℃程度まで上げることで優れた密着性が得られる。ＴｉＮx膜のＮ含有量は２００℃以上のアニール温度で密着性が良好となる２０原子％未満とすることがさらに好ましい。
一方、第１の実施形態で既に述べたように、ＴｉＮx膜のＴｉ含有量が少ないほど配線抵抗が下がる傾向があるため、Ｔｉ含有量が均一なバリアメタルを用いた場合には良好な密着性と配線抵抗の両立が難しくなる。このため、凹部の側壁部上には密着性が良好な領域の範囲内で、Ｔｉ含有量を相対的に低下させた第１のＴｉＮx膜を形成する。そして、凹部の底部上にはＴｉ膜または第１のＴｉＮx膜よりＴｉ含有量が多い非窒化モードの第２のＴｉＮx膜、すなわち密着性が良好なＴｉ膜や非窒化モードの第２のＴｉＮx膜を形成することによって、上記問題を回避することができる。
上述した第１および第２の実施形態の半導体装置は、配線溝およびビアの底部上のバリアメタルのＴｉ含有量が側壁部上のバリアメタルより相対的に多くなるような構成を備えている。配線溝の底部上のバリアメタルの組成に関しては、この構成の形成方法にも依存するが、低抵抗を重視する場合には側壁組成に近くなるようにＴｉ組成を少なくし、信頼性を重視する場合にはＴｉ組成を多くして、ビア底部の組成に近くなるようにする等、密着性が良好な範囲内で種々の組成を選択することができる。
なお、第１および第２の実施形態では、配線溝およびビア内にめっきを適用して金属配線層（Ｃｕ配線層）を埋め込んでいるが、本発明はこれに限定されるものではない。金属配線層の埋め込みは、ＣＶＤ法やＡＬＤ法を適用して実施してもよいことは言うまでもない。バリアメタルの形成に関しては、ＰＶＤプロセスを中心に説明したが、ＰＶＤ法とＡＬＤ法との組み合わせを適用してもよい。さらに、最適なカソード条件や基板バイアス値、ガス流量は、各実施形態において一例を示したものにすぎず、使用される成膜装置等に応じて適宜に適正な範囲から選択すればよい。半導体装置の構造に関しては、ＰＶＤ法やＡＬＤ法等の成膜方法に限定されるものではない。また、層間絶縁膜についてはハイブリッド構造、モノシリック構造のいずれであってもよい。
さらに、本発明の上記した各実施形態に限定されるものではなく、層間絶縁膜の凹部内にバリアメタル層（ＴｉＮx膜）を介して形成された金属配線層を備える各種構造の半導体装置やその製造方法に適用することができる。そのような半導体装置およびその製造方法についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
１…半導体基板、３…第１の層間絶縁膜、６…第１の配線溝、７…第１のバリアメタル層（Ｔｉ膜）、１０…第１のＣｕ配線層、１５…第１の層間絶縁膜、１６…第２の配線溝、１７…ビア、１８…第１のＴｉＮx膜、１９…第２のＴｉＮx膜（またはＴｉ膜）、２０…第２のバリアメタル層、２３…第２のＣｕ配線層、３１…ＴｉＮx膜（またはＴｉ膜）。

Claims (4)

  1. 半導体基板と、
    前記半導体基板上に形成され、凹部を有する層間絶縁膜と、
    前記凹部の底部および側壁部に沿って形成され、前記側壁部上に堆積された第１の部分と前記底部上に堆積された第２の部分とを有するバリアメタル層と、
    前記バリアメタル層を介して前記凹部内に形成され、配線幅が７５ｎｍ以下のＣｕ配線層とを具備し、
    前記第１の部分はＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０原子％を超えるＴｉＮx 層からなり、前記第２の部分はＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０原子％を超え、かつＮ含有量が４０原子％未満であるＴｉＮx 層からなり、前記第２の部分のＴｉ含有量の体積平均が前記第１の部分のＴｉ含有量の体積平均と比べて相対的に多いことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記バリアメタル層は、前記凹部の底部および側壁部に沿って形成され、ＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０原子％を超える第１のＴｉＮ x 膜と、前記第１のＴｉＮ x 膜上に形成され、ＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０原子％を超える第２のＴｉＮ x 膜、またはＴｉ膜との積層膜を有し、
    前記第２のＴｉＮ x 膜またはＴｉ膜は、前記第１の部分と比較して前記第２の部分に相対的に厚く堆積されていることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記第１の部分における前記第２のＴｉＮ x 膜またはＴｉ膜は、不連続またはアイランド状に形成されていることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記バリアメタル層は、前記凹部の底部および側壁部に沿って形成され、ＴｉおよびＮを含み、酸素および貴金属成分を除く全成分におけるＴｉ含有量が５０原子％を超えるＴｉＮ x 膜を有し、
    前記ＴｉＮ x 膜は、前記第１の部分と比較して前記第２の部分が相対的に多く窒化されていることを特徴とする半導体装置。
JP2009080274A 2009-03-27 2009-03-27 半導体装置 Expired - Fee Related JP5025679B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009080274A JP5025679B2 (ja) 2009-03-27 2009-03-27 半導体装置
US12/712,001 US20100244256A1 (en) 2009-03-27 2010-02-24 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009080274A JP5025679B2 (ja) 2009-03-27 2009-03-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011248576A Division JP2012074714A (ja) 2011-11-14 2011-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010232538A JP2010232538A (ja) 2010-10-14
JP5025679B2 true JP5025679B2 (ja) 2012-09-12

Family

ID=42783107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009080274A Expired - Fee Related JP5025679B2 (ja) 2009-03-27 2009-03-27 半導体装置

Country Status (2)

Country Link
US (1) US20100244256A1 (ja)
JP (1) JP5025679B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5925611B2 (ja) * 2012-06-21 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8710660B2 (en) * 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
US9312203B2 (en) * 2013-01-02 2016-04-12 Globalfoundries Inc. Dual damascene structure with liner
US10396012B2 (en) * 2016-05-27 2019-08-27 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JP3540302B2 (ja) * 2001-10-19 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP4830421B2 (ja) * 2005-06-28 2011-12-07 東京エレクトロン株式会社 金属膜の成膜方法及び成膜装置
TW200814156A (en) * 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
JP4498391B2 (ja) * 2006-07-21 2010-07-07 株式会社東芝 半導体装置の製造方法
JP2008078390A (ja) * 2006-09-21 2008-04-03 Fujitsu Ltd 半導体装置およびその製造方法
KR100885186B1 (ko) * 2007-05-03 2009-02-23 삼성전자주식회사 확산 베리어 필름을 포함하는 반도체 소자의 형성 방법
US7799674B2 (en) * 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects

Also Published As

Publication number Publication date
JP2010232538A (ja) 2010-10-14
US20100244256A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
US7785658B2 (en) Method for forming metal wiring structure
JP5267130B2 (ja) 半導体装置およびその製造方法
US7718524B2 (en) Method of manufacturing semiconductor device
TWI633624B (zh) 用於銅阻障層應用之摻雜的氮化鉭
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
TWI374482B (ja)
JP2011166106A (ja) 半導体装置の製造方法及び半導体装置
JPWO2007061134A1 (ja) 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP2020536395A (ja) 相互接続のためのルテニウム金属機能フィリング
JP4498391B2 (ja) 半導体装置の製造方法
JP5025679B2 (ja) 半導体装置
US20050023702A1 (en) Semiconductor device and method for fabricating the same
JP2019062190A (ja) 銅配線のためのシード層
KR102118580B1 (ko) 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들
JP5823359B2 (ja) 半導体装置の製造方法
JP2005005383A (ja) 半導体装置および半導体装置の製造方法
JP2005203569A (ja) 半導体装置の製造方法及び半導体装置
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
JP2012074714A (ja) 半導体装置の製造方法
JPWO2010047118A1 (ja) 半導体装置およびその製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
TWI750778B (zh) 積體電路結構及其形成方法
JP2009117673A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees