JP4498391B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4498391B2
JP4498391B2 JP2007185564A JP2007185564A JP4498391B2 JP 4498391 B2 JP4498391 B2 JP 4498391B2 JP 2007185564 A JP2007185564 A JP 2007185564A JP 2007185564 A JP2007185564 A JP 2007185564A JP 4498391 B2 JP4498391 B2 JP 4498391B2
Authority
JP
Japan
Prior art keywords
film
layer
tin
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007185564A
Other languages
English (en)
Other versions
JP2008047886A (ja
Inventor
敦子 坂田
純一 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007185564A priority Critical patent/JP4498391B2/ja
Publication of JP2008047886A publication Critical patent/JP2008047886A/ja
Application granted granted Critical
Publication of JP4498391B2 publication Critical patent/JP4498391B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の製造方法に関する。
半導体集積回路(LSI)の多層配線には比抵抗の低い銅(Cu)膜が用いられ、層間絶縁膜に形成した溝やビアホールにCu膜を埋め込むダマシン配線が主流になっている。配線幅はLSIの微細化とともに細くなり、配線厚は配線間容量の低下を目的として薄くなる傾向がある。そのため微細ダマシン配線では、比抵抗の高いバリアメタル層の配線断面積に占める割合が配線抵抗に大きく影響する。つまり、バリアメタル層が薄いほどダマシン配線の抵抗は低くなる。しかし、バリアメタル層には層間絶縁膜へのCu原子の拡散防止、Cu膜との密着性、及び層間絶縁膜との密着性が同時に求められる。
特にバリアメタル層とCu膜との密着性は、配線のエレクトロマイグレーション(EM)耐性やストレスマイグレーション(SM)耐性において非常に重要である。さらにバリアメタル層は上記要求を満たす最も薄い膜厚で、且つ層間絶縁膜に形成した溝の底面や側面に一様な厚みでコンフォーマルに形成されることが望まれている。
次に、薄いバリアメタル層の形成について、昨今の状況を述べる。一般的な、物理気相成長法(PVD法)は段差被覆性が低い。そのため、層間絶縁膜に形成された溝とビアホールを金属で埋め込んで形成するデュアルダマシン構造では、PVD法によりコンフォーマルなバリアメタル層を形成することが困難である。そのため、基板バイアスによってメタルイオンを引き込んでボトムカバレジを改善し、メタルや成膜ガスイオンのリスパッタ効果を利用してサイドカバレジを改善するイオン化PVD法が開発され、バリアメタル層の形成に用いられてきた。
しかし、配線の微細化、高アスペクト化により、配線抵抗、バリア性、及び密着性を保
つのに十分なコンフォーマル成膜が今後ますます困難になる。一方、化学気相成長法(CVD法)により、コンフォーマルなバリアメタル層を形成することは可能であるが、SM不良の問題から、配線工程では高温プロセスが適用できない。そのため、CVD法では配線工程の許容温度で分解する、バリアメタルとして成膜したい材料の原料ガスが少ない問題がある。
また、極薄膜のコンフォーマルな成膜方法として基板表面に原子層を一層ずつ積み上げて薄膜を成長させる原子層成長法(ALD法)が提案されている。ALD法では厚い膜を形成する方法には向かないが、段差被覆性よく極薄膜を形成できる。しかしながら、ALD法においてもCVD法と同様に配線工程の許容温度内で原料ガスを熱分解させることが難しいという問題がある。
一方、最近の層間絶縁膜は、信号遅延を抑制するために低誘電率絶縁膜が用いられるよ
うになってきている。低誘電率絶縁膜は、有機系絶縁膜のみならず無機系絶縁膜であっても炭素(C)を多く含み、空孔が多く、水(HO)等の酸化種がトラップされている。バリアメタル層とCu膜との密着性は、材料として決まる密着性と、バリアメタル層が変質して経時的に変化する密着性がある。特に、経時的な密着性の変化は、製造工程中だけでなく、実使用時にSM、EM不良等を引き起こすため、極めて深刻である。プラズマ照射、電子ビーム照射、紫外線照射を伴う加工工程や絶縁膜キュア工程では、絶縁膜中の炭素を含む分子が放出され、絶縁膜がダメージを受け、脱離した炭素が結合していたサイトには水が吸着しやすい。
この製造工程中、あるいは実使用中にバリアメタル層が経時的に変質する原因は、絶縁膜中に含まれる酸化種によりバリアメタル層が酸化し、Cuとの密着性が低下することがある。また、絶縁膜中に含まれる炭素(C)を含む分子により、バリアメタル層が炭化(カーバイド化)する場合もある。
このように、バリアメタル層の変質を抑制し、密着性を確保することが、今後ますます難しくなる。また、予め界面に酸化物を形成するプロセス(例えば、特許文献1参照。)が提案されているが、酸化物を積極的に形成した場合、価数の大きな密度の低い酸化物が形成されるため、所望の形態を得ることができない。
特開2000−269213号公報
本発明は、配線材との密着性良く、バリアメタル層を形成することのできる半導体装置の製造方法、及び配線材との密着性に優れたバリアメタル層を有する半導体装置を提供することを目的とする。
上記目的を達成すべく、本発明の一態様は、第1の基板温度で、表面に凹部が形成された層間絶縁膜中及びその表面の酸化種を一部残存するように放出させる工程と、前記第1の基板温度より低い、前記層間絶縁膜中から酸化種が放出されない第2の基板温度で、前記層間絶縁膜の少なくとも一部と接触するようにして、Ti及びNを含み、酸素(O)及び貴金属成分を除く全成分におけるTi含有量が50at%を超える、微結晶状態の層を形成する工程と、前記層上にCu金属層を形成する工程と、前記層を形成後、前記層間絶縁膜中に残存させた酸化種によって、前記層の少なくとも一部を酸化させる工程と、を具え、前記層を酸化させる工程は、前記層を加熱する工程を具えることを特徴とする、半導体装置の製造方法に関する。
本発明によれば、配線材との密着性良く、バリアメタル層を形成することのできる半導
体装置の製造方法、及び配線材との密着性に優れたバリアメタル層を有する半導体装置を提供することができる。
以下、本発明に係る実施の形態について説明する。なお、説明は図面に基づいて行うが、それらの図面は単に図解のために提供されるものであって、本発明はそれらの図面により何ら限定されるものではない。
(第1の実施形態)
最初に、本発明の第1の実施形態の半導体装置の製造方法に関して説明する。図1〜12は、第1の実施形態の製造方法に関する工程を順に示す図である。本実施形態においては、配線材にCu膜(Cu金属層)、バリアメタル層にTi及びNを含み、酸素(O)及び貴金属成分を除く全成分におけるTi含有量が50at%を超える層、絶縁膜に有機系低誘電率絶縁膜であるポリアリーレンエーテル(以下、PAEと略す)膜及び無機系低誘電率絶縁膜である炭素含有シリコン酸化(以下、SiCOと略す)膜等を使用したデュアルダマシン構造の多層配線を形成する場合を説明する。
なお、上記Ti含有量が50at%を超える層は、スパッタリングによって簡易に製造することができる。したがって、本実施形態及び以下に説明する実施形態においては、特に断らない限り、前記層をスパッタリングによって形成する場合を中心に説明する。
一般的に、窒化物のスパッタは、窒化モードと非窒化モードに分けられる。これは、窒素を装置内に導入し、スパッタリングするときの、ターゲット表面の状況によってスパッタのモードを区別するものである。例えば、以下の図13のヒステリシスダイヤグラム等に示すように、横軸をNの流量、縦軸をチャンバー内圧力としてプロットした場合、窒素流量が少ない領域では圧力上昇が少なく、流量が多い領域では、圧力が上昇する。この圧力上昇が少ない領域を非窒化モード、圧力上昇が大きい領域を窒化モードと呼ぶ。“非窒化モード”及び“窒化モード”は、それぞれ“Non-poison mode”及び“Poison mode”とも呼ばれる。
非窒化モードでは、ターゲット表面が母材金属(例えばTi)が主で、窒化されつつある過程にあるが、ターゲット表面がほぼTiの状態でTiがスパッタリングされ、基板に到達する途中、あるいは基板表面で窒化される。一方窒化モードでは、ターゲット表面が十分窒化され、窒化物が形成された表面がスパッタリングされ、ほぼTi:Nが1:1の正規組成の膜が形成される。
上述したTi含有量が50at%を超える層をスパッタリングによって形成する場合、非窒化モード、即ち“Non-poison mode”で形成することができる。一方、Ti及びNを含み、酸素(O)及び貴金属成分を除く全成分におけるTi含有量が50at%以下である層は、窒化モード、即ち“Poison mode”でスパッタリングによって形成することができる。
したがって、本実施形態及び以下に示す実施形態、並びに本願の図面中では、特に断らない限り、スパッタリング法で上記Ti含有量が50at%を超える層及びTi含有量が50at%以下である層を形成するものとし、その場合、適宜“非窒化モード”のTiN膜及び“Non-poison mode”なる文言、並びに“窒化モード”のTiN膜及び”Poison mode”なる文言を使用する。
なお、上述したスパッタリング法に代えて、CVD法やALD法で上記Ti含有量が50at%を超える層を形成することもできる。これらの方法で形成する場合、上記層を形成する場合の、原料ガスと他のガスとの分圧比、例えばNやアンモニアの分圧比を調整することによって得ることができる。又は、プラズマ、ラジカル照射により吸着した原料ガスの分解を促進する手法を種々実施することによって得ることができる。
最初に、図には示していないが下層電極が露出している第1のシリコン酸化(SiO)膜21上に、第1のPAE膜22及び第2のSiO膜23を順次形成し、図1に示すような断面の構造体を得る。次いで、図2に示すように、フォトリソグラフィ技術及び反応性イオンエッチング(RIE)法等を用いて、第1のPAE膜22及び第2のSiO膜23を選択的にエッチング除去して第1の配線溝201を形成する。
次いで、第2のSiO膜23の表面、第1の配線溝201の側面部及び底部にバリアメタル層としてTi膜30aを形成する。Ti膜30aは、段差被覆性良く形成され、図3に示すような断面の構造体を得る。次いで、図4に示すように、第1のCuシード膜41を成膜し、めっき埋め込み、及び熱処理工程を経て、図5に示すような断面の構造体を得る。ここでの熱処理工程は、第1のCuめっき膜42のセルフエージング等による膜質の経時変化による変動を予め抑制するために、Cuを大粒径化する目的で実施するものである。なお、図5においては、第1のシード膜41を含むCu金属層の全体を第1のCuめっき膜42として示している。
その後、Ti膜30a及び第1のCuめっき膜42に対してCMP工程を施し、図6に示すような断面の構造体を得る。CMP工程を経ることにより、Ti膜30a及び第1のCuめっき膜42は第1の配線層40を構成する。
次いで、図7に示すように、SiCN膜51、SiCO膜52、第2のPAE膜53、第3のSiO膜54を順次形成する。ここで、SiCN膜51はRIE法を用いる工程におけるストッパー膜、及びCuの拡散防止膜として機能する。また、第3のSiO膜54はCMP法を用いる工程における保護膜として機能する。SiCN膜51、SiCO膜52、第2のPAE膜53、及び第3のSiO膜54から層間絶縁膜50が構成される。
なお、層間絶縁膜50は、SiCO膜52及び第2のPAE膜53の少なくとも一方のみから構成することもできる。一方、上述のように、複数種の絶縁膜から層間絶縁膜50を構成した場合、少なくとも1つの絶縁膜に吸湿性の高いポーラス膜を使用した場合、絶縁膜から放出される酸化性ガスが多くなる。「ポーラス膜」とは、比誘電率を例えば3以下程度に低下させるために空孔を多く含む膜をいう。
次いで、フォトリソグラフィ技術及びRIE法を用いて層間絶縁膜50を選択的にエッチング除去して、第2の配線溝202及びビアホール203を形成する。その結果、図8に示すように第1の配線層40の表面の一部が露出する。次いで、このようにして得た構造体に対して、例えば250℃以上300℃以下の温度で、真空中あるいはHガス等の還元雰囲気中で熱処理を行う。この熱処理により、層間絶縁膜50中に含まれるHO、あるいは第2配線溝202及びビアホール203の形成時に結合が切れて、層間絶縁膜50中に残っている炭素系の残留物等の酸化種が除去される。このとき、還元雰囲気中で行えば、ビアホール203底部に露出した第1配線層40表面の酸化層の還元処理も行える。
次いで、層間絶縁膜50の表面にバリアメタル層として非窒化モードのTiN膜30bを形成する。このTiN膜30bは段差被覆性良く形成され、図9に示すような断面の構造体を得る。
TiN膜30bは、例えば以下のようにして形成することができる。図8に示すような構造体をイオン化スパッタリングチャンバー内に搬送し、所望の温度に設定されたサセプタ上に設置する。その後、前記構造体をサセプタに吸着し、サセプタと同等の温度に保つ。この状態で、低圧力のスパッタリングチャンバー中に、スパッタリングを生じるためのArガスを例えば6〜8sccm、そして、微量のN、例えば1〜11sccmを導入し、イオン化スパッタリング法を用いて、例えばカソード条件18kWに対し基板バイアス0〜1000Wにて、TiN膜30bを、例えば単層で10nm成膜する。このとき、Nの流量に対し、良好なカバレジを取得するための最適な基板バイアス値は、それぞれ種々適当なものを選択する。
なお、TiN膜30bは、上述した酸化種除去の熱処理時における第1の基板温度よりも低い第2の基板温度で形成する。具体的には、上記酸化種除去の熱処理を250℃で実施していれば、TiN膜30bは、250℃未満の温度で形成する。また、上記熱処理を300℃で実施していれば、TiN膜30bは、300℃未満の温度で形成する。
このようにTiN膜30bを上述した酸化種除去の熱処理温度よりも低い温度で形成することにより、層間絶縁膜50からの酸化種の放出がない。そのため、バリアメタル材料の堆積時にはTiO等を含まないようにしてTiN膜30bが形成される。ここで、TiO等を含まないようにしてTiN膜30bを形成する理由は、バリアメタル材料が原子状又は分子状で飛来して堆積する時点で生成するTiOは、Ti−Ti原子間結合が生成していない状態で酸素が結合するため原子間隔の広いTi−Oとなってしまい、結果として、分子密度が小さくバリア性の低い膜が形成される傾向があることによる。これに対し、以下に示すような、その後の絶縁膜の形成工程やシンタリング工程の際における熱処理等によって、層間絶縁膜50中に残存した酸化種が放出され、層間絶縁膜50に接するTiN膜30bの表面が酸化されて形成された酸化膜は、既に安定化しているTi−Ti原子間に酸素が拡散、固溶することによって形成されるため、分子密度が高く、極めて緻密となる。
また、前記酸化膜は、層間絶縁膜50からの酸化種の放出を抑制する。したがって、TiN膜30bの酸化は層間絶縁膜50との界面近傍の領域に限られ、界面から離れた領域のTiN膜30bが酸化されるのを抑制することができる。
次いで、図10に示すように、真空連続で第2のCuシード膜71を形成する。次いで、図11に示すように、めっき装置を用いて第2の配線溝202及びビアホール203を充填するように第2のCuめっき膜72を形成し、熱処理を行う。この熱処理は、上記と同様に、第2のCuめっき膜72のセルフエージング等による膜質の経時変化による変動を防ぐために、Cuを予め大粒径化する目的で実施するものである。その後、CMP法を用いて第2のCuめっき膜72とTiN膜30bの平坦化を行い、図12に示すように、TiN膜30b及び第2のCuめっき膜72からなる第2配線層70が形成される。なお、ここでも、第2のCuシード膜71を含むCu金属層の全体を第2のCuめっき膜72として示している。
具体的に、第2のCuシード膜71及び第2のCuめっき膜72は以下のようにして形成することができる。最初に、上述のようにしてTiN膜30bを形成した後、真空連続にて図9に示すような構造体をCu膜形成用のチャンバーに搬送し、前記構造体を所望温度に保持し、図10に示すように第2のCuシード膜71を形成する。第2のCuシード膜71は、所望の膜厚、例えば60nm程度の膜厚になるようにPVD法、CVD法、あるいはALD法等によって形成すればよい。
次いで、前記構造体を大気中に出し、図11に示したように、めっき法にてビアホール
203及び第2の配線溝202を第2のCuめっき膜72で埋め込む。そして、第2のCuめっき膜72のセルフエージング等による膜質の経時変化によるばらつきを防ぐために、Cuを予め大粒径化する熱処理工程(めっき後アニール)を行う。めっき後アニールを、真空、窒素ガス雰囲気中、あるいはN/Hガス雰囲気中のいずれかにおいて、温度150℃/時間60分〜温度300℃/時間60分等の条件で行う。このアニール条件は、種々めっきの条件と共に、最適温度や最適時間が変わることは言うまでもない。最後にCMP法により第2のCuめっき膜72の平坦化を行い、デュアルダマシン構造を形成する。
本実施形態では、埋め込みをめっきによって行っているが、この埋め込み方法は、CVD法、あるいはALD法を用いてもよいことは言うまでもない。
このようにして作製した配線構造を用いた場合、従来の方法に比較して、特に絶縁膜中
の酸化種からの酸化によって劣化しやすいパターン密度が低い領域で、175℃、1000時間まで試験を行った結果、ストレスマイグレーション(SM)特性が向上していることが明らかになった。
なお、図12に示す構造体と比較してさらに多層化を行うためには、上述した図7〜1
2の工程を繰り返し行えばよい。
本実施の形態は、第2の配線層70を形成する際に第2のCuめっき膜72の下地層として非窒化モードのTiN膜30bを形成して使用する点において特徴づけることができる。先に、発明者らは、バリアメタル材料として例えばTiを用い、吸湿性の高い絶縁膜からの放出ガスを後酸化の酸化種として用い、Tiを後酸化することでバリアメタル層を緻密化し、Cuに対するバリア性を高める技術を提案した(米国特許出願公開第2006/214305号)。
しかしながら、上記技術によっても、種々検討の結果、以下のような問題が明らかになってきた。即ち、バリアメタルを成膜するときに、十分なカバレジが形成できない場合、特にサイドカバレジを十分確保できない場合、後酸化によってバリアメタル層を形成する際に、酸化がCu層にまで達し、Cu層との密着性を十分に確保できない場合がある。これは、バリアメタル層の膜厚を十分確保することで回避が可能ではあるが、将来的な微細化に対応しにくいのが問題である。
かかる点に鑑み、本実施の形態では、上述したような非窒化モード(Non-poison mode)のTiN膜30bを使用しているので、上記問題を回避することができる。
これまでTiNを用いる場合は、通常、窒化モード(Poison mode)のTiNが用いられてきた(図13)。その理由は、バルクのTiそのものはバリア性が小さく、TiとNがほぼ1:1近傍になる領域がバルク膜としてのバリア性が高いためである。
一方、上述したように、Tiを含む膜を層間絶縁膜からの酸化種で後酸化することによって、緻密なTiO系の膜を形成することにより、バリア性を持たせることができる。このような観点から鑑みると、1:1の正規組成のTiN膜では、逆にTiOが形成しにくく、またCuとの密着性も得られにくいことによって、SM特性が劣化することは明らかになっている。よって、後酸化の技術を利用する場合に、初期に成膜する膜は、Ti組成がTi:N=1:1よりも多い膜である。
TiNの組成領域を、詳細な電気特性との対応を取得し、確認したところ、収率、信頼性ともに良好な領域は、Ti=60at%以上(N=40at%未満)、特に良好な極大領域は、Ti=65at%以上97at%未満(N=3at%以上35at%未満)であることが明らかになった。Ti=97at%以上では、Tiと同等レベルで、Ti=97at%未満でTiよりも不良率が低減していることが確認された。
これはTi−Nの2元相図から次のように考えられる。金属間化合物であるTi−Nは、プロセス温度である400〜500℃でTi=60at%未満(N:40at%以上)でTiNが安定に存在する領域があり、Ti=60at%以上では、Ti組成が多い化合物とTiNの共晶領域、さらにTi組成が多くなれば、Ti組成がより多い化合物とTiとの共晶領域がある。ここで、Tiが50at%以下のTiNは、Cuや酸化種と反応しにくいが、Ti組成がより多い領域ではCuとの化合物反応や、絶縁膜界面からの酸化が進行しやすいTiが多くなっている。例えば、以下に述べるTiN膜の比抵抗の極大点近傍においては、TiNとTiとの共晶領域であり、Cuや酸化種と反応しやすく良好な特性が得られると考えられる。
図14は、TiN膜の比抵抗の、成膜N流量依存性である。図は0W、200W、300Wの例を示しているが、バイアス条件に依らず、横軸Nの流量の増加に伴って抵抗が上昇し、ピークを持った後、抵抗が下がる傾向がある。
また、図15は、これらの種々のNの条件を適用し、周囲の絶縁膜中からの水の影響を加速して評価できるように、種々の被覆率のパターンを測定し、不良率を評価した結果を示したものである。周囲の水分によって、バリアメタルが完全酸化した場合、酸化によってバリアメタルとCuの密着性が劣化し、不良率が増加する。パターン密度が高い場所では、開口部から脱ガスを行うことによって絶縁膜中に含まれる水分が減少し、バリアメタルの酸化による不良が生じにくいが、パターン密度が低い場所では水分が十分脱ガスされないため、バリアメタルの酸化が促進し、不良が発生しやすくなる。
図15にあるように、比抵抗の極大部のN=3〜7sccm近傍で、不良率が極小を持つことがわかる。詳細な検討の結果、さらにN=1sccm近傍でも同様にTiよりも不良率が低いことが確認されている。
図14に関する比抵抗のグラフ、及び図15に関する不良率のグラフに言及すると、前者における高い比抵抗傾向を示すNの組成領域Aと後者における不良率の小さいNの組成領域Bとが一部重複しており、膜質の指標として比抵抗を参照することができる。
また、これらの膜をX線回折法で測定したところ、比抵抗の傾向と対応して以下のこと
が明らかになった。
=11sccmを超える領域では、Ti:N=1:1の化合物で指数付けができるピークが観察されるのに対して、TiNの比抵抗が上に凸になっている比抵抗の高い領域Bでは、強度が極端に低く、ブロードなピークが観察される。これは、この領域の膜が微結晶状態になっていることを示している。
一方、純Tiから比抵抗極大領域までは、TiNとTiの微結晶状態であることが、X線回折測定により確認されており、よりTi組成が多い状態で、微結晶であるため、抵抗値が極大を示すと考えられる。このように、比抵抗の値は、組成、結晶性の両方を含む膜質の状況を示す指標である。
TiNが形成される領域ではTiOが形成されにくいことは先に述べた。また、TiN膜は、結晶化しているために比抵抗が下がる。しかし、Nが添加されたTiを含む領域では、X線回折の結果にあるように、微結晶化されているため、比抵抗が上昇する。また、このように比抵抗が高く、微結晶化されていることに起因して、酸化種がCu側まで通りにくいため、Cu層界面との密着性も高いまま保持することができると考えられる。
また、層間絶縁膜と接する側の組成に関しても、層間絶縁膜側からの酸化種を利用して
酸化させることを考えると、酸化種と反応できるTiが組成的に残存していることが必要である。即ち、あくまで膜中に層間絶縁膜と反応可能なTiが存在していることが必要である。つまり、窒化モードのTiNでは、目的に適しないことがわかる。
図16は、各種TiN組成の膜を種々のN流量や基板バイアスの組み合わせによって作製し、その上にCu(めっき膜)を10nm厚に形成し、その後、H/Nのガス雰囲気(H=3vol%)中で、約200℃、約300℃、約400℃で約1時間、熱処理したときの凝集傾向を纏めたものであり、それに対応する比抵抗傾向を模式的に示すものである。
図16から明らかなように、Cu(めっき膜)と接する側のTiN組成の観点から見ると、Cuとの密着性を十分に確保するためには、窒化モードのTiNでは不十分であることが分かる。一方、非窒化モードのTiN膜では、Cu(めっき膜)に対して十分な密着性を有していることが分かる。これは、非窒化モードのTiN膜中にCuと反応可能なTiが残っている、あるいはTiNのような、Cuと反応しやすい化合物形態をとっていることが、Cuとの密着性を確保できる理由である。これらの傾向から、Cuと接する側の、特にTi組成(窒素組成)の望ましい領域が分かる。
さらに、Cuとの密着性には熱処理温度依存性が存在し、熱処理温度が高くなるほど、好ましいTi組成(窒素組成)の領域が広がることが分かる。また、Cuとの密着性を確保するためには、Tiの拡散が生じるだけでなく、非窒化モードのTiN膜とCu(めっき膜)との界面での化合物の生成反応が生じ始める少なくとも200℃以上の温度での熱処理を1回以上行うことが重要であることが分かる。
以上の理由から、これまで一般的に検討されてきた窒化モードで成膜されたTiNは本実施形態で述べるように求める特性を満たさない。さらに、非窒化モードで成膜されたTiNと比較すると、窒化モードで成膜されたTiNは抵抗は低いが、成膜レートが半分になるため、コスト的にもメリットが減少する。
また、酸化種による化合物スパッタ等でTiONを成膜したときに生じる膜密度の低下を招くことなく、良好な特性を得ることができる。
なお、層間絶縁膜中に残存する酸化種によるバリアメタルの酸化工程、あるいはTiとCuとの反応を通じて所定の化合物を界面に形成する工程に関しては、一連の製造工程のいずれの段階において行うことも可能である。バリアメタルの後酸化工程に関しては、先の発明者らの提案にもあるが、バリアメタル成膜後、シード膜形成後、電解めっき後、あるいは多層配線形成過程のいずれかで行うことが可能である。TiとCuとの反応を通じて所定の化合物を界面に形成する工程に関しても、シード膜形成後、電解めっき後、あるいは多層配線形成過程のいずれかで行うことが可能である。
(第2の実施形態)
次に、上述した第1の実施形態において、非窒化モードのTiN膜と、このTiN膜の作製時の印加バイアスとの関係について説明する。
図17は、ある固定時間でバイアスを印加しながら成膜して得たTiN膜の、サイドカバレジの特性を示したものである。横軸が、バイアス値、縦軸は、それぞれ、固定時間t1で成膜したときの膜厚を示している。(a)はフィールド膜厚、(b)は肩口の膜厚を、絶縁膜の開口部端と成膜された金属膜表面の最短距離の膜厚で定義したもの、(c)はボトム膜厚、(d)はサイド膜厚を示している。
通常1stepで成膜する場合、フィールドと肩口が削れすぎて、パターンを形成する層間絶縁膜まで到達しないように、バイアス及び時間の組み合わせを選択する。一方、ボトムカバレジは、バイアス印加とともに膜厚は増大するが、あるバイアス値からリスパッタを生じ、ボトム膜厚が減少し始める。このリスパッタによって、削られたボトムの膜はサイドへと付着するため、ボトムの膜厚が減少し始めるところから急激にサイドカバレジが増大する。
このように、サイドカバレジを良好に取得するためには、リスパッタによるサイドカバレジ増大領域までバイアスと時間の組み合わせを持っていくことが重要だが、Ti膜の場合、このリスパッタを生じる前に、パターンの肩口が削れてしまう。したがって、デバイスの信頼性を確保するのに重要なサイドカバレジの改善が困難である。このため、例えばTiはカソードパワー18kW、Ar:6sccmでバイアス200Wしか印加できない。
しかし、Nを添加することにより、フィールドと肩口の膜厚のバイアス依存性が図17(a)、(b)に示すように変化する。これは、Nを添加することにより、微結晶化し、かつ膜が硬くなることにより、バイアスによって削られるレート、即ちエッチングレートが遅くなるためである。内部カバレジのバイアス依存性は、フィールドほど傾きが変わらないため、図17(c)、(d)のようになる。
このように、TiにNを添加することにより、フィールドと肩口のレートの傾きを調整することが可能であるため、肩口を保護できるバイアス値で、かつボトムのリスパッタが生じてサイドカバレジが向上する領域のバイアスを選択することが可能になる。例えば、N=11sccmで300W、即ち200Wを超える値が選択でき、カバレジを増大することができる。この領域を利用することで、膜質とカバレジの改善を同時に行うことができる。このように、フィールドのエッチングレートの変化は、Nを微量に添加した非窒化モードの領域でも生じるため、カバレジの改善を可能にする。
なお、本実施形態における成膜パラメータは、所定の装置を用いた場合の一例であるが、装置によってこの関係を得るための成膜パラメータは種々異なるため、それぞれの装置で成膜パラメータが異なることは言うまでもない。
図18は、同様に、1step目を何らかのバイアス値あるいはバイアスをかけずに成膜した後、次の2step目に、ある固定時間でバイアスを印加しながら成膜して得たTiN膜の、カバレジの関係を示したものである。横軸が、バイアス値、縦軸は、それぞれ、1step成膜後、固定時間t2で成膜したときの膜厚を示している。(a)はフィールド膜厚、(b)は肩口の膜厚を、絶縁膜の開口部端と成膜された金属膜表面の最短距離の膜厚で定義したもの、(c)はボトム膜厚、(d)はサイド膜厚を示している。
2stepで成膜する場合、1step目で成膜した膜厚分、2step目での削りしろが存在する。つまり、パターンを形成する層間絶縁膜を1step目の膜が保護しているので、バイアスは、1stepよりも大きなバイアスを選択することが可能になり、より高カバレジを取得することが可能になる。このとき1step目にNを添加すると、エッチングされにくくなるため、2step目に仮にTiを成膜しても、さらに高バイアス印加が可能になり、カバレジを調整することが可能である。
例えば、1step目でカソードパワー18kW、Ar:6sccm、N:3〜11sccmを0〜300Wなるバイアスから適宜に選択して、肩口が削れないようにしてTiN膜を形成する。次いで、2step目で、Ar:6sccm、N:0sccm、例えば、1stepよりも高い300〜700Wなるバイアスから適宜に選択してTi膜を形成するようにすることができる。このとき1step目の肩口の削りしろをTiで成膜するよりも、Nを添加してエッチングされにくくするため、肩口の膜厚が残った状態で、2step目で長い時間バイアス印加が可能になる。あるいは、同じバイアス印加時間でも、1step目をTiで成膜するよりも高いバイアス値まで、バイアス印加が可能になる。
これによって、図18に示すように、ボトムがリスパッタを生じて減少傾向を示し、サイドカバレジが上昇する2stepのバイアスを選択することが可能になる。
なお、本例では1step目のN流量を調整することにより、2step目のTiのバイアス値を、カバレジを改善できるように選択できることを示したが、2step目にNが添加された場合も同様に調整できる。例えば、N流量が単一でも、バイアスのステップの組み合わせとしては、2step目にNが添加されていることで、Tiで行うよりもさらに高バイアスを印加することが可能になる。
例えば、上記具体例で、カソードパワー18kW、Ar:6sccm、N:3sccmを0Wで成膜し、2step目もNを3sccmの割合で添加することで、フィールドや肩口の保護量を、図17(a)、(b)、及び図18(a)、(b)のように調整できるため、2step目で、Tiを成膜するよりも長くバイアスを印加できるし、あるいは同じバイアス印加時間に対し、より高いバイアス値を印加することも可能になる。
また、2step目を同じくN量で調整し、高バイアスを印加できるように設定しておくことで、ボトムがリスパッタを生じて減少傾向を示し、サイドカバレジが上昇するようにすることができ、カバレジの改善をさらに向上させることができる。
以上、本実施の形態は、50at%を超えるTi組成のTiNにおいて、サイドカバレジ改善に着目した場合の、N流量と基板バイアスとの関係を述べたものである。本実施の形態では、基板バイアスの組み合わせは、バリアメタル1層、2層の場合について述べたが、バリアメタルの膜中に50at%を超えるTi組成のTiN、即ち非窒化モードのTiN膜が存在する場合、2層を超える膜構成でも、同様に基板バイアスの選択が可能であることは言うまでもない。さらに、本実施の形態で示した成膜パラメータは、ある装置を用いた場合の一例であるが、装置によってこの関係を得るための成膜パラメータは種々異なるため、それぞれの装置で成膜パラメータが異なることは言うまでもない。
(第3の実施形態)
次に、上述した第1の実施形態及び/又は第2の実施形態において、形成した非窒化モードのTiN膜の、オーバーハング率、サイドカバレジ率、及びボトムカバレジ率について説明する。
図19は、上記非窒化モードのTiN膜の、オーバーハング率、サイドカバレジ率、及びボトムカバレジ率等の要素を説明(規定)するための図であり、図20は、種々のN流量に関するTiN膜の、オーバーハング率及びボトムカバレジ率をウエハ位置等に依存して平均化して得た数値をグラフ化したものである。また、図21は、TiN膜の、開口部間口近傍における成膜過程を模式的に示す説明図である。さらに、図22は、Ti膜及びTiN膜に印加できるバイアスとサイドカバレジとの関係を示すグラフである。
イオン化スパッタリングでは、バイアスを印加しながら成膜すると、ウエハの温度が上がりやすい。Tiのように融点が低い材料の場合、表面マイグレーションが生じやすい(図21(b))。その結果、間口に角状の突起が成長し、オーバーハング率が高くなる。
しかしながら、図20に示すように、Nを添加していくと、オーバーハングが抑制される。これにより開口部内に導入されるメタルイオンの数が増加し、ボトムカバレジが増加している。これは、微量のNの添加によって膜自身の融点が上がり、膜表面でのマイグレーションが抑制されるという効果によってオーバーハングが抑制されているためと考えられる(図21(c))。
また、先に述べたように、オーバーハングが抑制されるようなN流量域では、得られるTiN膜が微結晶化され、初期に堆積された膜の上に成長する膜自身が、結晶性を引き継がず、結晶粒の異方性が強調されるような膜成長が生じない。したがって、上述したマイグレーション抑制効果とも相伴って、開口が十分に確保され、内部のカバレジがより確保される。
またTiは、リスパッタ時のメタルの放出確度が浅く、高バイアスを印加すると、開口部間口が削れてしまうため(図21(a))、第2の実施の形態で示したように、例えばTi成膜においては、200W程度のバイアスしか印加できないが、Nを添加することにより、例えば300Wという高バイアスを印加しても間口の肩削れを生じない。そのため、図22に示すように、ボトム膜のリスパッタを利用したサイドカバレジの向上を行うことも可能である。
以上の実施形態においては、Ti組成が50at%を超えるTiN膜の形成を非窒化モードによる例で示したが、緻密で活性なTi膜表面のN−flow、あるいはN雰囲気での加熱により、同様の膜を形成してもよい。
また、以上の実施形態においては、PVD法であるスパッタリング法を用い、膜の構成をTi:Nとの2元組成にて記述したが、CVD法、ALD法でも同様に考慮できるものである。また、TiとTi以外の、酸素(O)及び貴金属成分を除く物質との組成比としても考慮できるものである。例えば、Tiが60at%でNが40at%の組成に関しては、MOCVDであれば、C、N含めて40at%、TiCl原料ベースでのTiNであれば、同じくN、Cl含めて40at%の組成を等価にみなすことができる。酸素(O)及び貴金属成分を除く全成分中におけるTi組成(>50at%)が本質であるからである。
(第4の実施形態)
次に、上述した第1の実施形態〜第3の実施形態における変形例について説明する。本実施形態では、上述したような非窒化モードのTiN膜中に、第3成分としてRuを含有させた場合、つまり、上述したような図1〜8に示す工程を経て形成された構造体の層間絶縁膜50の表面にバリアメタル層として、Ruを含有する非窒化モードのTiN膜、TiRu膜を形成し、その上に図10〜12に示す工程を施し、第2のCuめっき層72を含む第2の配線層70を形成した場合について説明する。
上記TiRu膜は、非窒化モードのTiN膜30bの場合と同様、例えば以下のようにして形成することができる。図8に示すような構造体をイオン化スパッタリングチャンバー内に搬送し、所望の温度に設定されたサセプタ上に設置する。その後、前記構造体をサセプタに吸着し、サセプタと同等の温度に保つ。この状態で、低圧力のスパッタリングチャンバー中に、スパッタリングを生じるためのArガスを例えば6〜8sccm、そして、微量のN、例えば1〜11sccmを導入し、イオン化スパッタリング法を用いて、ターゲットにはTiとRuからなる溶解又はモザイクターゲットを使用し、例えばカソード条件40Aに対し基板バイアス0〜1000Wにて、TiRu膜を、例えば単層で10nm成膜する。このとき、Nの流量に対し、良好なカバレジを取得するための最適な基板バイアス値は、それぞれ種々適当なものを選択する。
なお、TiRu膜も、TiN膜30bの場合と同様、層間絶縁膜50中の酸化種除去のための熱処理時における第1の基板温度よりも低い第2の基板温度で形成する。具体的には、酸化種除去の熱処理を250℃で実施していれば、TiRu膜は、250℃未満の温度で形成する。また、酸化種除去の熱処理を300℃で実施していれば、TiRu膜は、300℃未満の温度で形成する。
ここで、非窒化モードのTiN膜中に、第3成分としてRuを含有させた効果について述べる。このようなRuを含む合金系でも、非窒化モードのTiN膜30bの場合と同様、層間絶縁膜と接する側の後酸化に基づき、層間絶縁膜中からの酸化種によるCu界面側での酸化進行を抑制する膜が形成される。また、TiRuとCuが接する界面では、Cuシード膜が薄膜になった場合、バリアメタルの露出が懸念されるが、めっきに対し触媒効果を有するRuが存在することで、Tiのみが露出したときと比較すると、Cuめっきにより有利である。さらに、TiNの場合と同様に、Cu中へTiが拡散し、Cu粒界へ偏析することにより、Cuのマイグレーションが抑制される。このように、Cuシード膜が薄膜の場合に、Ruを含有させる効果が発揮される。
また、Cuの埋め込みをCVD法で行った場合でも同様の効果が発揮される。例えば、一般的なガスソースである、Cu(ヘキサフルオロアセチルアセトネート)トリメチルビニルシラン(以下、Cu(hfac)TMVSと略す)を使用した場合で述べる。TiとCuでは、Tiの方が酸化の生成エネルギーがより負に大きいため、Cuへの電荷の授受が生じにくく、hfac基の方が、Ti側へ吸着してしまい、Ti/Cu界面にフッ素(F)を含むカーボン系の不純物層が形成されやすい。これに対し、TiNの膜を用いた場合、TiとCuの電荷授受の関係から変化し、Cuへの電荷の授受が生じやすくなり、不純物層を形成せずCu成膜が進行しやすくなる。さらに加えて本実施形態にあるRuでは、酸化の生成エネルギーは、CuがRuより負に大きいため、Cuに電荷の授受が生じやすく、Ruを含むバリアメタル上へのCuの成膜が、より促進される。
なお、本実施の形態では、第3成分としてRuを使用した例について説明したが、酸化されにくい、あるいは酸化物でもCuと密着性の良いもの、めっきの際に触媒効果を有するものであれば、適宜選択することが可能である。このような材料の例としては、Ru以外にも、Pd、Pt、Au等の貴金属が挙げられる。これらは併用することも可能である。
(第5の実施形態)
本実施形態では、上述したような非窒化モードのTiN膜あるいはTiRu膜に対してTi膜あるいはTiRu膜を積層し、その上に図10〜12に示す工程を施し、第2のCuめっき層72を含む第2の配線層70を形成した場合について説明する。
図23は、単層の非窒化モードのTiN膜上にCuめっき膜(配線層)を形成した場合、及び非窒化モードのTiN膜(下層)/Ti膜(上層)なる積層膜上にCuめっき膜(配線層)を形成した場合の、それぞれ積層に伴って発生する不良率を示すグラフである。なお、図23では、参考のために単層のTa膜及びTi膜上にCuめっき膜(配線層)を形成した場合の不良率についても併せて示している。
図23(a)から明らかなように、非窒化モードのTiN膜単層上にCuめっき膜を形成した場合は、多少のばらつきがあるものの、Ta膜やTi膜と比較して、特に比抵抗が極大となるN条件近傍で不良率が低減し、改善していることが分かる。また、図23(b)から明らかなように、非窒化モードのTiN膜(下層)/Ti膜(上層)なる積層膜上にCuめっき膜を形成した場合、図23(a)に示す非窒化モードのTiN膜単層上にCuめっき膜を形成した場合よりも不良率が減少していることが分かる。
この原因は、試料作製の熱工程中に、上層のTi膜とCuめっき膜とが互いに反応し、所定の化合物を形成する結果、この化合物の介在によって非窒化モードのTiN膜(下層)/Ti膜(上層)なる積層膜とCuめっき膜との密着性が増大するためと考えられる。
次に、TiNとTiの積層構造において、下層のTiNが非窒化モードで成膜されたTiNである効果について述べる。デュアルダマシン構造において、ビアホールにTiN/Ti構造を形成した場合、下層のCuとTiNが接する。一般的に下層配線へのビアホール底部には、ストレスマイグレーション試験においてボイドが形成されやすいことが知られている。Cuとバリアメタルの密着性が悪いと、よりこのビアホール底のボイドは形成されやすい。TiN/Tiの2層バリアメタルの場合、Cuとの化合物を形成しやすい非窒化モードで形成されたTiNとCuとが接することにより、このビアホール底のボイドを抑制することが出来る。また、下層に形成するTiNが非窒化モードで成膜された微結晶であるため、その上に成膜したTiは配向が崩れて、1つの方位が突出して粒成長しにくく、そのため角状に成長しにくい。これにより、上層に積層したTi膜のオーバーハングを抑制することもできる。
また、本実施形態ではTiN膜とTi膜との積層を示したが、上層のTi膜に代えて下層のTiN膜よりもTi組成がより多いTiN膜、あるいは、Ti組成が下層のTiN膜のTi組成から連続的または段階的に漸増して表面で例えば100at%(つまり、Tiのみ)になる膜を積層することも可能である。この場合、Ti膜表面のマイグレーションに起因する角状成長を抑制することができ、組成の選択によってはTiとCuの反応の効果も良好に得られる。
また、Tiに代えてTiRuを積層した構造では、Tiを積層した構造と同様の効果が得られるうえに、Ruを含む膜構造であることから、CuのめっきやCVDによる成膜の際に、第5の実施形態で説明したような効果が発揮される。即ち、Cuシード膜が薄膜になった場合、バリアメタルの露出が懸念されるが、めっきに対し触媒効果を有するRuが存在することで、Tiのみが露出したときと比較すると、Cuめっきにより有利である。また、Cuの埋め込みをCVD法で行った場合には、酸化の生成エネルギーがCuよりもRuが低いため、例えば、一般的なCu(hfac)TMVS等の原料ガスを使用した場合、Ruが存在することで、バリアメタル層上への直接成膜が容易になる。
なお、TiRu/TiRuの2層構造において、TiRuの組成を下層と上層で変えたい場合、つまり、TiRuy1/TiRuy2(但し、y1≠y2)の2層構造としたい場合には、真空連続で、異なるTiとRuの組成比を持つターゲットを準備して成膜すればよい。この組成の組み合わせでは、y1=0となるケース、あるいはy2=0となるケースの場合も含むことは言うまでもない。
また、上層のTiRuにおいて、第4の実施形態のTiRuについて説明した場合と同様、Ruに代えてPd、Pt、Au等を用いてもよく、また、それらの2種以上を併用して良いことは言うまでもない。
以上、本発明について具体例を挙げながら詳細に説明してきたが、本発明は上記内容に
限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が
可能である。
本発明の第1の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。 図1に示す工程の次の工程を示す断面図である。 図2に示す工程の次の工程を示す断面図である。 図3に示す工程の次の工程を示す断面図である。 図4に示す工程の次の工程を示す断面図である。 図5に示す工程の次の工程を示す断面図である。 図6に示す工程の次の工程を示す断面図である。 図7に示す工程の次の工程を示す断面図である。 図8に示す工程の次の工程を示す断面図である。 図9に示す工程の次の工程を示す断面図である。 図10に示す工程の次の工程を示す断面図である。 図11に示す工程の次の工程を示す断面図である。 TiN膜における、窒化モードの及び非窒化モードの領域を説明するための図である。 TiN膜の比抵抗の、成膜N流量依存性を示すグラフである。 TiN膜を初めとする各膜に対する、水分の影響を加速した状態で試験した場合の不良率を示すグラフである。 TiN膜とCu膜との密着性傾向を示すグラフである。 1step目において、ある固定時間でバイアスを印加しながら成膜して得たTiN膜の、カバレジの特性を図的に示したものである。 2step目において、ある固定時間でバイアスを印加しながら成膜して得たTiN膜の、カバレジの特性を図的に示したものである。 非窒化モードのTiN膜の、オーバーハング率、サイドカバレジ率、及びボトムカバレジ率等の要素を説明(規定)するための図である。 種々のN流量に関するTiN膜の、オーバーハング率及びボトムカバレジ率を示すグラフである。 TiN膜の、開口部間口近傍における成膜過程を模式的に示す説明図である。 Ti膜及びTiN膜に印加できるバイアスとサイドカバレジとの関係を示すグラフである。 単層の非窒化モードのTiN膜上にCuめっき膜(配線層)を形成した場合、及び非窒化モードのTiN膜(下層)/Ti膜(上層)なる積層膜上にCuめっき膜(配線層)を形成した場合の、それぞれ積層に伴って発生する不良率を示すグラフである。
符号の説明
21…第1のシリコン酸化(SiO)膜、22…第1のポリアリーレンエーテル(PAE)膜、23…第2のSiO膜、201…第1の配線溝、30a…Ti膜、40…第1の配線層、41…第1のCuシード膜、42…第1のCuめっき膜、50…層間絶縁膜、51…SiCN膜、52…炭素含有シリコン酸化(SiCO)膜、53…第2のPAE膜、54…第3のSiO膜、202…第2配線溝、203…ビアホール、30b…非窒化モードのTiN膜、70…第2の配線層、71…第2のCuシード膜、72…第2のCuめっき膜

Claims (6)

  1. 第1の基板温度で、表面に凹部が形成された層間絶縁膜中及びその表面の酸化種を一部残存するように放出させる工程と、
    前記第1の基板温度より低い、前記層間絶縁膜中から酸化種が放出されない第2の基板温度で、前記層間絶縁膜の少なくとも一部と接触するようにして、Ti及びNを含み、酸素(O)及び貴金属成分を除く全成分におけるTi含有量が50at%を超える、微結晶状態の層を形成する工程と、
    前記層上にCu金属層を形成する工程と、
    前記層を形成後、前記層間絶縁膜中に残存させた酸化種によって、前記層の少なくとも一部を酸化させる工程と、
    を具え、
    前記層を酸化させる工程は、前記層を加熱する工程を具える
    ことを特徴とする、半導体装置の製造方法。
  2. 前記層は、Ti NとTiの微結晶状態の層であることを特徴とする、請求項1記載の半導体装置の製造方法。
  3. 前記層におけるTi含有量が65at%以上97at%未満であることを特徴とする、請求項1記載の半導体装置の製造方法。
  4. 前記層を形成する工程は、Ti膜表面に窒素をフローする工程を具えることを特徴とする請求項1乃至3のいずれか1項記載の半導体装置の製造方法。
  5. 前記層と前記Cu金属層との界面にTiとCuとの反応を通じて所定の化合物を形成する工程をさらに具えることを特徴とする、請求項1乃至4のいずれか1項記載の半導体装置の製造方法。
  6. 前記層及び前記Cu金属層間に、Ti又はTiM(式中、Mは貴金属元素を示す)からなる層を介在させる工程をさらに具えることを特徴とする、請求項1乃至のいずれか1項記載の半導体装置の製造方法。
JP2007185564A 2006-07-21 2007-07-17 半導体装置の製造方法 Expired - Fee Related JP4498391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007185564A JP4498391B2 (ja) 2006-07-21 2007-07-17 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006200094 2006-07-21
JP2007185564A JP4498391B2 (ja) 2006-07-21 2007-07-17 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010095344A Division JP2010199601A (ja) 2006-07-21 2010-04-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2008047886A JP2008047886A (ja) 2008-02-28
JP4498391B2 true JP4498391B2 (ja) 2010-07-07

Family

ID=39181277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007185564A Expired - Fee Related JP4498391B2 (ja) 2006-07-21 2007-07-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4498391B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153487A (ja) * 2008-12-24 2010-07-08 Panasonic Corp 半導体装置及びその製造方法
JP5582727B2 (ja) 2009-01-19 2014-09-03 株式会社東芝 半導体装置の製造方法及び半導体装置
JP5025679B2 (ja) * 2009-03-27 2012-09-12 株式会社東芝 半導体装置
JP5544943B2 (ja) * 2010-03-11 2014-07-09 富士通株式会社 半導体装置及びその製造方法
US8661664B2 (en) * 2010-07-19 2014-03-04 International Business Machines Corporation Techniques for forming narrow copper filled vias having improved conductivity
JP2012074714A (ja) * 2011-11-14 2012-04-12 Toshiba Corp 半導体装置の製造方法
JP6171850B2 (ja) 2013-04-30 2017-08-02 豊田合成株式会社 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124307A (ja) * 1998-10-19 2000-04-28 Sony Corp 金属系膜の形成方法および電子装置の製造方法
JP2000195954A (ja) * 1998-10-20 2000-07-14 Seiko Epson Corp 半導体装置およびその製造方法
JP2000195948A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置およびその製造方法
JP2001053077A (ja) * 1999-08-13 2001-02-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001102382A (ja) * 1999-08-18 2001-04-13 Internatl Business Mach Corp <Ibm> チップ配線アプリケーションのための段階的な組成の拡散障壁
JP2001338925A (ja) * 2000-05-26 2001-12-07 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004356500A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 電子デバイスの製造方法
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
JP2006229207A (ja) * 2005-01-21 2006-08-31 Toshiba Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256372A (ja) * 1997-03-17 1998-09-25 Sony Corp 半導体装置の製造方法
JP3890722B2 (ja) * 1998-02-16 2007-03-07 ソニー株式会社 半導体装置の銅配線

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124307A (ja) * 1998-10-19 2000-04-28 Sony Corp 金属系膜の形成方法および電子装置の製造方法
JP2000195954A (ja) * 1998-10-20 2000-07-14 Seiko Epson Corp 半導体装置およびその製造方法
JP2000195948A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置およびその製造方法
JP2001053077A (ja) * 1999-08-13 2001-02-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001102382A (ja) * 1999-08-18 2001-04-13 Internatl Business Mach Corp <Ibm> チップ配線アプリケーションのための段階的な組成の拡散障壁
JP2001338925A (ja) * 2000-05-26 2001-12-07 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004356500A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 電子デバイスの製造方法
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
JP2006229207A (ja) * 2005-01-21 2006-08-31 Toshiba Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP2008047886A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
JP2010199601A (ja) 半導体装置
JP4498391B2 (ja) 半導体装置の製造方法
US9343407B2 (en) Method to fabricate copper wiring structures and structures formed thereby
JP5654794B2 (ja) 半導体装置の製造方法
US6153522A (en) Semiconductor device manufacturing method
TWI397125B (zh) 半導體裝置的製造方法
WO2011114989A1 (ja) 薄膜の形成方法
US9392690B2 (en) Method and structure to improve the conductivity of narrow copper filled vias
JP4634977B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005005383A (ja) 半導体装置および半導体装置の製造方法
JP5025679B2 (ja) 半導体装置
JP3816091B1 (ja) 半導体装置及びその製造方法
TWI803510B (zh) 用於銅互連件之晶種層
JP2005203569A (ja) 半導体装置の製造方法及び半導体装置
WO2010073433A1 (ja) 半導体装置及びその製造方法
TW201131656A (en) Method of forming cu wiring
JP2010129693A (ja) 半導体装置及びその製造方法
JP4006720B2 (ja) 半導体装置及びその製造方法
JP2004289174A (ja) 半導体装置及びその製造方法
JP2012074714A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4498391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees