JP2012074714A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012074714A JP2012074714A JP2011248576A JP2011248576A JP2012074714A JP 2012074714 A JP2012074714 A JP 2012074714A JP 2011248576 A JP2011248576 A JP 2011248576A JP 2011248576 A JP2011248576 A JP 2011248576A JP 2012074714 A JP2012074714 A JP 2012074714A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- wiring
- layer
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】バリアメタル層の金属配線に対する密着性を向上させつつ、金属配線の低抵抗化を図った半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜15に形成された凹部16、17内にバリアメタル層20を形成した後、凹部16、17内にCu配線層23を形成する。バリアメタル層20の形成工程は、凹部16、17内にTi含有量が50原子%を超える第1のTiNx膜18を形成した後、側壁部上と比較して底部上に相対的に多く形成されるように、Ti含有量が第1のTiNx膜18より多い第2のTiNx膜(またはTi膜)19を形成する。
【選択図】図10
【解決手段】層間絶縁膜15に形成された凹部16、17内にバリアメタル層20を形成した後、凹部16、17内にCu配線層23を形成する。バリアメタル層20の形成工程は、凹部16、17内にTi含有量が50原子%を超える第1のTiNx膜18を形成した後、側壁部上と比較して底部上に相対的に多く形成されるように、Ti含有量が第1のTiNx膜18より多い第2のTiNx膜(またはTi膜)19を形成する。
【選択図】図10
Description
本発明は半導体装置の製造方法に関する。
半導体集積回路(LSI)の多層配線には、比抵抗が低いCu配線が用いられており、また配線構造については層間絶縁膜に形成した溝やビアにCu配線を埋め込む(デュアル)ダマシン構造が主流になっている。このようなダマシン構造において、Cuは活性が高く層間絶縁膜中に拡散しやすいことから、Cu配線と層間絶縁膜との界面にバリアメタル層を形成している。ダマシン構造における配線幅はLSIの微細化と共に細くなっており、それに伴ってバリアメタル層には層間絶縁膜へのCu原子の拡散防止機能の向上に加えて、Cu配線との密着性を高めることが強く求められている。
バリアメタル層とCu配線との密着性は、配線のエレクトロマイグレーション(EM)耐性やストレスマイグレーション(SM)耐性を高める上で重要となる。さらに、バリアメタル層はCu配線の線幅を狭小化しないような薄い膜厚で、層間絶縁膜に形成した溝やビアの底面や側面に一様な厚さでコンフォーマルに形成されることが望まれる。このような点に対して、特許文献1にはTiおよびNを含み、酸素および貴金属成分を除く全成分におけるTi含有量が50原子%を超えるTiNx膜からなるバリアメタル層が記載されている。このようなTi含有量が50原子%を超えるTiNx膜は、例えばスパッタ成膜における非窒化モードを適用して形成される。
配線抵抗の低減と密着性の向上とを両立させる上で、TiN系の材料はバリアメタル層の構成材料として有効である。特に、上述したTi含有量が50原子%を超えるTiNx膜は金属配線との密着性がよく、また低誘電率絶縁膜を用いた場合にもコンフォーマルに形成することができるというような利点を有する。しかしながら、溝内やビア内にTi含有量が均一なTiNx膜からなるバリアメタル層を形成した場合、選択したTiN組成と配線幅等の装置仕様やめっき等の周辺技術との整合によっては、配線抵抗の低減と密着性の向上とを両立させるマージンが少ないことが明らかになってきた。
本発明の目的は、バリアメタル層の金属配線に対する密着性を向上させつつ、金属配線の低抵抗化を図ることを可能にした半導体装置の製造方法を提供することにある。
本発明の第1の態様に係る半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に凹部を形成する工程と、前記凹部の底部および側壁部に沿ってバリアメタル層を形成する工程と、前記凹部内に前記バリアメタル層を介してCu配線層を形成する工程とを具備する半導体装置の製造方法であって、前記バリアメタル層の形成工程は、前記凹部の底部および側壁部に沿って、TiおよびNを含み、酸素および貴金属成分を除く全成分におけるTi含有量が50原子%を超える第1のTiNx膜からなる第1の層を形成する工程と、前記側壁部上に堆積した前記第1の層上と比較して前記底部上に堆積した前記第1の層上に相対的に多く形成されるように、TiおよびNを含み、酸素および貴金属成分を除く全成分におけるTi含有量が第1のTiNx膜より多い第2のTiNx膜、またはTi膜からなる第2の層を形成する工程とを備えることを特徴としている。
本発明の第2の態様に係る半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に凹部を形成する工程と、前記凹部の底部および側壁部に沿ってバリアメタル層を形成する工程と、前記凹部内に前記バリアメタル層を介してCu配線層を形成する工程とを具備する半導体装置の製造方法であって、前記バリアメタル層の形成工程は、前記凹部の底部および側壁部に沿って、TiおよびNを含み、酸素および貴金属成分を除く全成分におけるTi含有量が50原子%を超えるTiNx膜、またはTi膜からなる層を形成する工程と、前記底部上に堆積した前記層と比較して前記側壁部上に堆積した前記層が相対的に多く窒化されるように、窒素イオンおよび窒素ラジカルから選ばれる少なくとも1種を用いて前記層を窒化する工程とを備えることを特徴としている。
本発明の態様に係る半導体装置の製造方法によれば、バリアメタル層の金属配線層に対する密着性を向上させつつ、金属配線層の低抵抗化を図ることができる半導体装置を再現性よく提供することが可能となる。
以下、本発明を実施するための形態について説明する。まず、本発明の第1の実施形態について説明する。図1ないし図13は第1の実施形態の半導体装置の製造工程を順に示している。第1の実施形態では、金属配線層にCu配線膜、バリアメタル層にTiおよびNを含み、酸素および貴金属成分を除く全成分におけるTi含有量が50at%を超えるTiNx膜、もしくはそのようなTiNx膜とTi膜との積層膜、絶縁膜に有機系低誘電率絶縁膜であるポリアリーレンエーテル(以下、PAEと略す)膜や無機系低誘電率絶縁膜である炭素含有シリコン酸化(以下、SiCOと略す)膜等を使用し、デュアルダマシン構造の多層配線を形成する場合について説明する。
上述したTi含有量が50at%を超えるTiNx膜やTi膜は、スパッタリング法で簡易に製造することができる。以下ではTiNx膜やTi膜をスパッタリング法で形成する場合を中心に説明する。ただし、TiNx膜やTi膜の成膜方法はスパッタリング法に限られるものではなく、同様な組成の膜を得ることが可能な他の成膜方法を適用してもよい。なお、TiNx膜やTi膜は絶縁膜が放出する酸化性ガスとの反応等に起因する酸素や添加元素としてのRu、Pd、Pt、Au等の貴金属元素(貴金属成分)を含有していてもよい。以下に記載するTiNx膜のTi含有量は特に断らない限り、酸素および貴金属成分を除く全成分におけるTi含有量を意味するものである。
一般的に、窒化物のスパッタは窒化モードと非窒化モードに分けられる。これは窒素を装置内に導入し、スパッタするときのターゲット表面の状況によってスパッタのモードを区別するものである。図14に示すように、横軸をN2流量、縦軸をチャンバ内圧力としてプロットした場合、窒素流量が少ない領域では圧力上昇が少なく、流量が多い領域では圧力が上昇する。圧力上昇が少ない領域を非窒化モード、圧力上昇が大きい領域を窒化モードと呼ぶ。“非窒化モード”および“窒化モード”は、それぞれ“Non−poison mode”および“Poison mode”とも呼ばれる。
非窒化モードでは、ターゲット表面は母材金属(例えばTi)が主で、窒化されつつある過程にあり、ターゲット表面がほぼTiの状態でTiがスパッタリングされ、基板に到達する途中、あるいは基板表面で窒化される。一方、窒化モードではターゲット表面が十分に窒化され、窒化物が形成された表面がスパッタリングされ、ほぼTi:Nが1:1の正規組成の膜が形成される。図15はTiNx膜の比抵抗のスパッタ時におけるN2流量依存性を示している。図15は基板バイアスを0W、200W、300Wとした場合をそれぞれ示しているが、バイアス条件によらずに横軸のN2流量の増加に伴って抵抗が上昇し、ピークを持った後に抵抗が下がる傾向がある。
上述したTi含有量が50at%を超えるTiNx膜をスパッタリング法で形成する場合、非窒化モード、すなわち“Non−poison mode”で形成することができる。一方、TiおよびNを含み、酸素および貴金属成分を除く全成分におけるTi含有量が50at%以下のTiNx膜は、窒化モード、すなわち“Poison mode”によって形成することができる。以下の説明では特に断らない限り、スパッタリング法でTi含有量が50at%を超えるTiNx膜およびTi含有量が50at%以下であるTiNx膜を形成するものとし、その場合には適宜“非窒化モード”のTiNx膜および“Non−poison mode”なる文言、並びに“窒化モード”のTiNx膜および“Poison mode”なる文言を使用する。
なお、上述したスパッタリング法に代えて、化学気相成長法(CVD法)や原子層成長法(ALD法)で上述したTi含有量が50at%を超えるTiNx膜を形成することもできる。これらの方法を適用する場合、TiNx膜を形成する際の原料ガスと他のガスとの分圧比、例えばN2やアンモニアの分圧比を調整することによって、Ti含有量が50at%を超えるTiNx膜を得ることができる。また、プラズマ照射やラジカル照射で、吸着した原料ガスの分解を促進する手法を適用することも有効である。
まず、図1に示すように、Si基板等の半導体基板1上に設けられた第1のシリコン酸化膜(SiO2膜)2上に、第1の層間絶縁膜3として第1のPAE膜4および第2のSiO2膜5を順に形成する。図示していないが、第1のSiO2膜2には半導体基板1に形成された半導体素子部の電極(下層電極)が露出している。次いで、図2に示すように、フォトリソグラフィ技術や反応性イオンエッチング(RIE)等を適用して、第1のPAE膜4および第2のSiO2膜5を選択的にエッチングして第1の配線溝6を形成する。
次に、図3に示すように、第2のSiO2膜5の表面、第1の配線溝6の側壁部および底部に沿って、第1のバリアメタル層としてTi膜7を形成する。Ti膜7は段差を良好に被覆した状態で形成される。次いで、図4に示すように第1の配線溝6内に第1のCuシード膜8を成膜した後、図5に示すようにCuめっきによる埋め込み処理を行って第1のCuめっき膜9を形成し、さらに第1のCuめっき膜9に熱処理を施す。ここでの熱処理は、第1のCuめっき膜9のセルフエージング等に基づく膜質の経時変化による変動を予め抑制するために、Cuを大粒径化する目的で実施するものである。図5では第1のCuシード膜8を含むCu金属層全体を第1のCuめっき膜9として示している。
この後、Ti膜7および第1のCuめっき膜9に対してCMP処理を施して、図6に示すように第1の配線溝6内に充填された第1のCu配線層10を形成する。このように、CMP工程を経ることによって、Ti膜7および第1のCuめっき膜9は第1の配線溝6内に充填された第1のCu配線層10を構成するものである。
次に、図7に示すように、第1のCu配線層10を有する第1の層間絶縁膜3上に、SiCN膜11、SiCO膜12、第2のPAE膜13および第3のSiO2膜14を順に形成する。ここで、SiCN膜11はRIE法を用いる工程におけるストッパ膜、およびCuの拡散防止膜として機能する。第3のSiO2膜14はCMP法を適用する工程における保護膜として機能する。SiCN膜11、SiCO膜12、第2のPAE膜13および第3のSiO2膜14は第2の層間絶縁膜15を構成するものである。
第2の層間絶縁膜15は、SiCO膜12および第2のPAE膜13の少なくとも一方のみで構成することもできる。一方、上述したように複数種の絶縁膜から層間絶縁膜15を構成した場合、少なくとも1つの絶縁膜に吸湿性の高いポーラス膜を使用すると絶縁膜から放出される酸化性ガスが多くなる。「ポーラス膜」とは、比誘電率を例えば3以下程度に低下させるために空孔を多く含む膜をいう。
次いで、図8に示すように、フォトリソグラフィ技術やRIEを適用して第2の層間絶縁膜15を選択的にエッチングして、第2の配線溝16およびビア17を形成する。ビア17内には第1のCu配線層10の表面の一部が露出する。次いで、このようにして得た構造体に対して、真空中またはH2ガス雰囲気等の還元雰囲気中で熱処理を施す。この熱処理によって、第2の層間絶縁膜15中に含まれるH2O、あるいは第2配線溝16やビア17の形成時に結合が切れて、第2の層間絶縁膜15中に残っている炭素系の残留物等の酸化種が除去される。この際、熱処理を還元雰囲気中で行えば、ビア17の底部に露出した第1のCu配線層10の表面の酸化層も還元処理することができる。
次に、図9に示すように、第2の層間絶縁膜15に設けられた第2の配線溝16やビア17の底部および側壁部に沿って、非窒化モードの第1のTiNx膜18を形成する。非窒化モードの第1のTiNx膜18は、第2のバリアメタル層を構成する層の一部(第1の層)として形成されるものであり、上述したように酸素および貴金属成分を除く全成分におけるTi含有量が50at%を超えるTiNx膜である。
第1のTiNx膜18は例えば以下のようにして形成される。図8に示すような構造体をイオン化スパッタリングチャンバ内に搬送し、所望の温度に設定されたサセプタ上に設置する。その後、上記構造体をサセプタで吸着してサセプタと同等の温度に保つ。この状態で、低圧力のスパッタリングチャンバ内に、スパッタリングを生じさせるためのArガスを例えば6〜8sccmの流量で導入し、さらに微量のN2、例えば1〜11sccmの流量のN2を導入する。そして、イオン化スパッタリング法を適用して、例えばカソード条件18kWに対して基板バイアス200〜1000Wにて、TiNx膜18を例えば5nm成膜する。このとき、N2の流量に対して良好なカバレジを取得するための最適な基板バイアス値は、それぞれ種々適当なものを選択する。このTiNx膜18は段差を良好に被覆した状態で形成される。このようにして、図9に示す断面の構造体を得る。
次に、上述した第1のTiNx膜18上に、図10に示すように、Tiの含有比率が第1のTiNx膜18に比べて相対的に高い非窒化モードの第2のTiNx膜19を形成する。非窒化モードの第2のTiNx膜19は、第2のバリアメタル層を構成する層の一部(第2の層)として形成されるものであり、上述したように酸素および貴金属成分を除く全成分におけるTi含有量が50at%を超え、かつ第1のTiNx膜18に比べて相対的にTi含有量が多いTiNx膜である。ここで、第2のバリアメタル層の一部となる第2の層として、非窒化モードのTiNx膜19に代えてTi膜を形成してもよい。
第2のTiNx膜(またはTi膜)19は、第2の配線溝16やビア17の側壁部上に堆積した第1のTiNx膜18層上と比較して、底部上に堆積した第1のTiNx膜18上に相対的に多く成膜されるように形成する。すなわち、第2の配線溝16やビア17の側壁部上には第2のTiNx膜(またはTi膜)19があまり堆積しないような成膜条件を選択する。第2のTiNx膜19は、例えば以下のようにして形成される。
前述した段差の被覆性が良好な第1のTiNx膜18を成膜した後、同一または異なるチャンバ内で真空連続に第2のTiNx膜19を成膜する。第2のTiNx膜19は、第2の配線溝16やビア17の側壁部上にあまり成膜されず、相対的に側壁部上より底部上に多く成膜されるように、第1のTiNx膜18の成膜時より低い基板バイアス、例えば0〜200Wにて成膜する。このとき、第2のTiNx膜19に含まれるTi量を増やすために、例えば第2のTiNx膜19の成膜時に導入するN2流量を、第1のTiNx膜18の成膜時より減らすような条件を選択する。
例えば、第1のTiNx膜18の成膜時のN2流量として5sccmを選択していた場合、第2のTiNx膜19の成膜時には5sccm未満の流量でN2を導入する。このような成膜条件下で、第2のTiNx膜19を例えば5nm成膜する。このとき、選択するバイアス値によってTiN組成が異なる場合もあるが、N2流量に対して所望のカバレジを取得するための最適な基板バイアス値は、成膜時に導入するN2流量が第1のTiNx膜18の成膜時より第2のTiNx膜19の成膜時の方が少ない関係を保ちつつ適当なものを選択する。このようにして、図10に示すような断面の構造体を得る。
第1のTiNx膜18と第2のTiNx膜(またはTi膜)19との積層膜は、第2のバリアメタル層20を構成するものである。そして、上述したように第2のTiNx膜(またはTi膜)19を、第2の配線溝16やビア17の側壁部上に堆積した第1のTiNx膜18層上と比較して、底部上に堆積した第1のTiNx膜18上に相対的に多く成膜されるように形成することで、側壁部上に堆積した第1のTiNx膜18と第2のTiNx膜(またはTi膜)19との積層膜部分(第1の部分)のTi含有量に比べて、底部上に堆積した第1のTiNx膜18と第2のTiNx膜(またはTi膜)19との積層膜部分(第2の部分)のTi含有量が多い第2のバリアメタル層20を得ることができる。
次に、真空連続にて図10に示すような構造体をCu膜形成用のチャンバに搬送し、上記構造体を所望の温度に保持した状態で、図11に示すように第2のバリアメタル層20上に第2のCuシード膜21を形成する。第2のCuシード膜21は所望の膜厚、例えば60nm程度の膜厚となるように、物理気相成長法(PVD法)、CVD法、ALD法等で形成する。次いで、図12に示したように、めっき法を適用して第2の配線溝16およびビア17を第2のCuめっき膜22で埋め込む。図12では第2のCuシード膜21を含むCu金属層全体を第2のCuめっき膜22として示している。
そして、第2のCuめっき膜22のセルフエージング等に基づく膜質の経時変化によるばらつきを防ぐために、Cuを予め大粒径化する熱処理工程(めっき後アニール)を実施する。このアニールは真空、窒素ガス雰囲気中、あるいはN2/H2ガス雰囲気中のいずれかにて、150〜300℃の温度で60分程度保持することにより実施する。このアニール条件は種々めっきの条件と共に、最適温度や最適時間が変わることは言うまでもない。
この後、第2のバリアメタル層20および第2のCuめっき膜22に対してCMPを施して平坦化することによって、図13に示すように第2の配線溝16およびビア17内に充填された第2のCu配線層23を形成する。このように、CMP工程を経ることによって、第2のバリアメタル層20および第2のCuめっき膜22は、デュアルダマシン構造の第2のCu配線層23を構成するものである。なお、図13では2層の配線構造を示しているが、多層配線の積層数はこれに限られるものではない。配線層をさらに多層化する場合には、図7〜図13に示した各工程を繰り返し行えばよい。また、配線構造はデュアルダマシン構造に限られるものではなく、シングルダマシン構造であってもよい。
上述したように、第1の実施形態ではTi含有量に大小関係がある2種類の膜(非窒化モードのTiNx膜またはTi膜)をカバレジで使い分けることによって、側壁部上および底部上の各部分領域ごとに見たとき、その膜全体の体積に対して底部上のTi含有量が側壁部上より相対的に多いバリアメタル層20を得ている。このようなバリアメタル層20を適用することによって、以下に示すような利点が得られる。
すなわち、素子の微細化により配線幅が細くなり、配線の埋め込み前の溝構造では配線体積に比較して溝側壁面の面積が相対的に大きくなる。めっき後アニール工程でCu膜を粒成長させる際に、ダマシン配線内では溝側壁面および溝底面の3方向から結晶粒が成長する。このとき、微細配線になればなるほど、溝側壁面からの成長の寄与が大きくなる。そこで、配線抵抗を議論する際には、溝内部のバリアメタル、少なくとも溝側壁面のバリアメタルをどのように形成するかが重要となる。
Ti含有量が多い非窒化モードのTiNx膜を用いると、Ti含有量が少ない非窒化モードのTiNx膜を用いたときと比較して、Cu配線中へのTiの拡散がより多く生じると共に、バリアメタルとCuとの密着性が良好となる。このため、Ti系バリアメタルのメリットであるEMやSMの改善が得られる一方で、バリアメタルとCuとの密着性が良好であるためにCu配線の粒成長が抑制される。特に、めっき後アニール工程においてバリアメタル近傍のCu粒の再成長が抑制されやすく、Ti含有量が相対的に少ない非窒化モードのTiNx膜を用いたときと比較して、配線抵抗が高くなる。例えば、配線幅を75nm以下とした場合に、この傾向は顕著になる。
逆に、Ti含有量が少ないTiNx膜を用いると、Ti含有量が多い非窒化モードのTiNx膜を用いたときと比較して、Cu配線中へのTiの拡散を抑制されるため、バリアメタルとCuとの密着性が低下する。そのため、Ti系バリアメタルのメリットであるEMやSMの改善がさほど得られない。ただし、バリアメタルとCuとの密着性が低下することで、相対的にCu配線の粒成長がしやすくなり、配線抵抗は低くなる。
そこで、Cu配線中へのTiの拡散源は、溝底部上やビア底部上のTi含有量が多い非窒化モードのTiNx膜とし、そこから主に供給できるようにする。一方、溝側壁部上には溝底部上やビア底部上のTiNx膜と比較して、相対的にTi含有量が少ないTiNx膜を用いる。この際、密着性が良好な領域の中ではあるが、比較的Cu膜の粒成長が生じやすい組成を適用することで、Cu配線の粒成長を生じやすくする。このような構造によって、微細配線においても高信頼性と低抵抗化が実現可能になる。
上述したTiN組成に関しては、例えば図16に示す組成領域から選択し、側壁部上のTiNx膜が溝底部上やビア底部上のTiNx膜よりTi含有量が相対的に少なくなるように構成する。図16は各種TiNx組成の膜を種々のN2流量や基板バイアスの組み合わせによって作製し、その上にCu膜(めっき膜)を10nmの厚さで形成し、その後にH2/N2ガス雰囲気(H2=3体積%)中にて約200℃、約300℃、約400℃の各温度で約1時間熱処理したときの凝集傾向(密着性)をまとめたものであり、それに対応する比抵抗の傾向を模式的に示すものである。
図16から明らかなように、Cuとの密着性はTi含有量が多いほど良好な特性を示す。さらに、Cuとの密着性には熱処理温度依存性が存在し、熱処理温度が高くなるほど、好ましいTi組成(窒素組成)の領域が広がることが分かる。また、Cuとの密着性を確保するためには、Cu配線中にTiの拡散が生じるだけでなく、非窒化モードのTiNx膜とCu膜(めっき膜)との界面で化合物の生成反応が生じ始める200℃以上の温度で熱処理を1回以上行うことが好ましいことが分かる。
図16はバリアメタル層(TiNx膜)の表面組成と密着性との関係を示しているが、バリアメタル層の各部分領域における膜体積全体の平均組成(体積平均)で、上述したようなTi含有量の大小関係が形成されていればよい。Ti含有量を各部分領域の膜体積全体の平均組成として扱うのは、以下のような理由による。溝側壁部上のバリアメタル層20に関しては、例えば第2のTiNx膜19が溝側壁部に不連続、またはアイランド状に形成される成膜条件を選択した場合、第1のTiNx膜18と第2のTiNx膜19の両方がCu配線層23と接するケースが存在する。このような状況では、表面組成というよりも側壁部上に堆積された膜全体の平均組成で議論する方がより適当である。
信頼性確保のためのCu配線中へのTiの拡散源としては、溝底部上およびビア底部上に堆積したTiNx膜(またはTi膜)が用いられるが、特にTi含有量を多く必要とするのはビア底部上である。これは以下の理由による。図17は密着性が低いバリアメタルを用いた際にビア底部や下層配線にボイドが発生する状態を模擬的に示した図である。ビア底部におけるCu配線とバリアメタルとの密着性が低いと、図17(b)に示すように、Cuが上部に吸い上げられる不良や下層配線と接するビア下部にボイドが生じる不良が起きて信頼性が低下する。特に、下層配線と接するビア底部はダメージ等が入った下層配線と接する上に、形状的にもストレスが集まりやすく、ボイドが発生しやすい。
上述したボイドの発生基点となるマイクロボイドの発生を抑制するためには、バリアメタルのCu配線との密着性が重要である。このため、ビア近傍では特に密着性を重視したTi含有量が多いTiN組成を選択することが好ましい。ビア底部上に関しても、TiN組成の定義は底部上のバリアメタルの膜体積全体の平均組成として定義する。これは、PVDプロセスとしてバイアススパッタ等を適用した際に、特にビア底部からリスパッタが生じやすく、膜のミキシング等を生じやすいため、ビア底部上の膜体積全体の平均組成として議論する方が適当だからである。
上述したように、Cu配線層23の低抵抗化のためには、配線溝16やビア17の側壁部上のバリアメタル層(TiNx膜)20のTi含有量が相対的に少なくなるように制御し、信頼性を上げるためには配線溝16やビア17の底部上のバリアメタル層(TiNx膜)20のTi含有量が相対的に多くなるように制御する。側壁部上のTiNx膜のTi含有量を底部上と比べて相対的に下げる際に、溝底部上やビア底部上の第1のTiNx膜18の膜厚を側壁部上より減少させることも有効である。このような構成を実現するための方法としては、例えば以下に示すような方法が挙げられる。
すなわち、第1のTiNx膜18を成膜した後に、Arガスを例えば6〜8sccm程度の流量でチャンバ内に導入し、例えば0〜5kWのカソード条件に対して500〜1000Wの基板バイアス、例えば1000Wの基板バイアスで、Arイオンにより第1のTiNx膜18の表面をエッチングする。特に、基板バイアスを強くすることによって、側壁部上より底部上のTiNx膜18のエッチングが促進される。さらに、条件によっては側壁部上のTiNx膜18を残しつつ、底部上のTiNx膜18をエッチングにより除去することができる。この際、Arの流量や最適な基板バイアス値は、それぞれ種々適当なものを選択する。
この後、図10に示したようにTi組成が相対的に多い非窒化モードの第2のTiNx膜(またはTi膜)19を形成する。配線溝16やビア17の底部上の第1のTiNx膜18の膜厚を減少させている分だけ、その部分に堆積させる第2のTiNx膜(またはTi膜)19の膜厚を厚くすることができる。従って、底部上のバリアメタル層(TiNx膜)のTi含有量を相対的に多くすることが可能となる。特に、図18に示すようにビア17の底部上に堆積した第1のTiNx膜18を除去した場合には、第2のTiNx膜(またはTi膜)19の成膜時に種々のバイアスを選択することが可能となる。これによって、ビア底部はTi比率が高く、側壁部はTi比率が低い構造を実現することができる。
なお、第1の実施形態はデュアルダマシン構造の半導体装置への適用例であるため、バリアメタル層(TiNx膜)20の配線溝16およびビア17の底部上に堆積させた部分(第2の部分)のTi含有量を、配線溝16およびビア17の側壁部上に堆積させた部分(第1の部分)と比べて相対的に多くしている。シングルダマシン配線や単層配線を有する場合には、配線溝の底部上のTi含有量を、配線溝の側壁部上と比べて相対的に多くすることによって、同様に高信頼性と低抵抗化を実現した半導体装置を提供することが可能となる。Ti含有量が異なる部分(領域)を有するバリアメタル層(TiNx膜)を形成する凹部は、ビアを含む配線溝および配線溝単独のいずれであってもよい。
次に、本発明の第2の実施形態による半導体装置の製造方法について説明する。第2の実施形態においては、前述した図1〜図8に示した各工程を経ることによって、図8に示した構造体を作製する。ここまでの各工程は第1の実施形態と同様にして実施する。次に、図19に示すように、第2の層間絶縁膜15に設けられた第2の配線溝16やビア17の底部および側壁部に沿って、非窒化モードのTiNx膜31を形成する。TiNx膜31は段差を良好に被覆した状態で形成される。TiNx膜31は第1の実施形態における第1のTiNx膜18と同様の方法で成膜することができる。また、TiNx膜31に代えてTi膜を第2の配線溝16やビア17内に形成してもよい。
次に、連続して同一のイオン化スパッタリングチャンバ内に微量のN2、例えば1〜11sccmの流量のN2を導入し、例えば0.1kWのカソード条件に対して基板バイアスが0〜200W程度の弱いバイアスにて、基板近傍にN2/Ar放電を発生させる。これは圧力の高い領域でプラズマを発生させて放電を維持してもよいし、また圧力が低くてもコイル等のプラズマを安定化させる構造を有するチャンバであれば、カソードDCが継続的に印加されていなくても、放電を維持することができる。
このとき、0Wないし弱いバイアスを基板に印加するだけであるため、基板表面や溝内の比較的上部のTiNx膜(またはTi膜)31の表面が窒化される。さらに、この際に弱いDCを印加すると、ターゲットから放出されたTiが溝底部やビア底部に付着するため、Ti含有量の体積平均を見ると、相対的に側壁部上のTiNx膜(またはTi膜)31の窒化量が多くなる。なお、窒化処理は真空連続で搬送した別のイオン化スパッタリングチャンバ内で実施してもよく、それによっても同様の効果が得られる。
上述したように、溝底部やビア底部上のTiNx膜(またはTi膜)31と比較して側壁部上のTiNx膜(またはTi膜)31を相対的に多くプラズマ窒化することによって、図20に示すようにTi含有量が領域(第1の部分と第2の部分)によって異なるバリアメタル層(非窒化モードのTiNx膜またはTi膜に基づくTiNx膜)32を得ることができる。この後、図11ないし図13に示した各工程を実施することによって、第1の実施形態と同様に高信頼性と低抵抗化を実現した半導体装置を得ることができる。
また、上記したイオン成分による窒化処理に代えて、ラジカルによる表面処理でも同様の効果を得ることができる。イオン化スパッタリングチャンバ内において、イオン成分とラジカル成分は特に分離されているわけではないが、例えば放電管を用いて生成したラジカルをチャンバ内に導入して表面処理を行う場合には、上述した窒化処理のように溝底部やビア底部へのTiの堆積は生じない。しかし、アスペクト比が大きくなるにつれて、ラジカル成分が溝底部やビア底部に到達しにくくなるため、実効的な窒化のグラデーションを生じる。これによって、上述したように側壁部上のバリアメタルのTi成分が相対的に低減するため、配線抵抗の低減と信頼性の向上を両立させた構造が得られる。
第2の実施形態についても、第1の実施形態と同様にデュアルダマシン構造の半導体装置に適用しているため、TiNx膜31の配線溝16およびビア17の壁部上に堆積させた部分の窒化量を、配線溝16およびビア17の底部上に堆積させた部分と比べて相対的に多くしている。シングルダマシン配線や単層配線を有する場合には、配線溝の側壁部上の窒化量を、配線溝の底部上と比べて相対的に多くすることによって、同様に高信頼性と低抵抗化を実現した半導体装置を提供することができる。窒化量が異なる部分を有するバリアメタル層(TiNx膜)、言い換えるとTi含有量が異なる部分を有するバリアメタル層を形成する凹部は、ビアを含む配線溝および配線溝単独のいずれであってもよい。
次に、第1および第2の実施形態における非窒化モードのTiNx膜の好ましい組成について述べる。第1の実施形態でも説明したように、ビア底部の密着性が弱いと図17に示したように、Cuが上部に吸い上げられる不良や下層配線と接するビア下部にボイドが生じる不良が起きやすく、このために信頼性が低下する。このような不良の発生を抑制する上で、凹部の底部上に堆積されたTiNx膜のN含有量(酸素および貴金属成分を除く全成分におけるN含有量)は40原子%未満とすることが好ましい。N含有量が40原子%未満のTiNx膜は、図16に示したようにめっき後アニールの温度を300℃程度まで上げることで優れた密着性が得られる。TiNx膜のN含有量は200℃以上のアニール温度で密着性が良好となる20原子%未満とすることがさらに好ましい。
一方、第1の実施形態で既に述べたように、TiNx膜のTi含有量が少ないほど配線抵抗が下がる傾向があるため、Ti含有量が均一なバリアメタルを用いた場合には良好な密着性と配線抵抗の両立が難しくなる。このため、凹部の側壁部上には密着性が良好な領域の範囲内で、Ti含有量を相対的に低下させた第1のTiNx膜を形成する。そして、凹部の底部上にはTi膜または第1のTiNx膜よりTi含有量が多い非窒化モードの第2のTiNx膜、すなわち密着性が良好なTi膜や非窒化モードの第2のTiNx膜を形成することによって、上記問題を回避することができる。
上述した第1および第2の実施形態の半導体装置は、配線溝およびビアの底部上のバリアメタルのTi含有量が側壁部上のバリアメタルより相対的に多くなるような構成を備えている。配線溝の底部上のバリアメタルの組成に関しては、この構成の形成方法にも依存するが、低抵抗を重視する場合には側壁組成に近くなるようにTi組成を少なくし、信頼性を重視する場合にはTi組成を多くして、ビア底部の組成に近くなるようにする等、密着性が良好な範囲内で種々の組成を選択することができる。
なお、第1および第2の実施形態では、配線溝およびビア内にめっきを適用して金属配線層(Cu配線層)を埋め込んでいるが、本発明はこれに限定されるものではない。金属配線層の埋め込みは、CVD法やALD法を適用して実施してもよいことは言うまでもない。バリアメタルの形成に関しては、PVDプロセスを中心に説明したが、PVD法とALD法との組み合わせを適用してもよい。さらに、最適なカソード条件や基板バイアス値、ガス流量は、各実施形態において一例を示したものにすぎず、使用される成膜装置等に応じて適宜に適正な範囲から選択すればよい。半導体装置の構造に関しては、PVD法やALD法等の成膜方法に限定されるものではない。また、層間絶縁膜についてはハイブリッド構造、モノシリック構造のいずれであってもよい。
さらに、本発明の上記した各実施形態に限定されるものではなく、層間絶縁膜の凹部内にバリアメタル層(TiNx膜)を介して形成された金属配線層を備える各種構造の半導体装置やその製造方法に適用することができる。そのような半導体装置およびその製造方法についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
1…半導体基板、3…第1の層間絶縁膜、6…第1の配線溝、7…第1のバリアメタル層(Ti膜)、10…第1のCu配線層、15…第1の層間絶縁膜、16…第2の配線溝、17…ビア、18…第1のTiNx膜、19…第2のTiNx膜(またはTi膜)、20…第2のバリアメタル層、23…第2のCu配線層、31…TiNx膜(またはTi膜)。
Claims (4)
- 半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に凹部を形成する工程と、
前記凹部の底部および側壁部に沿ってバリアメタル層を形成する工程と、
前記凹部内に前記バリアメタル層を介してCu配線層を形成する工程とを具備する半導体装置の製造方法であって、
前記バリアメタル層の形成工程は、前記凹部の底部および側壁部に沿って、TiおよびNを含み、酸素および貴金属成分を除く全成分におけるTi含有量が50原子%を超える第1のTiNx膜からなる第1の層を形成する工程と、前記側壁部上に堆積した前記第1の層上と比較して前記底部上に堆積した前記第1の層上に相対的に多く形成されるように、TiおよびNを含み、酸素および貴金属成分を除く全成分におけるTi含有量が第1のTiNx膜より多い第2のTiNx膜、またはTi膜からなる第2の層を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に凹部を形成する工程と、
前記凹部の底部および側壁部に沿ってバリアメタル層を形成する工程と、
前記凹部内に前記バリアメタル層を介してCu配線層を形成する工程とを具備する半導体装置の製造方法であって、
前記バリアメタル層の形成工程は、前記凹部の底部および側壁部に沿って、TiおよびNを含み、酸素および貴金属成分を除く全成分におけるTi含有量が50原子%を超えるTiNx膜、またはTi膜からなる層を形成する工程と、前記底部上に堆積した前記層と比較して前記側壁部上に堆積した前記層が相対的に多く窒化されるように、窒素イオンおよび窒素ラジカルから選ばれる少なくとも1種を用いて前記層を窒化する工程とを備えることを特徴とする半導体装置の製造方法。 - 請求項1または請求項2記載の半導体装置の製造方法において、
前記バリアメタル層は、前記側壁部上に堆積された第1の部分と、前記底部上に堆積された第2の部分とを有し、前記第2の部分のTi含有量の体積平均が前記第1の部分のTi含有量の体積平均と比べて相対的に多いことを特徴とする半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、
前記第2の部分の酸素および貴金属成分を除く全成分におけるN含有量が40原子%未満であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248576A JP2012074714A (ja) | 2011-11-14 | 2011-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011248576A JP2012074714A (ja) | 2011-11-14 | 2011-11-14 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009080274A Division JP5025679B2 (ja) | 2009-03-27 | 2009-03-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012074714A true JP2012074714A (ja) | 2012-04-12 |
Family
ID=46170535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011248576A Pending JP2012074714A (ja) | 2011-11-14 | 2011-11-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012074714A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012517101A (ja) * | 2009-02-02 | 2012-07-26 | エーエスエム アメリカ インコーポレイテッド | 導電材料の誘電体層上へのプラズマ増強原子層堆積 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189590A (ja) * | 1996-12-24 | 1998-07-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH10313054A (ja) * | 1997-03-28 | 1998-11-24 | Applied Materials Inc | 集積回路用の相互結合構造 |
JP2000195948A (ja) * | 1998-12-25 | 2000-07-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2005203569A (ja) * | 2004-01-15 | 2005-07-28 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法及び半導体装置 |
JP2008047886A (ja) * | 2006-07-21 | 2008-02-28 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
-
2011
- 2011-11-14 JP JP2011248576A patent/JP2012074714A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189590A (ja) * | 1996-12-24 | 1998-07-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH10313054A (ja) * | 1997-03-28 | 1998-11-24 | Applied Materials Inc | 集積回路用の相互結合構造 |
JP2000195948A (ja) * | 1998-12-25 | 2000-07-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2005203569A (ja) * | 2004-01-15 | 2005-07-28 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法及び半導体装置 |
JP2008047886A (ja) * | 2006-07-21 | 2008-02-28 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012517101A (ja) * | 2009-02-02 | 2012-07-26 | エーエスエム アメリカ インコーポレイテッド | 導電材料の誘電体層上へのプラズマ増強原子層堆積 |
US9466574B2 (en) | 2009-02-02 | 2016-10-11 | Asm America, Inc. | Plasma-enhanced atomic layer deposition of conductive material over dielectric layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7785658B2 (en) | Method for forming metal wiring structure | |
KR102542758B1 (ko) | 상호접속부를 위한 루테늄 금속 피처 충전 | |
US7718524B2 (en) | Method of manufacturing semiconductor device | |
TWI633624B (zh) | 用於銅阻障層應用之摻雜的氮化鉭 | |
TWI528454B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US10373910B2 (en) | Metal alloy capping layers for metallic interconnect structures | |
TWI374482B (ja) | ||
JP2011166106A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPWO2008078649A1 (ja) | 半導体装置およびその製造方法 | |
TWI827553B (zh) | 用於內連線的釕金屬特徵部填補 | |
JPWO2007061134A1 (ja) | 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置 | |
US10224275B2 (en) | Copper interconnect structures | |
JP4498391B2 (ja) | 半導体装置の製造方法 | |
JP5025679B2 (ja) | 半導体装置 | |
US20080290515A1 (en) | Properties of metallic copper diffusion barriers through silicon surface treatments | |
US8878364B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
JP2005005383A (ja) | 半導体装置および半導体装置の製造方法 | |
TW202111870A (zh) | 用於混成特徵金屬化之方法與設備 | |
JP2005203569A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20070082130A1 (en) | Method for foming metal wiring structure | |
KR20080106373A (ko) | 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체 | |
KR102118580B1 (ko) | 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들 | |
JP2019062190A (ja) | 銅配線のためのシード層 | |
JP2012074714A (ja) | 半導体装置の製造方法 | |
JP2012009617A (ja) | 半導体装置の製造方法、配線用銅合金、及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |