JPH10313054A - 集積回路用の相互結合構造 - Google Patents

集積回路用の相互結合構造

Info

Publication number
JPH10313054A
JPH10313054A JP10122624A JP12262498A JPH10313054A JP H10313054 A JPH10313054 A JP H10313054A JP 10122624 A JP10122624 A JP 10122624A JP 12262498 A JP12262498 A JP 12262498A JP H10313054 A JPH10313054 A JP H10313054A
Authority
JP
Japan
Prior art keywords
layer
metal
metal nitride
channel
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10122624A
Other languages
English (en)
Inventor
Marvin Liao
リャオ マーヴィン
Chyi Chern
チャーン チー
Jennifer Tseng
ツェング ジェニファー
Michael Danek
ダネック マイケル
Roderick C Mosely
シー． モーズリー ロデリック
Karl Littau
リタウ カール
Ivo Raaijmakers
ラーイジュメイカーズ イヴォ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH10313054A publication Critical patent/JPH10313054A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 集積回路内の素子の結合を可能にするために
形成される集積回路内における構造の改良。 【解決手段】 構造は、導電面２０４から、その導電面
２０４の上に延在しているチャネル２００内で延びる。
構造は耐熱金属の層２０５、金属窒化物の層２０６、及
び金属の層２１２を含む。耐熱金属の層を、導電面とチ
ャネルの内壁に堆積させる。金属窒化物の層を、耐熱金
属の層の上に形成する。金属窒化物の層は、耐熱金属の
層から延在する１３０オングストローム未満の厚さを持
つ。金属の層を、金属窒化物の層の上に堆積させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路を製造する
分野に関する。
【０００２】
【従来の技術】集積回路は、トランジスタ等の回路素子
を基板内に形成した後に他の回路素子と連結させる、一
連のプロセスステップによって製造される。回路素子は
メタライゼーションプロセスによって相互に連結され
る。すべての必要な連結に備えるために、多重メタライ
ゼーションステップを使用して、単一の集積回路内に電
気的相互結合のいくつもの層を作り出す。
【０００３】集積回路の多重金属層に対するニーズは、
集積回路の寸法縮小の進展に伴って発生した。寸法の縮
小は、より小さい表面積に、より多くの回路素子を集積
させることを可能とする。回路素子数の増加と表面積の
減少の結果、相互結合を多数の集積回路層に分散しなけ
ればならない。
【０００４】図１は、多重金属層１０７、１０９を含む
集積回路１００の一部の断面図を示す。基板１０５に形
成されたソース１０２とドレイン１０３を有するトラン
ジスタが示されている。トランジスタのゲート１０４
は、基板１０５からゲートを分離するゲート酸化物１１
０上に堆積、パターニングされる。二酸化珪素の絶縁材
料１０６がゲート１０４、基板１０５、及びフィールド
酸化物１１１の上面に堆積されている。絶縁材料１０６
はゲート１０４と基板１０５の領域を第１金属層１０７
から隔離している。絶縁材料１０８の別の層は第１金属
層１０７を第２金属層１０９から隔離している。
【０００５】相互結合構造は、集積回路１００内に導電
結合領域をもたらす。例えば、相互結合構造１０１1〜
１０１3はソース１０２、ゲート１０４、及びドレイン
１０３をそれぞれ第１金属層に連結し、相互結合構造１
０１4と１０１5は第１金属層１０７のメタルラインを第
２金属層１０９に連結する。各相互結合構造１０１1〜
１０１5が形成されるのは、材料の絶縁層を通してエッ
チングされて、ソース１０２、ドレイン１０３、ゲート
１０４、金属層１０７等の、下地導電領域を露出させる
チャネル内である。
【０００６】集積回路の相互結合構造が効果的に機能す
るには、互いに連結する上下に重なる表面間に良好なオ
ームコンタクトを設けなければならない。さもないと、
集積回路内の回路素子間の電流が大幅に制限される。そ
の結果、集積回路の速度は大幅に削減される。最悪の場
合、集積回路が動作不能になる場合もある。相互結合構
造が０．３μｍ幅のコンタクトホール又はバイアホール
当り約３Ω以下の抵抗を持つことは許容されるが、３Ω
を超える抵抗値を持つ相互結合構造は一般に許容されな
い。
【０００７】相互結合構造の形成では、材料の絶縁層に
形成されたチャネル内の導電バリヤ層の上面に金属コン
ポーネントを重ねることができる。チャネルはしばしば
コンタクトホール又はバイアホールと称される。バリヤ
層は、チャネルの内壁とチャネルによって囲まれた下地
面とに形成される。従来のバリヤ層の厚さは、４００〜
５００オングストロームの範囲である。
【０００８】バリヤ層は金属コンポーネント内の金属の
拡散を抑制すると共に、相互結合構造の下にくる表面へ
の金属の堆積時に生じる副産物の拡散を抑制する。上記
の拡散が阻止されないと、相互結合構造の下地領域に抵
抗性の高いポケットが形成される。拡散の結果、形成さ
れる集積回路は不良品になるかもしれない。従来は厚さ
４００〜５００オングストロームのバリヤ層を使用して
いるが、その理由は、上記の厚さが、下地表面への相互
結合構造の金属の望ましくない拡散の抑制に有効である
と判明しているからである。
【０００９】バリヤ層が形成されたならば、相互結合構
造に使用される金属材料を堆積させてバリヤ層の上面を
被覆する。理想としては、その金属が、バリヤ層のある
チャネルを充填する。次に、集積回路の上面が等方的に
エッチングされ、集積回路の上面に堆積した金属とバリ
ヤ層材料とをすべて取り除く。
【００１０】相互結合構造のセットが絶縁材料の層内に
形成されると、絶縁材料の上面に金属層を堆積させるこ
とができる。金属は次にパターニングされて、金属層内
にメタルラインのセットを形成する。これらのメタルラ
インが、相互結合構造のセットを電気的に相互に結合さ
せる。
【００１１】集積回路の寸法の削減は、許容可能な抵抗
値を持つ相互結合構造の製作に難題をもたらした。集積
回路のゲート長が縮小されると、集積回路のコンタクト
ホール又はバイアホールとして働くチャネルの幅も縮小
される。しかしながら、チャネルの高さは通常、縮小さ
れない。これは、集積回路の寸法が削減されたときに、
チャネル高さに対するチャネル幅の比を増大させる。こ
の比はアスペクト比と呼ばれている。
【００１２】上記のチャネル形状の変化の結果、相互結
合構造は狭くなるが、寸法の大きな集積回路の場合とほ
ぼ同じ高さを保つ。従来、バリヤ層の厚さは、寸法を削
減した集積回路の場合でも、４００〜５００オングスト
ロームのままであった。他方、相互結合構造金属コンポ
ーネントの幅は、チャネルのアスペクト比の増加を考慮
して削減された。
【００１３】アスペクト比の増加に対応して金属コンポ
ーネントの幅を狭くすると、金属コンポーネントの抵抗
を増加させる。更に、バリヤ層の上に形状に追従させて
金属を堆積させる難しさは、小さくなったチャネル開口
部と厚いバリヤ層の組合せによって、寸法の小さい集積
回路ほど大きくなる。これは、適合性の乏しい金属が相
互結合構造の抵抗を更に増加させるので、重大である。
【００１４】集積回路を製造するコストを削減して集積
回路の速度を向上させる絶えざる要望が、ゲート長０．
２５μｍ以下の集積回路に対する需要を生んでいる。上
記の集積回路では、コンタクトホールとバイアホールの
幅は、約３０００オングストローム以下であろう。上記
のコンタクトホールとバイアホールに従来の４００〜５
００オングストロームのバリヤ層を実施すれば、幅がき
わめて狭く、かつ形状追従性の乏しい相互結合構造の金
属コンポーネントになる。実際、幅１０００オングスト
ロームのチャネル内に５００オングストロームのバリヤ
層を形成すると、金属コンポーネントを収容するために
利用可能な相互結合構造の容積は存在しなくなるだろ
う。
【００１５】ゲート長０．２５μｍ以下の集積回路にお
いて従来の４００〜５００オングストロームのバリヤ層
を使って形成される相互結合構造の抵抗値は、４〜５Ω
の範囲であることが分かっている。このような抵抗値は
許容できない。それらの値は、寸法削減技術によって提
供される速度の向上を無効にすると共に、寸法を削減し
た集積回路の信頼性を低下させる。
【００１６】
【発明が解決しようとする課題】従って、相互結合構造
の抵抗が許容できないほど高くならないように、アスペ
クト比の増加したコンタクトホールとバイアホールに使
用できる薄いバリヤ層を持つ相互結合構造の形成を可能
とすることが望ましい。
【００１７】
【課題を解決するための手段】本発明によって形成され
る相互結合構造は、許容できない抵抗値を持つことな
く、アスペクト比の増加したコンタクトホールとバイア
ホールに使用される能力を有する。上記の相互結合構造
は、集積回路の導電面から、その表面の上を延びるチャ
ネルを介して延在するよう形成される。チャネルは通
常、二酸化珪素等の材料の絶縁層に形成される。
【００１８】相互結合構造は、バリヤ層と金属コンポー
ネントとを含む。バリヤ層は導電面とチャネルの内壁を
被覆する。金属コンポーネントはバリヤ層の上面にあっ
て、集積回路内の金属層に連結されてもよい導電面を提
供する。
【００１９】バリヤ層は耐熱金属の層と金属窒化物の層
の組合せによって形成される。耐熱金属の層は下地導電
面とチャネルの内壁に堆積する。耐熱金属は下地導電面
に対して高度に導電性のコンタクトとなる。
【００２０】次に、金属窒化物の層が耐熱金属の層の上
に形成される。金属窒化物の層は、耐熱金属の層から延
びる１３０オングストローム未満の厚さを持つ。その結
果、チャネルには金属コンポーネントを形成するための
十分な幅が残っているので、相互結合構造は許容可能な
抵抗値を持つ。金属窒化物は、金属コンポーネントに対
する付着性の導電接続部ないしは導電結合部となって、
良好な電気的、構造的完全性を持つ相互結合構造を提供
する。金属窒化物の層は、金属窒化物を堆積させた後、
その金属窒化物をプラズマアニーリングしてその抵抗率
を減少させることによって形成できる。
【００２１】バリヤ層が形成された後、金属の層をバリ
ヤ層の上に堆積させる。金属の層は、相互結合構造の金
属コンポーネントを形成する。その金属として、タング
ステンを使用してもよい。
【００２２】本発明の更なる詳細を、添付図面を用いて
説明する。
【００２３】
【発明の実施の形態】本発明によれば、相互結合構造
は、下地バリヤ層に適合する金属コンポーネントを持つ
ように形成される。金属コンポーネントの幅も充分大き
いので、相互結合構造は許容可能な抵抗値を持つ。この
ような相互結合構造は、集積回路の動作の速度を許容不
能に減少させたり有害な拡散の許容不能なリスクをもた
らすことなく、ゲート長０．２５μｍ以下の集積回路に
使用できる。
【００２４】図２の（ａ）〜（ｇ）は、本発明による相
互結合構造の形成法を示す。図２の（ａ）は、集積回路
に形成された、コンタクトホールやバイアホール等のチ
ャネル２００の断面図を示す。チャネル２００は絶縁材
料２０１、例えば二酸化珪素又はその他のタイプの酸化
物の層内に形成される。絶縁材料２０１は、導電材料２
０２の上面から上方に距離Ｈだけ延びている。
【００２５】導電材料２０２はゲート、ソース、ドレイ
ン、メタルラインでもよいし、集積回路内の別のコンポ
ーネントと導電的に連結されるその他の導電コンポーネ
ントでもよい。導電材料は、珪素、ポリシリコン、ポリ
サイド(polyside)、珪化物、アルミニウム、銅、又は集
積回路内で用いられるその他の導電材料から構成でき
る。
【００２６】チャネル２００の内壁２０３は、導電材料
２０２の接触面２０４を取り囲む。チャネル２００の幅
はＷで、チャネル２００の直径を跨いで測定されたもの
である。従って、チャネルのアスペクト比は高さＨを幅
Ｗで除して計算される。例えば、０．２５μｍ以下のゲ
ート長を用いて製造された集積回路では、幅Ｗが３００
０オングストローム、高さＨが１００００オングストロ
ームとすると、そのチャネル２００に対して、これは
３．３３のアスペクト比となる。
【００２７】チャネル２００内に相互結合構造を形成す
るために、バリヤ層が絶縁材料２０１の上面と露出接触
面２０４に形成される。バリヤ層は、まず、露出導電材
料２０２と反応したときに良好な導電特性を持つ第１材
料の層を堆積させることによって、形成され得る。
【００２８】次に、第２材料の層を第１材料の上に形成
する。第２材料は、相互結合構造の金属コンポーネント
に対する付着性導電コンタクトを作ることを可能とす
る。第２材料も、第１材料と下地導電材料への損傷材料
(damaging matarial) の拡散を抑制する。金属を堆積さ
せて金属コンポーネントを形成するとき、上記の損傷材
料は堆積する金属とその金属の副産物によってもたらさ
れる。第１材料と第２材料の組合せがバリヤ層を構成す
る。
【００２９】図２の（ｂ）は、バリヤ層における第１材
料２０５の層の堆積を示している。本発明によれば、バ
リヤ層の第１材料２０５は、チャネル２００の内壁２０
３と導電材料２０２の露出接触面２０４とを含む絶縁材
料２０１の表面に堆積する。一実施形態では、第１材料
２０５の堆積層の厚さは、チャネルの内壁２０３の上部
コーナーから測定して３００オングストローム未満であ
る。別の実施形態では、材料の第１層は、使用する堆積
プロセスによって、チャネルの内壁２０３から２５オン
グストローム〜１００オングストロームの範囲で延在す
る厚さを持つ。
【００３０】第１材料２０５はチタン、コバルト、タン
タリウム、モリブデン等の耐熱金属とすることができ
る。第１材料２０５が耐熱金属で、下地導電材料２０２
が珪素又は加熱されたポリシリコンのときは、導電材料
２０２の表面２０４で耐熱金属の珪化物が形成される。
第１材料２０５として使用するには耐熱金属が望ましい
が、その理由は、それらがシリコンベースの材料（下に
くる導電材料２０２を構成する場合が多い）に対する高
度に導電性のコンタクトを提供するからである。しかし
ながら、下地導電材料２０２がシリコンベースでないと
き、例えば導電材料２０２がアルミニウムか銅のメタル
ラインのときは、耐熱金属を使用してもよい。
【００３１】バリヤ層の第１材料２０５は、従来の堆積
技術、例えば化学的気相堆積法（「ＣＶＤ」）や物理的
気相堆積法（「ＰＶＤ」）を使って堆積させることがで
きる。ＣＶＤプロセスでは、ウェーハを化学的気相堆積
チャンバ内に装填する。次に反応性ガスをウェーハ表面
に供給し、そこで熱誘導化学反応が起こって、処理され
るウェーハ表面に薄膜層を形成する。
【００３２】ＰＶＤプロセスでは、ウェーハは物理的気
相堆積チャンバ内に置かれ、チャンバはアルゴン等の気
体で充満される。チャンバ内に電場を作ることによっ
て、その気体から正に帯電したイオンを含むプラズマが
発生する。正に帯電したイオンは加速して、チャンバ内
に取り付けられたターゲット材料に衝突する。ターゲッ
ト材料の原子はその結果、ターゲットから飛び出されて
ウェーハ上に堆積して、ウェーハの表面にターゲット材
料の層を形成する。
【００３３】正に帯電したイオンを高密度プラズマＰＶ
Ｄチャンバ内で発生させるために、独立したＲＦ信号を
チャンバに誘導的に結合してもよい。高密度プラズマＰ
ＶＤチャンバは、ウェーハへのターゲット材料の誘引を
改善するために、ウェーハサポートに結合された更に別
のＲＦ信号を含んでもよい。
【００３４】本発明によるバリヤ層に対して耐熱金属２
０５を堆積させるために使用される商業的に利用可能な
２つのＰＶＤプロセスはCoherentプロセスとVectra Ｉ
ＭＰプロセスで、ここにＩＭＰはイオン化メタリックプ
ラズマ(Ionized Mettalic Process)を表す。Coherentプ
ロセスとVectra ＩＭＰプロセスはいずれも、これらの
プロセスを実行するＰＶＤチャンバと共に、カリフォル
ニア州サンタクララのアプライド・マテリアルズ・イン
コーポレイテッドによって提供される。
【００３５】Coherentプロセスを実行するためのチャン
バは、ＤＣバイアスされたターゲットと、接地されたウ
ェーハサポートとを含む。上記のように、アルゴンガス
がチャンバに供給され、ターゲットとウェーハサポート
間に電圧を加えてプラズマを形成する。Coherent堆積プ
ロセスでは、ＤＣエネルギーが８０００〜２００００Ｗ
の範囲の電力でターゲットに供給される。ウェーハの温
度は２００〜３００℃の範囲にセットされ、チャンバの
圧力は３〜１０ｍＴｏｒｒの範囲にセットされる。
【００３６】ターゲットから飛び出されたターゲット材
料の経路を案内するために、Coherentプロセスチャンバ
はコリメータを備えている。コリメータは、ウェーハサ
ポートの上面に実質的に平行になるように、チャンバ内
のターゲットとウェーハサポート間で支持された金属デ
ィスクである。中空のコラムがそのディスクの中を延
び、ウェーハサポートの上面に実質的に垂直をなしてい
る。中空のコラムは、堆積するターゲット材料用のガイ
ドとして働く。
【００３７】飛び出たターゲット材料がコリメータに達
すると、ウェーハサポートに実質的に垂直な軌跡を辿る
ターゲット材料が中空コラムを通過する。それ以外のタ
ーゲット材料は阻止される。これは、ウェーハ表面のコ
ンタクトホールとバイアホールの開口部におけるターゲ
ット材料の過度な蓄積を抑制する。垂直方向のターゲッ
ト材料だけをウェーハに通すことによって、より均一で
形状追従性のあるターゲット材料の層が堆積する。
【００３８】Vectra ＩＭＰプロセスを実行するための
チャンバは、ＤＣバイアスされたターゲットと、ＲＦ信
号発生器に連結されたウェーハとを含む。チャンバは更
に、チャンバの内側に設けられたコイルを含む。コイル
は別のＲＦ発生器に連結されている。
【００３９】アルゴンガスがチャンバに供給され、エネ
ルギーが注入されてプラズマを形成する。Vectra ＩＭ
Ｐ堆積プロセスでは、ウェーハサポートに連結されたＲ
Ｆ信号ソースとコイルに連結されたＲＦ信号ソースとに
よってＲＦエネルギーが提供される。ウェーハサポート
に提供されるＲＦ信号は、３００〜４５０ＫＨｚの範囲
の周波数と、１００〜１０００Ｗの範囲の電力を持つ。
コイルに提供されるＲＦ信号は、１〜５ＭＨｚの範囲の
周波数と、１０００〜４０００Ｗの範囲の電力を持つ。
ウェーハの温度は、１００〜３００℃の範囲にセットさ
れ、チャンバの圧力は、１０〜４０ｍＴｏｒｒの範囲に
セットされる。ウェーハは５０〜２００Ｖの範囲のＤＣ
バイアス電圧を獲得する。
【００４０】コイルに提供されるＲＦ信号は、飛び出し
たターゲット材料をイオン化する電場をチャンバ内に提
供する。イオン化したターゲット材料とウェーハとの間
の電位によってターゲット材料がウェーハ表面に誘引さ
れる。その結果、ターゲット材料はウェーハに対して比
較的垂直な軌跡を描いてウェーハの表面に衝突する傾向
がある。これが第１材料２０５の形状適合層の堆積をも
たらす。
【００４１】第１材料２０５が堆積した後、バリヤ層の
第２材料の層がその第１材料に重なるように形成され
る。第２材料２０６の層は、図２の（ｃ）に示すよう
に、従来の物理的気相堆積法や化学的気相堆積法を使っ
て堆積させることができる。化学的気相堆積法を使用す
るときは、第２材料２０６の層の形成は、第２材料２０
６を処理してその抵抗率を減少させるステップを含んで
もよい。図２の（ｄ）に示すように、プラズマアニーリ
ングを用いてこの抵抗率の削減を達成してもよい。
【００４２】第２材料２０６の層は、チャネル２００内
で第１材料２０５の上面２０７から延びる１３０オング
ストローム未満の厚さを持つ。別の実施形態では、第２
材料の厚さは２５〜７５オングストロームの範囲にあ
る。第１材料２０５と第２材料２０６の合計の厚さはチ
ャネル内壁２０３から４００オングストローム未満であ
る。第１材料２０５と第２材料２０６の合計の厚さはチ
ャネル内壁２０３から７５〜１７５オングストロームの
範囲内とすることが望ましい。
【００４３】上述のように、第２材料２０６は、相互結
合構造の金属コンポーネントに対して付着性のある導電
コンタクトを形成する能力を持つ導電材料である。従っ
て、金属窒化物を第２材料２０６として使用できる。二
元金属窒化物のＭxＮyと三元金属シリコン窒化物ＭxＳ
ｉyＮz（ここにＭはチタン、ジルコニウム、ハフニウ
ム、タンタリウム、モリブデン、タングステンその他の
金属で、ｘ、ｙ、ｚは使用される金属、珪素、及び窒素
の別の定量的コンビネーションを示す）の両者をバリヤ
層の金属窒化物２０６として使用してもよい。
【００４４】タングステンを相互結合構造の金属コンポ
ーネントとして使用するときは、窒化チタンが第２材料
２０６用の良好な選択物となる。窒化チタンはタングス
テンに対する優れた付着性を持ち、タングステン及びタ
ングステンの堆積中に生じた副産物の拡散に対する良好
なバリヤとして役立つ。タングステンを堆積させて金属
コンポーネントを形成するときは、バリヤ層は六弗化タ
ングステン（ＷＦ6）に曝される。タングステンの堆積
中、弗素はタングステンから分離してバリヤ層内に拡散
しようとする。弗素は高度の腐食性があり、バリヤ層の
第１材料、及び下地導電材料２０２の中に抵抗性の高い
領域を形成する場合がある。
【００４５】窒化チタンは弗素の拡散を抑制するのに好
適で、弗素は第１材料２０５やその下にくる導電材料の
いずれにも到達しない。従来は、拡散防止のために、１
５０オングストロームを超える窒化チタンの厚い層が相
互結合構造に使用されていた。本発明によれば、プラズ
マアニーリングされた堆積窒化チタンは、１５０オング
ストローム以下の、２５〜７５オングストロームの範囲
の厚さで使用できる。
【００４６】第２材料２０６は、化学的気相堆積を実行
できるチャンバ内で堆積される。窒化チタン材料の化学
的気相堆積は、金属有機(metallo-organic) チタン化合
物の使用によって達成してもよい。上記の化合物の一つ
はテトラキス（ジアルキルアミド）チタン（Ｔｉ(Ｎ
Ｒ2)4）で、ここにＲは各発生時点で独立に、例えば１
〜５個の炭素原子から成るアルキル基である。Ｔｉ(Ｎ
(ＣＨ3)2)4の化学式を持つテトラキス（ジメチルアミ
ド）チタン（ＴＤＭＡＴ）の使用は一般的である。キャ
リヤガス、例えばヘリウム、アルゴン、窒素、又は水素
はその化合物をＣＶＤチャンバに運び込み、エネルギー
が注入される。エネルギーは熱ＣＶＤの場合は加熱ソー
スによって発生し、プラズマ強化ＣＶＤの場合はＲＦ信
号ソースによって発生する。活性化された化学蒸気はウ
ェーハ表面と反応して、材料の薄層をウェーハ上に形成
する。
【００４７】ＴＤＭＡＴ化学蒸気を使用するときは、窒
化チタン膜がウェーハ表面に堆積する。第２材料２０６
としての窒化チタンの堆積を促進するために、ウェーハ
温度は３４０〜３９０℃の範囲にセットされ、処理チャ
ンバ圧力は０．５〜２．０Ｔｏｒｒの範囲にセットされ
る。本発明の実施形態に使用可能な窒化チタン堆積用の
従来のＣＶＤプロセスはSandhu他に付与された、米国特
許第5,246,881号に開示されている。
【００４８】しかしながら、窒化チタン等の第２材料２
０６のＣＶＤ堆積層は、かなりの炭素量を含む。これが
第２材料２０６の堆積層を化学的に反応性にする。その
結果、膜が空気その他の酸素含有ガスに曝されると、酸
素が膜の中に吸収される。この酸素吸収は制御不能なの
で、第２材料２０６の安定性が損なわれ、第２材料２０
６の抵抗率は不利な方向に増加する。これによって、集
積回路に形成されるデバイスの信頼性が劣ったものにな
るかもしれない。
【００４９】空気に露出されると、ＣＶＤ堆積窒化チタ
ン膜のシート抵抗率は、約１００００μΩ−ｃｍ／ｓｑ
から最大約１０００００μΩ−ｃｍ／ｓｑまでの値に増
加する場合がある。これは、相互結合構造のバリヤ層の
第２材料２０６として堆積窒化チタンを使用するときに
は極めて望ましくない。約６００μΩ−ｃｍ以下のオー
ダーの抵抗率が望ましい。
【００５０】図２の（ｄ）に示すように、ＣＶＤ堆積第
２材料２０６は、その抵抗率を削減するためにプラズマ
アニーリングしてもよい。単一のプラズマアニーリング
か逐次的なプラズマアニーリングのいずれかを使って膜
２０６の抵抗率を削減する。「半導体ウェーハ上の膜の
構造（Construction of a Film on a SemiconductorWaf
er）」と題する、１９９７年２月２８日出願のChern他
による米国特許出願は、第２材料２０６の抵抗率の削減
のために使用可能な単一及び逐次プラズマアニーリング
の双方を開示している。
【００５１】本発明によれば、窒化チタン等のＣＶＤ堆
積第２材料２０６は不活性のプラズマ含有高エネルギー
イオンを使ってプラズマアニーリングされ得る。ＲＦプ
ラズマアニーリング時のウェーハに対する誘起バイアス
電圧が、ウェーハのイオンボンバードを可能にする。本
発明によってプラズマアニーリングされた窒化チタンが
空気や酸素や水蒸気に曝されると、酸素は吸収されない
か、或いは、バイアス電圧をウェーハに印加しなかった
場合と比べて、吸収の程度がはるかに小さくなる。
【００５２】本発明によって堆積、アニーリングされる
窒化チタンも、従来の金属有機チタン化合物の熱ＣＶＤ
で生産された窒化チタンに比べて、結晶性が高く、より
多くの窒素を含み、酸素と炭素の含有量が少なくなる。
本発明によってアニーリングされた堆積窒化チタン膜
も、低い安定したシート抵抗率を持つ。
【００５３】本発明の正確な物理メカニズムは分かって
いない。しかしながら、バイアスされた基板上の堆積材
料の高エネルギーイオンボンバードが膜の密度を高める
と考えられる。この結果、膜の抵抗が削減され、拡散に
対するバリヤとして働く膜の能力が増大する。第２材料
２０６の抵抗の削減は、許容可能な抵抗値を持つ相互結
合構造の形成を補助する。第２材料２０６のバリヤ特性
の向上が第２材料２０６の薄層化を可能にするので、本
発明による薄いバリヤ層をもたらす。
【００５４】本発明の一実施形態では、ＣＶＤ堆積され
た第２材料２０６のアニーリング用のプラズマの形成に
用いられるガスは任意のガスでよいが、窒素、アンモニ
ア、アルゴン等の非酸素及び炭素含有ガスであることが
望ましい。窒素は窒化チタン材料のパッシベーション(p
assivation)に効果がある。別法として、堆積材料は、
イオンソース等の非気体種から発生するイオンによって
ボンバードできる。堆積した第２材料２０６のプラズマ
処理は、その粒子性能、ステップカバレッジ、堆積速
度、又はバリヤ性能に不利な影響を与えない。
【００５５】第２材料２０６の上記の堆積とプラズマア
ニーリングは、化学的気相堆積とプラズマアニーリング
の両者に配慮した任意のチャンバ、又はチャンバのセッ
トで実行できる。しかしながら、第２材料２０６の堆積
とプラズマアニーリングの両者が同一チャンバで行なわ
れるならば有益である。これは、堆積チャンバからアニ
ーリングチャンバまでの移動時の、酸素等の汚染物質に
対する第２材料２０６の露出を排除する。上記の露出
は、第２材料２０６の抵抗率が許容不能なレベルに増加
するような欠陥をもたらす可能性がある。
【００５６】従って、１９９６年７月１２日出願のZhao
他による米国特許出願第08/680,724号、発明の名称「化
学蒸着チャンバ内のガス流路におけるペデスタル周辺の
コンポーネント」に記載されているＣＶＤチャンバを使
用してもよい。この出願に記載されているチャンバ１３
０を図３に概略的に示す。チャンバ１３０は、ガスを処
理チャンバ１３５に供給するためのシャワーヘッド１３
４と、処理されるウェーハを支持するためのウェーハサ
ポート１３２とを含む。ウェーハサポート１３２は抵抗
性のコイル（図示せず）によって加熱され、熱的に活性
化された反応、例えば堆積中に行なわれる反応のための
ウェーハ温度をセットする。
【００５７】ウェーハサポート１３２は接地され、シャ
ワーヘッド１３４は整合回路網２５２を介して高周波
（ＲＦ）信号ソース１３６に接続されている。プラズマ
アニーリングの間、ガスがチャンバに供給されて、ＲＦ
信号ソース１３６によってシャワーヘッド１３４に提供
されるＲＦ信号からエネルギーが注入される。その結
果、ガスはプラズマ２５４に変換され、そのプラズマ
が、ウェーハサポート１３２によって支持されるウェー
ハをボンバードするイオンを提供する。
【００５８】第２材料２０６の堆積とプラズマアニーリ
ングの両者を実行するには、カリフォルニア州サンタク
ララのアプライド・マテリアルズ・インコーポレイテッ
ドによって「ＴｘＺ Ｃｈａｍｂｅｒ」の商標で提供さ
れるチャンバを使用できる。
【００５９】本発明によるプラズマアニーリングを実行
するために使用可能な別のチャンバは、発明の名称「半
導体ウェーハ上の膜の構造」と題する１９９７年２月２
８日申請のChern他による米国特許出願に開示されてい
る。一つ以上のチャンバを使ってＣＶＤ堆積とプラズマ
アニーリングを実行するときは、ウェーハをＣＶＤチャ
ンバからアニーリングチャンバまで移動する間、真空を
維持することが望ましい。
【００６０】図３に示すチャンバ１３０内で窒素を使っ
てＣＶＤ堆積された窒化チタンの単一プラズマアニーリ
ングを実行するには次の手順に従う。プラズマアニーリ
ングプロセスを図３に示すチャンバ１３０に関して説明
するが、当業者であれば、プラズマアニーリングが、上
述のように、多数の異なるチャンバで実行できることを
充分理解されるであろう。
【００６１】相互結合構造が形成されるウェーハは、ウ
ェーハサポート１３２の上に、シャワーヘッド１３４か
ら約０．３〜０．８インチ、好ましくは０．６〜０．７
インチの間隔をあけて配置される。シャワーヘッド１３
４を介して処理チャンバ１３５に導入される窒素ガスに
ＲＦエネルギーを加えることによって、活性イオンが得
られる。ＲＦエネルギーは、シャワーヘッド１３４に連
結されたＲＦ信号ソースから供給される。７００〜１０
００Ｗの電力を持つ約３５０ＫＨｚのＲＦ信号が供給さ
れる。
【００６２】シャワーヘッド１３４にＲＦ電力を供給し
てウェーハサポート１３２と処理チャンバ１３５の壁を
接地した状態で、−１００〜−２００Ｖの間のＤＣ自己
バイアス電圧がウェーハ上に誘導される。ＤＣ自己バイ
アス電圧は、ウェーハとアースの間で−１００〜−２０
０Ｖの範囲であることが望ましい。これは、ウェーハ表
面の第２材料２０６に高エネルギーで衝突するようにイ
オンを誘引するのに充分である。プラズマアニーリング
の間、処理チャンバの圧力は０．５〜２．０Ｔｏｒｒの
範囲にセットされる。アニーリングの結果、堆積窒化チ
タンはパッシベートされて密度を高められるので、長期
間安定性を維持する。プラズマアニーリングは２０〜４
０秒間、実行される。
【００６３】本発明の代替実施形態では、バリヤ層の第
２材料２０６のプラズマアニーリング時に、窒素と水素
の混合体を窒素の代わりに使用している。図３に示すチ
ャンバ１３０を使用するときは、ウェーハをウェーハサ
ポート１３２の上に、シャワーヘッドから約０．３〜
０．８インチ、好ましくは０．６〜０．７インチの間隔
をあけて配置する。
【００６４】窒素と水素の３：１の混合体から構成され
るガスが、シャワーヘッド１３４を介して処理チャンバ
１３５に導入される。窒素と水素の混合体は約３００ｓ
ｃｃｍの窒素流量で導入される。次に、ＲＦソース１３
６が整合回路網２５２を介して３５０ＫＨｚで７５０Ｗ
のＲＦ電力を供給して、シャワーヘッド１３４にＲＦ信
号を発生させる。
【００６５】上記のガス混合体は窒素対水素比３：１を
持つが、３：１と１：２の間の任意の比率を使用でき
る。一般に、混合体の水素の割合が大きいほど長期的に
安定した膜になる。しかしながら、プラズマ中の水素が
多すぎると、膜の中の水素と炭素の間で結合してポリマ
ーを形成し、膜の抵抗率を増加させる。
【００６６】正に帯電した窒素と水素イオンを含むプラ
ズマは、シャワーヘッド１３４に供給されたＲＦ電力の
影響下で形成される。プラズマは通常、１０〜３５秒間
維持される。上記のように、処理チャンバ壁とウェーハ
サポート１３２とは接地されている。シャワーヘッド１
３４は−１５０〜−４５０Ｖの間、通常は−４００Ｖの
負のバイアスを獲得する。ウェーハは、−１００〜−２
００Ｖの間、通常は−１５０Ｖの負のバイアスを得るた
めに自己バイアスがかけられる。この負のバイアス電圧
はボンバードの期間中ほぼ一定を保つ。
【００６７】ボンバードの期間中、プラズマからの正に
帯電したイオンは電圧勾配によってウェーハの表面へと
加速される。これによってイオンがウェーハ表面をボン
バードして、５０〜１００オングストロームの深さに貫
入(penetrating)する。プラズマからの活力ある中性原
子粒子もウェーハをボンバードするだろう。
【００６８】イオンボンバードの結果、堆積した材料の
圧縮が起こり、厚さが２０〜５０％縮小する。縮小はウ
ェーハの温度、プラズマ処理時間とエネルギーに依存す
る。要望に応じて、窒化チタンの更なる層が継続的に堆
積、アニーリングされる。
【００６９】アニーリングが完了した後、得られたアニ
ーリング済みの窒化チタン膜は多くの特性が改善され
る。酸素含有量が２０〜２５％削減されるので、酸素の
構成は堆積したアニーリング済材料の１％未満になる。
膜の密度は３．１ｇ／ｃｍ3から約３．９ｇ／ｃｍ3に増
加する。堆積膜に取り込まれる炭素の割合は２５％以上
削減されて、炭素の構成は堆積材料の３％になる。
【００７０】膜の構造に変化が起こり、膜の抵抗率は約
１００００μΩ−ｃｍの前処理レベルから１５０μΩ−
ｃｍの低い値まで低下する。アニーリングされた膜が酸
素や空気や水蒸気に曝されると、酸素の吸収の程度は、
堆積膜がアニーリングされなかった場合よりもはるかに
少なくなる。プラズマアニーリングによって、堆積時の
膜の炭素と窒素がプラズマからの窒素で置換される。
【００７１】窒素と水素の混合体を使ってプラズマを形
成すると、第２材料２０６の厚さの範囲が下記の場合、
次の抵抗率となる。すなわち厚さ５０オングストローム
以下では１８０〜２１０μΩ−ｃｍの範囲の抵抗率、７
０〜８０オングストロームでは３２０〜３７０μΩ−ｃ
ｍの範囲の抵抗率、９０〜１１０オングストロームでは
４３０〜５５０μΩ−ｃｍの範囲の抵抗率になる。
【００７２】本発明の更に別の実施形態では、アニーリ
ング用のプラズマを形成するために使用される窒素と水
素ガスの混合体は、他のガス、例えばアルゴン、ヘリウ
ム及びアンモニアを含んでもよい。希ガスの追加もイオ
ンボンバード処理を改善する。アルゴン原子はヘリウム
原子よりも重いので、アルゴン原子の方が優れたボンバ
ード能力を提供するだろう。
【００７３】堆積した第２材料２０６の抵抗率を更に削
減するために、プラズマアニーリングプロセスを本発明
に従って変更して、２つの逐次プラズマアニーリングス
テップを含むようにしてもよい。第１アニーリングステ
ップは、上記のように、窒素と水素を含むガス混合体か
ら発生したプラズマを使って実行される。第２プラズマ
アニーリングステップは、酸素に対する水素の親和性が
抵抗率の増加をもたらすので、アニーリング済み材料か
ら水素を取り除くために実行される。
【００７４】第２プラズマ内に形成されたイオンが、堆
積したアニーリング済みの材料をボンバードすることに
よって、材料の表面の水素を廃棄副産物として膜から放
出させる。水素の削減は、酸素に対する材料の親和性を
削減し、膜の抵抗率の低下と安定性の改善を可能にす
る。
【００７５】第２逐次アニーリングステップでプラズマ
を形成するために使用されるガスは、窒素、又は、窒素
とヘリウム、アルゴン若しくはネオンとの混合体から構
成できる。ヘリウムが望ましいが、それは、ヘリウムが
窒素分子のイオン化を促進して、Ｎ＋、Ｎ2＋、Ｎ3＋及
びＮ4＋イオンの再結合の確率を減少させるからであ
る。窒素とヘリウムの混合体は窒素単体の使用より望ま
しい。というのは、ヘリウムベースのプラズマイオンは
イオン化効率を高めることができるので、イオンの反応
性を促進すると共に、より大きな貫入深さを達成するか
らである。貫入深さの増大は、より大量の水素の排斥(d
isplacement)をもたらすので、堆積材料の抵抗率の削減
を最大にするだろう。更に、ヘリウムの小さな質量は、
水素原子の脱出によって堆積材料内に残された、窒素イ
オンで充填するには小さすぎる空孔(vacancies)の充填
を可能にする。
【００７６】本発明によれば、ウェーハは、チャンバ、
例えば図３のチャンバ１３０内に置かれ、第２材料２０
６の層は、上記のように、第１材料２０５の上にＣＶＤ
蒸着される。堆積する第２材料２０６は窒化チタンでよ
い。
【００７７】第２材料２０６の層は次に、同一チャンバ
１３０内で第１プラズマアニーリングプロセスを受け
る。ウェーハ１１４はウェーハサポート１３２の上にあ
るが、シャワーヘッド１３４から約０．３〜０．８イン
チ離れている。ウェーハはシャワーヘッド１３４から
０．６インチと０．７インチの間にあることが望まし
い。
【００７８】イオンボンバードは、まずガスをシャワー
ヘッド１３４を介して処理チャンバ１３５内に移送する
ことによって達成される。本発明の一実施形態では、ガ
スは２：３の窒素対水素比率を持つ窒素と水素の混合体
で、約６００ｓｃｃｍの窒素流量で処理チャンバ１３５
に導入される。処理チャンバ１３５の圧力はぼぼ１．０
Ｔｏｒｒにセットされ、ウェーハ温度は３５０〜４５０
℃の間にセットされる。本発明の別の実施形態では、ガ
スは３：１と１：２の間の窒素対水素比率を持つ混合体
で構成してもよい。
【００７９】次に、第１アニーリングプロセスでは、Ｒ
Ｆソース１３６がシャワーヘッド１３４にＲＦ信号を供
給する。これによって、ガスは正に帯電したイオンを含
むプラズマを形成する。ＲＦソース１３６は例えば３５
０ＫＨｚで７５０ＷのＲＦ電力を供給する。通常、プラ
ズマは２０秒〜４０秒の期間、維持される。ＲＦソース
１３６は、この他に、１ＭＨｚ以下の周波数で７５０Ｗ
のＲＦ電力を供給してもよい。
【００８０】ＲＦソース１３６からの電圧の反復サイク
ルは、ウェーハに負のバイアスを生じるウェーハ周辺の
電子の過剰をもたらす。シャワーヘッド１３４は−２０
０〜−４５０Ｖの間、通常は−４００Ｖの負のバイアス
を獲得する。処理チャンバ１３５とウェーハサポート１
３２は接地され、ウェーハの負のバイアスは−１００〜
−２５０Ｖの間、通常は−２００Ｖで、イオンボンバー
ドの期間中ほぼ一定に保たれる。
【００８１】イオンボンバードの間、プラズマからの正
に帯電したイオンは電圧勾配によってウェーハ１１４の
表面へと加速されて、ウェーハの表面を５０〜１００オ
ングストロームの間の深さまで貫入する。プラズマから
の活力ある中性原子粒子もウェーハをボンバードするで
あろう。第１アニーリングが完了した後、処理チャンバ
１３５がパージされる。
【００８２】次に、第２アニーリングプロセスが同一チ
ャンバ１３０で開始される。本発明の一実施形態では、
プラズマ発生ガスは窒素だけである。ガスはほぼ５００
〜１０００ｓｃｃｍの窒素流量で処理チャンバに導入さ
れる。処理チャンバ１３５の圧力はほぼ１．０Ｔｏｒｒ
にセットされ、ウェーハ温度は３５０〜４５０℃の間に
セットされる。
【００８３】本発明の別の実施形態では、ガスは０．２
〜１．０の間の窒素対ヘリウム比率を持つ窒素とヘリウ
ムの混合体とすることができる。その他の、窒素と、ア
ルゴンかネオンかヘリウムかそれらの組合せのいずれか
との組合せを含むガスも使用することができる。
【００８４】次に第２アニーリングプロセスでは、ＲＦ
ソース１３６がシャワーヘッド１３４にＲＦ信号を供給
する。これによって、ガスは正に帯電したイオンを含む
プラズマを形成する。ＲＦソース１３６は、シャワーヘ
ッド１３４にＲＦ信号を発生させるために、マッチング
ネットワーク２５２を介して３００〜４００ＫＨｚで３
００〜１５００ＷのＲＦ電力を供給してもよい。通常、
プラズマは２０〜４０秒の期間、維持される。ＲＦソー
ス１３６は、その他に、１３．５６ＭＨｚ以下の異なる
周波数で３００〜１５００ＷのＲＦ電力を供給してもよ
い。ソース１３６の電力は、異なるサイズのウェーハを
処理する必要に基づいて増減される。
【００８５】第１アニーリングの場合と同様、ＲＦソー
ス１３６からの電圧の反復サイクルは、ウェーハに負の
バイアスを生じるウェーハ周辺の電子の過剰をもたら
す。シャワーヘッド１３４は−２００〜−４５０Ｖの
間、通常は−４００Ｖの負のバイアスを獲得する。処理
チャンバ１３５とウェーハサポート１３２は接地され、
ウェーハの負のバイアスは−１００〜−２５０Ｖの間、
通常は−２００Ｖで、イオンボンバードの期間中ほぼ一
定に保たれる。
【００８６】第２イオンボンバードの間、プラズマから
の正に帯電したイオンは電圧勾配によってウェーハの表
面へと加速される。イオンは第２材料の表面を貫入し
て、堆積したアニーリング済の第２材料２０６の中の水
素分子を排斥する。プラズマからの活力ある中性原子粒
子もウェーハをボンバードするであろう。第２アニーリ
ングが完了した後、処理チャンバがパージされる。
【００８７】窒素ガスが第２プラズマアニーリングに使
用されるときは、イオンは３５〜５０オングストローム
の間の深さまで貫入する。ガスが窒素とヘリウムの混合
体のときは、イオンは５０〜１００オングストロームの
間の深さまで貫入する。従って、窒素とヘリウムの混合
体によるアニーリングは、窒素のみを使用したアニーリ
ングより多数の水素分子を排斥することができる。
【００８８】図３に示すチャンバ１３０内で逐次アニー
リングを実行するときは、堆積、第１アニーリング、及
び第２アニーリングをすべて同一チャンバ内で実行する
ことができる。従って、堆積と逐次アニーリングは原位
置で実行される。しかしながら、堆積と逐次アニーリン
グのプロセスステップは必ずしも原位置で実行する必要
はなく、別のチャンバを使用してもよい。
【００８９】上記の単一及び逐次プラズマアニーリング
プロセスの処理時間を削減するために、ＲＦソース１３
６によって提供される信号の周波数と電力を増加しても
よい。プラズマアニーリングの処理時間の減少は、時間
当りのウェーハの処理数の増加をもたらす。これが各ウ
ェーの製造コストの削減となる。
【００９０】例えば、窒素と水素を含むプラズマによる
上記の単一アニーリングを使用することによって、一チ
ャンバ当り１時間毎に約２２．５枚のウェーハのスルー
プットになる。このスループットを増加させるために、
ＲＦ信号ソース１３６によって提供される信号の周波数
を３００ＫＨｚ〜２ＭＨｚの範囲になるように増加して
もよい。代替として、ＲＦ信号の周波数を３００〜４５
０ＫＨｚの範囲に維持する一方、電力を７５０〜１２０
０Ｗの範囲になるように増加してもよい。上記の周波数
と電力の調節を使用することによって、一チャンバ当り
１時間毎に２５枚のウェーハスループットをもたらすだ
け充分にプラズマアニーリング時間を削減できると考え
られる。
【００９１】図２の（ｅ）は、相互結合構造の金属コン
ポーネントとして働く導電材料２０８の堆積を示す。タ
ングステン等の多数の異種金属を導電材料２０８として
使用してもよい。導電材料２０８は、バリヤ層の第２材
料２０６の上面２０９に堆積させる。相互結合構造にお
ける導電材料２０８の堆積には、ＰＶＤやＣＶＤ等の多
くの従来の堆積技術を使用できる。
【００９２】導電材料２０８は、第２材料２０６で囲ま
れたチャネル２００内の残りの領域を充填するのが理想
である。しかしながら、許容可能な軽微な欠陥（図示せ
ず）が発生する場合があるので、第２材料２０６によっ
て囲まれた領域は必ずしも完全に充填されない。これら
の欠陥は、導電材料２０８の上面からチャネルの上部の
開口の下のごく浅い所まで延びるスパイク(spikes)を含
む。
【００９３】図２の（ｆ）は、相互結合構造を形成する
その次のステップを示す。図２の（ｆ）に示すように、
等方性のエッチングを行なって、チャネル内壁２０３を
形成しない絶縁層２０１の表面からバリヤ層と導電材料
２０８とを除去する。第１材料２０５、第２材料２０
６、及びチャネル２００内に残る金属２０８が組み合わ
されて、相互結合構造３００を形成する。第１材料２０
５と第２材料２０６の組合せはバリヤ層３０１を形成す
る。
【００９４】図２の（ｇ）は、相互結合構造を収容する
材料２０１の絶縁層を覆う金属層２１１の形成を示す。
図２の（ｇ）に示すように、材料、例えばポリシリコ
ン、アルミニウム、銅その他の材料の導電層が堆積及び
パターニングされて金属層２１１を形成する。堆積はＰ
ＶＤ、ＣＶＤその他の従来の手段によって達成可能で、
パターニングは従来のフォトリソグラフィ技術によって
達成できる。図２の（ｇ）に示すように、相互結合構造
３００は金属層２１１内のメタルライン２１２に導電的
に連結される。
【００９５】図２の（ｆ）と図２の（ｇ）の双方の、得
られた相互結合構造３００は、第１材料２０５と第２材
料２０６とから成るバリヤ層３０１と、金属コンポーネ
ント２０８を形成する導電材料とを含む。第１材料２０
５は接触面２０４に対する高度に導電性の結合部を提供
する。第２材料２０６は第１材料２０５に導電的に連結
されて、金属コンポーネント２０８に対する付着性の導
電性結合部を提供する。金属コンポーネント２０８は、
メタルラインに連結するための導電リードを提供して、
接触面２０４を集積回路内の素子に連結する。
【００９６】バリヤ層３０１の厚さの削減の結果、相互
結合構造３００に使用される金属コンポーネント２０８
の幅は、０．２５μｍ及びサブ０．２５μｍの集積回路
で従来の金属コンポーネントよりも増加する。相互結合
構造３００の抵抗は、これによって、厚さ４００〜５０
０オングストロームのバリヤ層を持つ従来の相互結合構
造の抵抗に比べて削減される。例えば、チャネル２００
の幅Ｗが１０００オングストロームでバリヤ層３０１が
７５〜１７５オングストロームの間のときは、金属コン
ポーネント２０８は６５０〜８５０オングストローム範
囲の幅を持つ。これは、１０００オングストローム幅の
チャネルの、従来の金属コンポーネントの幅、０〜２０
０オングストロームよりもかなり広い。
【００９７】下表は、本発明によって形成された各種相
互結合構造の抵抗値を示す。表では、各行は、本発明に
よる相互結合構造を形成する処方（レシピ）に対応す
る。各相互結合構造は、０．４０〜０．２５μｍの範囲
の幅と、３．５〜４．５の範囲のアスペクト比を持つチ
ャネル内に形成された。
【００９８】
【表１】 第１材料の欄は、各相互結合構造のバリヤ層３０１の第
１材料２０５の層を堆積させるために使用されたプロセ
スを示す。この欄は、第１材料２０５に使用された材料
と第１材料２０５の厚さも示す。
【００９９】同様に、第２材料の欄は、バリヤ層３０１
の第２材料２０６の層の形成に使用された堆積プロセス
とアニーリングプロセスを示す。この欄は、第２材料２
０６に使用された材料と第２材料２０６の厚さも示す。
抵抗の欄は、各処方によって形成された相互結合構造の
抵抗値を示す。
【０１００】例えば、第１行に記載された処方によって
形成される相互結合構造は第１材料２０５にチタンを使
用し、第２材料２０６に窒化チタンを使用する。チタン
の層は、Coherentプロセスを実行するチャンバを用い
て、厚さが１００オングストロームになるようにＰＶＤ
堆積する。窒化チタンの層は、窒化チタンをＣＶＤ堆積
させた後、窒素と水素の混合体から成るプラズマ中で、
窒化チタンを単一プラズマアニーリングすることによっ
て形成される。堆積とプラズマアニーリングの後の窒化
チタンの厚さは５０オングストロームである。
【０１０１】第１行の処方によって形成される相互結合
構造の抵抗は１．９２Ωで、これは最大許容値３．０Ω
よりも充分に低い。実際、第１〜第８行に示す処方は、
すべて３．０Ω未満の抵抗値を持つ相互結合構造の形成
をもたらす。これは、第１材料２０５と第２材料２０６
によって形成される薄いバリヤ層の結果である。
【０１０２】第１〜第８行に示す処方によってもたらさ
れるバリヤ層は、すべて７５〜１７５オングストローム
の範囲内に入る。これらの厚さを持つバリヤを、従来の
４００〜５００オングストロームの厚さを持つバリヤ層
の代わりに使用すると、より幅広の、より抵抗の低い金
属コンポーネントが形成できる。その結果、本発明によ
る相互結合構造は、従来方法で形成された相互結合構造
より低い抵抗値を持つ。
【０１０３】一般に、本発明によって形成される相互結
合構造は、０．２５μｍ以下のゲート長を持つ集積回路
で、許容可能な抵抗値を持つことが判明している。特
に、０．２５μｍ〜０．１８μｍのゲート長を持つ集積
回路で、許容可能な相互結合構造が、下記の第１材料２
０５を使用して本発明によって形成された。すなわち、
５０〜１００オングストロームの範囲の厚さを持つ Coh
erent 堆積のチタン、４０〜６０オングストロームの範
囲の厚さを持つVectra ＩＭＰ堆積のチタン、又は４０
〜６０オングストロームの範囲の厚さを持つＣＶＤ堆積
のチタンである。２５〜１００オングストロームの範囲
の厚さを持つプラズマアニーリングされた堆積窒化チタ
ンが、０．２５μｍと０．１８μｍのゲート長を使った
集積回路用のバリヤ層の許容可能な第２材料２０６とし
て役立った。上記の第１材料と第２材料の寸法は、シリ
サイド表面とメタルラインとの導電的な連結に使用され
た場合に特に有効であることが判明した。
【０１０４】本発明を、０．２５μｍ及びサブ０．２５
μｍテクノロジーを使って製造された集積回路における
その効用に関して説明したが、本発明は上記の集積回路
の実施に限定されるものではない。本発明による相互結
合構造は、接触抵抗とバイア抵抗を削減するために、よ
り大寸のテクノロジーで製造される集積回路にも形成で
きる。更に、本発明によって形成されるバリヤ層の厚さ
の削減は、バリヤ層の形成時に堆積する材料の量を少な
くする。各バリヤ層に対する堆積容積の削減は、チャン
バ洗浄の間に、単一チャンバでの、より多くのバリヤ層
の形成を可能にする。これがチャンバの保全コストを削
減し、従ってチャンバにおけるウェーハの処理コストを
削減する。
【０１０５】本発明を特定の典型的な実施形態に関して
説明したが、特許請求の範囲の請求項に規定される発明
の精神と範囲から逸脱することなく当該技術に精通する
者によって様々な修正と変更が実行できることは、充分
理解されるだろう。
【図面の簡単な説明】
【図１】多重金属層を含む集積回路の一部の断面図を示
す。
【図２】（ａ）〜（ｇ）は、本発明による相互結合構造
の形成法を示す集積回路の一部の部分断面図である。
【図３】図２の（ｃ）と図２の（ｄ）に示す相互結合構
造のバリヤ層の金属窒化物の層を形成するために使用さ
れるチャンバを示す。
【符号の説明】
２００…チャネル、２０１…絶縁材料、２０２…導電材
料、２０３…チャネルの内壁、２０４…導電材料の接触
面（導電面）、２０５…第１材料、２０６…第２材料、
２０７…第１材料の上面、２０８…導電材料、２１１…
金属層、２１２…メタルライン、３００…相互結合構
造。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チー チャーン アメリカ合衆国， カリフォルニア州， サラトガ， ノールウッド ドライヴ 20110 (72)発明者 ジェニファー ツェング アメリカ合衆国， カリフォルニア州， サラトガ， デサンカー アヴェニュー 12471 (72)発明者 マイケル ダネック アメリカ合衆国， カリフォルニア州， サニーヴェイル， ブラックホーク ドラ イヴ 1538 (72)発明者 ロデリック シー． モーズリー アメリカ合衆国， カリフォルニア州， プレザントン， ディアヴィラ アヴェニ ュー 4337 (72)発明者 カール リタウ アメリカ合衆国， カリフォルニア州， パロ アルト， ブライアント ストリー ト 3278 (72)発明者 イヴォ ラーイジュメイカーズ アメリカ合衆国， アリゾナ州， フィニ ックス， イースト ビッグホーン アヴ ェニュー 2741

Claims (53)

    【特許請求の範囲】
  1. 【請求項１】 導電面の上方に延びている内壁を有する
    チャネルを通して前記導電面から延びる、集積回路内の
    構造であって、 前記導電面上及び前記チャネルの前記内壁上にある耐熱
    金属の層と、 前記耐熱金属の前記層上にある金属窒化物の層とを備
    え、前記金属窒化物の前記層は、前記耐熱金属の前記層
    からの厚さが１３０オングストローム未満である構造。
  2. 【請求項２】 前記金属窒化物の前記層は２５〜７５オ
    ングストロームの範囲の厚さを有する、請求項１に記載
    の構造。
  3. 【請求項３】 前記耐熱金属の前記層と前記金属窒化物
    の前記層の、前記チャネルの前記内壁からの合計の厚さ
    は、２００オングストローム未満である、請求項１に記
    載の構造。
  4. 【請求項４】 前記構造が３０００オングストローム以
    下の幅を有する、請求項１に記載の構造。
  5. 【請求項５】 前記構造の高さ対前記構造の幅の比が
    ３．３３以上である、請求項１に記載の構造。
  6. 【請求項６】 前記耐熱金属の前記層は、前記チャネル
    の前記内壁からの厚さが２５〜１００オングストローム
    の範囲にある、請求項１に記載の構造。
  7. 【請求項７】 前記耐熱金属は、チタン、タンタリウ
    ム、コバルト及びモリブデンから成るグループから選択
    された金属である、請求項１に記載の構造。
  8. 【請求項８】 前記金属窒化物は６００μΩ−ｃｍ未満
    の抵抗率を有する、請求項１に記載の構造。
  9. 【請求項９】 前記金属窒化物は、チタン、ジルコニウ
    ム、ハフニウム、タンタリウム、モリブデン及びタング
    ステンから成るグループから選択された金属を含む、請
    求項１に記載の構造。
  10. 【請求項１０】 前記金属窒化物の前記層上にある金属
    の層を更に含む、請求項１に記載の構造。
  11. 【請求項１１】 前記金属窒化物は、前記金属に対して
    付着性のあるものである、請求項１０に記載の構造。
  12. 【請求項１２】 前記金属がタングステンである、請求
    項１０に記載の構造。
  13. 【請求項１３】 前記構造は３．０Ω以下の抵抗を有す
    る、請求項１０に記載の構造。
  14. 【請求項１４】 前記チャネルは３．３３以上のアスペ
    クト比を有する、請求項１３に記載の構造。
  15. 【請求項１５】 導電面から延びている内壁を有するチ
    ャネルによって囲まれ、前記導電面から延びる、集積回
    路内の構造であって、 前記導電面上及び前記チャネルの前記内壁上にある約２
    ５〜１００オングストロームの範囲の厚さを有する耐熱
    金属の層と、 前記耐熱金属の前記層上にある金属窒化物の層とを備
    え、前記金属窒化物の前記層は、前記耐熱金属の前記層
    からの厚さが１３０オングストローム未満である構造。
  16. 【請求項１６】 前記金属窒化物の前記層は２５〜７５
    オングストロームの範囲の厚さを有する、請求項１５に
    記載の構造。
  17. 【請求項１７】 前記耐熱金属の前記層と前記金属窒化
    物の前記層の、前記チャネルの前記内壁からの合計の厚
    さは、１７５オングストローム未満である、請求項１５
    に記載の構造。
  18. 【請求項１８】 前記チャネルは３．３３以上のアスペ
    クト比を有する、請求項１５に記載の構造。
  19. 【請求項１９】 前記耐熱金属は、チタン、タンタリウ
    ム、コバルト及びモリブデンから成るグループから選択
    された金属である、請求項１５に記載の構造。
  20. 【請求項２０】 前記金属窒化物は、チタン、ジルコニ
    ウム、ハフニウム、タンタリウム、モリブデン及びタン
    グステンから成るグループから選択された金属を含む、
    請求項１５に記載の構造。
  21. 【請求項２１】 導電面の上方に延びている内壁を有す
    るチャネルを通して前記導電面から延びる集積回路内の
    構造を形成するための方法であって、（ａ）前記導電面
    上及び前記チャネルの前記内壁上に耐熱金属の層を堆積
    させるステップと、（ｂ）前記耐熱金属の前記層上に金
    属窒化物の層を形成するステップとを有し、前記金属窒
    化物の前記層は、前記耐熱金属の前記層からの厚さが１
    ３０オングストローム未満である、方法。
  22. 【請求項２２】 前記金属窒化物の前記層は２５〜７５
    オングストロームの範囲の厚さを有する、請求項２１に
    記載の方法。
  23. 【請求項２３】 前記耐熱金属の前記層と前記金属窒化
    物の前記層の、前記チャネルの前記内壁からの合計の厚
    さは、２００オングストローム未満である、請求項２１
    に記載の方法。
  24. 【請求項２４】 前記ステップ（ｂ）が、 前記耐熱金属の前記層上に前記金属窒化物を堆積させる
    ステップと、 前記金属窒化物をプラズマアニーリングするステップと
    を含む、請求項２１に記載の方法。
  25. 【請求項２５】 前記プラズマアニーリングのステップ
    が、 前記金属窒化物を、イオンを含む環境に曝すステップ
    と、 前記金属窒化物の前記層を電気的にバイアスして、前記
    環境からの前記イオンを前記金属窒化物に衝突させるス
    テップとを含む、請求項２４に記載の方法。
  26. 【請求項２６】 前記金属窒化物を、イオンを含む前記
    環境に曝す前記ステップが、 ガスを提供するステップと、 前記構造が形成されるウェーハの第１サイドの第１電極
    に第１ＲＦ信号を提供して、前記ガスにエネルギーを提
    供するステップとを含む、請求項２５に記載の方法。
  27. 【請求項２７】 前記ガスが、窒素、水素、アルゴン、
    ヘリウム及びアンモニアから成るグループから選択され
    た少なくとも一つのガスを含む、請求項２６に記載の方
    法。
  28. 【請求項２８】 前記金属窒化物は、チタン、タンタリ
    ウム、タングステン、ハフニウム、モリブデン及びジル
    コニウムから成るグループから選択された少なくとも一
    つの材料を含む、請求項２６の方法。
  29. 【請求項２９】 前記ガスは希ガスを含む、請求項２６
    に記載の方法。
  30. 【請求項３０】 前記金属窒化物を堆積させる前記ステ
    ップとプラズマアニーリングの前記ステップとは共に、
    単一チャンバ内で、前記金属窒化物を堆積させる前記ス
    テップの開始とプラズマアニーリングの前記ステップの
    完了の間、前記構造が形成されるウェーハを前記チャン
    バから移動することなく実行される、請求項２４に記載
    の方法。
  31. 【請求項３１】 前記金属窒化物を堆積させる前記ステ
    ップが化学的気相堆積法を用いて実行される、請求項２
    ４に記載の方法。
  32. 【請求項３２】 前記プラズマアニーリングのステップ
    が、 前記金属窒化物の第１プラズマアニーリングを実行する
    ステップと、 前記第１プラズマアニーリングを実行した後、前記金属
    窒化物の第２プラズマアニーリングを実行するステップ
    とを含む、請求項２４に記載の方法。
  33. 【請求項３３】 前記第１プラズマアニーリングを実行
    する前記ステップが、 前記金属窒化物を、イオンを含む第１環境に曝すステッ
    プと、 前記金属窒化物を電気的にバイアスして、前記第１環境
    からの前記イオンを前記金属窒化物に衝突させるステッ
    プとを含む、請求項３２に記載の方法。
  34. 【請求項３４】 前記第２プラズマアニーリングを実行
    する前記ステップが、 前記金属窒化物を、イオンを含む第２環境に曝すステッ
    プと、 前記金属窒化物を電気的にバイアスして、前記第２環境
    からの前記イオンを前記金属窒化物の前記層に衝突させ
    るステップとを含む、請求項３３に記載の方法。
  35. 【請求項３５】 前記金属窒化物を、イオンを含む第１
    環境に曝す前記ステップが、 第１ガスを提供するステップと、 前記第１ガスにエネルギーを提供して第１プラズマを発
    生させるステップとを含み、 前記金属窒化物を、イオンを含む第２環境に曝す前記ス
    テップが、 第２ガスを提供するステップと、 前記第２ガスにエネルギーを提供して第２プラズマを発
    生させるステップとを含む、請求項３４に記載の方法。
  36. 【請求項３６】 前記第１ガスは、窒素、水素、アルゴ
    ン、ヘリウム及びアンモニアから成るグループから選択
    された少なくとも一つのガスを含む、請求項３５に記載
    の方法。
  37. 【請求項３７】 前記第２ガスは、窒素、ヘリウム、ネ
    オン及びアルゴンから成るグループから選択された少な
    くとも一つのガスを含む、請求項３５に記載の方法。
  38. 【請求項３８】 前記金属窒化物を堆積させる前記ステ
    ップが化学的気相堆積法を用いて実行される、請求項３
    ２に記載の方法。
  39. 【請求項３９】 前記金属窒化物を堆積させる前記ステ
    ップとプラズマアニーリングの前記ステップとは共に、
    単一チャンバ内で、前記金属窒化物を堆積させる前記ス
    テップの開始とプラズマアニーリングの前記ステップの
    完了の間、前記構造が形成されるウェーハを前記チャン
    バから移動することなく実行される、請求項３２に記載
    の方法。
  40. 【請求項４０】 前記チャネルが３０００オングストロ
    ーム以下の幅を有する、請求項２１に記載の方法。
  41. 【請求項４１】 前記チャネルが３．３３以上のアスペ
    クト比を有する、請求項２１に記載の方法。
  42. 【請求項４２】 前記耐熱金属を前記ステップ（ａ）で
    物理的気相堆積法によって堆積させる、請求項２１に記
    載の方法。
  43. 【請求項４３】 前記耐熱金属を前記ステップ（ａ）で
    化学的気相堆積法によって堆積させる、請求項２１に記
    載の方法。
  44. 【請求項４４】 前記耐熱金属は、チタン、タンタリウ
    ム、コバルト及びモリブデンから成るグループから選択
    された金属である、請求項４３に記載の方法。
  45. 【請求項４５】 前記ステップ（ｂ）に続いて、（ｃ）
    前記金属窒化物の前記層上に金属の層を堆積させるステ
    ップを更に含む、請求項２１に記載の方法。
  46. 【請求項４６】 前記金属がタングステンである、請求
    項４５に記載の方法。
  47. 【請求項４７】 前記ステップ（ｃ）に続いて、（ｄ）
    前記耐熱金属の前記層、前記金属窒化物の前記層及び前
    記金属の前記層をエッチングして、前記耐熱金属の前記
    層、前記金属窒化物の前記層及び前記金属の前記層の、
    前記チャネルの外側にある部分を分解するステップを更
    に含む、請求項４６に記載の方法。
  48. 【請求項４８】 導電面の上方に延びている内壁を有す
    るチャネルで囲まれたバリヤ層を前記導電面上に形成す
    るための方法であって、（ａ）前記導電面上及び前記チ
    ャネルの前記内壁上に耐熱金属の層を約２５〜１００オ
    ングストロームの範囲の厚さに堆積させるステップと、
    （ｂ）前記耐熱金属の前記層上に金属窒化物の層を堆積
    させるステップと、（ｃ）前記金属窒化物の前記層をプ
    ラズマアニーリングするステップとを有し、前記金属窒
    化物の前記層は、前記ステップ（ｃ）の完了後に、前記
    耐熱金属の前記層から延びる１３０オングストローム未
    満の厚さを有する、方法。
  49. 【請求項４９】 前記ステップ（ｃ）が、 ガスを提供するステップと、 前記ガスにエネルギーを提供して、イオンを含む環境を
    発生させるステップと、 前記金属窒化物を電気的にバイアスして、前記環境から
    の前記イオンを前記金属窒化物に衝突させるステップと
    を含む、請求項４８に記載の方法。
  50. 【請求項５０】 前記金属窒化物は、チタン、タンタリ
    ウム、タングステン、ハフニウム、モリブデン及びジル
    コニウムから成るグループから選択された少なくとも一
    つの材料を含む、請求項４９の方法。
  51. 【請求項５１】 前記ステップ（ｃ）が、前記金属窒化
    物の第１プラズマアニーリングを実行するステップと、 前記第１プラズマアニーリングを実行した後、前記金属
    窒化物の第２プラズマアニーリングを実行するステップ
    とを含む、請求項４８に記載の方法。
  52. 【請求項５２】 前記チャネルが３０００オングストロ
    ーム以下の幅を有する、請求項４８に記載の方法。
  53. 【請求項５３】 前記チャネルが３．３３以上のアスペ
    クト比を有する、請求項５２に記載の方法。
JP10122624A 1997-03-28 1998-03-27 集積回路用の相互結合構造 Pending JPH10313054A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/825,360 US20020033533A1 (en) 1994-11-14 1997-03-28 Interconnect structure for use in an integrated circuit
US08/825360 1997-03-28

Publications (1)

Publication Number Publication Date
JPH10313054A true JPH10313054A (ja) 1998-11-24

Family

ID=25243820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10122624A Pending JPH10313054A (ja) 1997-03-28 1998-03-27 集積回路用の相互結合構造

Country Status (5)

Country Link
US (1) US20020033533A1 (ja)
EP (1) EP0867941A3 (ja)
JP (1) JPH10313054A (ja)
KR (1) KR19980080770A (ja)
TW (1) TW434824B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257177A (ja) * 2000-02-01 2001-09-21 Applied Materials Inc 金属窒化物／金属スタックの処理
JP2002134436A (ja) * 2000-10-16 2002-05-10 Applied Materials Inc プラズマ処理装置及び方法並びに基板生産物
JP2004300579A (ja) * 2004-05-14 2004-10-28 Tri Chemical Laboratory Inc 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法、並びにｕｌｓｉ
US6909191B2 (en) 2000-03-27 2005-06-21 Kabushiki Kaisha Toshiba Semiconductor device
JP2011089207A (ja) * 2010-12-08 2011-05-06 Tri Chemical Laboratory Inc 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法
JP2012074714A (ja) * 2011-11-14 2012-04-12 Toshiba Corp 半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564417B1 (ko) * 1998-12-30 2006-06-07 주식회사 하이닉스반도체 반도체소자의 비트라인 형성방법
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
DE19958200B4 (de) * 1999-12-02 2006-07-06 Infineon Technologies Ag Mikroelektronische Struktur und Verfahren zu deren Herstellung
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US7464145B2 (en) * 2002-07-11 2008-12-09 Intelliden, Inc. Repository-independent system and method for asset management and reconciliation
DE102005030466B4 (de) * 2005-06-28 2012-10-25 Infineon Technologies Ag Halbleiterwafer mit Verdrahtungsstrukturen und Halbleiterbauelement sowie Verfahren zur Herstellung desselben
US20070298600A1 (en) * 2006-06-22 2007-12-27 Suh Bong-Seok Method of Fabricating Semiconductor Device and Semiconductor Device Fabricated Thereby
US10553481B2 (en) 2017-08-31 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vias for cobalt-based interconnects and methods of fabrication thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897282A (en) * 1986-09-08 1990-01-30 Iowa State University Reserach Foundation, Inc. Thin film coating process using an inductively coupled plasma
EP0545602A1 (en) * 1991-11-26 1993-06-09 STMicroelectronics, Inc. Method for forming barrier metal layers
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US5712193A (en) * 1994-12-30 1998-01-27 Lucent Technologies, Inc. Method of treating metal nitride films to reduce silicon migration therein
US5605724A (en) * 1995-03-20 1997-02-25 Texas Instruments Incorporated Method of forming a metal conductor and diffusion layer
US5612558A (en) * 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257177A (ja) * 2000-02-01 2001-09-21 Applied Materials Inc 金属窒化物／金属スタックの処理
US6909191B2 (en) 2000-03-27 2005-06-21 Kabushiki Kaisha Toshiba Semiconductor device
JP2002134436A (ja) * 2000-10-16 2002-05-10 Applied Materials Inc プラズマ処理装置及び方法並びに基板生産物
JP2004300579A (ja) * 2004-05-14 2004-10-28 Tri Chemical Laboratory Inc 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法、並びにｕｌｓｉ
JP2011089207A (ja) * 2010-12-08 2011-05-06 Tri Chemical Laboratory Inc 導電性バリア膜形成材料、導電性バリア膜形成方法、及び配線膜形成方法
JP2012074714A (ja) * 2011-11-14 2012-04-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0867941A2 (en) 1998-09-30
TW434824B (en) 2001-05-16
US20020033533A1 (en) 2002-03-21
EP0867941A3 (en) 2000-04-05
KR19980080770A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US7026238B2 (en) Reliability barrier integration for Cu application
KR0172772B1 (ko) 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6355106B1 (en) Deposition of copper with increased adhesion
JP5269826B2 (ja) プラズマ処理による酸化物又は他の還元可能な汚染物質の基板からの除去
US6319728B1 (en) Method for treating a deposited film for resistivity reduction
US20020114886A1 (en) Method of tisin deposition using a chemical vapor deposition process
US20070059502A1 (en) Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
JP2000174026A (ja) 半導体フィ―チャの低温銅リフロ―を改善する構造と方法
US7846835B2 (en) Contact barrier layer deposition process
JP2011139093A (ja) 密着性を改良するための基板のプラズマアニーリング
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
KR20010051101A (ko) 텅스텐, 알루미늄 및 구리 제공을 위한 라이너, 장벽,및/또는 씨드 층으로서의 ｐｖｄ－ｉｍｐ 텅스텐 및 질화텅스텐
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
JPH10313054A (ja) 集積回路用の相互結合構造
JP3277855B2 (ja) 半導体装置の配線形成方法
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
US6051492A (en) Method of manufacturing a wiring layer in semiconductor device
KR100504269B1 (ko) ＷＮｘ 증착을 위한 개선된 ＰＥＣＶＤ 및 ＣＶＤ 공정
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP3288010B2 (ja) 半導体素子の金属配線形成方法
JPH09171976A (ja) 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置
KR100459235B1 (ko) 반도체소자에서금속배선의장벽금속층형성방법
JP3639142B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421