JP2000174026A - 半導体フィ―チャの低温銅リフロ―を改善する構造と方法 - Google Patents
半導体フィ―チャの低温銅リフロ―を改善する構造と方法Info
- Publication number
- JP2000174026A JP2000174026A JP11333905A JP33390599A JP2000174026A JP 2000174026 A JP2000174026 A JP 2000174026A JP 11333905 A JP11333905 A JP 11333905A JP 33390599 A JP33390599 A JP 33390599A JP 2000174026 A JP2000174026 A JP 2000174026A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- capillary
- feature
- layer
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000010949 copper Substances 0.000 claims abstract description 134
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 133
- 229910052802 copper Inorganic materials 0.000 claims abstract description 133
- 238000011049 filling Methods 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 59
- 238000000151 deposition Methods 0.000 claims description 36
- 230000008021 deposition Effects 0.000 claims description 29
- 238000004544 sputter deposition Methods 0.000 claims description 29
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 238000009713 electroplating Methods 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 35
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052715 tantalum Inorganic materials 0.000 description 13
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 13
- 239000011800 void material Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 239000002243 precursor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- -1 trimethylvinylsilane compound Chemical class 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical class [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241000183290 Scleropages leichardti Species 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 231100001010 corrosive Toxicity 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 複雑な装置を使用しない半導体相互接続フィ
ーチャを充填する方法。 【解決手段】 銅リフロープロセスを使用して、ボイド
をトラップせずにトレンチとビア等の半導体フィーチャ
に銅充填する。リフロー前のフィーチャ構造の充填され
ていない部分がフィーチャ内の毛管となり、毛管の容積
は、銅で完全に充填すべき当初のフィーチャ容積の約20
％から約90％の間である。毛管のアスペクト比は、少な
くとも1.5が好ましい。毛管の最大開口部寸法は、約0.8
μｍより小さい。リフロープロセス中の好適な銅の温度
は、約300℃から約600℃の温度範囲内におけるある温度
又はこの範囲の温度上昇又は下降である。フィーチャの
アスペクト比が少なくとも1.5のとき、リフロープロセ
スで充填されていないフィーチャの容積割合を制御し、
表面張力と毛管現象を利用することにより、銅充填材料
は、毛管を備えるフィーチャ内に容易に引き込まれ、フ
ィーチャの壁に沿ってボイドを形成しない。
ーチャを充填する方法。 【解決手段】 銅リフロープロセスを使用して、ボイド
をトラップせずにトレンチとビア等の半導体フィーチャ
に銅充填する。リフロー前のフィーチャ構造の充填され
ていない部分がフィーチャ内の毛管となり、毛管の容積
は、銅で完全に充填すべき当初のフィーチャ容積の約20
％から約90％の間である。毛管のアスペクト比は、少な
くとも1.5が好ましい。毛管の最大開口部寸法は、約0.8
μｍより小さい。リフロープロセス中の好適な銅の温度
は、約300℃から約600℃の温度範囲内におけるある温度
又はこの範囲の温度上昇又は下降である。フィーチャの
アスペクト比が少なくとも1.5のとき、リフロープロセ
スで充填されていないフィーチャの容積割合を制御し、
表面張力と毛管現象を利用することにより、銅充填材料
は、毛管を備えるフィーチャ内に容易に引き込まれ、フ
ィーチャの壁に沿ってボイドを形成しない。
Description
【０００１】
【発明の属する技術分野】本発明は、銅充填した半導体
フィーチャ（形態）において、ステップカバレージとリ
フローが改善された構造と方法に関する。
フィーチャ（形態）において、ステップカバレージとリ
フローが改善された構造と方法に関する。
【０００２】
【従来の技術】銅薄膜をエッチングして所望の半導体相
互接続パターンを得るのが困難なので、銅の相互接続を
得る１つの好適な方法はダマシンプロセスであり、この
方法では埋め込まれたトレンチ及び/又はビアの充填が
必要である。フィーチャの大きさが0.5ミクロン（μ）
又はそれ以下の範囲の多レベルの構造を生産する一般的
なダマシンプロセスは、次のステップを備える。誘電体
材料を全面に堆積する；誘電体材料をパターニングして
開口部を形成する；基板上に導電体材料を開口部を充填
するのに十分な厚さで堆積する；化学反応ベースのプロ
セス、機械的方法、又は化学機械的研磨技術を使用し
て、基板表面から過剰な導電体材料を除去する。現在、
導電体材料は、一般に化学蒸着（ＣＶＤ）、蒸着、スパ
ッタリングを使用して堆積される。
互接続パターンを得るのが困難なので、銅の相互接続を
得る１つの好適な方法はダマシンプロセスであり、この
方法では埋め込まれたトレンチ及び/又はビアの充填が
必要である。フィーチャの大きさが0.5ミクロン（μ）
又はそれ以下の範囲の多レベルの構造を生産する一般的
なダマシンプロセスは、次のステップを備える。誘電体
材料を全面に堆積する；誘電体材料をパターニングして
開口部を形成する；基板上に導電体材料を開口部を充填
するのに十分な厚さで堆積する；化学反応ベースのプロ
セス、機械的方法、又は化学機械的研磨技術を使用し
て、基板表面から過剰な導電体材料を除去する。現在、
導電体材料は、一般に化学蒸着（ＣＶＤ）、蒸着、スパ
ッタリングを使用して堆積される。
【０００３】化学蒸着（ＣＶＤ）を使用してトレンチ又
はビア等のフィーチャに銅充填すると、充填した開口部
の中心部にボイドを生じる傾向がある。ＣＶＤはトレン
チ又はビアの内面上にコンフォーマル層を形成し、つい
にフィーチャの内面のある領域が成長して相互に接触す
ると小さいボイドがトラップされるからである。高アス
ペクト比のフィーチャでは特にそうである。さらに、堆
積した導電体材料内に、堆積源からの汚染物質が見つか
ることが良くある。蒸着は浅いフィーチャを覆うのには
良いが、高アスペクト比のフィーチャを充填するには実
際的でない。銅のリフローと組合せて使用するのであれ
ば、スパッタした銅を使用して銅充填を作り、開口部の
側壁に沿って起こり得るボイドの形成を防ぐことが出来
る。約0.5μｍ以下の高アスペクト比のフィーチャを充
填する一般的なスパッタリング技術は、フィーチャ表面
（通常は、酸化珪素ベースにタンタル等のバリヤー層を
被覆し、さらに所望の結晶配向を有する銅のシード層を
被覆する）へのスパッタした銅の低温（一般に約150℃
以下）堆積を含む。スパッタリングした銅の低温堆積層
は、銅の基板表面への付着を促進する。低温スパッタ堆
積の次に、約400℃を超える温度でアニーリングプロセ
ス（堆積なし）を行い、銅をリフローしてトレンチとビ
アを充填する。しかし、このようなリフロープロセス
は、銅の拡散率が低いため一般に時間がかかる。
はビア等のフィーチャに銅充填すると、充填した開口部
の中心部にボイドを生じる傾向がある。ＣＶＤはトレン
チ又はビアの内面上にコンフォーマル層を形成し、つい
にフィーチャの内面のある領域が成長して相互に接触す
ると小さいボイドがトラップされるからである。高アス
ペクト比のフィーチャでは特にそうである。さらに、堆
積した導電体材料内に、堆積源からの汚染物質が見つか
ることが良くある。蒸着は浅いフィーチャを覆うのには
良いが、高アスペクト比のフィーチャを充填するには実
際的でない。銅のリフローと組合せて使用するのであれ
ば、スパッタした銅を使用して銅充填を作り、開口部の
側壁に沿って起こり得るボイドの形成を防ぐことが出来
る。約0.5μｍ以下の高アスペクト比のフィーチャを充
填する一般的なスパッタリング技術は、フィーチャ表面
（通常は、酸化珪素ベースにタンタル等のバリヤー層を
被覆し、さらに所望の結晶配向を有する銅のシード層を
被覆する）へのスパッタした銅の低温（一般に約150℃
以下）堆積を含む。スパッタリングした銅の低温堆積層
は、銅の基板表面への付着を促進する。低温スパッタ堆
積の次に、約400℃を超える温度でアニーリングプロセ
ス（堆積なし）を行い、銅をリフローしてトレンチとビ
アを充填する。しかし、このようなリフロープロセス
は、銅の拡散率が低いため一般に時間がかかる。
【０００４】トレンチ又はビア等のフィーチャを充填す
るためのリフロープロセスは、充填するための最も簡単
な方法であるが、現在の通常のプロセスは、特に高温
（例えば、約450℃又はそれ以上）、又は長いリフロー
時間（一般に約15分又はそれ以上）を要する。半導体の
パターン化した金属フィーチャの大きさはますます小さ
くなっているので、リフロープロセス中に銅を充填した
中にボイド空間をトラップする危険は増加している。19
93年9月21日発行のブラレルらの米国特許第5,246,885号
は、上述した問題を記述し、高アスペクト比フィーチャ
を充填するのにレーザー溶発システムを提案している。
エネルギービームが特定の角度でターゲットに当たるよ
うにして、１つ以上の材料からなるターゲットを溶発す
ることにより、合金、漸変層、純金属が堆積される。溶
発された材料は、主に溶発された材料のイオンをからな
るプラズマを生じ、プラズマは材料を堆積させる表面に
向けて高い指向性で移動される。好適なエネルギービー
ム源は、ＵＶレーザーである。堆積表面の加熱は、ビー
ムにより堆積される総エネルギーに制限され、これは最
小になると言われる。
るためのリフロープロセスは、充填するための最も簡単
な方法であるが、現在の通常のプロセスは、特に高温
（例えば、約450℃又はそれ以上）、又は長いリフロー
時間（一般に約15分又はそれ以上）を要する。半導体の
パターン化した金属フィーチャの大きさはますます小さ
くなっているので、リフロープロセス中に銅を充填した
中にボイド空間をトラップする危険は増加している。19
93年9月21日発行のブラレルらの米国特許第5,246,885号
は、上述した問題を記述し、高アスペクト比フィーチャ
を充填するのにレーザー溶発システムを提案している。
エネルギービームが特定の角度でターゲットに当たるよ
うにして、１つ以上の材料からなるターゲットを溶発す
ることにより、合金、漸変層、純金属が堆積される。溶
発された材料は、主に溶発された材料のイオンをからな
るプラズマを生じ、プラズマは材料を堆積させる表面に
向けて高い指向性で移動される。好適なエネルギービー
ム源は、ＵＶレーザーである。堆積表面の加熱は、ビー
ムにより堆積される総エネルギーに制限され、これは最
小になると言われる。
【０００５】1974年5月17日発行のルドルフエシュバッ
ハの米国特許第5,312,509号は、高純度金属の低温化学
蒸着用製造システムを開示する。特に、エッチングした
パターンを有する半導体基板をプラズマで清浄化する；
次に、基板を付着と核形成のためのシード層で覆う。基
板を入れた処理室に接続された反応器が、堆積する金属
の前駆物質を昇華させ、それが次に基板に移動する。反
応器の熱伝達システムが、プログラム可能なソフトウェ
アの制御の下で、前駆物質の昇華温度の上下に反応器を
冷却加熱する。基板がのる加熱したチャックが、基板を
前駆物質の解離温度より高く加熱し、前駆物質からの金
属を基板の上に解放し、基板のシード層上に金属核種を
核形成する。付着バリヤー層（及び必要によりスパッタ
されたシード層）は、スパッタ堆積を使用して堆積され
たといわれるが、側壁のボイドを避けるため、銅層はＣ
ＶＤ堆積によってのみ設けられる。この側壁のボイド
は、銅堆積にスパッタリングが使用されると起こりえ
る。
ハの米国特許第5,312,509号は、高純度金属の低温化学
蒸着用製造システムを開示する。特に、エッチングした
パターンを有する半導体基板をプラズマで清浄化する；
次に、基板を付着と核形成のためのシード層で覆う。基
板を入れた処理室に接続された反応器が、堆積する金属
の前駆物質を昇華させ、それが次に基板に移動する。反
応器の熱伝達システムが、プログラム可能なソフトウェ
アの制御の下で、前駆物質の昇華温度の上下に反応器を
冷却加熱する。基板がのる加熱したチャックが、基板を
前駆物質の解離温度より高く加熱し、前駆物質からの金
属を基板の上に解放し、基板のシード層上に金属核種を
核形成する。付着バリヤー層（及び必要によりスパッタ
されたシード層）は、スパッタ堆積を使用して堆積され
たといわれるが、側壁のボイドを避けるため、銅層はＣ
ＶＤ堆積によってのみ設けられる。この側壁のボイド
は、銅堆積にスパッタリングが使用されると起こりえ
る。
【０００６】1994年10月11日発行のホーらの米国特許第
5,354,712号は、集積回路用相互接続構造を形成する方
法を記述する。金属堆積用シード層を形成する導電体材
料のバリヤー層は、誘電体層内に形成された相互接続ト
レンチの側壁と底部に選択的に設けられるのが好まし
い。次に、相互接続トレンチ内のバリヤー層上に、金属
のコンフォーマル層が選択的に堆積される。金属層は銅
からなり、低温で有機金属の前駆物質から化学蒸着によ
り堆積されたものである。特に、銅の層は、熱分解によ
る銅（ヘキサフルオロアセチルアセトネート）トリメチ
ルビニルシラン化合物からＣＶＤにより堆積される。こ
のプロセスは、前述したように充填された開口部の中心
にボイドが形成される問題があり、また堆積した金属充
填内に残る前駆物質材料からの汚染物質残留物の存在に
よる問題がある。
5,354,712号は、集積回路用相互接続構造を形成する方
法を記述する。金属堆積用シード層を形成する導電体材
料のバリヤー層は、誘電体層内に形成された相互接続ト
レンチの側壁と底部に選択的に設けられるのが好まし
い。次に、相互接続トレンチ内のバリヤー層上に、金属
のコンフォーマル層が選択的に堆積される。金属層は銅
からなり、低温で有機金属の前駆物質から化学蒸着によ
り堆積されたものである。特に、銅の層は、熱分解によ
る銅（ヘキサフルオロアセチルアセトネート）トリメチ
ルビニルシラン化合物からＣＶＤにより堆積される。こ
のプロセスは、前述したように充填された開口部の中心
にボイドが形成される問題があり、また堆積した金属充
填内に残る前駆物質材料からの汚染物質残留物の存在に
よる問題がある。
【０００７】1996年12月17日発行のジョシンらの米国特
許第5,585,673号は、高融点金属を被せた低抵抗金属導
体線とビアを開示する。特に、低抵抗金属は物理蒸着
（例えば、蒸着又はコリメーションスパッタリング）を
使用して堆積され、次に高融点金属を被せる化学蒸着
（ＣＶＤ）を行う。推奨する相互接続金属は、ＡｌxＣ
ｕy（ここにｘとｙの合計は１であり、ｘとｙは共に0以
上）が含まれる。スパッタされた材料がコリメーター上
に絶えず積み重なるので、コリメーションスパッタリン
グに必要な装置は、一般に維持が難しく制御が困難であ
る。コリメーションスパッタリングは、1995年12月26日
発行のアクターらの米国特許第5,478,455号に記述され
ている。スパッタリングでも蒸着でもコリメーション
は、スパッタされた流れのうち基板に到達するものが減
少するので、本質的に遅い堆積プロセスである。
許第5,585,673号は、高融点金属を被せた低抵抗金属導
体線とビアを開示する。特に、低抵抗金属は物理蒸着
（例えば、蒸着又はコリメーションスパッタリング）を
使用して堆積され、次に高融点金属を被せる化学蒸着
（ＣＶＤ）を行う。推奨する相互接続金属は、ＡｌxＣ
ｕy（ここにｘとｙの合計は１であり、ｘとｙは共に0以
上）が含まれる。スパッタされた材料がコリメーター上
に絶えず積み重なるので、コリメーションスパッタリン
グに必要な装置は、一般に維持が難しく制御が困難であ
る。コリメーションスパッタリングは、1995年12月26日
発行のアクターらの米国特許第5,478,455号に記述され
ている。スパッタリングでも蒸着でもコリメーション
は、スパッタされた流れのうち基板に到達するものが減
少するので、本質的に遅い堆積プロセスである。
【０００８】
【発明が解決しようとする課題】特別の複雑な装置を使
用する必要のない半導体相互接続フィーチャを充填する
方法で、小さい高アスペクト比フィーチャに、ボイドの
形成を防ぎながら、良いステップカバレージを与え；約
450℃より低い温度で実行でき；長い処理時間（約15分
を超える）を必要としない方法が必要である。
用する必要のない半導体相互接続フィーチャを充填する
方法で、小さい高アスペクト比フィーチャに、ボイドの
形成を防ぎながら、良いステップカバレージを与え；約
450℃より低い温度で実行でき；長い処理時間（約15分
を超える）を必要としない方法が必要である。
【０００９】
【課題を解決するための手段】銅リフロープロセスを使
用して、トラップされた（閉じ込められた）ボイドを形
成せずにトレンチとビア等の半導体フィーチャを銅充填
することができることが分かった。この場合、リフロー
前のフィーチャ構造の充填されていない部分がフィーチ
ャ内の毛管（キャピラリ）となり、毛管の容積は、銅で
完全に充填すべき当初のフィーチャ堆積の約20％と約90
％の間である。毛管のアスペクト比は、少なくとも1.5
が好ましい。毛管の最大開口部寸法は、約0.8μｍより
小さい。リフロープロセス中の好適な銅の温度は、約30
0℃から約600℃の温度範囲、より好ましくは約300℃か
ら約450℃の温度範囲内の個々の温度、又はこの範囲で
温度上昇又は下降させることである。フィーチャのアス
ペクト比が少なくとも1.5のとき、リフロープロセスで
充填されていないフィーチャの容積割合を制御し、表面
張力と毛管現象を利用することにより、銅充填材料は毛
管を備えるフィーチャ内に容易に引き込まれ、フィーチ
ャの壁に沿ってボイドを形成することがない。リフロー
プロセス後に残る毛管の部分は、業界で通常使用される
標準スパッタリング技術を使用して容易に充填される。
リフロープロセス中の毛管現象を助けるため、好ましく
は一般に銅充填の下のバリヤー層を設ける前に、ソフト
スパッタエッチング事前清浄プロセスを使用して、トレ
ンチとビア（及び他のフィーチャ）のコーナーに斜角を
付け、壁にテーパを付けることが出来る。バリヤー層が
十分厚いときは、フィーチャ内部を形作るのは、バリヤ
ー層の堆積後でも行うことが出来る。
用して、トラップされた（閉じ込められた）ボイドを形
成せずにトレンチとビア等の半導体フィーチャを銅充填
することができることが分かった。この場合、リフロー
前のフィーチャ構造の充填されていない部分がフィーチ
ャ内の毛管（キャピラリ）となり、毛管の容積は、銅で
完全に充填すべき当初のフィーチャ堆積の約20％と約90
％の間である。毛管のアスペクト比は、少なくとも1.5
が好ましい。毛管の最大開口部寸法は、約0.8μｍより
小さい。リフロープロセス中の好適な銅の温度は、約30
0℃から約600℃の温度範囲、より好ましくは約300℃か
ら約450℃の温度範囲内の個々の温度、又はこの範囲で
温度上昇又は下降させることである。フィーチャのアス
ペクト比が少なくとも1.5のとき、リフロープロセスで
充填されていないフィーチャの容積割合を制御し、表面
張力と毛管現象を利用することにより、銅充填材料は毛
管を備えるフィーチャ内に容易に引き込まれ、フィーチ
ャの壁に沿ってボイドを形成することがない。リフロー
プロセス後に残る毛管の部分は、業界で通常使用される
標準スパッタリング技術を使用して容易に充填される。
リフロープロセス中の毛管現象を助けるため、好ましく
は一般に銅充填の下のバリヤー層を設ける前に、ソフト
スパッタエッチング事前清浄プロセスを使用して、トレ
ンチとビア（及び他のフィーチャ）のコーナーに斜角を
付け、壁にテーパを付けることが出来る。バリヤー層が
十分厚いときは、フィーチャ内部を形作るのは、バリヤ
ー層の堆積後でも行うことが出来る。
【００１０】リフロー前の最後の銅層（フィーチャ内に
充填されない毛管を生じる銅の層）を好適に設ける方法
は、電気めっきであるが、ＣＶＤ又は蒸着又は他のコン
フォーマル層成形技術を使用することも出来る。電気め
っきは清浄な金属層を与え、また充填されない毛管の寸
法制御を改善し、そのため毛管内にボイド容積をトラッ
プしないようにする。上述の温度範囲での銅の表面拡散
特性により、アスペクト比が1.5又はそれ以上の毛管
で、最大毛管開口部寸法が0.8μｍ又はそれ以下の毛管
を完全に充填することが出来る。
充填されない毛管を生じる銅の層）を好適に設ける方法
は、電気めっきであるが、ＣＶＤ又は蒸着又は他のコン
フォーマル層成形技術を使用することも出来る。電気め
っきは清浄な金属層を与え、また充填されない毛管の寸
法制御を改善し、そのため毛管内にボイド容積をトラッ
プしないようにする。上述の温度範囲での銅の表面拡散
特性により、アスペクト比が1.5又はそれ以上の毛管
で、最大毛管開口部寸法が0.8μｍ又はそれ以下の毛管
を完全に充填することが出来る。
【００１１】
【発明の実施の形態及び実施例】本発明は、リフローし
てボイドのない銅充填を作ることの出来る部分的に銅充
填したフィーチャ構造、及びボイドのない銅充填フィー
チャを形成する方法に関する。特に、部分的に銅充填し
た構造は、フィーチャ内に毛管を備え、毛管の容積は完
全に銅で充填すべきフィーチャ容積の約20％から約90％
である。毛管のアスペクト比は、少なくとも1.5であ
り、毛管の最大開口部寸法は、約0.8μｍより小さいの
が好ましい。
てボイドのない銅充填を作ることの出来る部分的に銅充
填したフィーチャ構造、及びボイドのない銅充填フィー
チャを形成する方法に関する。特に、部分的に銅充填し
た構造は、フィーチャ内に毛管を備え、毛管の容積は完
全に銅で充填すべきフィーチャ容積の約20％から約90％
である。毛管のアスペクト比は、少なくとも1.5であ
り、毛管の最大開口部寸法は、約0.8μｍより小さいの
が好ましい。
【００１２】[I.定義]詳細な説明の前書きとして、この
発明の詳細な説明と特許請求の範囲で単数形を使用して
も、文脈に明示していなければ複数の指示物を指す。従
って、例えば「半導体」という言葉は、半導体の作用特
性を有することが知られている色々の異なる材料を含
む。「プラズマ」とは、ＲＦ又はＤＣグロー放電により
活性化したガス又はガス反応物を言い、「銅」とは銅の
合金を含む。本発明の記述に特に重要な特定の用語を以
下に定義する。「アスペクト比」という言葉は、特定の
フィーチャの高さ寸法と幅寸法の比を言うが、これに限
るものではない。フィーチャに１つ以上の幅寸法がある
場合、一般にアスペクト比はフィーチャの最小寸法を使
用して計算される。例えば、一般に複数層を通ってチュ
ーブ状の形状で延びるコンタクトビアの開口部は、高さ
と直径を有し、アスペクト比はチューブの高さを直径で
割ったものである。トレンチのアスペクト比は、トレン
チの高さをトレンチの最小幅（通常はベースで起こる）
で割ったものである。
発明の詳細な説明と特許請求の範囲で単数形を使用して
も、文脈に明示していなければ複数の指示物を指す。従
って、例えば「半導体」という言葉は、半導体の作用特
性を有することが知られている色々の異なる材料を含
む。「プラズマ」とは、ＲＦ又はＤＣグロー放電により
活性化したガス又はガス反応物を言い、「銅」とは銅の
合金を含む。本発明の記述に特に重要な特定の用語を以
下に定義する。「アスペクト比」という言葉は、特定の
フィーチャの高さ寸法と幅寸法の比を言うが、これに限
るものではない。フィーチャに１つ以上の幅寸法がある
場合、一般にアスペクト比はフィーチャの最小寸法を使
用して計算される。例えば、一般に複数層を通ってチュ
ーブ状の形状で延びるコンタクトビアの開口部は、高さ
と直径を有し、アスペクト比はチューブの高さを直径で
割ったものである。トレンチのアスペクト比は、トレン
チの高さをトレンチの最小幅（通常はベースで起こる）
で割ったものである。
【００１３】「完全に充填された」という言葉は、銅充
填したフィーチャに本質的にボイド空間がない銅充填し
たフィーチャの特性を言う。「銅」という言葉は、銅と
その合金を言い、合金の銅含有量が少なくとも80原子％
のものを言う。合金は、2つ以上の要素成分を有してい
ても良い。「分離したプラズマ源」という言葉は、プラ
ズマ源生成器へ電力入力と、基板バイアスデバイスへの
電力入力に別々の制御装置を有するプラズマ生成装置を
言う。一般に、プラズマ源制御器が、プラズマ密度を決
める誘導結合したＲＦ電力（電源電力）の供給を制御
し、バイアス制御器が、半導体基板表面上のＤＣバイア
ス電圧（バイアス電力）を発生するのに使用するＲＦ電
力又はＤＣ電力の供給を制御する。バイアス電圧は、基
板表面上のイオンボンバートエネルギーに影響する。こ
の分離したプラズマ源が、一般に電源電力とバイアス電
力の影響を相互に分ける（分離する）手段を与える。カ
リフォルニア州サンタクララのアプライドマテリアルか
ら入手できるＥＮＤＵＲＡ金属蒸着システムとＣＥＮＴ
ＵＲＡ金属エッチングシステムが、分離したプラズマ源
電力とバイアス電力制御装置を備え、「ＤＰＳ」システ
ムと言われる。他の製造者から得られる同様の装置は、
異なる名称で呼ばれる場合がある。
填したフィーチャに本質的にボイド空間がない銅充填し
たフィーチャの特性を言う。「銅」という言葉は、銅と
その合金を言い、合金の銅含有量が少なくとも80原子％
のものを言う。合金は、2つ以上の要素成分を有してい
ても良い。「分離したプラズマ源」という言葉は、プラ
ズマ源生成器へ電力入力と、基板バイアスデバイスへの
電力入力に別々の制御装置を有するプラズマ生成装置を
言う。一般に、プラズマ源制御器が、プラズマ密度を決
める誘導結合したＲＦ電力（電源電力）の供給を制御
し、バイアス制御器が、半導体基板表面上のＤＣバイア
ス電圧（バイアス電力）を発生するのに使用するＲＦ電
力又はＤＣ電力の供給を制御する。バイアス電圧は、基
板表面上のイオンボンバートエネルギーに影響する。こ
の分離したプラズマ源が、一般に電源電力とバイアス電
力の影響を相互に分ける（分離する）手段を与える。カ
リフォルニア州サンタクララのアプライドマテリアルか
ら入手できるＥＮＤＵＲＡ金属蒸着システムとＣＥＮＴ
ＵＲＡ金属エッチングシステムが、分離したプラズマ源
電力とバイアス電力制御装置を備え、「ＤＰＳ」システ
ムと言われる。他の製造者から得られる同様の装置は、
異なる名称で呼ばれる場合がある。
【００１４】「本質的にボイドのないフィーチャ」とい
う言葉は、堆積した材料で充填された容積開口部即ち空
間を備え、充填された容積に本質的にボイド空間がない
フィーチャをいうが、これに限らない。「フィーチャ」
という言葉は、基板表面の形態を形作るコンタクト、ビ
ア、トレンチ、及び他の構造を言うが、これに限らな
い。「イオン堆積スパッタ」という言葉と、「イオン金
属プラズマ（ＩＰＭ）という言葉は、スパッタ堆積を言
い、マグネトロンスパッタ堆積（ターゲットの後ろに磁
石のアレーが配置される）が好ましい。高密度の誘導結
合したＲＦプラズマが、スパッタリングカソードと基板
支持電極の間に生じ、スパッタされた放出物の少なくと
も一部は、基板表面に到達するときイオンの形である。
う言葉は、堆積した材料で充填された容積開口部即ち空
間を備え、充填された容積に本質的にボイド空間がない
フィーチャをいうが、これに限らない。「フィーチャ」
という言葉は、基板表面の形態を形作るコンタクト、ビ
ア、トレンチ、及び他の構造を言うが、これに限らな
い。「イオン堆積スパッタ」という言葉と、「イオン金
属プラズマ（ＩＰＭ）という言葉は、スパッタ堆積を言
い、マグネトロンスパッタ堆積（ターゲットの後ろに磁
石のアレーが配置される）が好ましい。高密度の誘導結
合したＲＦプラズマが、スパッタリングカソードと基板
支持電極の間に生じ、スパッタされた放出物の少なくと
も一部は、基板表面に到達するときイオンの形である。
【００１５】「ＩＭＰスパッタした銅」又は「ＩＭＰ
銅」という言葉は、ＩＭＰスパッタ堆積プロセスを使用
してスパッタされた銅堆積物を言う。「反応性イオン堆
積」又は「反応性イオン金属プラズマ（ＩＭＰ）」とい
う言葉は、イオン堆積スパッタリングであって、スパッ
タリング中に反応性ガスが供給されて、スパッタされイ
オン化した材料と反応し、反応性ガス元素を含有するイ
オン堆積スパッタ混合物を生じるものを言う。「ＳＥ
Ｍ」という言葉は、走査電子顕微鏡を言う。「標準銅堆
積」又は「従来のスパッタリング」という言葉は、基板
上に薄膜層を形成する方法で、ターゲットがスパッタさ
れ、ターゲットからスパッタされた材料が、ターゲット
と基板の間を通過して、基板上に薄膜層を形成し、ター
ゲットからスパッタされた材料が基板に到達する前にそ
の大部分をイオン化する手段が設けられていないものを
言う。
銅」という言葉は、ＩＭＰスパッタ堆積プロセスを使用
してスパッタされた銅堆積物を言う。「反応性イオン堆
積」又は「反応性イオン金属プラズマ（ＩＭＰ）」とい
う言葉は、イオン堆積スパッタリングであって、スパッ
タリング中に反応性ガスが供給されて、スパッタされイ
オン化した材料と反応し、反応性ガス元素を含有するイ
オン堆積スパッタ混合物を生じるものを言う。「ＳＥ
Ｍ」という言葉は、走査電子顕微鏡を言う。「標準銅堆
積」又は「従来のスパッタリング」という言葉は、基板
上に薄膜層を形成する方法で、ターゲットがスパッタさ
れ、ターゲットからスパッタされた材料が、ターゲット
と基板の間を通過して、基板上に薄膜層を形成し、ター
ゲットからスパッタされた材料が基板に到達する前にそ
の大部分をイオン化する手段が設けられていないものを
言う。
【００１６】［II.発明を実行するための装置］事前清
浄化ステップと、バリヤー層の堆積と、銅シード層の堆
積とを実行するのに使用できる処理装置は、アプライド
マテリアル社（カリフォルニア州サンタクララ）から入
手できるＥＮＤＵＲＡ統合処理システムである。このシ
ステムは、米国特許第5,186,718号と第5,236,868号に記
述されていて、その開示内容をここに参照する。このシ
ステムは又、リフロープロセスを実行するのにも使用す
ることが出来る。しかし、リフロープロセスは、多数の
基板を同時に処理する大型炉で実行するのが経済的には
有利である。電気めっきプロセスをを使用して銅のコン
フォーマル層を設けることを望むなら、業界で知られて
いる電気めっき浴で行い、電気めっきプロセスで使用す
る試薬の純度を非常に高くするのが好ましい。銅の電気
めっきは、ウルマンの工業化学百科事典、第6版（199
8）に記述されていて、半導体表面の銅めっきに使用す
ることが出来る電気めっき装置はモンタナ州カリスペル
のＳＥＭＩＴＯＯＬから入手することが出来る。半導体
構造は、バリヤー層の堆積後、リフロープロセスを行い
残りのプロセスのステップが完了するまで、空気又は水
分に晒さないで、フィーチャの内側に銅の酸化物の形成
と銅の腐食物ができないようにすることが重要である。
浄化ステップと、バリヤー層の堆積と、銅シード層の堆
積とを実行するのに使用できる処理装置は、アプライド
マテリアル社（カリフォルニア州サンタクララ）から入
手できるＥＮＤＵＲＡ統合処理システムである。このシ
ステムは、米国特許第5,186,718号と第5,236,868号に記
述されていて、その開示内容をここに参照する。このシ
ステムは又、リフロープロセスを実行するのにも使用す
ることが出来る。しかし、リフロープロセスは、多数の
基板を同時に処理する大型炉で実行するのが経済的には
有利である。電気めっきプロセスをを使用して銅のコン
フォーマル層を設けることを望むなら、業界で知られて
いる電気めっき浴で行い、電気めっきプロセスで使用す
る試薬の純度を非常に高くするのが好ましい。銅の電気
めっきは、ウルマンの工業化学百科事典、第6版（199
8）に記述されていて、半導体表面の銅めっきに使用す
ることが出来る電気めっき装置はモンタナ州カリスペル
のＳＥＭＩＴＯＯＬから入手することが出来る。半導体
構造は、バリヤー層の堆積後、リフロープロセスを行い
残りのプロセスのステップが完了するまで、空気又は水
分に晒さないで、フィーチャの内側に銅の酸化物の形成
と銅の腐食物ができないようにすることが重要である。
【００１７】［III.発明の方法］図１は、一連のトレン
チ101が形成された半導体構造100の概略断面図である。
一般にトレンチ101は、誘電体基板102（一般に二酸化珪
素）にエッチングされる。銅と接触する下の基板に銅の
拡散が可能であれば（二酸化珪素のように）、バリヤー
層の上に銅充填を設けることが好ましく、この場合バリ
ヤー層上にウェット層を設けるのもよい。ここに記述す
る好適な実施例は、バリヤー層を重ねた酸化珪素基板に
ついて述べる。しかし、銅が拡散しない誘電体材料が使
用されるのなら、このようなバリヤー層は必要ない。酸
化珪素表面上に設けられるバリヤー層又はウェット層
（又は両方）は、ＣＶＤ、蒸着等の業界で知られる任意
の技術により設けることが出来る。これらの適用技術に
関して上述した主な欠点は、下にある層が十分に薄い層
であれば、最小になるからである。しかし、ここに記述
する好適な実施例では、これらの層は、後述するスパッ
タリング技術を使用して設けられた。
チ101が形成された半導体構造100の概略断面図である。
一般にトレンチ101は、誘電体基板102（一般に二酸化珪
素）にエッチングされる。銅と接触する下の基板に銅の
拡散が可能であれば（二酸化珪素のように）、バリヤー
層の上に銅充填を設けることが好ましく、この場合バリ
ヤー層上にウェット層を設けるのもよい。ここに記述す
る好適な実施例は、バリヤー層を重ねた酸化珪素基板に
ついて述べる。しかし、銅が拡散しない誘電体材料が使
用されるのなら、このようなバリヤー層は必要ない。酸
化珪素表面上に設けられるバリヤー層又はウェット層
（又は両方）は、ＣＶＤ、蒸着等の業界で知られる任意
の技術により設けることが出来る。これらの適用技術に
関して上述した主な欠点は、下にある層が十分に薄い層
であれば、最小になるからである。しかし、ここに記述
する好適な実施例では、これらの層は、後述するスパッ
タリング技術を使用して設けられた。
【００１８】トレンチ101を成形した後、半導体構造100
の表面上にバリヤー層104が設けられる。トレンチ101を
充填するのに銅を使用するとき、バリヤー層104は、一
般にタンタル又は窒化タンタルである。上のバリヤー層
104は、銅106の「シード」層である。シード層の目的
は、銅充填109のバリヤー層104への付着を改善し、銅充
填109へ移す所望の結晶構造（好ましくは＜１１１＞）
を与えることである。銅充填は、スパッタリング技術を
使用して特定の条件で設けることが出来る。その条件の
例は、「トレンチとビアを充填する銅スパッタリング方
法」という題の1997年5月13日出願の米国特許出願第08/
855,059号に記述されている。この特許出願は、本発明
の譲受人に譲受けられ、ここにその全体を参照する。銅
充填はまた、ＣＶＤ、蒸着、電気めっき等の銅のコンフ
ォーマル層を設ける技術を使用して設けることが出来
る。しかし、フィーチャを銅コンフォーマル層108で充
填するこのような方法は、銅充填109内にボイド（銅を
含有しない空間）をトラップすることが多い。図１は、
銅コンフォーマル層108の内面111が接触し、完全には充
填されていない内部領域110の上方で閉じるとき、銅充
填109内にトラップされたボイド110を示す。フィーチャ
の大きさが0.25μｍより小さくなると、これはより多く
起こる問題である。
の表面上にバリヤー層104が設けられる。トレンチ101を
充填するのに銅を使用するとき、バリヤー層104は、一
般にタンタル又は窒化タンタルである。上のバリヤー層
104は、銅106の「シード」層である。シード層の目的
は、銅充填109のバリヤー層104への付着を改善し、銅充
填109へ移す所望の結晶構造（好ましくは＜１１１＞）
を与えることである。銅充填は、スパッタリング技術を
使用して特定の条件で設けることが出来る。その条件の
例は、「トレンチとビアを充填する銅スパッタリング方
法」という題の1997年5月13日出願の米国特許出願第08/
855,059号に記述されている。この特許出願は、本発明
の譲受人に譲受けられ、ここにその全体を参照する。銅
充填はまた、ＣＶＤ、蒸着、電気めっき等の銅のコンフ
ォーマル層を設ける技術を使用して設けることが出来
る。しかし、フィーチャを銅コンフォーマル層108で充
填するこのような方法は、銅充填109内にボイド（銅を
含有しない空間）をトラップすることが多い。図１は、
銅コンフォーマル層108の内面111が接触し、完全には充
填されていない内部領域110の上方で閉じるとき、銅充
填109内にトラップされたボイド110を示す。フィーチャ
の大きさが0.25μｍより小さくなると、これはより多く
起こる問題である。
【００１９】図２は、銅充填層を堆積する前の半導体構
造200の概略断面図である。半導体構造200は、誘電体基
板102にエッチングされた一連のトレンチ101を備える。
トレンチ101は、底部203の幅約0.3μｍ、高さ約0.75μ
ｍで、トレンチ101のアスペクト比は約2.4：1である。
トレンチ101の内面は、トレンチ壁の上側コーナー202が
丸められ、トレンチ101の頂部201に向かって広くなり底
部203に向かって狭くなるようにトレンチ壁204にテーパ
をつけて、形作られている。図２は、一定の比率で拡大
されていず、幾つかの寸法は例示のため強調されてい
る。
造200の概略断面図である。半導体構造200は、誘電体基
板102にエッチングされた一連のトレンチ101を備える。
トレンチ101は、底部203の幅約0.3μｍ、高さ約0.75μ
ｍで、トレンチ101のアスペクト比は約2.4：1である。
トレンチ101の内面は、トレンチ壁の上側コーナー202が
丸められ、トレンチ101の頂部201に向かって広くなり底
部203に向かって狭くなるようにトレンチ壁204にテーパ
をつけて、形作られている。図２は、一定の比率で拡大
されていず、幾つかの寸法は例示のため強調されてい
る。
【００２０】誘電体基板102の表面に、厚さ約300オング
ストロームのバリヤー層104が設けられる。バリヤー層1
04は、形成されるバリヤー層がアモルファスになると業
界で一般に知られている条件で設ける。タンタルのバリ
ヤー層104の表面上に厚さ約1,200オングストロームの銅
106の「シード」層が設けられる。銅のシード層は、シ
ード層が高濃度の＜１１１＞結晶配向、好ましくは100
％＜１１１＞になることが保証される条件で設ける。銅
のシード層106は、基板表面温度が約20℃から約150℃の
温度範囲内で設けられる。銅充填層が100％＜１１１＞
結晶配向になるようにバリヤー層とシード層を設ける方
法は、「金属相互接続において高配向結晶構造を可能に
するバリヤー層形成方法」という題の1997年8月23日出
願の米国特許出願第08/924,487号、及び「改善された銅
相互接続エレクトロマイグレーション抵抗を与える調整
したバリヤー層」という題の1997年12月16日出願の米国
特許出願第08/995,108号に記述されている。これらの特
許出願は、本発明の譲受人に譲受けられ、ここにその全
体を参照する。バリヤー層104とシード層106は、プラズ
マ源発生器への電源入力の制御装置が基板バイアス装置
への電源の制御装置と分けた（分離したプラズマ源）装
置内でイオン堆積スパッタリングを使用して設けられ
る。
ストロームのバリヤー層104が設けられる。バリヤー層1
04は、形成されるバリヤー層がアモルファスになると業
界で一般に知られている条件で設ける。タンタルのバリ
ヤー層104の表面上に厚さ約1,200オングストロームの銅
106の「シード」層が設けられる。銅のシード層は、シ
ード層が高濃度の＜１１１＞結晶配向、好ましくは100
％＜１１１＞になることが保証される条件で設ける。銅
のシード層106は、基板表面温度が約20℃から約150℃の
温度範囲内で設けられる。銅充填層が100％＜１１１＞
結晶配向になるようにバリヤー層とシード層を設ける方
法は、「金属相互接続において高配向結晶構造を可能に
するバリヤー層形成方法」という題の1997年8月23日出
願の米国特許出願第08/924,487号、及び「改善された銅
相互接続エレクトロマイグレーション抵抗を与える調整
したバリヤー層」という題の1997年12月16日出願の米国
特許出願第08/995,108号に記述されている。これらの特
許出願は、本発明の譲受人に譲受けられ、ここにその全
体を参照する。バリヤー層104とシード層106は、プラズ
マ源発生器への電源入力の制御装置が基板バイアス装置
への電源の制御装置と分けた（分離したプラズマ源）装
置内でイオン堆積スパッタリングを使用して設けられ
る。
【００２１】実施例 ここに記述する好適な実施例は、直径200ｍｍのシリコ
ンウェハを処理できる処理室で製造された。基板はシリ
コンウェハで、厚さ約12,000オングストロームの酸化珪
素層が重なる。酸化珪素層の表面は、フィーチャの大き
さが約0.3μｍのトレンチでパターン化される。パター
ン化した表面の上に、厚さ約300オングストロームのタ
ンタルのバリヤー層が重なり、タンタルのバリヤー層の
上に、厚さ約1,200オングストロームの銅シード層が重
なる。図２は、銅充填層を堆積する前の好適な実施例の
半導体構造を表す。
ンウェハを処理できる処理室で製造された。基板はシリ
コンウェハで、厚さ約12,000オングストロームの酸化珪
素層が重なる。酸化珪素層の表面は、フィーチャの大き
さが約0.3μｍのトレンチでパターン化される。パター
ン化した表面の上に、厚さ約300オングストロームのタ
ンタルのバリヤー層が重なり、タンタルのバリヤー層の
上に、厚さ約1,200オングストロームの銅シード層が重
なる。図２は、銅充填層を堆積する前の好適な実施例の
半導体構造を表す。
【００２２】図３Ａは、半導体構造300の概略断面図で
ある。この構造は、図２の構造に銅充填層308を堆積し
た後のものである。銅充填層308はコンフォーマルに
（共形で）堆積され、トレンチフィーチャ301中央に毛
管314が形成されるように堆積される。この毛管314によ
り、銅充填層308のリフローでトレンチフィーチャ301を
完全に充填することが出来、トレンチフィーチャ301内
にボイド空間をトラップすることがない。特に半導体構
造300は、誘電体基板302にエッチングされた一連のトレ
ンチ301を備える。トレンチ301は、底部303の幅約0.3μ
ｍ、高さ約0.75μｍで、トレンチ301のアスペクト比は
約2.4：1である。トレンチ301の内面は、シード層306を
堆積した後のトレンチ壁の上側コーナー312が丸めら
れ、（トレンチ壁310間の間隔がトレンチ101の頂部315
に向かって広くなり底部303に向かって狭くなるよう
に）トレンチ壁310にテーパをつけて、形作られてい
る。図３Ａは、一定の比率で拡大されていず、幾つかの
寸法は例示のため強調されている。
ある。この構造は、図２の構造に銅充填層308を堆積し
た後のものである。銅充填層308はコンフォーマルに
（共形で）堆積され、トレンチフィーチャ301中央に毛
管314が形成されるように堆積される。この毛管314によ
り、銅充填層308のリフローでトレンチフィーチャ301を
完全に充填することが出来、トレンチフィーチャ301内
にボイド空間をトラップすることがない。特に半導体構
造300は、誘電体基板302にエッチングされた一連のトレ
ンチ301を備える。トレンチ301は、底部303の幅約0.3μ
ｍ、高さ約0.75μｍで、トレンチ301のアスペクト比は
約2.4：1である。トレンチ301の内面は、シード層306を
堆積した後のトレンチ壁の上側コーナー312が丸めら
れ、（トレンチ壁310間の間隔がトレンチ101の頂部315
に向かって広くなり底部303に向かって狭くなるよう
に）トレンチ壁310にテーパをつけて、形作られてい
る。図３Ａは、一定の比率で拡大されていず、幾つかの
寸法は例示のため強調されている。
【００２３】トレンチ301の内面は、アルゴンプラズマ
でソフトスパッタエッチングして形作られた。このスパ
ッタエッチングは、事前清浄化ステップといわれ、トレ
ンチの内面から屑を除去し、また上側コーナーを形作
り、トレンチ301の壁にテーパを付けるのに使用され
る。事前清浄化ステップが行われるＥＮＤＵＲＡ処理室
は、直径200ｍｍの半導体ウェハ用の大きさである。処
理室へのアルゴンの流速は、約5ｓｃｃｍであり、ＲＦ
プラズマ源電力は約400ｋＨｚで約300Ｗに設定される。
基板のバイアスを作るのに使用する半導体基板支持プラ
テンへの電力供給は、約13.5630ＭＨｚで約300Ｗに設定
され、基板に約-275Ｖのバイアスを生じる。処理室の圧
力は約0.5ｍＴであり、基板温度は約300℃であり、事前
清浄化時間は約25秒である。これらの条件で、事前清浄
化ステップにより、基板のフィールド表面から約250オ
ングストロームの二酸化珪素が除去された。
でソフトスパッタエッチングして形作られた。このスパ
ッタエッチングは、事前清浄化ステップといわれ、トレ
ンチの内面から屑を除去し、また上側コーナーを形作
り、トレンチ301の壁にテーパを付けるのに使用され
る。事前清浄化ステップが行われるＥＮＤＵＲＡ処理室
は、直径200ｍｍの半導体ウェハ用の大きさである。処
理室へのアルゴンの流速は、約5ｓｃｃｍであり、ＲＦ
プラズマ源電力は約400ｋＨｚで約300Ｗに設定される。
基板のバイアスを作るのに使用する半導体基板支持プラ
テンへの電力供給は、約13.5630ＭＨｚで約300Ｗに設定
され、基板に約-275Ｖのバイアスを生じる。処理室の圧
力は約0.5ｍＴであり、基板温度は約300℃であり、事前
清浄化時間は約25秒である。これらの条件で、事前清浄
化ステップにより、基板のフィールド表面から約250オ
ングストロームの二酸化珪素が除去された。
【００２４】イオン堆積スパッタリングを使用して、厚
さ約300オングストロームのタンタルのバリヤー層304が
設けられた。（1から3巻を有する）コイルのＲＦ電力を
かけることにより、タンタルのターゲットカソードと基
板の間の領域に発生した高密度の誘導結合したＲＦプラ
ズマを使用して、イオン堆積スパッタした（ＩＭＰスパ
ッタした）タンタル薄膜が作られた。コイルへのＲＦ電
力は、周波数約2ＭＨｚであり、約400ｋＨｚから約50Ｍ
Ｈｚの範囲が好ましい。ＲＦ電源コイルへのワット数は
約2ｋＷであり、約1.0ｋＷから約5ｋＷの範囲が好まし
い。イオン化コイルにより、プラズマから基板表面へ到
達するイオンの数が増す。タンタルのカソードから基板
への距離は、一般に約14ｃｍ（5.5インチ）であり、イ
オン化コイルはカソードから基板へ向かって約4.5ｃｍ
に配置される。タンタルのターゲットカソードの直径
は、約35.3ｃｍ（14インチ）であり、ＤＣ電力は約1ｋ
Ｗでこのカソードにかけられる。（タンタルのターゲッ
トへのＤＣ電力は、約0.5ｋＷから約8ｋＷの範囲で調節
され、約1ｋＷから約3ｋＷに設定するのが好ましい。）
さ約300オングストロームのタンタルのバリヤー層304が
設けられた。（1から3巻を有する）コイルのＲＦ電力を
かけることにより、タンタルのターゲットカソードと基
板の間の領域に発生した高密度の誘導結合したＲＦプラ
ズマを使用して、イオン堆積スパッタした（ＩＭＰスパ
ッタした）タンタル薄膜が作られた。コイルへのＲＦ電
力は、周波数約2ＭＨｚであり、約400ｋＨｚから約50Ｍ
Ｈｚの範囲が好ましい。ＲＦ電源コイルへのワット数は
約2ｋＷであり、約1.0ｋＷから約5ｋＷの範囲が好まし
い。イオン化コイルにより、プラズマから基板表面へ到
達するイオンの数が増す。タンタルのカソードから基板
への距離は、一般に約14ｃｍ（5.5インチ）であり、イ
オン化コイルはカソードから基板へ向かって約4.5ｃｍ
に配置される。タンタルのターゲットカソードの直径
は、約35.3ｃｍ（14インチ）であり、ＤＣ電力は約1ｋ
Ｗでこのカソードにかけられる。（タンタルのターゲッ
トへのＤＣ電力は、約0.5ｋＷから約8ｋＷの範囲で調節
され、約1ｋＷから約3ｋＷに設定するのが好ましい。）
【００２５】周波数約13.5ＭＨｚのＡＣバイアス電力を
使用して、基板表面に約-70Ｖのオフセットバイアスを
発生した。バイアス電力は約0Ｗから約500Ｗの範囲が好
ましく、バイアスオフセット電圧は約0Ｖから約-100Ｖ
の範囲が好ましい。基板オフセットバイアスが、イオン
をプラズマから基板へ引き付ける。プラズマ源ガスとし
てアルゴンガスを使用し、処理室に約50ｓｃｃｍの速度
で供給した。処理室の圧力は約2ｍＴであり、この圧力
は約1ｍＴから約60ｍＴの範囲内で調節することが出来
る。基板温度は約300℃であり、約350℃より低いのが好
ましい。厚さ300オングストロームのバリヤー層を作る
のにかかるスパッタリング時間は、約20秒である。銅シ
ード層の銅＜１１１＞結晶含有量を最大にするように設
計されたイオン堆積スパッタリング技術を使用して、厚
さ約1,200オングストロームの銅シード層306が設けられ
た。銅ターゲットカソードと、ＲＦ電力をかけられるイ
オン化コイルと、基板との距離は、タンタルバリヤー層
304の堆積について前述したのと本質的に同じである。
使用して、基板表面に約-70Ｖのオフセットバイアスを
発生した。バイアス電力は約0Ｗから約500Ｗの範囲が好
ましく、バイアスオフセット電圧は約0Ｖから約-100Ｖ
の範囲が好ましい。基板オフセットバイアスが、イオン
をプラズマから基板へ引き付ける。プラズマ源ガスとし
てアルゴンガスを使用し、処理室に約50ｓｃｃｍの速度
で供給した。処理室の圧力は約2ｍＴであり、この圧力
は約1ｍＴから約60ｍＴの範囲内で調節することが出来
る。基板温度は約300℃であり、約350℃より低いのが好
ましい。厚さ300オングストロームのバリヤー層を作る
のにかかるスパッタリング時間は、約20秒である。銅シ
ード層の銅＜１１１＞結晶含有量を最大にするように設
計されたイオン堆積スパッタリング技術を使用して、厚
さ約1,200オングストロームの銅シード層306が設けられ
た。銅ターゲットカソードと、ＲＦ電力をかけられるイ
オン化コイルと、基板との距離は、タンタルバリヤー層
304の堆積について前述したのと本質的に同じである。
【００２６】特に、直径14インチ（35.3ｃｍ）の銅ター
ゲットカソードを使用して、このカソードに約2ｋＷの
ＤＣ電力（ＤＣ電力は約1ｋＷから約5ｋＷの範囲が好ま
しい）をかけてＩＭＰスパッタリングを実行した。イオ
ン化コイルへのＲＦ電力は、周波数約2ＭＨｚであり、
約400ｋＨｚから約50ＭＨｚの範囲が好ましい。ＲＦ電
源コイルへのワット数は約2ｋＷであり、約1.0ｋＷから
約5ｋＷの範囲が好ましい。周波数約13.5ＭＨｚで約350
ＷのＡＣバイアス電力を使用して、約-70Ｖのオフセッ
トバイアスを発生した。バイアス電力は約0Ｗから約500
Ｗの範囲が好ましく、バイアスオフセット電圧は約0Ｖ
から約-100Ｖの範囲が好ましい。処理容器はアルゴン雰
囲気で、アルゴンの流速は、約6ｓｃｃｍから約140ｓｃ
ｃｍの範囲であり、処理室の圧力は約20ｍＴであった。
処理室の圧力は、約5ｍＴから約60ｍＴの範囲が好まし
い。銅シード層306の堆積中の基板温度は、約70℃であ
った。基板温度は、約150℃より低いのが好ましい。
ゲットカソードを使用して、このカソードに約2ｋＷの
ＤＣ電力（ＤＣ電力は約1ｋＷから約5ｋＷの範囲が好ま
しい）をかけてＩＭＰスパッタリングを実行した。イオ
ン化コイルへのＲＦ電力は、周波数約2ＭＨｚであり、
約400ｋＨｚから約50ＭＨｚの範囲が好ましい。ＲＦ電
源コイルへのワット数は約2ｋＷであり、約1.0ｋＷから
約5ｋＷの範囲が好ましい。周波数約13.5ＭＨｚで約350
ＷのＡＣバイアス電力を使用して、約-70Ｖのオフセッ
トバイアスを発生した。バイアス電力は約0Ｗから約500
Ｗの範囲が好ましく、バイアスオフセット電圧は約0Ｖ
から約-100Ｖの範囲が好ましい。処理容器はアルゴン雰
囲気で、アルゴンの流速は、約6ｓｃｃｍから約140ｓｃ
ｃｍの範囲であり、処理室の圧力は約20ｍＴであった。
処理室の圧力は、約5ｍＴから約60ｍＴの範囲が好まし
い。銅シード層306の堆積中の基板温度は、約70℃であ
った。基板温度は、約150℃より低いのが好ましい。
【００２７】業界で知られている技術を使用して、高純
度硫酸銅めっき溶液から銅の電解めっきを使用して、電
流密度を約10ｍＡ/ｃｍ2から約100ｍＡ/ｃｍ2の範囲で
銅充填層308を堆積した。電解めっきにより、トレンチ3
01の内面上にコンフォーマル層を設けることが出来る。
堆積した銅充填層308の量は、トレンチ302の銅充填容積
の約20％が充填されないで残るような量とし、その結果
毛管314が形成される。毛管314は、底部の幅316が0.06
μｍで、高さが0.41μｍであり、アスペクト比は約6.
8：1であった。銅充填層308は、任意のコンフォーマル
技術を使用して堆積することが出来るが、ＣＶＤ、又は
蒸着、又は電気めっきが好ましい。銅充填層308の電気
めっきで、めっき浴は、銅シード層306の表面を溶解し
て新しく清浄な表面を作り、その上に銅充填層308が成
長することが出来る。こうすると、銅充填層の抵抗が全
体として減少し（存在し得る任意の銅酸化物を除去
し）、銅充填内に所望の＜１１１＞結晶の含有量を得る
助けとなる。
度硫酸銅めっき溶液から銅の電解めっきを使用して、電
流密度を約10ｍＡ/ｃｍ2から約100ｍＡ/ｃｍ2の範囲で
銅充填層308を堆積した。電解めっきにより、トレンチ3
01の内面上にコンフォーマル層を設けることが出来る。
堆積した銅充填層308の量は、トレンチ302の銅充填容積
の約20％が充填されないで残るような量とし、その結果
毛管314が形成される。毛管314は、底部の幅316が0.06
μｍで、高さが0.41μｍであり、アスペクト比は約6.
8：1であった。銅充填層308は、任意のコンフォーマル
技術を使用して堆積することが出来るが、ＣＶＤ、又は
蒸着、又は電気めっきが好ましい。銅充填層308の電気
めっきで、めっき浴は、銅シード層306の表面を溶解し
て新しく清浄な表面を作り、その上に銅充填層308が成
長することが出来る。こうすると、銅充填層の抵抗が全
体として減少し（存在し得る任意の銅酸化物を除去
し）、銅充填内に所望の＜１１１＞結晶の含有量を得る
助けとなる。
【００２８】次に、図３Ｂに示すように、銅充填層308
をリフローして、毛管314を充填する。銅の拡散特性と
表面張力により、また毛管314内の毛管現象により、ト
レンチ301は、銅で完全に充填され、ボイド空間をトラ
ップすることはない。アスペクト比が約3：1又はそれよ
り大きいとき、銅のリフローは少なくとも約450℃の温
度で行う必要がある。銅のリフローは、好ましくは約20
0℃から約600℃の温度範囲、さらに好ましくは約300℃
から約500℃の温度範囲のある温度で、又はこの範囲で
温度を変化させて行う。この実施例では、リフローは約
150℃で開始され、5分以上で約400℃の温度まで継続し
た。リフローに必要な時間の長さは、基板温度と、毛管
（即ち部分的に充填されたトレンチの空の容積）のアス
ペクト比による。リフローはＥＮＤＵＲＡ処理室で行わ
れた。リフロー室内の圧力は3×108Ｔｏｒｒであった。
をリフローして、毛管314を充填する。銅の拡散特性と
表面張力により、また毛管314内の毛管現象により、ト
レンチ301は、銅で完全に充填され、ボイド空間をトラ
ップすることはない。アスペクト比が約3：1又はそれよ
り大きいとき、銅のリフローは少なくとも約450℃の温
度で行う必要がある。銅のリフローは、好ましくは約20
0℃から約600℃の温度範囲、さらに好ましくは約300℃
から約500℃の温度範囲のある温度で、又はこの範囲で
温度を変化させて行う。この実施例では、リフローは約
150℃で開始され、5分以上で約400℃の温度まで継続し
た。リフローに必要な時間の長さは、基板温度と、毛管
（即ち部分的に充填されたトレンチの空の容積）のアス
ペクト比による。リフローはＥＮＤＵＲＡ処理室で行わ
れた。リフロー室内の圧力は3×108Ｔｏｒｒであった。
【００２９】当業者は、本発明を使用して銅相互接続と
コンタクトのフィーチャに銅を完全に充填することが出
来る多くの可能な半導体構造を考えることが出来る。こ
のような半導体構造には、酸化珪素以外の誘電体基板
（低ｋのポリマー誘電体基板等）の使用があり；タンタ
ル以外の窒化タンタル又は窒化チタン等バリヤー層の使
用があり；銅以外の材料（アルミニウム等）のウェット
層があり；電解めっき以外の技術により設けられる銅充
填層の使用がある。上述した好適な実施例は、本発明の
範囲を制限する意図はなく、当業者は、この開示からこ
のような実施例を特許請求の範囲に記載した発明に一致
するところまで広げることが出来る。
コンタクトのフィーチャに銅を完全に充填することが出
来る多くの可能な半導体構造を考えることが出来る。こ
のような半導体構造には、酸化珪素以外の誘電体基板
（低ｋのポリマー誘電体基板等）の使用があり；タンタ
ル以外の窒化タンタル又は窒化チタン等バリヤー層の使
用があり；銅以外の材料（アルミニウム等）のウェット
層があり；電解めっき以外の技術により設けられる銅充
填層の使用がある。上述した好適な実施例は、本発明の
範囲を制限する意図はなく、当業者は、この開示からこ
のような実施例を特許請求の範囲に記載した発明に一致
するところまで広げることが出来る。
【図１】 従来技術の銅リフロー技術を使用して成形さ
れた銅充填したトレンチの走査電子顕微鏡（ＳＥＭ）に
よる概略断面図。
れた銅充填したトレンチの走査電子顕微鏡（ＳＥＭ）に
よる概略断面図。
【図２】 表面にトレンチを有し、バリヤー層が基板表
面上に堆積され、バリヤー層上に銅シード層が堆積され
た酸化珪素基板の走査電子顕微鏡（ＳＥＭ）による概略
断面図。
面上に堆積され、バリヤー層上に銅シード層が堆積され
た酸化珪素基板の走査電子顕微鏡（ＳＥＭ）による概略
断面図。
【図３Ａ】 銅のコンフォーマル層堆積後、フィーチャ
の銅充填が少なくとも20％完了しているように設計され
た図２に示すトレンチ構造の概略図。
の銅充填が少なくとも20％完了しているように設計され
た図２に示すトレンチ構造の概略図。
【図３Ｂ】 トレンチ構造内への銅充填をリフローした
後の図３に示すトレンチ構造の概略図。
後の図３に示すトレンチ構造の概略図。
100 構造 101 トレンチ 102 誘電体基板 104 バリヤー層 106 シード層 108 銅コンフォーマル層 109 銅充填 110 ボイド 111 内面 200 半導体構造 201 頂部 202 上側コーナー 203 底部 204 トレンチ壁 300 半導体構造 301 トレンチフィーチャ 302 トレンチ 303 底部 304 バリヤー層 306 シード層 308 銅充填層 310 トレンチ壁 314 毛管 315 頂部 316 底部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ペイユン ディン アメリカ合衆国 カリフォルニア州 95129 サン ホセ ウェスト リヴァー サイド ウェイ 1020 (72)発明者 イムラン ハシム アメリカ合衆国 カリフォルニア州 95126 サン ホセ ストーク ストリー ト 1800−164 (72)発明者 バリー エル チン アメリカ合衆国 カリフォルニア州 95070 サラトガ カンバーランド ドラ イヴ 13174
Claims (17)
- 【請求項１】 半導体基板上又は内に半導体フィーチャ
の銅充填を設ける方法において、 a) 前記フィーチャ内に毛管を作るように前記フィーチ
ャの内面上に銅充填層を堆積し、前記毛管は当初のフィ
ーチャ容積の約20％から約90％の間であり、前記毛管の
アスペクト比は少なくとも約1.5であり、 b) 前記銅充填層をリフローし、前記開口部から最も遠
い前記毛管の少なくとも一部が銅で充填されるようにす
ることを特徴とする方法。 - 【請求項２】 前記毛管は完全に銅で充填される請求項
１に記載した方法。 - 【請求項３】 c) b)ステップに続いて、リフローした
銅充填層の表面上に第２の銅層を設け、前記毛管の充填
を完了する請求項１に記載した方法。 - 【請求項４】 前記リフロー前の前記毛管内の最小開口
部寸法は、約0.06μｍから約0.75μｍの範囲である請求
項１乃至３の何れか１項に記載した方法。 - 【請求項５】 前記毛管内の最大開口部寸法は、約0.8
μｍである請求項４に記載した方法。 - 【請求項６】 前記毛管内に流入する銅の温度が約300
℃から約600℃の範囲になる条件で、前記銅充填層がリ
フローされる請求項１乃至３の何れか１項に記載した方
法。 - 【請求項７】 上に前記銅充填層を設ける前記フィーチ
ャの前記内面は、イオン堆積スパッタリングを使用して
堆積された銅シード層である請求項１乃至３の何れか１
項に記載した方法。 - 【請求項８】 前記イオン堆積スパッタリングは、第１
電力制御器を使用してプラズマ発生を制御し、第２電力
制御器を使用して前記半導体基板のバイアスを制御する
装置で行われる請求項７に記載した方法。 - 【請求項９】 前記銅充填層は電解めっき技術を使用し
て堆積される請求項１乃至３の何れか１項に記載した方
法。 - 【請求項１０】 前記銅充填層は化学蒸着を使用して堆
積される請求項１乃至３の何れか１項に記載した方法。 - 【請求項１１】 銅充填した半導体フィーチャを設ける
ように処理された半導体構造において、前記銅充填は本
質的にボイドがなく、前記構造は半導体基板上又は内に
フィーチャを備え、前記フィーチャは、 a) 前記フィーチャの内面上の銅充填層、及び、 b) 前記銅充填層内の毛管を備え、前記毛管は完全に銅
で充填すべきフィーチャ容積の約20％から約90％の間で
あり、前記毛管のアスペクト比は少なくとも約1.5であ
り、前記毛管は、前記基板表面への開口部を有し、そこ
を通ってガス状材料が漏れ出ることが出来ることを特徴
とする半導体構造。 - 【請求項１２】 前記毛管内の最小開口部寸法は、約0.
06μｍから約0.75μｍの範囲である請求項１１に記載し
た半導体構造。 - 【請求項１３】 前記毛管内の最大開口部寸法は、約0.
8μｍである請求項１２に記載した半導体構造。 - 【請求項１４】 上に前記銅充填層を設ける前記フィー
チャの前記内面は、イオン堆積スパッタリングを使用し
て堆積された銅シード層である請求項１１に記載した半
導体構造。 - 【請求項１５】 前記イオン堆積スパッタリングは、第
１電力制御器を使用してプラズマ発生を制御し、第２電
力制御器を使用して前記半導体基板のバイアスを制御す
る装置で行われる請求項１４に記載した半導体構造。 - 【請求項１６】 前記銅充填層は電気めっきした層であ
る請求項１１に記載した半導体構造。 - 【請求項１７】 前記銅充填層は化学蒸着による生成物
である請求項１１に記載した半導体構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/199965 | 1998-11-25 | ||
| US09/199,965 US6184137B1 (en) | 1998-11-25 | 1998-11-25 | Structure and method for improving low temperature copper reflow in semiconductor features |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174026A true JP2000174026A (ja) | 2000-06-23 |
Family
ID=22739757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11333905A Withdrawn JP2000174026A (ja) | 1998-11-25 | 1999-11-25 | 半導体フィ―チャの低温銅リフロ―を改善する構造と方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6184137B1 (ja) |
| EP (1) | EP1005074A1 (ja) |
| JP (1) | JP2000174026A (ja) |
| KR (1) | KR20000035640A (ja) |
| TW (1) | TW445552B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007088792A1 (ja) * | 2006-01-31 | 2007-08-09 | Tokyo Electron Limited | シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 |
| WO2007091682A1 (ja) * | 2006-02-09 | 2007-08-16 | Tokyo Electron Limited | 成膜方法、プラズマ成膜装置及び記憶媒体 |
| US10665503B2 (en) | 2012-04-26 | 2020-05-26 | Applied Materials, Inc. | Semiconductor reflow processing for feature fill |
| JP2020518725A (ja) * | 2017-06-02 | 2020-06-25 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 超伝導体相互接続のための堆積方法 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475903B1 (en) * | 1993-12-28 | 2002-11-05 | Intel Corporation | Copper reflow process |
| US7244677B2 (en) * | 1998-02-04 | 2007-07-17 | Semitool. Inc. | Method for filling recessed micro-structures with metallization in the production of a microelectronic device |
| WO1999040615A1 (en) | 1998-02-04 | 1999-08-12 | Semitool, Inc. | Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device |
| US6632292B1 (en) * | 1998-03-13 | 2003-10-14 | Semitool, Inc. | Selective treatment of microelectronic workpiece surfaces |
| US6303500B1 (en) * | 1999-02-24 | 2001-10-16 | Micron Technology, Inc. | Method and apparatus for electroless plating a contact pad |
| JP3459372B2 (ja) * | 1999-03-18 | 2003-10-20 | 株式会社神戸製鋼所 | 配線膜の形成方法 |
| US6627542B1 (en) * | 1999-07-12 | 2003-09-30 | Applied Materials, Inc. | Continuous, non-agglomerated adhesion of a seed layer to a barrier layer |
| KR100387256B1 (ko) * | 2000-06-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| US6368954B1 (en) * | 2000-07-28 | 2002-04-09 | Advanced Micro Devices, Inc. | Method of copper interconnect formation using atomic layer copper deposition |
| US6436267B1 (en) * | 2000-08-29 | 2002-08-20 | Applied Materials, Inc. | Method for achieving copper fill of high aspect ratio interconnect features |
| US6548395B1 (en) * | 2000-11-16 | 2003-04-15 | Advanced Micro Devices, Inc. | Method of promoting void free copper interconnects |
| US6433402B1 (en) * | 2000-11-16 | 2002-08-13 | Advanced Micro Devices, Inc. | Selective copper alloy deposition |
| US6348732B1 (en) * | 2000-11-18 | 2002-02-19 | Advanced Micro Devices, Inc. | Amorphized barrier layer for integrated circuit interconnects |
| US6677232B2 (en) * | 2000-12-21 | 2004-01-13 | Texas Instruments Incorporated | Method for fabricating metal conductors and multi-level interconnects in a semiconductor device |
| US6506668B1 (en) * | 2001-06-22 | 2003-01-14 | Advanced Micro Devices, Inc. | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability |
| US6849173B1 (en) | 2002-06-12 | 2005-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Technique to enhance the yield of copper interconnections |
| KR100431105B1 (ko) * | 2002-07-15 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성방법 |
| KR100587054B1 (ko) * | 2002-07-19 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 비아 매립 방법 |
| US7001841B2 (en) * | 2002-08-26 | 2006-02-21 | Matsushita Electric Industrial Co., Ltd. | Production method of semiconductor device |
| US6899796B2 (en) | 2003-01-10 | 2005-05-31 | Applied Materials, Inc. | Partially filling copper seed layer |
| US6884329B2 (en) * | 2003-01-10 | 2005-04-26 | Applied Materials, Inc. | Diffusion enhanced ion plating for copper fill |
| US7745332B1 (en) | 2008-02-29 | 2010-06-29 | Novellus Systems, Inc. | PVD-based metallization methods for fabrication of interconnections in semiconductor devices |
| US7294574B2 (en) * | 2004-08-09 | 2007-11-13 | Applied Materials, Inc. | Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement |
| US20090194875A1 (en) * | 2008-01-31 | 2009-08-06 | International Business Machines Corporation | HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS |
| US9189794B2 (en) * | 2008-02-11 | 2015-11-17 | Goldspot Media, Inc. | Method and apparatus for maximizing brand exposure in a minimal mobile display |
| US7964504B1 (en) | 2008-02-29 | 2011-06-21 | Novellus Systems, Inc. | PVD-based metallization methods for fabrication of interconnections in semiconductor devices |
| DE102009054784A1 (de) * | 2009-12-16 | 2011-06-22 | Osram Gesellschaft mit beschränkter Haftung, 81543 | Halbleiterchip und Verfahren zum Herstellen eines Halbleiterchips |
| US8841211B2 (en) * | 2010-06-09 | 2014-09-23 | Applied Materials, Inc. | Methods for forming interconnect structures |
| US8310328B2 (en) * | 2010-10-07 | 2012-11-13 | Touch Micro-System Technology Corp. | Planar coil and method of making the same |
| US8575028B2 (en) * | 2011-04-15 | 2013-11-05 | Novellus Systems, Inc. | Method and apparatus for filling interconnect structures |
| KR20140070503A (ko) * | 2011-09-30 | 2014-06-10 | 가부시키가이샤 아루박 | 반도체 장치의 제조방법, 반도체 장치 |
| US8896090B2 (en) | 2013-02-22 | 2014-11-25 | International Business Machines Corporation | Electrical fuses and methods of making electrical fuses |
| TWI550800B (zh) * | 2013-11-11 | 2016-09-21 | 力成科技股份有限公司 | 具強固型晶背凸塊之矽穿孔結構 |
| US9418934B1 (en) | 2015-06-30 | 2016-08-16 | International Business Machines Corporation | Structure and fabrication method for electromigration immortal nanoscale interconnects |
| KR102353795B1 (ko) * | 2016-07-25 | 2022-01-19 | 도쿄엘렉트론가부시키가이샤 | 단층막 중재 정밀 재료 에칭 |
| CN108735797B (zh) * | 2017-04-25 | 2022-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| TWI773839B (zh) | 2017-10-14 | 2022-08-11 | 美商應用材料股份有限公司 | 用於beol 互連的ald 銅與高溫pvd 銅沉積的集成 |
| US10438846B2 (en) * | 2017-11-28 | 2019-10-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Physical vapor deposition process for semiconductor interconnection structures |
| US10658235B2 (en) | 2018-06-21 | 2020-05-19 | International Business Machines Corporation | Rework for metal interconnects using etch and thermal anneal |
| WO2020060837A1 (en) * | 2018-09-20 | 2020-03-26 | Applied Materials, Inc. | Systems and methods for improving within die co-planarity uniformity |
| US11222816B2 (en) | 2020-06-16 | 2022-01-11 | Applied Materials, Inc. | Methods and apparatus for semi-dynamic bottom up reflow |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5186718A (en) | 1989-05-19 | 1993-02-16 | Applied Materials, Inc. | Staged-vacuum wafer processing system and method |
| US5246885A (en) | 1989-12-13 | 1993-09-21 | International Business Machines Corporation | Deposition method for high aspect ratio features using photoablation |
| WO1991017284A1 (en) | 1990-04-30 | 1991-11-14 | International Business Machines Corporation | Apparatus for low temperature cvd of metals |
| US5236868A (en) | 1990-04-20 | 1993-08-17 | Applied Materials, Inc. | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
| US5300813A (en) | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5354712A (en) | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| US5478455A (en) | 1993-09-17 | 1995-12-26 | Varian Associates, Inc. | Method for controlling a collimated sputtering source |
| US5755269A (en) | 1993-12-09 | 1998-05-26 | Ciba Corning Diagnostics Corp. | Fluid delivery system |
| US5654232A (en) * | 1994-08-24 | 1997-08-05 | Intel Corporation | Wetting layer sidewalls to promote copper reflow into grooves |
| JP2000510289A (ja) * | 1996-12-16 | 2000-08-08 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 集積回路チップ上の電気めっき相互接続構造 |
| US6605197B1 (en) * | 1997-05-13 | 2003-08-12 | Applied Materials, Inc. | Method of sputtering copper to fill trenches and vias |
| US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
| US5939788A (en) * | 1998-03-11 | 1999-08-17 | Micron Technology, Inc. | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper |
| US5968847A (en) * | 1998-03-13 | 1999-10-19 | Applied Materials, Inc. | Process for copper etch back |
| US6224737B1 (en) * | 1999-08-19 | 2001-05-01 | Taiwan Semiconductor Manufacturing Company | Method for improvement of gap filling capability of electrochemical deposition of copper |
-
1998
- 1998-11-25 US US09/199,965 patent/US6184137B1/en not_active Expired - Fee Related
-
1999
- 1999-11-17 TW TW088120068A patent/TW445552B/zh not_active IP Right Cessation
- 1999-11-18 EP EP99123118A patent/EP1005074A1/en not_active Withdrawn
- 1999-11-24 KR KR1019990052367A patent/KR20000035640A/ko not_active Application Discontinuation
- 1999-11-25 JP JP11333905A patent/JP2000174026A/ja not_active Withdrawn
-
2000
- 2000-11-10 US US09/709,991 patent/US6352926B1/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007088792A1 (ja) * | 2006-01-31 | 2007-08-09 | Tokyo Electron Limited | シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 |
| WO2007091682A1 (ja) * | 2006-02-09 | 2007-08-16 | Tokyo Electron Limited | 成膜方法、プラズマ成膜装置及び記憶媒体 |
| JP2007214387A (ja) * | 2006-02-09 | 2007-08-23 | Tokyo Electron Ltd | 成膜方法、プラズマ成膜装置及び記憶媒体 |
| US8026176B2 (en) | 2006-02-09 | 2011-09-27 | Tokyo Electron Limited | Film forming method, plasma film forming apparatus and storage medium |
| US10665503B2 (en) | 2012-04-26 | 2020-05-26 | Applied Materials, Inc. | Semiconductor reflow processing for feature fill |
| JP2020518725A (ja) * | 2017-06-02 | 2020-06-25 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 超伝導体相互接続のための堆積方法 |
| JP7038139B2 (ja) | 2017-06-02 | 2022-03-17 | ノースロップ グラマン システムズ コーポレーション | 超伝導体相互接続のための堆積方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6184137B1 (en) | 2001-02-06 |
| TW445552B (en) | 2001-07-11 |
| KR20000035640A (ko) | 2000-06-26 |
| EP1005074A1 (en) | 2000-05-31 |
| US6352926B1 (en) | 2002-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000174026A (ja) | 半導体フィ―チャの低温銅リフロ―を改善する構造と方法 | |
| US6500762B2 (en) | Method of depositing a copper seed layer which promotes improved feature surface coverage | |
| US6793779B2 (en) | Sputtering method for filling holes with copper | |
| US7186648B1 (en) | Barrier first method for single damascene trench applications | |
| US6217721B1 (en) | Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer | |
| US6764940B1 (en) | Method for depositing a diffusion barrier for copper interconnect applications | |
| KR100661194B1 (ko) | 플라즈마 처리에 의한 기판으로부터의 산화물 또는 다른 환원가능한 오염물의 제거 방법 | |
| US8158511B2 (en) | Method of depositing a uniform barrier layer and metal seed layer with reduced overhang over a plurality of recessed semiconductor features | |
| US7645696B1 (en) | Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer | |
| US5512512A (en) | Contact hole filling in a semiconductor device by irradiation with plasma of inert gas ions | |
| EP0799903A2 (en) | Methods of sputtering a metal onto a substrate and semiconductor processing apparatus | |
| EP1074045A1 (en) | Method for forming a multi-layered aluminum-comprising structure on a substrate | |
| US6448657B1 (en) | Structure for reducing junction spiking through a wall surface of an overetched contact via | |
| JPH10313054A (ja) | 集積回路用の相互結合構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |