CN108735797B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108735797B CN108735797B CN201710278089.1A CN201710278089A CN108735797B CN 108735797 B CN108735797 B CN 108735797B CN 201710278089 A CN201710278089 A CN 201710278089A CN 108735797 B CN108735797 B CN 108735797B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal seed
- forming
- seed crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000010410 layer Substances 0.000 claims abstract description 280
- 239000002184 metal Substances 0.000 claims abstract description 162
- 229910052751 metal Inorganic materials 0.000 claims abstract description 162
- 239000011229 interlayer Substances 0.000 claims abstract description 48
- 239000013078 crystal Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000007747 plating Methods 0.000 claims abstract description 23
- 238000010992 reflux Methods 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 84
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 21
- 238000005240 physical vapour deposition Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 239000011261 inert gas Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 229910021645 metal ion Inorganic materials 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 229910016978 MnOx Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 4
- 230000000694 effects Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 229910003697 SiBN Inorganic materials 0.000 description 1
- 229910020175 SiOH Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明提供一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底上形成有层间介电层；在所述层间介电层中形成沟槽；在所述沟槽的侧壁和底部上形成第一金属籽晶层；对所述第一金属籽晶层进行回流处理；对经过回流处理后的第一金属籽晶层进行电化学镀处理，形成填充满所述沟槽的金属层。本发明形成的半导体结构电学性能得到提高。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小；相应的，形成互连结构的工艺难度也越来越大，而互连结构的形成质量对后段(Back End OfLine，BEOL)电路的性能影响很大，严重时会影响半导体结构的正常工作。
现有互连结构的形成工艺技术已经不能满足半导体制造的要求，现有技术形成的半导体结构的电学性能有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有层间介电层；在所述层间介电层中形成沟槽；在所述沟槽的侧壁和底部上形成第一金属籽晶层；对所述第一金属籽晶层进行回流处理；对经过回流处理后的第一金属籽晶层进行电化学镀处理，形成填充满所述沟槽的金属层。
可选的，形成所述第一金属籽晶层的工艺为选择性的物理气相沉积工艺。
可选的，所述选择性的物理气相沉积工艺的步骤包括：在所述基底的底部加负偏压，同时通入金属离子进行沉积，并通入惰性气体离子进行轰击。
可选的，所述选择性的物理气相沉积的工艺参数包括：通入Ar离子，所述Ar离子的气体流量为20sccm至100sccm，交流电功率为1kw至3kw，负偏压功率为0.4kw至1kw。
可选的，所述第一金属籽晶层的厚度在100埃至1000埃范围内。
可选的，所述第一金属籽晶层的材料为Cu或者Co中的一种或者多种。
可选的，形成所述沟槽之后，形成所述第一金属籽晶层之前，还包括：在所述沟槽的底部和侧壁以及层间介电层上形成扩散阻挡层，所述扩散阻挡层覆盖所述层间介电层顶部；在所述扩散阻挡层上形成粘附层。
可选的，所述扩散阻挡层为单层结构或者叠层结构。
可选的，所述扩散阻挡层的材料为TaN、WN、CoW、AlN、TiN、MnOx或者Ta中的一种或者多种。
可选的，所述粘附层的材料为：Co、Ta、Ti或者Ru中的一种或者多种。
可选的，所述层间介电层的材料为低介电常数的材料。
相应地，本发明还提供一种半导体结构，其特征在于，包括：基底，所述基底上具有层间介电层；沟槽，位于所述层间介电层中；第一金属籽晶层，位于沟槽的侧壁和底部上；金属层，填充满所述沟槽，所述金属层通过对所述第一金属籽晶层进行回流处理后再进行电化学镀处理形成。
与现有技术相比，本发明的技术方案具有以下优点：
在所述沟槽的侧壁和底部上形成第一金属籽晶层，然后对所述第一金属籽晶层进行回流处理，再进行电化学镀处理。在对所述第一金属籽晶层进行回流处理的过程中，所述第一金属籽晶层仅位于所述沟槽的侧壁和底部上，由于在所述层间介电层顶部未形成有第一金属籽晶层，故第一金属籽晶层难以在沟槽顶角位置发生团聚，从而减缓甚至避免了所述第一金属籽晶层在所述沟槽顶角处发生悬突效应问题，进而使得经过回流处理之后的第一金属籽晶层的均匀性好。再进行电化学镀处理的过程中，由于所述第一金属籽晶层的均匀性好，相应地也减缓甚至避免了在所述金属层中发生空洞问题，从而提高了所述金属层的质量，因此所述半导体结构的电学性能得以改善。
可选方案中，采用选择性的物理气相沉积工艺形成所述第一金属籽晶层，通过在所述基底的底部加负偏压，同时通入金属离子进行沉积，并通过惰性气体离子进行轰击，使得位于所述层间介电层顶部上的第一金属籽晶层被去除，位于所述沟槽侧壁和底部上的第一金属籽晶层得以保留，从而使得所述第一金属籽晶层仅位于所述沟槽的侧壁和底部上，进而使得经过回流处理后的第一金属籽晶层的均匀性好。经过回流处理的步骤之后，还通过对所述第一金属籽晶层再进行电化学镀处理，形成所述金属层，由于所述第一金属籽晶层的均匀性好，相应地也提高了所述金属层的质量。
附图说明
图1至图7是半导体结构形成过程的结构示意图；
图8至图15是本发明实施例半导体结构形成过程的结构示意图。
具体实施方式
根据背景技术形成的半导体结构的电学性能有待提高。现结合一种半导体结构的形成过程对半导体结构的电学性能有待提高的原因进行分析。
图1至图7是半导体结构形成过程的结构示意图。
参考图1，提供基底100，所述基底100上形成有层间介电层110；在所述层间介电层110上形成有掩膜层120。
参考图2，对所述掩膜层120(参考图1)进行图形化处理，形成图形化的掩膜层121；以所述图形化的掩膜层121为掩膜刻蚀所述层间介电层110，在所述层间介电层110中形成沟槽140。
参考图3，在所述沟槽140的底部和侧壁以及所述层间介电层110的顶部上形成阻挡层130；在所述阻挡层130上形成粘附层131。
参考图4，在所述粘附层131上形成第一金属籽晶层150。
参考图5，对所述第一金属籽晶层150进行回流处理。
参考图6，对经过回流处理后的第一金属籽晶层150进行电化学镀处理，形成初始金属层，所述初始金属层顶部高于所述层间介电层110顶部。
参考图7，去除高于所述层间介电层110顶部的金属层、阻挡层130以及粘附层131，形成填充满所述沟槽140(参考图4)的金属层151。
上述形成方法形成的半导体结构的电学性能有待提高。
经分析发现，导致所述半导体结构电学性能有待提高的原因包括：由于所述第一金属籽晶层150不仅位于所述沟槽140的侧壁和底部上，还位于所述层间介电层110的顶部，在对所述第一金属籽晶层150进行回流处理的步骤中，会产生悬突效应问题(如图5中A所示)，使得在对经过回流处理的第一金属籽晶层150进行电化学镀处理，形成所述金属层151的过程中，在所述金属层151中会造成空洞问题(如图7中B所示)，因此导致所述半导体结构的电学性能降低。
进一步分析发现，导致所述第一金属籽晶层150进行回流处理的步骤中，会产生所述悬突效应问题的原因包括：由于形成所述第一金属籽晶层150采用的是物理气相沉积工艺，受该工艺中沉积速率的影响，容易造成位于所述层间介电层110顶部的第一金属籽晶层150的厚度大于位于所述沟槽140底部和侧壁上的第一金属籽晶层150的厚度。由于位于所述层间介电层110顶部上的第一金属籽晶层150的厚度大，从而导致经过回流处理后的第一金属籽晶层150容易发生所述悬突效应问题，进而使得所述第一金属籽晶层110的均匀性差。相应地，再对经过回流处理后的第一金属籽晶层150进行电化学镀形成所述金属层151的过程中，由于所述第一金属籽晶层150的均匀性差，容易在所述金属层151中造成所述空洞问题，从而对半导体结构的电学性能产生不良影响。
为了解决上述问题，本发明实施例中由于仅在所述沟槽的侧壁和底部上形成第一金属籽晶层，减缓甚至避免了在对所述第一金属籽晶层进行回流处理时产生悬突效应，从而使得经过回流处理之后的第一金属籽晶层的均匀性得到改善。再进行电化学镀处理的过程中，由于所述第一金属籽晶层的均匀性得到改善，相应地也减缓甚至避免了空洞问题的产生，从而使得所述金属层的质量得到提升，进而也提高了所述半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图8至图15是本发明实施例半导体结构形成过程的结构示意图。
参考图8，提供基底200，所述基底200上形成有层间介电层210；在所述层间介电层210上还形成有掩膜层220。
本实施例中，所述基底200的材料为Si。在本发明其他实施例中，所述基底的材料还可以为：Ge、SiGe、SiC、GaAs或InGa。在本发明其他实施例中，所述基底还可以为：绝缘体上的硅基底或者绝缘体上的锗基底。
本实施例中，所述层间介电层210的材料为低介电常数的材料，具体为：SiOH、SiOCH、FSG、BSG、PSG、BPSG、HSQ或者MSQ中的一种或者多种。所述层间介电层210起到隔离相邻金属层的作用，能够防止在半导体结构中产生电容，从而减缓甚至避免电容存储电荷对所述半导体结构电学性能产生不良影响。
本实施例中，所述掩膜层220的材料为SiN。在本发明其他实施例中，所述掩膜层的材料还可以为：SiC、SiBN、SiOCN或者SiON中的一种或者多种。
参考图9，先对图8中的掩膜层220进行图形化处理，形成图形化的掩膜层221；以图形化的掩膜层221为掩膜，刻蚀所述层间介电层210，在所述层间介电层210中形成沟槽240。
本实施例中，所述沟槽240的尺寸大小根据所述半导体结构的需求来进行定义，在此不做限定。
本实施例中，刻蚀所述层间介电层210的工艺为干法刻蚀工艺或者湿法刻蚀工艺。本实施例中，形成所述沟槽240的步骤之后，保留所述图形化的掩膜层221。所述图形化的掩膜层221在后续工艺中可以起到保护所述层间介电层210顶部的作用。在本发明其他实施例中，还可以去除所述图形化的掩膜层。
参考图10，在所述沟槽240的底部和侧壁以及层间介电层210上形成扩散阻挡层230；在所述扩散阻挡层230上形成粘附层231。
本实施例中，所述扩散阻挡层230可以起到将后续形成的金属层约束在互连结构中的作用，同时所述扩散阻挡层230还可以防止所述金属层被氧化或者被腐蚀，从而使得半导体结构的电学性能得到提高。
本实施例中，所述扩散阻挡层230为单层结构或者叠层结构。
本实施例中，所述扩散阻挡层230的材料为：TaN、WN、CoW、AlN、TiN、MnOx或者Ta中的一种或者多种。
本实施例中，所述扩散阻挡层230的厚度既不能过大不能过小。若所述扩散阻挡层230的厚度过大，则会造成工艺材料的浪费；若所述扩散阻挡层230的厚度过小，则会使得所述扩散阻挡层230的阻挡作用差。因此，所述扩散阻挡层230的厚度在5埃至50埃范围内。
本实施例中，形成所述扩散阻挡层230的工艺为：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
本实施例中，所述粘附层231的作用是改善后续形成的金属层与所述层间介电层210之间的粘附性，从而使得所述金属层的质量得到提高。所述粘附层231的材料为：Co、Ta、Ti或者Ru中的一种或者多种。
本实施例中，所述粘附层231的厚度既不能过大也不能过小。若所述粘附层231的厚度过大，则会造成工艺材料的浪费；若所述粘附层231的厚度过小，则会影响所述金属层和层间介电层210之间的粘附性能。因此，所述粘附层231的厚度在5埃至50埃范围内。
本实施例中，形成所述粘附层231的工艺为：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
参考图11，在所述沟槽240的侧壁和底部上形成第一金属籽晶层250。
本实施例在后续工艺中，所述第一金属籽晶层250用于经过回流处理再进行电化学镀处理之后形成金属层，所述金属层填充满所述沟槽240。
具体地，本发明通过仅在所述沟槽240的侧壁和底部上形成第一金属籽晶层250，再对所述第一金属籽晶层250进行回流处理的过程中，由于在层间介电层210顶部未形成所述第一金属籽晶层250，使得第一金属籽晶层250难以在所述沟槽240顶角位置发生团聚，从而减缓甚至避免在对所述第一金属籽晶层250进行回流处理时产生悬突效应，进而使得经过回流处理之后的第一金属籽晶层250的均匀性得到提高。由于所述经过回流处理后的第一金属籽晶层250的均匀性好，相应地也使得后续再进行电化学镀处理形成所述金属层的质量得到提升。
本实施例中，形成所述第一金属籽晶层250的工艺为选择性的物理气相沉积工艺。采用选择性的物理气相沉积工艺，可以实现只在所述沟槽240的侧壁和底部上形成第一金属籽晶层250的目的。
具体地，所述选择性的物理气相沉积工艺的步骤包括：在所述基底200的底部加负偏压，同时通入金属离子进行沉积，并通入惰性气体离子进行轰击。采用选择性的物理气相沉积工艺，使得在沉积第一金属籽晶层250的过程中，在所述层间介电层210顶部沉积的第一金属籽晶层250被所述惰性气体离子轰击去除，位于所述沟槽240的侧壁和底部上的第一金属籽晶层250未被轰击去除而得以保留，通过控制金属离子的沉积速率以及惰性气体离子的轰击速率，可以实现只在所述沟槽240的侧壁和底部上形成第一金属籽晶层250的目的，从而使得后续经过回流处理之后所述第一金属籽晶层250的均匀性好。
本实施例中，所述选择性的物理气相沉积的工艺参数包括：通入Ar离子，所述Ar离子的气体流量为20sccm至100sccm，交流电功率为1kw至3kw，负偏压功率为0.4kw至1kw。
本实施例中，所述第一金属籽晶层250的材料为Cu。在本发明其他实施例中，所述第一金属籽晶层的材料还可以为Co。
本实施例中，所述第一金属籽晶层250的厚度既不能过大也不能过小。若所述第一金属籽晶层250的厚度过大，则会造成工艺材料的浪费；若所述第一金属籽晶层250的厚度过小，则会导致后续形成的金属层无法填充满所述沟槽240，从而使得所述金属层的质量无法满足半导体结构的需求。因此，所述第一金属籽晶层250的厚度在100埃至1000埃范围内。
本实施例中，采用惰性气体离子Ar离子进行轰击。在本发明其他实施例中，所述惰性气体离子还可以为：He离子、Ne离子、Kr离子或者Xe离子。
参考图12，对所述第一金属籽晶层250进行回流处理。
本实施例中，对所述对第一金属籽晶层250进行回流处理是为了使得所述第一金属籽晶层250的均匀性得到改善，从而使得后续进行电化学镀处理形成的金属层的质量得到提高。
本实施例中，所述回流处理的工艺参数包括：在200摄氏度至400摄氏度下，对所述第一金属籽晶层250进行退火，退火时间为10分钟至60分钟。
结合参考图13至图15，对经过回流处理后的第一金属籽晶层250进行电化学镀处理，形成填充满所述沟槽的金属层271。
以下将结合附图对形成所述金属层271的步骤做详细说明。
参考图13，在所述层间介电层210以及经过回流处理后的第一金属籽晶层250上形成第二金属籽晶层260。
本实施例中，所述第二金属籽晶层260的作用是为后续电化学镀处理提供阴极，这样可以使得电化学镀处理的效果好。本实施例中，所述第二金属籽晶层260的材料与所述第一金属籽晶层250的材料相同。在本发明其他实施例中，所述第二金属籽晶层260的材料还可以与所述第一金属籽晶层250的材料不同。
本实施例中，所述第二金属籽晶层260的材料为Cu。在本发明其他实施例中，所述第二金属籽晶层260的材料还可以为Co。
本实施例中，形成所述第二金属籽晶层260的工艺为物理气相沉积工艺。具体地，所述物理气相沉积工艺的参数包括：通入Ar离子，所述Ar离子的气体流量为0sccm至40sccm，交流电功率为0.05kw至0.2kw。
参考图14，对所述第二金属籽晶层260以及经过回流处理的第一金属籽晶层250进行电化学镀处理，形成金属膜270，所述金属膜270顶部高于所述粘附层231顶部。
本实施例中，采用电化学镀处理的目的是使得所述第一金属籽晶层250和第二金属籽晶层260经过氧化还原的化学反应形成金属膜270，从而使得金属膜270能够填充满所述沟槽240，且所述金属膜270顶部还高于所述粘附层231顶部，进而为后续形成金属层提供工艺基础。
本实施例中，在进行电化学镀的过程中，由于经过回流处理的第一金属籽晶层250的均匀性好，从而使得所述金属膜270能够充分地填充满所述沟槽240，进而使得形成的金属膜270的质量得到提高。
参考图15，对所述金属膜270(参考图14)进行平坦化处理，去除高于所述层间介电层210顶部的金属膜270、粘附层231(参考图14)、扩散阻挡层230(参考图14)以及图形化的硬掩膜层221(参考图14)，形成所述金属层271。
本实施例中，所述金属层271为后续在所述半导体结构中形成金属互连结构提供工艺基础。
本实施例中，所述金属层271通过对所述第一金属籽晶层250(参考图13)进行回流处理后再进行电化学镀处理形成，由于所述第一金属籽晶层250仅位于所述沟槽240(参考图11)的侧壁和底部上，使得经过回流处理后的第一金属籽晶层250的均匀性好，进而使得所述金属层271的质量得到提高。由于所述金属层271的质量好，使得后续形成的金属互连结构的电学性能好，因此相应地也改善了所述半导体结构的电学性能。
本实施例中，对所述金属膜270进行平坦化处理的工艺为化学机械研磨工艺，所述化学机械研磨工艺可以使得所述金属膜270获得全局平坦化，从而改善了所述金属层271顶部的平坦度。
相应地，本发明还提供一种半导体结构，参考图15，包括：基底200，所述基底200上具有层间介电层210；沟槽(图未示)，位于所述层间介电层210中；扩散阻挡层230：位于所述沟槽的侧壁和底部上；粘附层231：位于所述扩散阻挡层230上；第一金属籽晶层(图未示)，位于所述粘附层231上；金属层271，填充满所述沟槽，并位于所述粘附层231上；所述金属层271通过对所述第一金属籽晶层进行回流处理后再进行电化学镀处理形成。
本实施例中，由于所述第一金属籽晶层仅位于沟槽的侧壁和底部上，使得经过回流处理后第一金属籽晶层的均匀性得到提高，且所述金属层271通过对所述第一金属籽晶层再进行电化学镀处理形成，从而使得所述金属层271能够充分地填充满所述沟槽，进而使得所述金属层271的质量得到提升，因此改善了所述半导体结构的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有层间介电层；
在所述层间介电层中形成沟槽；
在所述沟槽的侧壁和底部上形成第一金属籽晶层，所述第一金属籽晶层露出所述层间介电层顶部；
对露出所述层间介电层顶部的所述第一金属籽晶层进行回流处理，所述回流处理的工艺参数包括：在200摄氏度至400摄氏度下，对所述第一金属籽晶层进行退火，退火时间为10分钟至60分钟；
对经过回流处理后的第一金属籽晶层进行电化学镀处理，形成填充满所述沟槽的金属层，形成填充满所述沟槽的金属层的步骤包括：在所述层间介电 层以及经过回流处理后的第一金属籽晶层上形成第二金属籽晶层，对所述第二金属籽晶层以及经回流处理的第一金属籽晶层进行电化学镀处理以形成所述金属层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一金属籽晶层的工艺为选择性的物理气相沉积工艺。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述选择性的物理气相沉积工艺的步骤包括：在所述基底的底部加负偏压，同时通入金属离子进行沉积，并通入惰性气体离子进行轰击。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述选择性的物理气相沉积的工艺参数包括：通入Ar离子，所述Ar离子的气体流量为20sccm至100sccm，交流电功率为1kw至3kw，负偏压功率为0.4kw至1kw。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一金属籽晶层的厚度在100埃至1000埃范围内。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一金属籽晶层的材料为Cu或者Co中的一种或者多种。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述沟槽之后，形成所述第一金属籽晶层之前，还包括：
在所述沟槽的底部和侧壁以及层间介电层上形成扩散阻挡层，所述扩散阻挡层覆盖所述层间介电层顶部；
在所述扩散阻挡层上形成粘附层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述扩散阻挡层为单层结构或者叠层结构。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述扩散阻挡层的材料为TaN、WN、CoW、AlN、TiN、MnOx或者Ta中的一种或者多种。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，所述粘附层的材料为Co、Ta、Ti或者Ru中的一种或者多种。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述层间介电层的材料为低介电常数的材料。
12.一种半导体结构，其特征在于，包括：
基底，所述基底上具有层间介电层；
沟槽，位于所述层间介电层中；
第一金属籽晶层，自底部起部分填充所述沟槽，所述第一金属籽晶层由位于沟槽的侧壁和底部上且露出所述层间介电层顶部的第一金属籽晶层经回流处理形成，所述回流处理的工艺参数包括：在200摄氏度至400摄氏度下，对所述第一金属籽晶层进行退火，退火时间为10分钟至60分钟；
第二金属籽晶层，位于所述层间介电 层以及经过回流处理后的第一金属籽晶层上；
金属层，位于所述第二金属籽晶层上且填充满所述沟槽，所述金属层通过对所述第一金属籽晶层进行回流处理后再进行电化学镀处理形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710278089.1A CN108735797B (zh) | 2017-04-25 | 2017-04-25 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710278089.1A CN108735797B (zh) | 2017-04-25 | 2017-04-25 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108735797A CN108735797A (zh) | 2018-11-02 |
| CN108735797B true CN108735797B (zh) | 2022-05-13 |
Family
ID=63934854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710278089.1A Active CN108735797B (zh) | 2017-04-25 | 2017-04-25 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108735797B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111383990B (zh) * | 2018-12-28 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111863720A (zh) * | 2020-07-30 | 2020-10-30 | 武汉新芯集成电路制造有限公司 | 一种半导体结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124201A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 导电结构的形成方法 |
| CN104124196A (zh) * | 2013-04-23 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184137B1 (en) * | 1998-11-25 | 2001-02-06 | Applied Materials, Inc. | Structure and method for improving low temperature copper reflow in semiconductor features |
| US20050145499A1 (en) * | 2000-06-05 | 2005-07-07 | Applied Materials, Inc. | Plating of a thin metal seed layer |
| US6841466B1 (en) * | 2003-09-26 | 2005-01-11 | Taiwan Semiconductor Manufacturing Company | Method of selectively making copper using plating technology |
| US7030016B2 (en) * | 2004-03-30 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Post ECP multi-step anneal/H2 treatment to reduce film impurity |
| CN102790009B (zh) * | 2011-05-16 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 降低铜电镀工艺中边缘效应的方法及铜互连结构制造方法 |
| CN102364673A (zh) * | 2011-11-10 | 2012-02-29 | 上海华力微电子有限公司 | 一种铜互连的形成方法 |
| CN103311174A (zh) * | 2012-03-07 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 一种制作铜互连结构的方法 |
| US20160309596A1 (en) * | 2015-04-15 | 2016-10-20 | Applied Materials, Inc. | Methods for forming cobalt interconnects |
-
2017
- 2017-04-25 CN CN201710278089.1A patent/CN108735797B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124196A (zh) * | 2013-04-23 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN104124201A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 导电结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108735797A (zh) | 2018-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9941199B2 (en) | Two step metallization formation | |
| TWI610343B (zh) | 具有楔形鑲嵌孔洞之半導體結構及其製造方法 | |
| TWI326903B (en) | Method of manufacturing semiconductor device | |
| US7998855B2 (en) | Solving via-misalignment issues in interconnect structures having air-gaps | |
| US8940635B1 (en) | Structure and method for forming interconnect structure | |
| US20100314765A1 (en) | Interconnection structure of semiconductor integrated circuit and method for making the same | |
| US20050263891A1 (en) | Diffusion barrier for damascene structures | |
| TWI463606B (zh) | 於積體電路設備上形成銅基導電結構之方法 | |
| CN106486416B (zh) | 金属互联结构的形成方法 | |
| KR20090045198A (ko) | 상호접속 구조물 및 상호접속 구조물의 제조 공정 | |
| US7074721B2 (en) | Method for forming thick copper self-aligned dual damascene | |
| CN108735797B (zh) | 半导体结构及其形成方法 | |
| US8652966B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100645207B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| US20060024939A1 (en) | Method of fabricating robust nucleation/seed layers for subsequent deposition/fill of metallization layers | |
| JP2009004633A (ja) | 多層配線構造および製造方法 | |
| US20160204066A1 (en) | Semiconductor device and fabrication method thereof | |
| TWI704607B (zh) | 形成鈷接觸模組之方法及藉此形成之鈷接觸模組 | |
| KR100788352B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| US20040235297A1 (en) | Reverse electroplating for damascene conductive region formation | |
| JP2000353703A (ja) | 半導体装置の製造方法 | |
| US20080153284A1 (en) | Method of Manufacturing Semiconductor Device | |
| US20080160755A1 (en) | Method of Forming Interconnection of Semiconductor Device | |
| TW202303712A (zh) | 用於線路及通孔之銅摻雜混成金屬化的結構 | |
| TW202201786A (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |