CN103311174A - 一种制作铜互连结构的方法 - Google Patents

一种制作铜互连结构的方法 Download PDF

Info

Publication number
CN103311174A
CN103311174A CN2012100587702A CN201210058770A CN103311174A CN 103311174 A CN103311174 A CN 103311174A CN 2012100587702 A CN2012100587702 A CN 2012100587702A CN 201210058770 A CN201210058770 A CN 201210058770A CN 103311174 A CN103311174 A CN 103311174A
Authority
CN
China
Prior art keywords
copper
layer
interconnection structure
crystal seed
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100587702A
Other languages
English (en)
Inventor
王冬江
胡敏达
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2012100587702A priority Critical patent/CN103311174A/zh
Publication of CN103311174A publication Critical patent/CN103311174A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种制作铜互连结构的方法，包括：提供半导体衬底，所述半导体衬底上形成有具有沟槽的层间介电层；形成覆盖所述沟槽的底部和侧壁的阻挡晶种层；采用电化学镀方法在所述沟槽的剩余部分内填充金属铜，以形成所述铜互连结构，其中，在填充所述金属铜之前或填充一部分金属铜之后，采用电磁波照射所述阻挡晶种层或形成的金属铜层至表面熔化后停止照射。本发明在填充金属铜之前或填充一部分金属铜之后，采用电磁波照射阻挡晶种层或形成的金属铜层至表面熔化后停止照射，可以使阻挡晶种层或金属铜层的表面平整，进而避免在后续形成的金属互连结构中存在有不期望得到的空隙，以提高器件的稳定性和生产的良品率。

Description

一种制作铜互连结构的方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种制作铜互连结构的方法。
背景技术
随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路的特征尺寸越来越小，密度越来越大，所含元件数量不断增加。铜凭借其优异的导电性，以成为集成电路技术领域中互连集成技术的解决方案之一。
如图1A-1D所示，为现有的形成铜互连结构过程中各步骤所获得的器件的剖视图。如图1A所示，在半导体衬底100上形成层间介电层101，层间介电层101中形成有用于填充铜互连结构的沟槽110。如图1B所示，在图1A所示的器件表面形成阻挡晶种层102。目前，工艺上形成阻挡晶种层102的方法通常为物理气相沉积法等的沉积方法，此类方法在具有诸如沟槽110的器件表面形成材料层(例如，阻挡晶种层)时，很容易在沟槽110上部的开口处形成悬挂物，即该处的厚度大于开口下部的材料层的厚度，如图1B所示。随后在这种结构的沟槽110内采用电化学镀的方法填充金属铜时，由于沟槽110的开口处的阻挡晶种层102的厚度较大，导致该处的电流较大，使该处的金属铜具有较高的生产速率，如图1C所示。并且，还由于沟槽110的开口处的尺寸小于其下部的尺寸，进而导致在沟槽110的下部未完全被金属铜填满时，开口处已经封闭，进而在沟槽110内形成空隙104，如图1D所示。
随着半导体器件尺寸的不断缩小，上述现象也越加明显，并且铜互连结构中的这些缺陷(空隙104)所产生的影响也越加显著。这些缺陷将严重影响到器件的稳定性，并导致生产的良品率降低。
因此，需要一种制作铜互连结构的方法，以解决现有技术中存在的上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作铜互连结构的方法，包括：提供半导体衬底，所述半导体衬底上形成有具有沟槽的层间介电层；形成覆盖所述沟槽的底部和侧壁的阻挡晶种层；采用电化学镀方法在所述沟槽的剩余部分内填充金属铜，以形成所述铜互连结构，其中，在填充所述金属铜之前或填充一部分金属铜之后，采用电磁波照射所述阻挡晶种层或形成的金属铜层至表面熔化后停止照射。
优选地，所述电磁波包括波长大于1微米的红外激光和/或微波。
优选地，所述红外激光是由CO2激光器或YAG激光器提供的。
优选地，采用电磁波在填充所述金属铜之前照射所述阻挡晶种层时，所述电磁波的照射深度小于所述阻挡晶种层的最小厚度。
优选地，采用电磁波在填充一部分金属铜之后照射所述金属铜层时，所述电磁波的照射深度小于在所述金属铜层的最小厚度。
优选地，所述电磁波的照射深度是通过控制电磁波源的照射能量、照射时间和/或占空比来控制的。
优选地，所述阻挡晶种层是由TaN、Ta、Ru、Mn和Mo中的一种或多种形成的。
优选地，所述方法在形成所述铜互连结构之后还包括再次采用电磁波照射的步骤。
优选地，所述方法在形成所述铜互连结构之后还包括执行退火处理的步骤。
优选地，所述方法在形成所述铜互连结构之后还包括去除所述铜互连结构周围的所述层间介电层，并重新形成层间介电层的步骤。
本发明在填充金属铜之前或填充一部分金属铜之后，采用电磁波照射阻挡晶种层或形成的金属铜层至表面熔化后停止照射，可以使阻挡晶种层或金属铜层的表面平整，进而避免在后续形成的金属互连结构中存在有不期望得到的空隙，以提高器件的稳定性和生产的良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D为现有的形成铜互连结构过程中各步骤所获得的器件的剖视图；
图2为根据本发明一个实施方式来制作铜互连结构的工艺流程图；
图3A-3E为根据本发明一个实施方式来制作铜互连结构的工艺过程中各步骤所获得的器件的剖视图；
图4A-4F为根据本发明另一个实施方式来制作铜互连结构的工艺过程中各步骤所获得的器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
本发明提供一种制作铜互连结构的方法。图2为根据本发明一个实施方式来制作铜互连结构的方法的工艺流程图。
首先，执行步骤201，提供半导体衬底，该半导体衬底上形成有具有沟槽的层间介电层。
半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以形成有其它器件，例如PMOS和NMOS晶体管。在半导体衬底中可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
该半导体衬底上形成有具有沟槽的层间介电层。为了改善铜互连结构之间可能发生的相互作用或串扰，并降低铜互连结构的电阻电容(RC)延迟，层间介电层可以是由低k材料或超低k材料形成的。层间介电层中形成的沟槽主要用于经后续工艺在其内填充铜材料而形成铜互连结构。本领域的技术人员可以采用本领域内常用的方法在层间介电层内形成上述沟槽，举例来说，可以采用光刻工艺在层间介电层内形成沟槽。
接着，执行步骤202，形成覆盖沟槽的底部和侧壁的阻挡晶种层。形成阻挡晶种层的方法可以为沉积法或溅射法，其中沉积法包括化学气相沉积法、物理气相沉积法和原子层沉积法等等，溅射法包括磁控溅射法等等。可以理解的是，采用上述方法在沟槽的底部和侧壁上形成阻挡晶种层时，不可避免地会在层间介电层的上表面也形成阻挡晶种层，这并不与本发明的想法相背离。阻挡晶种层不但可以防止铜金属向层间介电层内扩散，还能够作为电化学镀铜的晶种层。作为示例，阻挡晶种层是由TaN、Ta、Ru、Mn和Mo中的一种或多种形成的。
最后，执行步骤203，采用电化学镀方法在沟槽的剩余部分内填充金属铜，以形成铜互连结构。对于本领域的技术人员来说，采用电化学镀方法形成金属铜以为本领域所熟知，因此不再详述。由于采用沉积法或溅射法形成阻挡晶种层时，不可避免地会在沟槽上部的开口处形成悬挂物，而导致在金属互连结构中存在有不期望得到的空隙。为了解决该问题，本发明在填充金属铜之前或填充一部分金属铜之后，采用电磁波照射阻挡晶种层或形成的金属铜层至表面熔化后停止照射，熔化的阻挡晶种层或所形成的金属铜层会在表面发生回流现象，而使阻挡晶种层或金属铜层的表面平整。停止照射以后，熔化的阻挡晶种层或金属铜层固化，并保持平整的表面。此外，采用电磁波照射阻挡晶种层或形成的金属铜层的表面，还可以降低被照射层的缺陷密度。
下面将结合图3A-3E和图4A-4F示出的两个示意性实施例，对表面回流处理工艺进行详细描述。
根据本发明一个实施方式，如图3A所示，在半导体衬底300上形成有层间介电层301，其中层间介电层301中形成有用于填充铜金属互连结构的沟槽330。半导体衬底300可以由上述提供的材料制成，并且半导体衬底300中可以包含上面所提到的器件或结构等，为了简化，此处仅以一空白来表示半导体衬底300。具有沟槽330的层间介电层301可以采用上述方法制得，因此不再详述。
如图3B所示，在沟槽330的底部和侧壁上形成阻挡晶种层302。作为示例，形成阻挡晶种层302可以为化学气相沉积法。由于沉积法本身的缺陷，阻挡晶种层302在沟槽330上部的开口处的厚度较大，导致沟槽302开口处的尺寸小于底部的尺寸。
为了使得后续电化学镀铜时金属铜能够具有均匀的生产速率，以避免在铜互连结构中形成空隙，在形成金属铜之前，采用电磁波照射阻挡晶种层302至其表面熔化，熔化的阻挡晶种层302的表面会发生回流现象而变得平整。当停止照射以后，熔化的阻挡晶种层302固化，并保持平整的表面，如图3C所示。为了使阻挡晶种层302对电磁波具有较高的吸收率，而层间介电层301对电磁波具有较低的吸收率，优选地，电磁波包括波长大于1微米的红外激光和/或微波。采用红外激光和/或微波照射图3B所示的器件结构时，由于层间介电层301具有较低的吸收率，因此层间介电层301基本不会被加热。此外，由于层间介电层301的热传导效率较低，因此，上述辐射基本不会对层间介电层301的性能产生影响。当采用红外激光进行表面处理时，优选地，红外激光可以是由CO2激光器或YAG激光器提供的。YAG激光器是以钇铝石榴石晶体为基质的一种固体激光器，钇铝石榴石的化学式为Y3Al5O15，简称YAG。进一步，为了避免电磁波照射对其它器件结构产生影响，因此，优选地，电磁波的照射深度小于阻挡晶种层302的最小厚度。其中，电磁波的照射深度是通过控制电磁波源的照射能量、照射时间和/或占空比来控制的。
如图3D所示，采用电化学镀方法在沟槽330形成金属铜层303。
如图3E所示，采用平坦化工艺(化学机械研磨工艺)去除层间介电层301以上的阻挡晶种层302和金属铜层303，以在沟槽330内形成铜互连结构304。
根据本发明另一个实施方式，如图4A所示，在半导体衬底400上形成有层间介电层401，其中层间介电层401中形成有用于填充铜金属互连结构的沟槽430。半导体衬底400可以由上述提供的材料制成，并且半导体衬底400中可以包含上面所提到的器件或结构等，为了简化，此处仅以一空白来表示半导体衬底400。具有沟槽430的层间介电层401可以采用上述方法制得，因此不再详述。
如图4B所示，在沟槽430的底部和侧壁上形成阻挡晶种层402。作为示例，形成阻挡晶种层402可以为物理气相沉积法。由于沉积法本身的缺陷，阻挡晶种层402在沟槽430上部的开口处的厚度较大，导致沟槽402开口处的尺寸小于底部的尺寸。
如图4C所述，采用电化学镀的方法在沟道430内形成铜金属层403A，其中该铜金属层403A并未完全填满沟道430。换句换说，铜金属层403A应当未封闭沟道430的开口。
为了避免在铜互连结构中形成空隙，在形成铜金属层403A之前，采用电磁波照射铜金属层403A至其表面熔化，熔化的铜金属层403A的表面会发生回流现象而变得平整。当停止照射以后，熔化的铜金属层403A固化，并保持平整的表面，如图4D所示。为了使铜金属层403A对电磁波具有较高的吸收率，而层间介电层401对电磁波具有较低的吸收率，优选地，电磁波包括波长大于1微米的红外激光和/或微波。采用红外激光和/或微波照射图4C所示的器件结构时，由于层间介电层401具有较低的吸收率，因此层间介电层401基本不会被加热。此外，由于层间介电层401的热传导效率较低，因此，上述辐射基本不会对层间介电层401的性能产生影响。当采用红外激光进行表面处理时，优选地，红外激光可以是由CO2激光器或YAG激光器提供的。进一步，为了避免电磁波照射对其它器件结构产生影响，因此，优选地，电磁波的照射深度小于在金属铜层403A的最小厚度。
如图4E所示，采用电化学镀方法在沟槽430的剩余部分内形成金属铜层403。
如图4F所示，采用平坦化工艺(化学机械研磨工艺)去除层间介电层401以上的阻挡晶种层402和金属铜层403，以在沟槽430内形成铜互连结构404。
此外，在形成铜互连结构304和404之后，还包括再次采用电磁波照射的步骤，以使铜互连结构304和404具有较低的缺陷密度和较高的强度。
优选地，在形成铜互连结构304和404之后，还可以执行退火处理，以改善铜互连结构304和404的晶格质量。
进一步，在形成铜互连结构304和404之后，还可以去除铜互连结构304和404周围的层间介电层301和401，并重新填充层间介电层的步骤，以避免在电磁波照射过程中受到影响的层间介电层301和401影响半导体器件的功能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种制作铜互连结构的方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有具有沟槽的层间介电层；
形成覆盖所述沟槽的底部和侧壁的阻挡晶种层；
采用电化学镀方法在所述沟槽的剩余部分内填充金属铜，以形成所述铜互连结构，
其中，在填充所述金属铜之前或填充一部分金属铜之后，采用电磁波照射所述阻挡晶种层或形成的金属铜层至表面熔化后停止照射。
2.根据权利要求1所述的方法，其特征在于，所述电磁波包括波长大于1微米的红外激光和/或微波。
3.根据权利要求2所述的方法，其特征在于，所述红外激光是由CO2激光器或YAG激光器提供的。
4.根据权利要求1所述的方法，其特征在于，采用电磁波在填充所述金属铜之前照射所述阻挡晶种层时，所述电磁波的照射深度小于所述阻挡晶种层的最小厚度。
5.根据权利要求1所述的方法，其特征在于，采用电磁波在填充一部分金属铜之后照射所述金属铜层时，所述电磁波的照射深度小于在所述金属铜层的最小厚度。
6.根据权利要求4或5所述的方法，其特征在于，所述电磁波的照射深度是通过控制电磁波源的照射能量、照射时间和/或占空比来控制的。
7.根据权利要求1所述的方法，其特征在于，所述阻挡晶种层是由TaN、Ta、Ru、Mn和Mo中的一种或多种形成的。
8.根据权利要求1所述的方法，其特征在于，所述方法在形成所述铜互连结构之后还包括再次采用电磁波照射的步骤。
9.根据权利要求1所述的方法，其特征在于，所述方法在形成所述铜互连结构之后还包括执行退火处理的步骤。
10.根据权利要求1所述的方法，其特征在于，所述方法在形成所述铜互连结构之后还包括去除所述铜互连结构周围的所述层间介电层，并重新形成层间介电层的步骤。
CN2012100587702A 2012-03-07 2012-03-07 一种制作铜互连结构的方法 Pending CN103311174A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100587702A CN103311174A (zh) 2012-03-07 2012-03-07 一种制作铜互连结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100587702A CN103311174A (zh) 2012-03-07 2012-03-07 一种制作铜互连结构的方法

Publications (1)

Publication Number Publication Date
CN103311174A true CN103311174A (zh) 2013-09-18

Family

ID=49136239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100587702A Pending CN103311174A (zh) 2012-03-07 2012-03-07 一种制作铜互连结构的方法

Country Status (1)

Country Link
CN (1) CN103311174A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195582A (zh) * 2017-07-03 2017-09-22 北方工业大学 一种扩散阻挡层制备方法及铜互连结构
CN107946233A (zh) * 2017-11-07 2018-04-20 睿力集成电路有限公司 半导体结构及其制备方法
CN108735797A (zh) * 2017-04-25 2018-11-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN116511752A (zh) * 2023-01-31 2023-08-01 度亘激光技术（苏州）有限公司 一种铜表面结构、制备方法及其焊接方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143650A (en) * 1999-01-13 2000-11-07 Advanced Micro Devices, Inc. Semiconductor interconnect interface processing by pulse laser anneal
US6153522A (en) * 1997-10-19 2000-11-28 Fujitsu Limited Semiconductor device manufacturing method
US6281104B1 (en) * 1996-04-12 2001-08-28 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
CN1449015A (zh) * 2002-04-01 2003-10-15 海力士半导体有限公司 在半导体装置中形成金属互连层的方法
CN1582491A (zh) * 2001-11-08 2005-02-16 先进微装置公司 形成可靠铜互连器的方法
US20050285269A1 (en) * 2004-06-29 2005-12-29 Yang Cao Substantially void free interconnect formation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281104B1 (en) * 1996-04-12 2001-08-28 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US6153522A (en) * 1997-10-19 2000-11-28 Fujitsu Limited Semiconductor device manufacturing method
US6143650A (en) * 1999-01-13 2000-11-07 Advanced Micro Devices, Inc. Semiconductor interconnect interface processing by pulse laser anneal
CN1582491A (zh) * 2001-11-08 2005-02-16 先进微装置公司 形成可靠铜互连器的方法
CN1449015A (zh) * 2002-04-01 2003-10-15 海力士半导体有限公司 在半导体装置中形成金属互连层的方法
US20050285269A1 (en) * 2004-06-29 2005-12-29 Yang Cao Substantially void free interconnect formation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735797A (zh) * 2017-04-25 2018-11-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107195582A (zh) * 2017-07-03 2017-09-22 北方工业大学 一种扩散阻挡层制备方法及铜互连结构
CN107946233A (zh) * 2017-11-07 2018-04-20 睿力集成电路有限公司 半导体结构及其制备方法
CN116511752A (zh) * 2023-01-31 2023-08-01 度亘激光技术（苏州）有限公司 一种铜表面结构、制备方法及其焊接方法
CN116511752B (zh) * 2023-01-31 2024-02-06 度亘核芯光电技术(苏州)有限公司 一种铜表面结构、制备方法及其焊接方法

Similar Documents

Publication Publication Date Title
KR102596118B1 (ko) 적층형 게이트를 구비한 반도체 장치 및 그 제조 방법
US10770448B2 (en) Methods of manufacturing semiconductor devices
TWI603444B (zh) 具有絕緣體下之互連件之絕緣體上半導體積體電路
US10727181B2 (en) Fuse structure having air dummy fuses and semiconductor device including the same
US9318335B2 (en) Method for fabricating semiconductor device including nitrided gate insulator
KR101607399B1 (ko) 반도체 집적 회로 제조 방법
KR20160139816A (ko) 집적회로 소자
DE102013105635B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
US8669601B2 (en) Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
KR20170000192A (ko) 집적회로 소자 및 그 제조 방법
US20150243663A1 (en) Method for manufacturing semiconductor device and device manufactured using the same
KR20160032939A (ko) 집적회로 소자 및 그 제조 방법
JP6453525B2 (ja) パワーレールインバウンドミドルオブライン（ｍｏｌ）ルーティング
CN103426928A (zh) 半导体器件和该器件的制造方法
CN103311174A (zh) 一种制作铜互连结构的方法
JP2013145901A (ja) 半導体集積回路装置
KR102199851B1 (ko) 반도체 장치 및 그 제조 방법
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
CN102956569A (zh) 半导体装置及其制造方法
CN102881633A (zh) 铜互连结构的制作方法
US9384996B2 (en) Method for manufacturing semiconductor device and device manufactured by the same
TWI585914B (zh) 用於熱取出及熱屏蔽的裝置及方法
KR20160142198A (ko) 스트레서를 갖는 반도체 장치 및 그 제조 방법
DE102021119223A1 (de) Wärmeableitung für halbleitervorrichtungen und verfahren zur herstellung

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130918