CN102881633A - 铜互连结构的制作方法 - Google Patents
铜互连结构的制作方法 Download PDFInfo
- Publication number
- CN102881633A CN102881633A CN2011101980535A CN201110198053A CN102881633A CN 102881633 A CN102881633 A CN 102881633A CN 2011101980535 A CN2011101980535 A CN 2011101980535A CN 201110198053 A CN201110198053 A CN 201110198053A CN 102881633 A CN102881633 A CN 102881633A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- interconnection structure
- oxygen
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种铜互连结构的制作方法,包括:a)提供半导体衬底,所述半导体衬底的上表面形成有含氧介电层,在所述含氧介电层中形成有用于形成铜互连结构的沟槽;b)在所述含氧介电层上和所述沟槽内形成钽金属层;c)在所述钽金属层上形成铜锰晶种层;d)在所述沟槽内的所述铜锰晶种层上形成所述铜互连结构,并执行退火工艺。本发明通过在含氧介电层与铜锰晶种层之间形成钽金属层,并执行退火工艺使含氧介电层中的氧、铜锰晶种层中的锰和钽金属层反应形成较薄的扩散阻挡层,不但有效防止铜向含氧介电层扩散,而且不影响其薄层电阻。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种铜互连结构的制作方法。
背景技术
随着半导体器件尺寸的不断减小,半导体器件中驱动电流的密度和开关频率不断增大。在高电流密度和高频率变化的铜互连结构上,很容易发生电迁移(Electro Migration,EM)。众所周知,电迁移是影响铜互连结构的可靠性的重要因素之一,电迁移可能导致铜互连结构减薄,并使其电阻率增大,更严重的还可能使铜互连结构断裂。
电迁移是由于电子按电流的方向推移金属原子所引起的,且推移速度由电流密度决定。对于服役条件下的铜互连结构,由于电子流的运动将驱使金属原子在导线中发生飘移或移动,由此萌生的微小空穴将逐渐堆积形成空洞。当空洞的体积达到某一临界值后,铜互连结构中会发生通道中断、物质流无法传递的现象,导致了铜互连结构的突然失效并影响整个系统的运行。我们将微小空穴聚集形成具有所述临界尺寸的空洞所需要的时间称为铜互连结构的电迁移寿命(Electro Migration Lifetime)。
随着铜互连结构的线宽不断减小,导致其电迁移寿命缩短的因素有很多种,其中主要的两个因素如下:第一,由于铜互连结构的线宽减小,微小空穴的尺寸与铜互连结构的线宽的比值明显增大,并且导致铜互连结构失效的空洞的临界尺寸减小,因此电迁移寿命缩短;第二,在线宽较小的铜互连结构中晶粒的尺寸也较小,导致晶界的面积增大,因此在电迁移应力的作用下,沿晶界的电迁移现象明显,从而导致电迁移寿命缩短。
为此,现有方法通常是在铜互连结构中掺杂杂质,例如铝、银、钛或锰等,在退火过程中杂质扩散到晶界和界面处,进而降低铜的扩散。实践证明,该方法可以将电迁移寿命提高至原来的十倍以上。但是该方法却损害了铜互连结构的薄层电阻(Rs)。为了解决上述问题,现有的方法通常是在介电层上直接形成铜的晶种层。图1A-1D为采用现有方法制作铜互连结构的工艺流程中各步骤所获得的器件的剖视图。如图1A所示,提供半导体衬底100,在半导体衬底100中形成有导电构件101。导电构件101可以为晶体管的栅极、源极或漏极,也可以为与晶体管电连接的铜互连结构。在半导体衬底100上依次形成有刻蚀停止层102和介电层103,且在刻蚀停止层102和介电层103中形成有位于导电构件101上方的双镶嵌沟槽110。如图1B所示,在介电层103上和双镶嵌沟槽110内形成CuMn的晶种层104。如图1C所示,在晶种层104上形成铜金属层105,并对图1C所示的半导体器件进行退火,以使Mn扩散到晶界和界面处。如图1D所示,去除介电层103上面多余的晶种层104和金属层105,以形成铜互连结构。
采用上述方法虽然可以解决薄层电阻增大的问题,但是在退火过程中,会在介电层103和晶种层104的界面处形成较厚的反应层(该反应层可以作为防止铜扩散的阻挡层),该反应层的厚度可以达到6nm以上。随着半导体器件尺寸的不断缩小,铜互连结构之间的间距不断缩短,该较厚的反应层可能会导致相邻的铜互连结构之间发生电泄漏,而影响半导体器件的可靠性。
因此,需要一种铜互连结构的制作方法,以解决现有技术中存在的问题。
发明内容
为了解决现有技术中在介电层与金属层的界面处形成的用于防止铜扩散的反应层较厚的问题,本发明提出了一种铜互连结构的制作方法,包括:a)提供半导体衬底,所述半导体衬底的上表面形成有含氧介电层,在所述含氧介电层中形成有用于形成铜互连结构的沟槽;b)在所述含氧介电层上和所述沟槽内形成钽金属层;c)在所述钽金属层上形成铜锰晶种层;d)在所述沟槽内的所述铜锰晶种层上形成所述铜互连结构,并执行退火工艺。
优选地,所述含氧介电层的材料为氟硅玻璃或黑钻石。
优选地,所述钽金属层的厚度在3nm以下。
优选地,所述铜锰晶种层中锰的含量为1%-2%。
优选地,所述退火工艺的退火温度为200oC-400oC。
优选地,所述退火工艺的保温时间为20-40分钟。
优选地,所述方法在执行所述步骤b)之前还包括预清洗步骤。
优选地,所述d)步骤包括:在所述铜锰晶种层上形成铜金属层;执行所述退火工艺,以在所述铜金属层和所述含氧介电层之间形成含钽-锰-氧的扩散阻挡层;以及去除所述含氧介电层上的所述扩散阻挡层和所述铜金属层,以形成所述铜互连结构。
优选地,所述方法在所述d)步骤之后还包括:在所述铜互连结构和所述含氧介电层上形成盖帽层。
本发明通过在含氧介电层与铜锰晶种层之间形成钽金属层,并执行退火工艺使含氧介电层中的氧、铜锰晶种层中的锰和钽金属层反应形成较薄的扩散阻挡层,不但有效防止铜向含氧介电层扩散,而且不影响其薄层电阻。此外,由于铜锰晶种层中的一部分锰扩散到铜互连结构内的晶界处以及铜互连结构与其周围结构的界面处,使铜原子不易沿晶界流动,因此有效抑制了电迁移现象,提高了铜互连结构的可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1A-1D为采用现有方法制作铜互连结构的工艺流程中各步骤所获得的器件的剖视图;
图2A-2G为根据本发明一个实施方式制作铜互连结构的工艺流程中各步骤所获得的器件的剖视图。
具体实施方式
接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。
图2A-2G为根据本发明一个实施方式制作铜互连结构的工艺流程中各步骤所获得的器件的剖视图。下面将结合图2A-2G来详细说明本发明的制作方法。应当注意的是,图2A-2G以在双镶嵌沟槽中填充铜来形成大马士革结构的铜互连结构为例来说明本发明的原理,而并非要构成对本发明的限制,只要在含氧介电层的沟槽中填充金属铜均可以采用本发明的方法,而不管沟槽的形状为何。
首先,提供半导体衬底,该半导体衬底的上表面形成含氧介电层,在含氧介电层中形成有用于形成铜互连结构的沟槽。
如图2A所示,在半导体衬底200的上表面形成有含氧介电层203,在含氧介电层203中形成有用于形成铜互连结构的沟槽210。其中,半导体衬底200可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底200中可以形成有隔离结构(未示出),所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构等。半导体衬底200中还可以形成有CMOS器件,CMOS器件例如是晶体管(例如,NMOS和/或PMOS)等。为了简化,此处仅以一空白来表示半导体衬底。
此外,半导体衬底200中可以形成有导电构件201。导电构件201可以代表晶体管的栅极、源极或漏极,也可以代表与晶体管电连接的金属互连结构,等等。可以理解的是,为了使导电构件201与后续工艺形成的铜互连结构电连接,沟槽210位于导电构件201的上方,且沟槽210的底部露出导电构件201的至少一部分。
进一步,在半导体衬底200与含氧介电层203之间还可以形成有用于形成沟槽210的刻蚀停止层202。蚀刻停止层202可以由例如含硅材料、含氮材料、含碳材料或相似物的介电材料所形成。
含氧介电层203较佳地由低介电常数的含氧材料所形成,例如掺杂碳的(carbon-doped)氧化硅、氟硅玻璃(FSG)、碳氧化硅(silicon oxycarbide)、SiCOH类介电材料、掺杂氟的氧化硅、旋涂玻璃、黑钻石(BD)等等。更优选地,含氧介电层203为介电常数低于4的介电材料,例如包括美商应材所开发的黑钻石、氟硅玻璃等。
优选地,在执行随后的工序之前,对图2A的半导体器件结构进行预清洗工艺,以去除其表面的杂质和氧化物。所述预清洗工艺可以包括反应性(reactive)预清洗工艺或非反应性(non-reactive)预清洗工艺。举例来说,反应性预清洗工艺例如为采用含氢的等离子体对半导体器件表面进行清洗,而非反应性预清洗工艺例如为采用含氩的等离子体对半导体器件表面进行清洗。
接着,在含氧介电层上和沟槽内形成钽金属层。
如图2B所示,含氧介电层203上和沟槽210内形成有钽金属层204。形成钽金属层204的方法可以为等离子体增强化学气相沉积(PECVD)或化学气相沉积(CVD)等等。在含氧介电层203上和沟槽210内形成钽金属层204,钽金属层204可以在后续的退火工艺中与含氧介电层203中的氧以及铜锰晶种层中的锰反应生成较薄的扩散阻挡层,以防止铜原子向含氧介电层203中扩散。为了避免待形成的扩散阻挡层的厚度过大而影响半导体器件的可靠性,优选地,钽金属层204的厚度在3nm以下。
然后,在钽金属层上形成铜锰晶种层。
如图2C所示,钽金属层204上形成有铜锰晶种层205。在铜锰晶种层205中掺杂锰可以使得在退火过程中,一部分锰扩散到铜互连结构内的晶界处以及铜互连结构与其周围结构的界面处,使铜原子不易沿晶界流动,而造成电迁移现象;另一部分锰将和含氧介电层203中的氧一起与钽金属层204反应而形成扩散阻挡层,以防止铜原子向含氧介电层203中扩散。考虑到锰的上述两种作用,优选地,铜锰晶种层205中锰的含量约为1%-2%。
最后,在沟槽内的铜锰晶种层上形成铜互连结构,并执行退火工艺。根据本发明一个实施例,在沟槽内的铜锰晶种层上形成铜互连结构并执行退火工艺可以包括以下三个步骤,下面将结合图2D-2F进行详细描述。
步骤一,如图2D所示,在铜锰晶种层205上形成铜金属层206。铜金属层206的形成方法可以为电化学镀(ECP)。由于铜金属层206的形成方法已为本领域所熟知,因此不再详述。
步骤二,如图2E所示,执行退火工艺,以在铜金属层206和含氧介电层203之间形成含钽-锰-氧的扩散阻挡层207。在退火过程中,一部分锰扩散到铜互连结构内的晶界处以及铜互连结构与其周围结构的界面处,另一部分锰则与来自含氧介电层203中的氧和钽金属层204反应而形成扩散阻挡层207。该扩散阻挡层207的主要成分为钽-锰-氧,对铜的扩散具有良好的阻挡作用。此外,反应生成的扩散阻挡层207的厚度与钽金属层204的厚度相比,基本保持不变,因此本发明的方法可以很好地控制扩散阻挡层207的厚度,在铜金属层206和含氧介电层203之间形成较薄的扩散阻挡层207,进而保证半导体器件的可靠性。
由此可见,与现有的将金属层直接形成在介电层上而在退火过程中形成较厚的反应层(该反应层可以作为防止铜扩散的阻挡层)相比,本发明的扩散阻挡层的厚度较薄,进而保证了半导体器件的可靠性,并且其厚度更容易控制。此外,由于所述沟槽的底部不含有氧原子,上述含有钽-锰-氧的扩散阻挡层207不会在所述沟槽的底部形成,因此所述铜互连结构与所述导电构件201之间的导电性良好,进而不会影响其薄层电阻。
优选地,所述退火工艺的退火温度为200oC-400oC,优选地,所述退火温度为300oC。所述退火工艺的保温时间为20-40分钟,优选地,所述退火工艺的保温时间为30分钟。
步骤三,如图2F所示,去除含氧介电层203上的扩散阻挡层207和铜金属层206,以形成铜互连结构220。该步骤可以采用本领域常用的方法,例如化学机械研磨(CMP)等。
应当注意的是,上面所提供的步骤以及各步骤之间的次序仅为示范性的,本领域的技术人员可以调整各步骤之前的次序,或者采用替代步骤来实现目的。例如,可以将步骤二与步骤三的次序互换等等。
此外,本发明的方法还可以包括在铜互连结构和含氧介电层上形成盖帽层的步骤。如图2G所示,盖帽层208覆盖铜互连结构220和含氧介电层203。作为示例,盖帽层208的厚度可以约为10-60nm,其材料可以为氮化硅、氮氧化硅、碳化硅、富硅氧化物、硅碳氢化合物或硅碳氮化合物等。至此,完成了形成铜互连结构的全部步骤。
本发明通过在含氧介电层与铜锰晶种层之间形成钽金属层,并执行退火工艺使含氧介电层中的氧、铜锰晶种层中的锰和钽金属层反应形成较薄的扩散阻挡层,不但有效防止铜向含氧介电层扩散,而且不影响其薄层电阻。此外,由于铜锰晶种层中的一部分锰扩散到铜互连结构内的晶界处以及铜互连结构与其周围结构的界面处,使铜原子不易沿晶界流动,因此有效抑制了电迁移现象,提高了铜互连结构的可靠性。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种铜互连结构的制作方法,包括:
a)提供半导体衬底,所述半导体衬底的上表面形成有含氧介电层,在所述含氧介电层中形成有用于形成铜互连结构的沟槽;
b)在所述含氧介电层上和所述沟槽内形成钽金属层;
c)在所述钽金属层上形成铜锰晶种层;
d)在所述沟槽内的所述铜锰晶种层上形成所述铜互连结构,并执行退火工艺。
2. 如权利要求1所述的方法,其特征在于,所述含氧介电层的材料为氟硅玻璃或黑钻石。
3.如权利要求1所述的方法,其特征在于,所述钽金属层的厚度在3nm以下。
4.如权利要求1所述的方法,其特征在于,所述铜锰晶种层中锰的含量为1%-2%。
5.如权利要求1所述的方法,其特征在于,所述退火工艺的退火温度为200oC-400oC。
6.如权利要求1所述的方法,其特征在于,所述退火工艺的保温时间为20-40分钟。
7.如权利要求1所述的方法,其特征在于,所述方法在执行所述步骤b)之前还包括预清洗步骤。
8.如权利要求1所述的方法,其特征在于,所述d)步骤包括:
在所述铜锰晶种层上形成铜金属层;
执行所述退火工艺,以在所述铜金属层和所述含氧介电层之间形成含钽-锰-氧的扩散阻挡层;以及
去除所述含氧介电层上的所述扩散阻挡层和所述铜金属层,以形成所述铜互连结构。
9.如权利要求1所述的方法,其特征在于,所述方法在所述d)步骤之后还包括:在所述铜互连结构和所述含氧介电层上形成盖帽层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110198053.5A CN102881633B (zh) | 2011-07-15 | 2011-07-15 | 铜互连结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110198053.5A CN102881633B (zh) | 2011-07-15 | 2011-07-15 | 铜互连结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102881633A true CN102881633A (zh) | 2013-01-16 |
CN102881633B CN102881633B (zh) | 2015-04-01 |
Family
ID=47482913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110198053.5A Active CN102881633B (zh) | 2011-07-15 | 2011-07-15 | 铜互连结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102881633B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104112734A (zh) * | 2013-04-18 | 2014-10-22 | 中芯国际集成电路制造(上海)有限公司 | 双嵌套铜互连结构及其制作方法 |
CN104465500A (zh) * | 2014-11-26 | 2015-03-25 | 上海华力微电子有限公司 | 一种改善铜互连的方法 |
CN106505031A (zh) * | 2015-09-07 | 2017-03-15 | 中芯国际集成电路制造(上海)有限公司 | 一种铜互连结构的制作方法、铜互连结构及电子装置 |
CN104299958B (zh) * | 2013-07-16 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及互连结构的形成方法 |
CN109346436A (zh) * | 2018-09-20 | 2019-02-15 | 德淮半导体有限公司 | 制造半导体装置的方法 |
CN109461714A (zh) * | 2018-11-15 | 2019-03-12 | 江苏科技大学 | 一种合金化铜Cu(Ni)无扩散阻挡层互连结构及其制备方法 |
CN111463168A (zh) * | 2019-09-24 | 2020-07-28 | 夏泰鑫半导体(青岛)有限公司 | 金属互连结构及其制备方法 |
KR20200101110A (ko) * | 2019-02-19 | 2020-08-27 | 성균관대학교산학협력단 | 구리 인터커넥터, 이의 제조방법 및 이를 포함하는 반도체 장치 |
TWI771015B (zh) * | 2021-03-16 | 2022-07-11 | 南亞科技股份有限公司 | 製造半導體結構的方法及半導體結構 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101236918A (zh) * | 2007-01-31 | 2008-08-06 | 富士通株式会社 | 制造半导体装置的方法以及半导体装置 |
CN101395290A (zh) * | 2006-02-28 | 2009-03-25 | 合同会社先端配线材料研究所 | 半导体装置、其制造方法以及用于该制造方法的溅射用靶材 |
CN101847616A (zh) * | 2009-03-23 | 2010-09-29 | 台湾积体电路制造股份有限公司 | 用于硅通孔的阻挡件 |
US20110024908A1 (en) * | 2008-02-29 | 2011-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low resistance high reliability contact via and metal line structure for semiconductor device |
-
2011
- 2011-07-15 CN CN201110198053.5A patent/CN102881633B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101395290A (zh) * | 2006-02-28 | 2009-03-25 | 合同会社先端配线材料研究所 | 半导体装置、其制造方法以及用于该制造方法的溅射用靶材 |
CN101236918A (zh) * | 2007-01-31 | 2008-08-06 | 富士通株式会社 | 制造半导体装置的方法以及半导体装置 |
US20110024908A1 (en) * | 2008-02-29 | 2011-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low resistance high reliability contact via and metal line structure for semiconductor device |
CN101847616A (zh) * | 2009-03-23 | 2010-09-29 | 台湾积体电路制造股份有限公司 | 用于硅通孔的阻挡件 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104112734A (zh) * | 2013-04-18 | 2014-10-22 | 中芯国际集成电路制造(上海)有限公司 | 双嵌套铜互连结构及其制作方法 |
CN104112734B (zh) * | 2013-04-18 | 2017-02-15 | 中芯国际集成电路制造(上海)有限公司 | 双嵌套铜互连结构及其制作方法 |
CN104299958B (zh) * | 2013-07-16 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及互连结构的形成方法 |
CN104465500A (zh) * | 2014-11-26 | 2015-03-25 | 上海华力微电子有限公司 | 一种改善铜互连的方法 |
CN106505031A (zh) * | 2015-09-07 | 2017-03-15 | 中芯国际集成电路制造(上海)有限公司 | 一种铜互连结构的制作方法、铜互连结构及电子装置 |
CN106505031B (zh) * | 2015-09-07 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 一种铜互连结构的制作方法、铜互连结构及电子装置 |
CN109346436A (zh) * | 2018-09-20 | 2019-02-15 | 德淮半导体有限公司 | 制造半导体装置的方法 |
CN109461714A (zh) * | 2018-11-15 | 2019-03-12 | 江苏科技大学 | 一种合金化铜Cu(Ni)无扩散阻挡层互连结构及其制备方法 |
KR20200101110A (ko) * | 2019-02-19 | 2020-08-27 | 성균관대학교산학협력단 | 구리 인터커넥터, 이의 제조방법 및 이를 포함하는 반도체 장치 |
KR102192311B1 (ko) | 2019-02-19 | 2020-12-17 | 성균관대학교산학협력단 | 구리 인터커넥터, 이의 제조방법 및 이를 포함하는 반도체 장치 |
CN111463168A (zh) * | 2019-09-24 | 2020-07-28 | 夏泰鑫半导体(青岛)有限公司 | 金属互连结构及其制备方法 |
TWI771015B (zh) * | 2021-03-16 | 2022-07-11 | 南亞科技股份有限公司 | 製造半導體結構的方法及半導體結構 |
Also Published As
Publication number | Publication date |
---|---|
CN102881633B (zh) | 2015-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102881633B (zh) | 铜互连结构的制作方法 | |
US8871624B2 (en) | Sealed air gap for semiconductor chip | |
TWI484554B (zh) | Semiconductor device and manufacturing method thereof | |
US7375040B2 (en) | Etch stop layer | |
US20120199886A1 (en) | Sealed air gap for semiconductor chip | |
US9576897B2 (en) | Semiconductor interconnect device | |
JPH11145288A (ja) | 半導体集積回路装置およびその製造方法 | |
CN108231670B (zh) | 半导体元件及其制作方法 | |
US8916939B2 (en) | Reliable contacts | |
US6277730B1 (en) | Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers | |
KR100735529B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
US20100038787A1 (en) | Semiconductor device and method of manufacturing the same | |
CN103094184B (zh) | 一种铜互连结构的制造方法 | |
JP2007042662A (ja) | 半導体装置 | |
US20120214295A1 (en) | Method for manufacturing transistor | |
KR20080017745A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
CN103515297B (zh) | 一种半导体器件的制造方法 | |
WO2005067032A1 (en) | Dual damascene process using carbon doped and carbon free oxide layers | |
US7687392B2 (en) | Semiconductor device having metal wiring and method for fabricating the same | |
US8836122B2 (en) | Semiconductor device having copper wiring with increased migration resistance | |
US6514882B2 (en) | Aggregate dielectric layer to reduce nitride consumption | |
CN102903665A (zh) | 半导体器件的制作方法 | |
CN113964080A (zh) | 一种半导体器件及其制作方法 | |
CN103295954B (zh) | 形成半导体器件的方法 | |
US11804403B2 (en) | Semiconductor structure and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |