CN101395290A - 半导体装置、其制造方法以及用于该制造方法的溅射用靶材 - Google Patents

半导体装置、其制造方法以及用于该制造方法的溅射用靶材 Download PDF

Info

Publication number
CN101395290A
CN101395290A CNA2007800070089A CN200780007008A CN101395290A CN 101395290 A CN101395290 A CN 101395290A CN A2007800070089 A CNA2007800070089 A CN A2007800070089A CN 200780007008 A CN200780007008 A CN 200780007008A CN 101395290 A CN101395290 A CN 101395290A
Authority
CN
China
Prior art keywords
blocking layer
insulating film
wiring
atomic percent
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800070089A
Other languages
English (en)
Other versions
CN101395290B (zh
Inventor
小池淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Interconnect Materials LLC
Original Assignee
Advanced Interconnect Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Interconnect Materials LLC filed Critical Advanced Interconnect Materials LLC
Publication of CN101395290A publication Critical patent/CN101395290A/zh
Application granted granted Critical
Publication of CN101395290B publication Critical patent/CN101395290B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/027—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种半导体装置，该半导体装置能使阻挡层具有充分阻挡Cu从布线本体扩散、和Si从绝缘膜侧扩散的作用，还能提高阻挡层与绝缘膜之间的附着性，从而具有优异的长时间工作的可靠性。本发明的半导体装置(1)在绝缘膜(3)上设有布线，包括：含有硅(Si)的绝缘膜(3)；形成于绝缘膜(3)中设置的槽状开口部(4)内、由铜(Cu)形成的布线本体(8)；以及形成于布线本体(8)和绝缘膜(3)之间、由含有Cu、Si、Mn的氧化物形成的阻挡层7，Cu原子浓度从布线本体(8)侧向绝缘膜(3)侧单调递减，Si原子浓度从绝缘膜(3)侧向布线本体(8)侧单调递减，在Cu的原子浓度和Si的原子浓度大致相等的区域Mn的原子浓度为最大。

Description

半导体装置、其制造方法以及用于该制造方法的溅射用靶材
技术领域
本发明涉及在绝缘膜上设有布线的半导体装置、其制造方法以及用于该制造方法的溅射用靶材。
背景技术
构成集成电路(IC)等的硅(Si)半导体装置或液晶显示装置(LCD)等的电子装置时，必须构成低电阻的、由导电性高的材料形成的布线。此外，在构成硅大规模集成电路(超LSI)等时，为了增大集成度，要求微细的布线技术。最近，在硅超LSI和LCD用途的布线中，使用比铝合金电阻更低、抗迁移性高的铜(Cu)(参照下述专利文献1)。
专利文献1：特开平5-47760号公报
但是，由于形成布线的铜会向周围的绝缘膜扩散，必须形成钽(Ta)或其氮化物(TaN)等的层，作为抑制该Cu扩散的阻挡层(参照下述专利文献2)。
专利文献2：特开2001-44156号公报
另一方面，在大规模集成电路(LSI)等的半导体装置中，为了增加集成度，必须减小布线宽度，但是随着布线宽度减小，占据布线宽度的高电阻的阻挡层的厚度的比例变大，若如上述专利文献2所述设置阻挡层，则存在布线的实际电阻会增加的问题。
近来，揭示了这样一种技术，即不是如上述已有技术形成Ta或TaN等的阻挡层，而是例如，通过对形成于绝缘膜上的、由Cu和锰(Mn)的合金(Cu·Mn系合金)等的Cu合金形成的Cu合金膜进行加热，在铜布线和绝缘膜之间自己整合而形成阻挡层(参照下述专利文献3)。
专利文献3：特开2005-277390号公报
但是，利用Cu合金形成的以往的阻挡层存在以下问题。
(1)对于Cu从布线侧的扩散难以确保充分的阻挡性，而Cu向绝缘膜侧扩散，则难以确保绝缘膜的绝缘性。
(2)由于相互扩散，绝缘膜侧的Si向布线侧扩散，布线侧的电阻变大。
(3)因阻挡层与绝缘膜之间的附着性不佳，难以构成具有优异的长时间工作可靠性的半导体装置。
上述问题的原因，认为是没有明确阻挡层的结构，该阻挡层提高与绝缘膜的附着性、且对于Cu及Si的扩散具有充分的阻挡作用。
发明内容
本发明是鉴于上述提出的，其目的在于提供一种半导体装置、其制造方法以及用于该制造方法的溅射用靶材，该半导体装置能使阻挡层具有充分阻挡Cu从布线本体侧的扩散、和Si从绝缘膜侧的扩散的作用，能确保绝缘膜的绝缘性，还能实现布线的低电阻化，此外还能提高阻挡层与绝缘膜的附着性，从而具有优异的长时间工作的可靠性。
为了达到上述目的，(1)本发明的第1项发明是在绝缘膜上配有布线的半导体装置中，包括：含有硅(Si)的绝缘膜；形成于上述绝缘膜中设置的槽状开口部内、由铜(Cu)构成的布线本体；以及形成于上述绝缘膜与布线本体之间、在厚度方向中心部锰(Mn)的原子浓度为最大、由Mn系氧化物形成的阻挡层。
(2)第2项发明是在上述(1)项所述的发明的结构中，上述阻挡层内部含有Cu。
(3)第3项发明是在上述(2)项所述的发明的结构中，上述阻挡层中含有的Cu的原子浓度从布线本体侧向绝缘膜侧单调递减。
(4)第4项发明是在上述(3)项所述的发明的结构中，上述阻挡层中含有的Cu的原子浓度是在阻挡层的厚度方向中心部的Mn的原子浓度以下。
(5)第5项发明是在绝缘膜上配有布线的半导体装置中，包括：含有硅(Si)的绝缘膜；形成于上述绝缘膜中设置的槽状开口部内、由铜(Cu)构成的布线本体；以及形成于布线本体与绝缘膜之间、由含有Cu、Si、Mn的氧化物形成的阻挡层，Cu的原子浓度从布线本体侧向绝缘膜侧单调递减，Si的原子浓度从绝缘膜侧向布线本体侧单调递减，在Cu的原子浓度和Si的原子浓度大致相等的区域Mn的原子浓度为最大。
(6)第6项发明是在上述(5)项所述的发明的结构中，上述阻挡层中，其内部的Cu和Si的原子浓度大致相等的区域的Mn的原子浓度，为Cu或Si的原子浓度的2倍以上。
(7)第7项发明是在上述(1)项～(6)项的任一项所述的发明的结构中，上述阻挡层的层厚为1nm以上、开口部的槽宽的1/5以下，并且在10nm以下。
(8)第8项发明是在上述(1)项～(7)项的任一项所述的发明的结构中，上述阻挡层是由非晶形成的。
(9)第9项发明是在上述(1)项～(8)项的任一项所述的发明的结构中，在与上述阻挡层连接的布线本体侧存在离子化成2价或3价的Mn。
(10)第10项发明是在绝缘膜上配有布线的半导体装置的制造方法中，包括：在含有硅(Si)的绝缘膜上设置槽状开口部的工序；在上述开口部的内周面形成含有锰(Mn)和铜(Cu)的铜合金膜的铜合金膜形成工序；在形成了上述铜合金膜的开口部中填埋Cu、形成铜填埋层的工序；以及实施热处理，在铜合金膜和绝缘膜之间形成阻挡层，同时使该铜合金膜与铜填埋层中的Cu一体化成为布线本体的热处理工序，上述阻挡层由Mn系氧化物形成，在厚度方向的中心部Mn的原子浓度为最大。
(11)第11项发明是在绝缘膜上配有布线的半导体装置的制造方法中，包括：在含有硅(Si)的绝缘膜上设置槽状开口部的工序；在上述开口部的内周面形成含有锰(Mn)和铜(Cu)的铜合金膜的铜合金膜形成工序；在形成了上述铜合金膜的开口部中填埋Cu、形成铜填埋层的工序；以及实施热处理，在铜合金膜和绝缘膜之间形成阻挡层，同时使该铜合金膜与铜填埋层中的Cu一体化成为布线本体的热处理工序，上述阻挡层由含有Cu、Si、Mn的氧化物构成，Cu的原子浓度从布线本体侧向绝缘膜侧单调递减，Si的原子浓度从绝缘膜侧向布线本体侧单调递减，在Cu的原子浓度和Si的原子浓度大致相等的区域Mn的原子浓度为最大的。
(12)第12项发明是在上述(10)项或(11)项所述的发明的结构中，在上述热处理工序中，热处理是在不可避免含有氧的纯惰性气体、或含有最大为75vol.ppm的比例的氧的惰性气体形成的气流中进行的。
(13)第13项发明是在上述(10)项或(11)项所述的发明的结构中，在上述热处理工序中，热处理是在不可避免含有氧的氮气或氢气、或含有最大为75vol.ppm的比例的氧的氮气或氢气形成的气流中进行的。
(14)第14项发明是在上述(10)项～(13)项的任一项所述的发明的结构中，在上述热处理工序中，热处理是在150℃以上600℃以下的温度下进行的。
(15)第15项发明是在上述(10)项～(13)项的任一项所述的发明的结构中，在上述热处理工序中，热处理是在150℃以上450℃以下的温度下进行的。
(16)第16项发明是在上述(10)项～(15)项的任一项所述的半导体装置的制造方法中，上述铜合金膜形成工序中的铜合金膜的形成，是对溅射用靶材实施溅射而进行的。
(17)第17项发明是通过溅射形成铜合金膜的如(16)项所述的溅射用靶材，由作为主要成分的铜(Cu)、作为必须元素的锰(Mn)、以及除上述必须元素外在残留Cu中不可避免地残留的不可避免的杂质形成，上述不可避免的杂质为构成第1组的锂(Li)，构成第2组的铍(Be)、钙(Ca)及镁(Mg)，构成第3组的硼(B)，镓(Ga)及铝(Al)，构成第4组的硅(Si)，构成第5组的锑(Sb)，构成第6组的钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)以及金(Au)等主过渡金属元素，构成第7组的(La)、铈(Ce)、钐(Sm)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)及镥(Lu)的各镧系内过渡金属元素，以及构成第8组的钍(Th)中任一种时，该不可避免的杂质的合计含有量对于每个组，以原子浓度计算为该靶材总体的0.1％以下。
(18)第18项发明是通过溅射形成铜合金膜的如(16)项所述的溅射用靶材，是由作为主要成分的铜(Cu)、作为必须元素的锰(Mn)、以及除上述必须的元素外在残留Cu中不可避免地残留的不可避免的杂质形成，上述不可避免的杂质为锂(Li)、铍(Be)、钙(Ca)、镁(Mg)、硼(B)、镓(Ga)及铝(Al)、硅(Si)、锑(Sb)、钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、镧(La)、铈(Ce)、钐(Sm)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)、钍(Th)中的任一种时，该不可避免的杂质的合计含有量以原子浓度计算为该靶材总体的0.1％以下。
(19)第19项发明是在上述(16)项～(18)项中的任一项所述的发明的结构中，作为上述必须元素的Mn的含有量，以原子浓度计算为该靶材总体的0.5％以上、20％以下。
根据第1项发明或第10项发明，在绝缘膜与布线本体之间，设置在阻挡层层厚的中心部Mn的原子浓度为最大的、由Mn系氧化物形成的阻挡层，即，在层厚的中心部Mn浓缩、由Mn系氧化物形成的阻挡层。由于该阻挡层的形成能很低，因此是热稳定、结构致密的层，是对扩散抑制有效的结构。因此，对于Cu从布线本体侧的扩散有良好的阻挡性，从而使绝缘膜的绝缘性优异。此外，对于Si从绝缘膜侧的扩散有良好的阻挡性，从而使布线本体电阻低。因此，能构成具备低电阻的、能防止元件工作电流泄漏的布线的低耗电的半导体装置。
此外，根据第2项发明，阻挡层是含有Cu的被覆膜，所以不能隔绝该阻挡层和以Cu为主要成分的布线本体之间的原子浓度分布，因Cu的浓度连续变化，所以能提高与形成布线本体的Cu膜的附着性，该布线本体是与阻挡层的表面接触而形成的，还可使半导体装置具有优异的长时间工作的可靠性。
此外，根据第3项发明，由于阻挡层中的Cu原子浓度从以Cu为主要成分的布线本体侧向绝缘膜侧单调递减，所以不能隔绝该阻挡层和以Cu为主要成分的布线本体之间的原子浓度分布，因Cu的浓度持续变化，所以能提高与形成布线本体的Cu膜的附着性，可使半导体装置长时间工作的可靠性优异。
此外，根据第4项发明，阻挡层中含有的Cu的原子浓度在该层的厚度方向的中心部的Mn原子浓度以下，所以阻挡层的主要构成元素为Mn，因该Mn与氧的结合力强，形成扩散缓慢的Mn氧化物，阻挡层由该以Mn为主体的氧化物形成。因此，阻挡层对Cu从布线本体侧的扩散发挥优异的阻挡性。
在第5项发明或第11项的发明中，在布线本体和绝缘膜之间形成由含有Cu、Si、Mn的氧化物形成的阻挡层，该阻挡层的Cu原子浓度从布线本体侧向绝缘膜侧单调递减，Si原子浓度从绝缘膜侧向布线本体侧单调递减，在Cu和Si的原子浓度大致相等的区域Mn的原子浓度为最大，所以阻挡层是热稳定、结构致密的氧化物层。因此，阻挡层是对扩散抑制有效的结构，对于Cu从布线本体侧的扩散有良好的阻挡性，能更加优化绝缘膜的绝缘性。此外，对于Si从绝缘膜侧的扩散有良好的阻挡性，能使布线本体电阻更低。因此，能构成具备低电阻的、能防止元件工作电流泄漏的布线，更加低耗电的半导体装置。
此外，由于阻挡层中的Cu的原子浓度从以Cu为主要成分的布线本体侧向绝缘膜侧单调递减，所以不能隔绝该阻挡层与以Cu为主要成分的布线本体之间的原子浓度分布，因Cu的浓度持续变化，能进一步提高与形成布线本体的Cu膜的附着性，可使半导体装置长时间工作的可靠性优异。
此外，在阻挡层和绝缘膜的界面，根据其扩散反应是主要含有Si和Mn的氧化物，此外，阻挡层中的Si原子浓度从绝缘膜向布线本体侧单调递减。因此，从绝缘膜开始的Si的组成分布在与阻挡层的界面上并不是剧烈的不持续分布，而是持续性分布。因此，绝缘膜与阻挡层的界面强度增大，从而提高了与绝缘膜的附着性，这一点也使半导体装置具有优异的长时间工作的可靠性。
这样，在第5项发明或第11项发明中，通过布线本体的低电阻化以及绝缘膜的绝缘性提高，可以实现半导体装置的低耗电化，此外，通过阻挡层与布线本体之间的附着性提高，以及阻挡层与绝缘膜之间的附着性提高，可使半导体装置具有优异的长时间工作的可靠性。
此外，在第6项的发明中，在阻挡层中的Cu和Si的原子浓度大致相等的区域中的Mn原子浓度是Cu或Si的原子浓度的2倍以上，因此若是以Cu或Si为主体的氧化物，则氧化物连续地持续生长，但是对于Mn为主体的氧化物，阻挡层的生长按照时间的对数规则进行。按照对数规则进行，其理由考虑如下。即，由于阻挡层的以Mn为主体的氧化物的结构致密、扩散缓慢，因此该氧化物的生长不是由通常的热扩散引起的，而是伴生于Mn原子的自由电子向阻挡层的反侧(绝缘膜侧)进行隧道移动，使得在与阻挡层相连的布线本体侧存在离子化的Mn，在形成过程中的阻挡层7的两侧形成电场。利用该电场加速阻挡层内的Mn离子的扩散，从而导致以Mn为主体的氧化物的生长。这样的生长行为使阻挡层的生长速度遵循时间的对数规则。其结果，阻挡层的形成初期的厚度激增，随时间的经过厚度的变化速度变缓，生长得到抑制，无法生长到数nm以上。因此，阻挡层是热稳定、结构致密的由Mn氧化物形成的被覆膜，是对扩散抑制更加有效的结构。因此，可以进一步提高阻挡层对Cu从布线本体侧的扩散、和Si从绝缘膜侧的扩散的阻挡作用，能进一步提高绝缘膜的绝缘性以及布线的低电阻性。
此外，在第7项发明中，阻挡层的厚度为1nm以上、开口部的槽宽1/5以下，确保了阻挡层的厚度，因此确保了阻挡层对Cu从布线本体侧的扩散和Si从绝缘膜侧的扩散的阻挡作用。同时，即使阻挡层的厚度最大也在10nm以下，布线本体被阻挡层夹住，能有效防止布线的实际电阻变大等的危害。因此，进一步确保了绝缘膜的绝缘性以及布线的低电阻性。
此外，在第8项发明中，阻挡层是非晶的，所以能抑制Cu和Si经由晶粒界的异常扩散。因此，阻挡层的阻挡作用得到提高，确保了绝缘膜的绝缘性以及布线的低电阻性。
此外，根据第9项发明，由于在与阻挡层相连的布线本体侧存在离子化成2价或3价的Mn，所以在与阻挡层连接的布线本体侧存在正电荷，从而在与隔着阻挡层相对的绝缘膜侧之间形成电场。利用形成于该阻挡层两侧的电场，布线本体和绝缘膜贴附于阻挡层，因此能获得提高界面的附着性的效果，可使半导体装置具有优异的长时间工作的可靠性。
此外，根据第12项发明，在热处理工序中，热处理是在不可避免含有氧的纯惰性气体或含有最大为75vol.ppm的比例的氧的惰性气体中进行的，因此与阻挡层的形成无关、扩散移动到布线本体的表面的Mn等合金元素，被惰性气体中适量含有的微量的氧氧化，在布线本体的表面形成氧化物，以布线本体的表面氧化物的形态从布线本体内部消失。因此，布线电阻和纯Cu大致相等，能获得低电阻的布线本体。
此外，根据第13项发明，在热处理工序中，热处理是在不可避免含有氧的氮气或氢气、或含有最大为75vol.ppm的比例的氧的氮气或氢气中进行的。该氮气或氢气和惰性气体一样，不与铜发生反应。若在该氮气或氢气中进行热处理，则与阻挡层的形成无关、扩散移动到布线本体表面的Mn等合金元素，与在惰性气体中进行热处理的情况一样，被氮气或氢气中适量含有的微量的氧氧化，在布线本体的表面形成氧化物，以布线本体的表面氧化物的形态从布线本体内部消失。因此，布线电阻和纯Cu大致相等，能获得低电阻的布线本体。此外，由于使用了低成本的氮气或氢气，热处理也能以低成本进行。
此外，在第14项发明中，热处理工序中的热处理是在150℃以上600℃以下的温度下进行的，因此能使阻挡层为本发明的特有结构，从而实现布线本体的低电阻化、绝缘膜的绝缘性提高、以及布线本体和绝缘膜的附着性提高的诸多功效。
此外，在第15项的发明中，热处理工序中的热处理是在150℃以上450℃以下的温度下进行的，因此能稳定形成阻挡层的非晶化。
此外，根据第17项发明，用于铜合金膜形成的溅射用靶材，由作为主要成分的铜(Cu)、作为必须元素的锰(Mn)、以及除该必须元素外的残留Cu中不可避免地残留的不可避免的杂质构成，该不可避免的杂质若是第1组～第8组的特定元素中的某一种，则该不可避免的杂质的合计含有量对于每个组，以原子浓度计算为该Cu合金总体的0.1％以下，因此由该溅射用靶材形成的布线本体具有低电阻、良导电性的特征，可构成低耗电的半导体装置。
此外，根据第18项发明，用于铜合金膜形成的溅射用靶材是由作为主要成分的铜(Cu)、作为必须元素的锰(Mn)、以及除必须元素外的残留Cu中不可避免地残留的不可避免的杂质构成，若该不可避免的杂质是某种特定元素，则该不可避免的杂质的合计含有量以原子浓度计算为该Cu合金总体的0.1％以下，因此由该溅射用靶材形成的布线本体具有低电阻、良导电性的特征，可构成低耗电的半导体装置。
即，(a)若Cu合金膜中存在形成氧化物用的自由能比SiO2大、与氧的结合反应性高的不可避免的杂质时，该不可避免的杂质容易与氧结合形成氧化物，最终进入布线本体而使布线本体的电阻变大，但在本发明的第17、第18项发明中，特定了该不可避免的杂质，并规定了溅射用靶材中几乎不含有该杂质，从而使布线本体具有低电阻、良导电性的特征。
此外，(b)若Cu合金膜中存在在Cu中的扩散系数要比Cu自身的扩散系数小的不可避免的杂质时，该不可避免的杂质由于在Cu中的扩散缓慢，很有可能残留在Cu内，最终进入布线本体而使其电阻变大，但在本发明的第17、第18项发明中，特定了该不可避免的杂质，并规定了溅射用靶材中几乎不含有该杂质，从而使布线本体具有低电阻、良导电性的特征。
此外，(c)若Cu合金膜中存在与Cu形成金属间化合物的不可避免的杂质时，该不可避免的杂质最终进入布线本体，而使其电阻变大，但是在本发明的第17、第18项发明中，特定了该不可避免的杂质，并规定了溅射用靶材中几乎不含有该杂质，从而使布线本体具有低电阻、良导电性的特征。
此外，(d)若Cu合金膜中存在与Mn形成金属间化合物的不可避免的杂质时，该不可避免的杂质最终进入布线本体，而使其电阻变大，但是在本发明的第17、第18项发明中，特定了该不可避免的杂质，并规定了溅射用靶材中几乎不含有该杂质，从而使布线本体具有低电阻、良导电性的特征。
此外，在第17、第18项发明中，溅射用靶材中含有作为必须元素的锰(Mn)，因此对由该溅射用靶材形成的Cu合金膜进行热处理而得到的阻挡层是Mn系氧化物被覆膜，该Mn系氧化物被覆膜对于Cu从布线本体侧的扩散是良好的阻挡层，而且能提高与绝缘膜的附着性，从而实现半导体装置的低耗电化以及可靠性的提高。
此外，在第19项发明中，作为溅射用靶材的必须元素的Mn含有量以原子浓度计算为该靶材总体的0.5％以上、20％以下，在这个合适的范围内，可以形成附着性良好以及阻挡性优异的阻挡层。若Mn的含有量在0.5％以下，则形成阻挡层所必需的Mn太少，所以在界面的一部分形成1nm以下的厚度的阻挡层即止，不能确保扩散阻挡性和界面的附着性，此外，若Mn的含有量在20％以上，则因Mn量过多，阻挡层厚度在10nm以上，使得阻挡层厚度的比例增大，从而增加了布线的实际电阻。
附图说明
图1是简要表示本发明的半导体装置的制造步骤以及结构的说明图，(a)表示制造步骤的前半部分、(b)表示制造步骤的后半部分。
图2是表示实施例1中热处理前的叠层状态的剖视图。
图3是表示实施例1中热处理后的叠层状态的剖视图。
图4是表示布线本体的电阻率与热处理气氛以及热处理时间的依存性的图。
图5是本发明的第1实施形态中的实施例2所述的热处理前的半导体装置的剖视示意图。
图6是本发明的第1实施形态中的实施例2所述的热处理后的半导体装置的剖视示意图。
图7是本发明的第1实施形态中的实施例2所述的阻挡层的剖面照片。
图8是表示本发明的第1实施形态中的实施例3所述的非晶阻挡层内各原子的浓度分布的图。
图9是简要表示本发明的第2实施形态中的半导体装置的制造步骤以及结构的说明图，(a)表示制造步骤的前半部分、(b)表示制造步骤的后半部分。
图10是表示本发明的第2实施形态中的实施例7中所述的布线用槽内部的膜的沉积结构的剖面示意图。
图11是表示本发明的第2实施形态中的实施例7中所述的加热处理后的布线用槽内部的结构的剖面示意图。
图12是表示本发明的第2实施形态中的实施例7中所述的阻挡层的剖面电子显微像。
图13是表示本发明的第2实施形态中的实施例7中所述的布线本体与阻挡层的Mn元素的离子化状态的图。
图14是表示本发明的第2实施形态中的实施例7中所述的阻挡层的元素分析结果的图。
图15是表示实施例8中的半导体装置的制造步骤的前半部分中的布线用槽内部的结构的剖面示意图。
图16是表示实施例8中的半导体装置的制造步骤的后半部分中的布线用槽内部的结构的剖面示意图。
具体实施方式
根据附图详细说明本发明的实施形态。首先，对第1实施形态及其实施例进行说明。
图1是简要表示本发明的半导体装置的制造步骤以及结构的说明图，(a)表示制造步骤的前半部分、(b)表示制造步骤的后半部分。本发明的半导体装置1中所具备的布线2如图1(b)所示，由含有硅(Si)的绝缘膜3、形成于在绝缘膜3上设置的槽状开口部4内由铜(Cu)(括号内的符号表示元素符号)形成的布线本体8、以及形成于布线本体8和绝缘膜3之间的阻挡层7构成。
而且，该阻挡层7如图1(b)的右侧所示，在厚度方向的中心部锰(Mn)的原子浓度为最大，由Mn系氧化物被覆膜构成，阻挡层7的内部含有Cu，该Cu的原子浓度从布线本体8侧向与该布线本体8相对的绝缘膜3侧单调递减。而且，在连接阻挡层7的布线本体8侧存在离子化成2价或3价的Mn。
该半导体装置1的制造如图1(a)所示，首先，在含有Si的绝缘膜3上设置槽状开口部4，然后在开口部4的内周面形成含有锰(Mn)和铜(Cu)的铜合金膜(Cu合金膜)5，接着在形成了Cu合金膜5的开口部4中填埋Cu而形成Cu填埋层6。然后，通过实施热处理，Cu合金膜5与Cu填埋层6的Cu一体化形成布线本体8，同时在Cu合金膜5与绝缘膜3之间形成阻挡层7(图1(b))，构成如(图1(b))所示的、具备布线2的本发明的半导体装置1。
另外，热处理可以如上所述，在形成了Cu合金膜5与Cu填埋层6之后进行，也可以在填埋Cu前的形成了Cu合金膜5的阶段进行。若在填埋Cu前的形成了Cu合金膜5的阶段进行热处理，则通过该热处理，Cu合金膜5的表面侧变为以Cu为主体的表面层，若在该表面层中填埋Cu，则表面层与被填埋的Cu一体化形成布线本体。
基于本发明的Cu合金膜5构成的布线结构可以形成于平坦的绝缘膜3上，但是利用相互导通、连接布线用槽(开口部4)和布线用的孔，该布线用槽是为了在绝缘膜3上设置布线而开口的，能特别有效地用于形成例如嵌入(Damascene)型布线。下面依次对各部位进行说明。
(绝缘膜3)绝缘膜3是设置于例如硅(Si)基板上的，含有Si和氧(O)的二氧化硅(SiO2)膜、氮氧化硅(SiON)膜、氟氧化硅(SiOF)膜、碳氧化硅(SiOC)膜。该绝缘膜3也可以作为为多层布线内的绝缘膜、即层间绝缘膜而形成。
绝缘膜3也可以重叠由不同的材料形成的膜而构成双层膜。例如，可以是氮化硅(SiN)膜与SiO2膜重叠形成的双层膜。使用多层膜形成的绝缘膜时，与Cu合金膜5接触的绝缘膜3的表面层希望是如上述的含有Si和氧(0)的膜。
(Cu合金膜5)在沉积于绝缘膜3的表面的Cu合金膜5中含有的合金元素，最好是在Cu内的扩散系数比Cu自身的扩散系数大、氧化物的形成自由能也大的元素。例如锰(Mn)、鋅(Zn)、锗(Ge)、锶(Sr)、银(Ag)、镉(Cd)、锡(Sn)、铟(In)、钡(Ba)、镨(Pr)、钕(Nd)。这些元素容易与阻挡层7内绝缘膜3的氧或热处理时微量含有的氧气结合而形成氧化物，对于Cu从布线本体8侧的扩散有良好的阻挡性，能优化绝缘膜3的绝缘性。此外，对于Si从绝缘膜3侧的扩散有良好的阻挡性，能使布线本体8为低电阻的布线本体。作为适用于本发明的Cu合金膜5，可列举例如Cu·Mn合金膜。
与Cu合金膜5内部的Cu形成合金的元素的含有量以原子浓度计算为0.5％以上、20％以下比较适合。在该原子浓度的范围内，例如可以对含有Mn的原子浓度为例如7％的Cu·Mn合金形成的靶材进行溅射，获得含有Mn的Cu·Mn合金膜5(Cu合金膜)。
Cu合金膜5可以在例如SiO2形成的绝缘膜上用高频溅射法成膜。此外，也可通过离子电镀法、激光烧蚀法等物理沉积法形成。还可以用一般的化学气相沉积(CVD)法形成。不管是何种形成方法，在绝缘膜3上形成Cu合金膜5的温度都适于100℃以下，希望是80℃以下。若在超过100℃的高温下进行Cu合金膜5的成膜，则成膜过程中由于与衬底绝缘膜3的接触而引起的氧化反应显著进行，从而导致在形成薄的阻挡层7时，给其层厚的控制带来障碍。
此外，低温下的成膜，能防止Cu合金膜(例如Cu·Mn合金膜)5不经意的氧化的进行，而且不希望由于绝缘膜3与Cu合金膜5的热膨胀率的差异，而使得Cu合金膜5从绝缘膜3上剥离。为了避免Cu合金膜5的不经意的氧化，且为了防止从绝缘膜3的剥离，较好的是在-50℃以上+100℃以下，最好是-20度以上+80度以下。
在绝缘膜3上沉积Cu合金膜(例如Cu·Mn合金膜)5的沉积速度(膜的沉积速度、膜的生长速度)为每分钟2纳米(单位：nm)以上、每分钟300nm以下比较合适。以超过每分钟300nm的高速成膜的Cu合金膜5，其内部组织杂乱，而且由于产生大量的空隙(Void)而成为欠缺连续性的膜。在含有空隙且欠缺连续性的Cu合金膜5中，不能使Mn的扩散均一，此外因空隙的存在而使绝缘膜3和Cu合金膜5的接触面积减少，因此造成无法获得与绝缘膜3的附着性优异的Cu合金膜5。
另一方面，在以不足每分钟2nm的低速成膜的Cu合金膜5中，是内部组织致密的膜，但为了使Cu合金膜5中含有的Mn向绝缘膜3侧扩散，需要在更高温下进行更长时间的热处理。因此，伴随热处理形成的阻挡层7的厚度增加，给在开口宽度窄的布线用槽4上形成薄的阻挡层7带来障碍。
因此，在绝缘膜3上生长Cu合金膜(例如Cu·Mn合金膜)5的速度为每分钟2nm以上、每分钟300nm以下比较合适。若以该范围内的速度进行沉积，，则能够获得在与绝缘膜3的连接部或在Cu合金膜5的内部几乎不含有空隙的Cu合金膜5。因此，可以稳定后述的Cu和Si的原子浓度分布，获得连续性优异的Cu合金膜5。
(Cu填埋层6)在形成了Cu合金膜5的开口部4中填埋Cu形成Cu填埋层6。Cu的填埋可以通过电镀、CVD法、高频溅射法等形成手段沉积。
(阻挡层7)在Cu合金膜5上形成Cu填埋层6后，通过实施热处理，Cu合金膜5与Cu填埋层6的Cu一体化形成布线本体8，同时在Cu合金膜5与绝缘膜3之间形成阻挡层7。通过该热处理，Cu、与Cu形成合金的元素即Mn、以及构成绝缘膜3的元素即Si发生热扩散，形成含有Cu、Mn、Si的阻挡层7。
实施热处理的温度为150℃以上、600℃以下较合适。在比150℃更低的温度下进行热处理，则构成绝缘膜3的元素，例如Si无法充分进行从绝缘膜3向阻挡层7侧的扩散，因此，由于例如Si无法在阻挡层7内充分融合，则归结为导致形成与绝缘膜3的附着性不良的阻挡层。另一方面，在超过600℃的高温下进行热处理，则Si从绝缘膜3侧向阻挡层7内部的的扩散变得显著，归结为导致形成阻挡性不良的阻挡层7。
在仅不可避免地含有氧(O2)的纯惰性气体(例如含有0.2vol.ppm以下的氧的惰性气体)、或含有体积浓度上限为75vol.ppm的氧的惰性气体形成的的气流中实施热处理比较合适。此外，氮气和氢气因不与Cu发生反应，可与惰性气体一样被使用，因此也可以在仅不可避免地含有氧(O2)的氮气或氢气(例如含有0.2vol.ppm以下的氧的氮气或氢气)、或含有体积浓度上限为75vol.ppm的氧的氮气或氢气形成的气流中实施热处理。
若在仅不可避免地含有氧的纯惰性气体或氮气、氢气气氛中进行热处理，详细内容如后所述，可知随热处理时间经过布线本体8的电阻逐渐减小。其原因是，Cu合金膜5中含有的合金元素在与绝缘膜3的界面上扩散形成阻挡层7，同时与阻挡层7的形成无关的合金元素在Cu填埋层6中扩散，并在布线本体8的表面与惰性气体或氮气、氢气气氛中的氧反应形成氧化物，由此，Cu合金膜中的合金元素浓度减少，成为与Cu填埋层6相同组成的纯Cu，一体化后获得低电阻的布线本体8。
在含有体积比率超过75vol.ppm的氧分子的惰性气体或氮气、氢气气氛中进行热处理，则对Cu合金膜5(例如Cu·Mn合金膜)以及Cu填埋层6的氧化对于本发明会导致不良现象，如造成布线本体8的电阻上升。
作为惰性气体，可例示氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)等。其中，惰性气体希望是He、Ne、或Ar。而且，从加热工序的经济性考虑，构成气氛的惰性气体为Ar为佳。此外，不用惰性气体，而是用氮气或氢气，可以更低的成本进行热处理。
在上述热处理中，Cu合金膜(例如Cu·Mn合金膜)5与绝缘膜3中含有的氧反应，在界面形成阻挡层7。另外，规定的热处理温度与时间决定了形成的阻挡层7的厚度，因此，若初期的Cu合金膜5中含有大量的Mn，则除用于阻挡层7的形成的Mn以外的Mn会在Cu合金膜5中残留，从而使布线本体8的电阻上升。因此，必须将残留的Mn向外部排出来减小布线电阻。其方法是，利用含有氧作为不可避免杂质的惰性气体或氮气、氢气，或是含有75vol.ppm以下的氧的惰性气体或氮气、氢气作为热处理气氛，使剩余的Mn与气氛中含有的氧反应，在布线本体8的表面形成氧化物。其结果是，布线内部的Mn以阻挡层7和布线本体8的表面氧化物的形态，从布线本体8的内部消失，使布线电阻与纯(Cu)相等。
即，对含有氧的绝缘膜3、Cu合金膜5、Cu填埋层6以上述状态进行热处理，Cu合金膜5中的Mn与绝缘膜3反应形成阻挡层7，但此时若不调整氧气氛，则除用于阻挡层7的形成以外的剩余Mn就会在布线中残留。为了将该Mn向外部排出，惰性气体或氮气、氢气气氛中必须有微量氧，若氧含量合适的话，则在布线本体8的表面形成Mn氧化物，Mn从布线本体8排出，而布线本体8的Cu不会被氧化。但是，若氧含量过多，则不仅是Mn的氧化，布线本体8的Cu也会被氧化，从而使得布线电阻上升。
对于在含有Si的绝缘膜3上以上述合适的沉积速度形成、几乎无空隙的Cu合金膜(例如Cu·Mn合金膜)5及Cu填埋层6，通过在上述合适的惰性气体或氮气、氢气气氛中，在上述范围的温度下进行热处理，使得形成Cu合金膜5的Cu在阻挡层7的内部，分布为向绝缘膜3侧单调递减。
此外，对于在含有Si的绝缘膜3上以上述合适的沉积速度形成、几乎无空隙的Cu合金膜(例如Cu·Mn合金膜)5及Cu填埋层6，通过在上述合适的惰性气体或氮气、氢气气氛中，在上述范围的温度下进行热处理，使得构成绝缘膜3的Si，在阻挡层7的内部分布为向Cu合金膜5侧单调递减。
另外，对于在含有Si的绝缘膜3上以上述合适的沉积速度形成、几乎无空隙的Cu合金膜(例如Cu·Mn合金膜)5及Cu填埋层6，通过在上述合适的惰性气体或氮气、氢气气氛中，在上述范围的温度下进行热处理，使得在阻挡层7的内部，Si和Cu双方的原子浓度大致相等的区域，Mn原子集中分布，且在阻挡层7内部具有最大原子浓度。在本发明中，大致相等的原子浓度是指，Si和Cu的原子浓度相等、或者Si的原子浓度在相对于Cu的原子浓度的±20％的范围内。
Mn原子的集中分布如图1(b)右侧所示，是指Mn的局部分布的状态。这样的元素的原子浓度分布，可以利用例如，使用一般的场致发射型透视电子显微镜的电子能量损失法(EELS)进行调查。
另外，Mn是以以下的理由在阻挡层7的内部有最大原子浓度而分布的。即，因Mn的氧化物形成能比Cu低、比Si高，因此Mn与SiO2中的氧发生反应并在界面扩散形成氧化物。此时，为了形成具有Mn的特征的含有Cu和Si的复合氧化物，在界面(阻挡层7)附近的布线本体8侧形成吸收了Cu的Mn氧化物，在另一侧的绝缘膜3侧形成吸收了Si的Mn氧化物。这些Mn氧化物防止Cu从布线本体8侧的扩散，也防止Si从绝缘膜3侧的扩散，因此，限定了Mn氧化物吸收Cu及Si的区域，其结果是在界面层(阻挡层7)的中心部Cu与Si的浓度减少，Mn达到最大浓度。
此外，在Cu与Si的的原子浓度大致相等的阻挡层7的内部区域，Mn原子集中分布，其原因认为是由Cu原子与Si原子的浓度均衡引起的，也可认为是同一区域内产生的均衡电场引起的。不管如何，在阻挡层7内部这样的特定的区域中的Mn的集中分布，可使以上述合适的沉积速度沉积且几乎无空隙，因此可归结为利用引起Mn原子扩散均一的Cu合金膜5。
集中分布于阻挡层7内部的Cu与Si的原子浓度大致相等的区域的Mn原子，具有能几乎相同地防止Cu从布线本体8侧向绝缘膜3侧的进一步扩散、和Si从绝缘膜3向布线本体8侧的进一步扩散的作用。进而，对于同时几乎相同地抑制Cu从布线本体8侧的扩散而侵入绝缘膜3内部，造成绝缘膜3的电绝缘性劣化，以及构成绝缘膜3的Si向布线本体8侧扩散，造成的布线本体8的高电阻化，提升了效果。
然后，对阻挡层7的厚度进行说明。若阻挡层7的厚度与布线用槽4的水平宽度(开口宽度)W的比率增大，则对形成低电阻的布线本体8不利。若形成于某一开口宽度的布线用槽4内的阻挡层7的厚度变厚，仅此就会使布线本体8的体积减小，使布线本体8的电阻变大。
因此，本发明中，含有Cu、Mn、Si的阻挡层7的层厚为1nm以上、设置于绝缘膜3上的布线用槽4的开口宽度W(参照图1)的1/5以下，同时，即使阻挡层7的厚度最大也在10nm以下。若是阻挡层7的厚度不足1nm的极薄膜，就会导致无法形成能充分起到防止Cu和Si扩散的功能的阻挡层阻挡层。另一方面，层厚若是超过布线用槽4的开口宽度W的1/5而变厚时，或即使未超过1/5但在10nm以上时(例如开口宽度W为90nm时阻挡层7的厚度为15nm(1/6)的情况)，由于阻挡层7的厚度过大而无法形成宽度较宽(体积大)的布线本体8，所以导致难以形成低电阻的布线本体8，例如电阻率为与纯Cu相等的大小，约为2μΩ·cm左右，由Cu形成的布线本体8。
为了形成低电阻的布线本体8，本发明的阻挡层7的层厚希望是随着布线用槽4的开口宽度W变窄而变薄。例如，在开口宽度W为90nm±5nm的布线用槽4的内部，形成厚度为5nm～10nm的阻挡层7。或者，在开口宽度W为65nm±3nm的布线用槽4的内部，形成厚度为7nm±3nm的阻挡层7。或者，在开口宽度W为45nm±2nm的布线用槽4的内部，形成厚度为5nm±2nm的阻挡层7。还有，在开口宽度W为32nm±2nm的布线用槽4的内部，形成厚度为3.5nm±1nm的阻挡层7。
在形成具备本发明的阻挡层7，例如嵌入型构造的布线时，在通过Cu·Mn合金膜的热处理而形成与该布线的布线用槽4的开口宽度W相对应的厚度的含有的Cu、Mn、Si的阻挡层7时，如下式(1)所示，由包含热处理时间(t；t>0)的对数关系决定的热处理时间，得出阻挡层7的层厚。
数学式1
x(nm)＝k·log(t)+C
这里，x为期望的阻挡层7的厚度(单位：nm)，k为与热处理时间有关的比例常数，t为热处理时间(单位：小时(hour))，此外，C为于热处理温度(单位：℃)有关的常数(单位：nm)。
例如，在含有原子浓度为50vol.ppm的氧(O2)的氩(Ar)气氛中，在450℃下进行热处理，若以此为例，x(nm)与t(hour)(t>0)的关系由下式(2)给出。但是，t＝0时x＝0。
数学式2
x(nm)＝1.2·log(t)+5.0
此外，在与上述同一气氛中，在350℃下进行热处理，若以此为例，x(nm)与t(hour)(t>0)的关系在下式(3)中表示。但是，t＝0时x＝0。
数学式3
x(nm)＝0.3·log(t)+3.1
上述式(1)所示的比例常数k及常数C在同一气氛中进行热处理时，随着热处理温度降低，如式(2)及式(3)所示，成为更小的数值。不管在何种热处理温度中，要形成厚度更薄的阻挡层7，则希望热处理温度更低。温度一定而进行热处理时，要得到更厚的阻挡层7则希望热处理时间更长。
例如，为了在450℃的热处理中获得5nm层厚的阻挡层7，则保持同一温度一小时。或例如，为了在350℃的热处理中获得3nm层厚的阻挡层7，则保持同一温度一小时。又例如，为了在250度℃的热处理中获得2nm层厚的阻挡层7，则保持同一温度三小时。
本发明所说的热处理时间是指温度从达到热处理用的温度开始，到冷却开始所经过的时间。热处理时间在上述希望的热处理温度范围内，希望总共为60分钟或超过此的更长时间。虽然经过100小时或200小时的长时间的热处理，也可以形成阻挡层7，其层厚是与上述热处理时间的对数值成比例而增加的，但是考虑到热处理工序的经济性，希望热处理时间最大为10小时。
然后，对非晶的阻挡层7进行说明。阻挡层7是没有晶粒界的非晶，该晶粒界可作为设置于阻挡层两侧的绝缘膜3与布线本体8的构成原子容易相互扩散的优先路径，，因此能更好地确保阻挡性。
阻挡层形成时的热处理温度如上所述，适于在150℃以上、600℃以下，但当阻挡层7为非晶时，最好是150℃以上、450℃以下。
在低于150度的低温下进行热处理，如上所述，因绝缘膜3的Si无法在阻挡层7内充分融合，难以确保与绝缘膜3的附着性，同时无法保证Cu合金膜5的Mn等向绝缘膜3充分进行热扩散，因此，导致无法稳定形成充分具备阻挡功能的阻挡层。
此外，若在超过450℃的高温下进行加热处理，虽然能助长Cu合金膜5内的Mn等元素向绝缘膜3的热扩散，但会导致形成含有大量晶粒界的多晶阻挡层7。其结果是通过晶粒界而导致原子扩散，对于扩散丧失阻挡性，由于绝缘层中扩散混入的元素，造成应隔绝布线的绝缘膜内部元件工作电流泄漏，这也是不良现象。
若热处理温度在150℃以上、450℃以下的范围内，则Cu合金膜5的Mn向在Cu合金膜5和绝缘膜3的界面移动，同时形成非晶的阻挡层7。此时，在与阻挡层7连接的布线本体8侧，如上所述，存在被离子化的Mn，在形成过程中的阻挡层7的两侧形成电场。利用该电场加速阻挡层7内的Mn离子的扩散，从而使阻挡层7的生长速度和时间对数成比例。其结果是在阻挡层7的形成初期厚度激增，随时间的经过厚度的变化速度变缓。因此，即使是在150℃的较低温中进行热处理，也能稳定形成非晶的阻挡层7，通过该非晶性能获得扩散阻挡性及电绝缘性优异的阻挡层7。此外，即使是在450℃、历时100小时实施高温长时间的加热处理，也能稳定形成非晶的阻挡层7，可以维持扩散阻挡性及电壁垒性。
若这样形成阻挡层7，则在与该阻挡层7连接的布线本体8侧存在被电离化为2价或3价的Mn。因此，在与阻挡层7相邻的布线本体8侧存在正电荷，从而在与隔着阻挡层7相对的绝缘膜3侧之间形成电场，利用形成于该阻挡层7两侧的电场，布线本体8和绝缘膜3贴附于阻挡层7，因此从这一点可以获得提高界面的附着性的效果。
若以本发明揭示的合适的沉积速度范围(2nm/分～300nm/分)内比较大的速度进行沉积，然后，在本发明揭示的合适的温度范围(150℃～450℃)内的比较低的温度进行热处理，则可以形成非晶形成的阻挡层7。同时可以形成阻挡层7，在从Cu合金膜5扩散出来的Cu原子与绝缘膜3中含有的Si原子的浓度大致相等的非晶阻挡层7的内部区域，Mn原子以相对于Cu或Si的原子浓度的2倍以上的高浓度集中。
具有上述的Cu、Si、Mn的原子浓度的关系的非晶阻挡层7，是在绝缘膜3上以每分钟7nm以上、每分钟300nm以下的沉积速度沉积Cu合金膜5，在该Cu·Mn合金膜5上形成Cu填埋层6后，对该Cu·Mn合金膜5及Cu填埋层6，在由不可避免含有氧的纯惰性气体或氮气、氢气形成的气氛中，或在由最大含有75vol.ppm的比例的氧的惰性气体或氮气、氢气形成的气氛中，在150℃以上、450℃以下的温度下进行加热，从而稳定获得的。
在Cu原子与Si原子的浓度大致相等的非晶阻挡层7的内部区域，若使Mn集中存在于同一区域以使这些原子的浓度上升，则通过对于以Mn为主体的氧化物的Cu及Si的扩散防止作用，能进一步有效抑制Cu及Si的扩散。此外，通过使具有Cu或Si原子的浓度的2倍以上浓度的Mn原子集中分布于同一区域，可进一步充分防止Cu及Si的扩散。
以上述高速进行沉积、且以较低温度进行热处理，稳定形成了没有晶粒界的非晶阻挡层，因此，能抑制通过晶粒界的Cu及Si的异常扩散。阻挡层7是否为非晶，可从例如电子衍射像了解。
上述说明中，热处理是在Cu合金膜5上形成了Cu填埋层6之后后实施的，但也可以在形成了Cu合金膜5之后后实施。或者，也可以在布线用槽4内埋设了Cu填埋层6后，用例如CMP(化学机械研磨)研磨该Cu填埋层6的表面使其平坦化后，实施热处理。
此外，上述说明中，阻挡层7是基于溅射靶材等方法而形成的Cu合金膜5形成的，但是本发明的结构的阻挡层7也可以先在含有Si的绝缘膜3上沉积Mn膜，然后，基于在该Mn膜上沉积了Cu膜的构造形成的双层膜而形成。还可以先在含有Si的绝缘膜3上沉积Cu膜，然后，基于在该Cu膜上沉积了Mn膜的构造形成的双层膜而形成。然后，在该双层膜上形成Cu填埋层6，实施热处理从而形成阻挡层。不管何种重叠顺序，Cu膜及Mn膜的沉积速度都与Cu合金膜5的情况相同，在上述合适的范围内，从而能获得空隙很少的Mn膜及Cu膜，比较理想。(布线本体8)本发明形成以合适的速度沉积的几乎不含空隙的Cu合金膜5，而且用一般的高频溅射法在与Cu合金膜5连接的布线用槽4的内部填埋Cu形成Cu填埋层6，之后通过实施上述的热处理，布线本体8的布线电阻与纯Cu大致相等，从而能获得低电阻的布线本体8。
如上述说明所示，在本发明的第1实施形态中，在布线本体8和绝缘膜3之间，形成由含有Cu、Si、Mn的氧化物形成的阻挡层7，该阻挡层7的Cu的原子浓度从布线本体8侧向绝缘膜3侧单调递减，Si的原子浓度从绝缘膜3侧向布线本体8侧单调递减，在Cu与Si的原子浓度大致相等的区域Mn的原子浓度为最大，所以阻挡层7成为是热稳定、构造致密的氧化物层。因此，阻挡层7具有为对扩散抑制有效的构造，对于Cu从布线本体8侧的扩散有良好的阻挡性，能进一步优化绝缘膜3的绝缘性。此外，对于Si绝缘膜3侧的的扩散有良好的阻挡性，能使布线本体8的电阻更低。因此，可以实现具备低电阻的、能防止元件工作电流泄漏的布线，低耗电的半导体装置。
此外，由于阻挡层7中的Cu原子浓度从以Cu为主要成分的布线本体8侧向绝缘膜3侧单调递减，所以无法隔绝该阻挡层7与以Cu为主要成分的布线本体8之间的原子浓度分布，因Cu的浓度连续变化，所以能进一步提高与形成布线本体8的Cu膜的附着性，从而可使半导体装置具有优异的长时间工作的可靠性。
此外，阻挡层7在与绝缘膜3的界面，根据其扩散反应成为主要含有Si和Mn的氧化物，此外，使阻挡层7中的Si原子浓度从绝缘膜3侧向布线本体8侧单调递减。因此，Si从绝缘膜3开始的组成分布在与阻挡层7的界面不是剧烈不连续分布而是连续的分布。因此，绝缘膜3与阻挡层7的界面强度变大，从而提高了与绝缘膜3的附着性，这一点也能使半导体装置具有优异的长时间工作的可靠性。
这样，本发明中，通过布线本体8的低电阻化以及绝缘膜3的绝缘性提高，可以实现半导体装置的低耗电化，此外，通过阻挡层7与布线本体8之间的附着性提高、以及阻挡层7与绝缘膜3之间的附着性提高，可以使得半导体装置具有优异的长时间工作的可靠性。
此外，阻挡层7中，Cu与Si的原子浓度大致相等的区域中的Mn的原子浓度为Cu或Si的原子浓度的2倍以上，因此若是以Cu或Si为主体的氧化物，则氧化物连续地持续生长，但是对于Mn为主体的氧化物，则阻挡层7的生长按照时间的对数规则。按照对数规则，认为是由以下的理由引起的。即，阻挡层7中以Mn为主体的氧化物因其构造致密、扩散缓慢，所以该氧化物的生长不是由通常的热扩散引起的，而是伴生于Mn原子的自由电子向阻挡层7的反侧(绝缘膜3侧)进行隧道移动，使得在与阻挡层7连接的布线本体8侧存在离子化的Mn，在形成过程中的阻挡层7的两侧形成电场。利用该电场加速阻挡层7内的Mn离子的扩散，从而导致以Mn为主体的氧化物的生长。这样的生长行为使阻挡层7的生长速度按照时间的对数规则。其结果，阻挡层7的形成初期的厚度激增，随时间的经过厚度的变化速度变缓，无法生长到数nm以上而被抑制。因此，阻挡层7是热稳定、构造致密的由Mn氧化物形成的被覆膜，是对扩散抑制更加有效的结构。因此，可以进一步提高阻挡层7对Cu从布线本体8侧的扩散、和Si从绝缘膜3侧的扩散的阻挡作用，，能进一步提高绝缘膜3的绝缘性及布线的低电阻性。此外，阻挡层7在厚度为1nm以上、开口部槽宽的1/5以下，确保了阻挡层7的厚度，因此，阻挡层对Cu从布线本体8侧的扩散及Si从绝缘膜3侧的扩散的阻挡作用。同时，即使阻挡层7的最大厚度也在10nm以下，所以布线本体8被阻挡层7夹住，能有效防止布线的实际电阻变大等的危害。因此，进一步确保了绝缘膜3的绝缘性以及布线的低电阻性。
此外，阻挡层7是非晶的，因此能抑制Cu与Si经由晶粒界进行的异常扩散。因此，阻挡层7的阻挡作用得到了提高，确保了绝缘膜3的绝缘性以及布线的低电阻性。
此外，根据本发明，在与阻挡层7连接的布线本体8侧存在离子化成2价或3价的Mn，所以在与阻挡层7连接的布线本体8侧存在正电荷，从而在与隔着阻挡层7相对的绝缘膜3侧之间形成电场。利用形成于该阻挡层7两侧的电场，布线本体8和绝缘膜3贴附于阻挡层7，因此能够获得提高界面的附着性的效果，可使半导体装置具有优异的长时间工作的可靠性。
此外，根据本发明，在热处理工序中，热处理是在不可避免地含有氧的纯惰性气体或氮气、氢气，或含有最大为75vol.ppm的比例的氧的惰性气体或氮气、氢气中进行的，因此，与阻挡层7的形成无关、扩散移动到布线本体8的表面的Mn等合金元素，被惰性气体或氮气、氢气中适量含有的微量氧氧化，在布线本体8的表面形成氧化物，以布线本体8的表面氧化物的形态从布线本体8内部消失。因此，布线电阻与纯Cu大致相等，可得到低电阻的布线本体8。
此外，本发明中，热处理工序中的热处理是在150℃以上600℃以下的温度下进行的，因此能使阻挡层7为本发明特有的结构，从而能实现布线本体8的低电阻化、绝缘膜3的绝缘性提高及布线本体8与绝缘膜3之间的附着性提高等诸多效果。
此外，本发明中，热处理工序中的热处理是在150度℃450℃以下的温度下进行的，因此能够进一步稳定形成阻挡层7的非晶化。
根据本发明，可有效地用作构成各种半导体装置用的布线，该半导体装置需要具备低电阻的布线本体8与绝缘性优异的绝缘膜3的布线。
例如，若采用具有本发明所述的Cu、Mn、Si的各原子浓度分布的阻挡层7，不需要像以往那样用Ta系材料形成厚的阻挡层，即使很薄也能作为阻挡层而充分发挥功能，因此为了高密度集成而使布线宽度较小，例如，可用于构成布线宽度为90nm以下的硅LSI用的布线。
此外，例如，本发明的布线具备低电阻的布线本体8、以及能防止Cu与Si的扩散的阻挡层7以很很好地防止元件工作电流泄漏而，因此可用于构成需要流通大的元件工作电流的，由硅或锗化硅(SiGe)混合晶体等形成的功率(power)器件用的布线。
此外，本发明的布线构造备有可避免元件工作电流泄漏的阻挡层7，因此能很好地用于构成低耗电的电子装置。例如，可用于构成平面显示装置(FDP)、有机电致发光(EL)装置、无机EL装置等的显示用电子装置、或太阳能电池等的光电动元件用的布线。
实施例
在更具体地说明本发明的第1实施形态之前，首先作为实施例1，用在平坦状的绝缘膜上形成平坦的Cu·Mn合金膜的简单构造进行说明。另外，采用平坦的简单构造，是为了更高精度地测定所形成的Cu层的电阻率。
(实施例1)图2是表示实施例1中的热处理前的叠层状态的剖视图，图3是表示实施例1中的热处理后的叠层状态的剖视图。
图2中，在由SiO2形成的绝缘膜103m上，形成Cu·Mn合金膜105m，通过在该叠层状态下实施热处理，Cu·Mn合金膜105m中所含的Mn原子向其与绝缘膜103m的界面热扩散，如图3所示，在该界面附近的区域形成阻挡层107m。此外，通过该热处理，Mn向Cu·Mn合金膜105m的表层侧扩散并逸出，Cu·Mn合金膜105m成为Cu几乎占了全部总量的Cu层108m，在该Cu层108m的表层形成Mn氧化物膜109m。该Cu层108m相当于上述第1实施形态中的布线本体8，几乎由纯Cu形成。这里，Cu·Mn合金膜105m形成为Cu的原子浓度比率为96％，Mn的原子浓度比率为4％，厚度为150nm。之后进行热处理，阻挡层107m的厚度为3nm、Mn氧化物膜109m的厚度为14nm。
上述的热处理用了惰性气体氩(Ar)作为气氛气体。改变氩气中的氧的体积含有率，在350℃下进行热处理所形成的Cu层108m的电阻率(比电阻)如图4所示。
在图4中，横轴为热处理时间(单位为秒)，纵轴为电阻率(单位为μΩ·cm)。各曲线表示在各种的气体气氛条件A～D下进行热处理所形成的Cu层108m的电阻率。在气体气氛条件A～D中，A为氧的体积含有率为50ppm的氩气气氛、B为高纯度的氩气气氛、C为氧的体积含有率为1000ppm的氩气气氛、D为真空(这里为5×10-7Torr)。上述B的高纯度的氩气气氛如表1所示，不可避免地含有体积含有率为0～0.2ppm的氧，这里使用产品规格G1、G2、G3中的G2。
      表1 高纯度氩气产品规格
Figure A200780007008D00301
Figure A200780007008D00311
由图4可知，若在含有体积浓度为50vol.ppm的氧的氩气气氛(气体气氛条件A)中实施热处理，则能形成具有本发明的Cu、Mn、Si原子浓度分布的阻挡层107m，同时Cu层108m的电阻率在数分钟内快速下降，在约30分钟左右达到约2.0～2.2μΩ·cm的低值，达到与纯Cu大致相同的水平(由纯Cu形成的薄膜的电阻率为1.9～2.0μΩ·cm)。
此外，若在高纯度的氩气气氛(气体气氛条件B)中进行热处理，则Cu层108m的电阻率与气体气氛条件A时相比，是缓慢地减低，约30分钟达到2.0μΩ·cm，与气体气氛条件A相交后，又随时间推移而持续下降，约90分钟减少到1.9μΩ·cm，达到与由纯Cu形成的薄膜大致相同的水平。
在气体气氛条件A中，Cu层108m的电阻率大幅降低，认为是由于存在于Cu·Mn合金膜105m中的Mn向Cu层108m的表面扩散，形成Mn氧化物膜109m，再从Cu层108m中排出。此外，在气体气氛条件B中，Cu层108m的电阻率大幅降低，认为是由于气氛中的氧浓度极低，因此一边排出Cu层108m中的Mn，一边能进一步抑制条件A中因氧量较多而产生的Cu层108m内部的氧化。
另一方面，在氧的体积含有率为1000ppm的氩气气氛(气体气氛条件C)中，Cu层108m的电阻率在初期阶段减少，但因严重的表面氧化而在之后上升。此外，在真空(气体气氛条件D)中，Cu层108m的电阻率与条件C时相同，在初期阶段下降，但之后不再下降，大致恒定或因真空中缓慢表面氧化的影响而缓慢上升。
这样，若对Cu·Mn合金膜105m实施本发明的热处理，可知由Cu·Mn合金膜105m形成的Cu层108m，变为由纯Cu形成，，其电阻率也与纯Cu大致相等。
然后，说明本发明的第1实施形态的更具体的内容。即，在含有Si的绝缘膜3上形成布线用槽4，基于形成于该布线用槽4中的Cu·Mn合金膜5，形成具备由Cu形成的低电阻的布线本体8、以及含有Cu、Mn、Si的阻挡层7的布线构造，以此为例进行详细说明。
(实施例2)图5中，示意在绝缘膜上沉积Cu·Mn合金膜，然后沉积Cu填埋层的状态的布线用槽内部的剖面构造。图6中，示意对该布线用槽内的Cu·Mn合金膜以及Cu填埋层进行热处理之后的布线用槽内部的剖面构造。图7是表示经该热处理而形成的阻挡层的剖面构造的透射型电子显微镜像。
图5所示意的图样中，在形成于硅基板101上的导电性硅半导体层102的表面，利用一般的化学气相生长法，沉积厚度为150nm的SiO2层作为绝缘膜103。然后，利用一般的光刻(Photolithography)技术蚀刻除去一部分绝缘膜103，形成布线用槽(开口部)104。布线用槽104的开口宽度(横向宽度)W为90nm。
然后，在绝缘膜103的表面、布线用槽104的内部的侧面及其底面上，沉积Cu·Mn合金膜105m。Cu·Mn合金膜105m是用含有原子浓度为7％的Mn的Cu·Mn合金形成的靶材，通过一般的高频溅射法而形成的。Cu·Mn合金膜105是硅基板101的温度为50℃时形成的。另外，向Cu·Mn合金膜105的绝缘膜103的表面的沉积速度为每分钟12nm。Cu·Mn合金膜105中的Mn原子浓度的比率为5％，是用EELS法定量的。Cu·Mn合金膜105的层厚是在没有形成布线用槽104的绝缘膜103的平坦表面103a上是80nm。此时，在布线用槽104的槽底形成了约20nm的Cu·Mn合金膜。
然后，利用一般的电解电镀法，在Cu·Mn合金膜105的表面镀Cu(图5中未示。)。以填埋布线用槽104的内部的厚度进行镀Cu。然后，利用一般的CMP方法，研磨除去电镀的Cu层及Cu·Mn合金膜105，直到露出绝缘膜103的平坦表面103a，。这样，仅在布线用槽104的内部残留Cu·Mn合金膜105，此外，在其表面电镀的Cu作为Cu填埋层106而残留。
然后，对于残留在布线用槽104内部的Cu·Mn合金膜105和Cu填埋层106，在含有体积比率为50vol.ppm的氧的氩(Ar)气氛中，在300℃下历时30分钟，实施热处理。这样，Cu·Mn合金膜105中含有的Mn原子从该合金膜105向其与绝缘膜103的界面热扩散。由此在该界面附近的区域形成阻挡层107。形成的阻挡层107的厚度为5nm。此外，通过该热处理，Mn扩散并逸出、Cu几乎占了全部总量的Cu·Mn合金膜105的表层部，与Cu填埋层106一体化，形成了由Cu形成的布线本体108。通过该热处理形成的阻挡层107透射电子显微镜像如图7所示。
利用电子能量损失分光法(EELS)分析阻挡层107内部的Cu、Mn、以及Si原子的浓度分布。该EELS分析是利用高分解能的场致发射型透射电子显微镜(TEM)，以0.2nm的间隔扫描电子束而进行的。根据其分析结果，示出了Cu原子的浓度从布线本体108向SiO2绝缘膜103侧单调递减。此外，示出了Si原子的浓度从SiO2绝缘膜103向布线本体108侧单调递减。
此外，根据TEM观察，在阻挡层107内部几乎没有看到空隙。因此，由于Mn原子的扩散均一，在Cu原子与Si原子的浓度近似一致的区域中，Mn原子被集中储存。此外，该储存的Mn原子的浓度在阻挡层107的Cu原子与Si原子的浓度近似一致的区域中最大。
此外，由于上述热处理，Mn扩散并逸出、Cu几乎占了全部总量的Cu·Mn合金膜105的表层部，与Cu填埋层106一体化，形成由Cu形成布线本体108，同时在布线本体108的上侧的表层部上也形成Mn氧化物膜(图6中未示。)，用CMP方法除去其上侧表层部的氧化物膜。从而露出Cu布线本体108的表面，测定Cu布线本体108的电阻率。Cu布线本体108的电阻率极低，与开口宽度为90nm的布线用槽中填埋Cu而形成的布线大致相等，为2.5μΩ·cm。
这样，根据本发明的实施例2，利用对扩散抑制有效的阻挡层107，能构成与纯Cu形成的布线相近的低电阻的Cu布线。此外，利用阻挡层107能提高绝缘膜103的绝缘性，因此可构成低电阻的、能防止元件工作电流的泄漏的布线，得到低耗电的半导体装置。此外，通过阻挡层107与布线本体108之间的附着性提高、以及阻挡层107与绝缘膜103之间的附着性提高，可确保半导体装置具有优异的长时间工作的可靠性。
(实施例3)利用含有Cu、Mn、Si的非晶阻挡层形成布线构造，以此为例，具体说明本发明的内容。
如上述实施例2中所述，在形成的绝缘膜的表面、开口宽度为90nm的布线用槽的内部的侧面及其底面上，用一般的高频溅射法沉积Cu(原子浓度比率＝93％)·Mn(原子浓度比率＝7％)系合金膜。为确保形成非晶的阻挡层，向SiO2绝缘膜上沉积Cu·Mn合金膜的速度为每分钟10nm。
然后，在Cu·Mn合金膜上如上述实施例2中所述，用一般的电镀法沉积Cu。然后，如上述实施例2所述，使用一般的CMP方法研磨除去Cu·Mn合金膜以及Cu镀层，使得仅在布线用槽的内部残留Cu·Mn合金膜及Cu填埋层。
然后，为了形成使Mn正常扩散、没有晶粒界的非晶阻挡层，将Cu·Mn合金膜在200℃下进行热处理。用于热处理的气氛与上述实施例2的情况相同，是含有体积比率为50vol.ppm的氧的氩(Ar)气氛。此外，热处理时间为4小时。由此，形成了厚度为3nm的阻挡层。
利用一般的TEM获得电子束衍射像是光环(halo)，表示得到的阻挡层是非晶(amorphous)的。
图8中，表示关于非晶的阻挡层内部的元素分布，根据电子能量损失分光法(EELS)的分析结果。用EELS法进行元素分析，如图8所示，确认了在阻挡层的内部，Cu的原子浓度从布线本体(Cu·Mn合金膜)侧向SiO2绝缘膜侧单调递减。Si的原子浓度从SiO2绝缘膜侧向布线本体(Cu·Mn合金膜)侧、与Cu原子的情况相同地单调递减。
此外，与上述实施例2中所述的阻挡层相同，在Cu原子与Si原子的浓度近似一致的区域，Mn原子被集中储存。尤其是，如图8所示，储存于该区域中的Mn原子的浓度，在Cu与Si的原子浓度都是15原子％的阻挡层内的位置上，是超过它们的浓度的2倍达到33原子％。
此外，基于Cu填埋层形成的Cu布线本体的电阻率极低，与在开口宽度为90nm的布线用槽中填埋Cu而形成的布线大致相当，为2.4μΩ·cm。
这样，根据本发明的实施例3，与上述实施例2相同，利用对抑制扩散更有效的非晶阻挡层，能构成具有与纯Cu形成的布线相近的低电阻的Cu布线。此外，利用阻挡层能提高绝缘膜的绝缘性，因此，能构成低电阻、能防止元件工作电流泄漏的布线，能够得到低耗电的半导体装置。此外，通过阻挡层与布线本体之间的附着性提高、以及阻挡层与绝缘膜之间的附着性提高，可确保半导体装置具有优异的长时间工作的可靠性。
(实施例4)由形成于含有Si的绝缘膜上的Mn膜和Cu膜的双层膜形成布线构造，以此为例详细说明本发明。
在形成于硅基板上的导电性硅半导体层上，首先，沉积SiO2层(层厚＝100nm)，然后在该层上沉积SiOF层(层厚＝80nm)，形成双层构造的绝缘膜。
然后，采用一般的光刻技术，形成如上述实施例2中所述的开口宽度为45nm的布线用槽。然后，在上述双层绝缘膜的表面、以及开口宽度为45nm的布线用槽内部的侧面及其底面上，首先用高纯度(99.999％)的Mn形成的靶材，用一般的高频溅射法沉积Mn膜(膜厚＝8nm)。该Mn膜的沉积速度为每分钟10nm。
然后，用一般的高频溅射法，以每分钟10nm的沉积速度重叠设置与该Mn膜连接的Cu膜(膜厚＝9nm)。而且，在成为双层膜的Cu膜上如上述实施例2所述，用一般的电解电镀法镀Cu。然后，如上述实施例2所述，使用一般的CMP方法研磨除去Cu膜、Mn膜以及Cu镀层，使得仅在布线用槽的内部残留由Cu膜和Mn膜形成的双层膜以及Cu填埋层。布线用槽。
然后，对由Cu膜和Mn膜形成的双层膜、和Cu填埋层在350℃下进行热处理。用于热处理的气氛是含有体积比率为50vol.ppm的氧的氩(Ar)气氛。此外，热处理时间为4小时。由此形成了厚度为3nm的阻挡层。
利用EELS法对含有Cu、Mn、Si的阻挡层内部的元素分布进行分析，确认了Cu的原子浓度从Cu·Mn合金膜向SiO2·SiOF双层绝缘膜侧单调递减。另一方面，确认了Si的原子浓度从SiO2·SiOF双层绝缘膜向Cu·Mn合金膜侧，和Cu原子的情况相同，单调递减。
此外，与上述实施例2中所述的阻挡层相同，在Cu原子与Si原子的浓度近似一致、从阻挡层的层厚方向的中心位置逐渐靠近SiO2·SiOF双层绝缘膜的区域中，Mn原子被集中储存。
此外，基于Cu填埋层而形成的Cu布线本体的电阻率极低，与在开口宽度为45nm的布线用槽中填埋纯Cu而形成的布线大致相等，为3.4μΩ·cm。
这样，根据本发明的实施例4，与上述实施例2相同，利用对抑制扩散有效的阻挡层，能形成具有与纯Cu形成的布线相近的低电阻的Cu布线。此外，阻挡层能提高绝缘膜的绝缘性，因此，形成低电阻的、能防止元件工作电流泄漏的布线，得到低耗电的半导体装置。此外，通过阻挡层与布线本体之间的附着性提高、以及阻挡层与绝缘膜之间的附着性提高，可确保半导体装置具有优异的长时间工作的可靠性。
再有，在本实施例4中，热处理是在含有体积比率为60vol.ppm氧的氩(Ar)气氛中，在350℃下历时4个小时而进行的，但是在含有体积比率为60vol.ppm氧的氮气气氛中，或在含有体积比率为60vol.ppm氧的氢气气氛中，分别在350℃下历时4个小时进行的热处理时，也能得到与实施例4相同的结果。
(实施例5)本实施例5与上述实施例2相比，仅替换热处理条件，形成具备阻挡层的布线构造。
该热处理是对Cu·Mn合金膜与Cu填埋层，在仅不可避免地含有0.1ppm氧的纯氩气气氛中，温度为300℃、历时9个小时而进行的。由此，包含于Cu·Mn合金膜中的Mn原子从该合金膜向其与绝缘膜103的界面热扩散，在该界面附近的区域形成阻挡层。形成的阻挡层的厚度为5nm。此外，通过该热处理，Mn扩散并逸出、Cu几乎占了全部总量的Cu·Mn合金膜的表层部与Cu填埋层一体化，形成由Cu形成的布线本体。
通过电子能量损失分光法(EELS)分析了阻挡层内部的Cu、Mn及Si原子的浓度分布。该EELS分析是利用高分解能的场致发射型透射电子显微镜(TEM)，以0.2nm的间隔扫描电子束而进行的。根据其分析结果，示出了Cu原子的浓度从布线本体向SiO2绝缘膜侧单调递减。还示出了Si原子的浓度从SiO2绝缘膜向布线本体侧单调递减。
此外，据TEM观察，在阻挡层内部几乎没有看到空隙。因此，由于Mn原子的扩散均一，在Cu原子与Si原子的浓度近似一致的区域，Mn原子被集中储存。此外，该被储存的Mn原子的浓度，在阻挡层107的Cu原子和Si原子的浓度近似一致的区域中最大，约为Cu原子和硅Si原子浓度的2倍。
若测定Cu布线本体的电阻率，其电阻率极低，与在开口宽度为90nm的布线用槽中填埋纯Cu而形成的布线大致相等，为2.6μΩ·cm。
因此，根据本发明的实施例5，与上述实施例2相同，利用对抑制扩散有效的阻挡层，能构成具有与纯Cu形成的布线相近的低电阻的Cu布线。此外，阻挡层能提高绝缘膜的绝缘性，因此，能形成低电阻的、能防止元件工作电流泄漏的布线，得到低耗电的半导体装置。此外，通过阻挡层与布线本体之间的附着性提高、以及阻挡层与绝缘膜之间的附着性提高，可确保半导体装置具有优异的长时间工作的可靠性。
再有，该实施例5中，热处理是在不可避免地仅含有0.1ppm的氧的氩气气氛中，在300℃下历时90分钟进行的，但是在不可避免地仅含有0.1ppm的氧的氮气气氛中、或在不可避免地仅含有0.1ppm的氧的氢气气氛中，分别在300℃下历时90分钟进行热处理时，也能得到实施例5相同的结果。
(实施例6)在本实施例6中，与上述实施例2相比，仅替换布线用槽的开口宽度W，形成具备阻挡层的布线构造。该实施例6与实施例2不同的地方有以下几点。
开口宽度W为32nm，Cu·Mn合金膜的层厚在没有形成布线用槽的绝缘膜的平坦表面上为30nm。此时，在布线用槽的槽底形成约为8nm的Cu·Mn合金膜。
此外，对残留于布线用槽内部的Cu·Mn合金膜与Cu填埋层进行热处理时，是在不可避免地含有仅0.1ppm的氧的纯氩气气氛中，在温度为350℃下历时30分钟进行的。通过该热处理，包含于Cu·Mn合金膜中的Mn原子从该合金膜向其与绝缘膜103的界面热扩散，在该界面附近的区域形成阻挡层。形成的阻挡层的厚度为2nm。
该实施例6中，利用电子能量损失分光法(EELS)分析阻挡层内部的Cu、Mn及Si原子的浓度分布。该EELS分析是利用高分解能的场致发射型透射电子显微镜(TEM)，以0.2的间隔扫描电子束而进行的。根据其分析结果，示出了Cu原子的浓度从布线本体向SiO2绝缘膜侧单调递减。还示出了Si原子的浓度从SiO2绝缘膜向布线本体侧单调递减。
此外，据TEM观测，在阻挡层内部几乎没有看到空隙。因此，由于Mn原子的扩散均一，在Cu原子与Si原子的浓度近似一致的区域，Mn原子被集中储存。此外，该被储存的Mn原子浓度在阻挡层的Cu原子与Si原子的浓度几乎一致的区域中最大，约为Cu原子及Si原子的浓度的2倍。
实施上述热处理后，从阻挡层的透射电子显微镜像可知，在阻挡层的内部，形成了非晶(Amorphous)特有的无规则(random)的结构。
此外，从布线本体的区域和阻挡层的区域获得的Mn的电子能量损失分光(EELS)光谱的结果，能确认在与布线本体的阻挡层相邻的区域中的Mn，与阻挡层的中心部价数相同，被离子化成2价或3价。
若测定Cu布线本体的电阻率，该电阻率极低，与在开口宽度为32nm的布线用槽中填埋纯Cu而形成的布线大致相等，为4.6μΩ·cm。
这样，根据本发明实施例6，与上述实施例2相同，利用对抑制扩散有效的阻挡层，能构成具有与Cu形成的布线相近的低电阻的Cu布线。此外，阻挡层能提高绝缘膜的绝缘性，因此，能构成低电阻的、能防止元件工作电流的泄漏的布线，得到低耗电的半导体装置。此外，通过阻挡层与布线本体之间的附着性提高、以及阻挡层与绝缘膜之间的附着性提高，可确保半导体装置具有优异的长时间工作的可靠性。
此外，根据实施例6，可知本发明不仅仅适用于布线用槽的开口宽度为90nm或45nm的情况，也适用于开口宽度为32nm的的情况。
然后，对本发明的第2实施形态及其实施例进行说明。
图9是简要表示本发明的第2实施形态中的半导体装置的制造顺序及其结构的说明图，(a)表示制造顺序的前半、(b)表示制造顺序的后半。
图9的第2实施形态中，与上述第1实施形态大致相同的结构要素用同一符号标注，并省略其说明。该第2实施形态与第1实施形态不同的地方在于阻挡层7a的结构，如图1(b)的右侧所示，阻挡层7a由Mn系氧化物被覆膜构成，其厚度方向的中心部的Mn原子浓度最大，，在阻挡层7a的内部含有Cu，该Cu的原子浓度从布线本体8侧向与该布线本体8相对的绝缘膜3侧单调递减。另外，阻挡层7a中Si作为其结构要件没有被提及。
此外，阻挡层7a的层厚为，1nm以上、设置于绝缘膜3中的布线用槽4的开口宽度W(参照图9(a))的1/5以下，且10nm以下。
此外，在与阻挡层7a连接的布线本体8侧存在2价或3价离子化的Mn。
而且，在本发明的第2实施形态中，热处理是在仅不可避免地含有氧(O2)的纯惰性气体、或含有体积浓度上限为75vol.ppm的氧的惰性气体形成的气流中实施的。此外，也可在仅不可避免地含有氧(O2)的氮气或氢气、或者含有体积浓度上限为75vol.ppm的氧的氮气或氢气所形成的气流中实施。
根据本发明的第2实施形态，阻挡层7a采用与第1实施形态相比更简单的结构，但是也能发挥与第1实施形态同样的下述效果。
也就是说，在绝缘膜3与布线本体8之间，能获得层厚中心部的Mn原子浓度为最大、由Mn系氧化物形成的阻挡层7a，即，能获得在层厚中心部Mn浓缩的由Mn系氧化物形成的阻挡层7a，因此，该阻挡层7a是热稳定、结构致密的层，是对扩散抑制有效的结构。因此，对于Cu从布线本体8侧的扩散有良好的阻挡性，从而优化绝缘膜3的绝缘性。此外，对于Si从绝缘膜3的扩散有良好的阻挡性，从而能使布线本体8为低电阻的布线本体。因此，可以实现具备用低电阻的、能防止元件工作电流泄漏的布线，低耗电的半导体装置1a。
此外，根据本发明的第2实施形态，阻挡层7a为含有Cu的被覆膜，因此无法隔绝该阻挡层7a与以Cu为主要成分的布线本体8之间的原子浓度分布，因Cu的浓度连续变化，能提高与形成布线本体8的Cu膜的附着性，该布线本体是与阻挡层7a的表面接触而形成的，能确保半导体装置1a具有优异的长时间工作的可靠性。
此外，根据本发明的第2实施形态，阻挡层7a中的Cu原子浓度从以Cu为主要成分的布线本体8侧向绝缘膜3侧单调递减，因此，无法隔绝该阻挡层7a与以Cu为主要成分的布线本体8之间的原子浓度分布，因Cu的浓度连续变化，能提高与形成布线本体8的Cu膜的附着性，能确保半导体装置1a具有优异的长时间工作的可靠性。
此外，根据本发明的第2实施形态，阻挡层7a中含有的Cu原子浓度在该层厚度方向中心部的Mn原子浓度以下，因此，阻挡层7a的主要构成元素为Mn，因该Mn与氧的结合力很强所以形成扩散缓慢的Mn氧化物，阻挡层7a由该Mn氧化物形成。因此，阻挡层7a对于Cu从布线本体8侧的扩散具有优异的阻挡性。
此外，阻挡层7a的厚度为1nm以上、开口部的槽宽的1/5以下，确保了阻挡层7a的厚度，对于Cu从布线本体8侧的扩散、Si从绝缘膜3侧的扩散，确实起到了阻挡层7a的阻挡作用。同时，阻挡层7a的厚度即使最大也是10nm以下，因此布线本体8被阻挡层7a夹着，确实能防止布线的有效电阻增大等的危害。因此，能进一步确保绝缘膜3的绝缘性及布线的低电阻性。
此外，阻挡层7a是非晶的，因此能抑制Cu和Si通过晶粒界而进行的异常扩散。因此，提高了阻挡层7a的阻挡作用，确保了绝缘膜3的绝缘性及布线的低电阻性。
此外，根据本发明的第2实施形态，在与阻挡层7a连接的布线本体8侧，存在离子化成2价或3价的Mn，因此在与阻挡层7a连接的布线本体8侧存在正的电荷，从而在与隔着阻挡层7a且相对的绝缘膜3侧之间形成电场。利用在该形成于阻挡层7a两侧的电场，布线本体8及绝缘膜3贴附于阻挡层7a，所以能够得到界面的附着性提高的效果，能确保半导体装置1a具有优异的长时间工作的可靠性。
此外，根据本发明的第2实施形态，在热处理工序中，热处理是在不可避免含有氧的纯惰性气体、或含有最大的75vol.ppm的比例的氧的惰性气体中进行，因此，与阻挡层7a的形成无关的、扩散移动到布线本体8的表面的Mn等合金元素，被惰性气体中含有的适量的微量氧氧化，在布线本体8的表面形成氧化物，以布线本体8的表面氧化物的形态从布线本体8的内部消失。因此，布线电阻与纯Cu大致相同，可得到低电阻的布线本体。
此外，在本发明的第2实施形态中，热处理工序中的热处理是在150℃以上600℃以下的温度下进行的，因此能使阻挡层7a为本发明的第2实施形态的特有的结构，能够产生布线本体8的低电阻化、绝缘膜3的绝缘性提高、以及布线本体8与绝缘膜3之间的附着性提高等诸多效果。
此外，在本发明的第2实施形态中，热处理工序中的热处理是在150℃以上450℃以下的温度下进行的，从而能稳定地形成阻挡层7a的非晶化。
(实施例)
基于含有Si的绝缘膜3上的Cu·Mn合金膜5，形成具备由Cu形成的低电阻的布线本体8、以及含有Cu、Mn的阻挡层7a的布线结构，以此为例，详细说明本发明的第2实施形态的内容。
(实施例7)图10是表示沉积Cu·Mn合金膜，然后沉积Cu填埋层的状态的布线用槽(开口部)的内部结构的示意图。图11是表示在对布线用槽内的Cu·Mn合金膜及Cu填埋层进行加热处理后的布线用槽内部的结构的剖视图。图12是阻挡层的剖面的透射型电子显微镜像。图13是表示布线本体与阻挡层的Mn元素的离子化状态的图。图14是表示对阻挡层用电子能量损失分光法(EELS)的Cu及Mn的组成分析结果的图。
如图10中所示意图样中，在形成于硅基板201上的导电性硅半导体层202的表面，利用一般的化学气相生长法，在层间绝缘体层即厚度为150nm的由SiO2形成的绝缘膜203上的布线用槽(开口部)204内部的侧壁及其表面上，沉积Cu·Mn合金膜205。布线用槽204的横向宽度(开口宽度)W为90nm。Cu·Mn合金膜205是将含有原子浓度为7％的Mn的Cu·Mn合金形成的靶材，在一般的高频溅射装置内溅射而形成的。得到的Cu·Mn合金膜205中的Mn的原子浓度的比率约为5％，是用EELS法定量。Cu·Mn合金膜205的层厚在平坦的Si基板的表面上成膜时为80nm。
然后，将溅射法形成的上述Cu·Mn合金膜205作为种子(Seed)层，通过电解电镀法在Cu·Mn合金膜205的表面镀Cu，在布线用槽204内部形成Cu填埋层206(参照图8)。
然后，将绝缘膜203的布线用槽204内部的、具备上述Cu·Mn合金膜205和Cu填埋层206的结构体，在含有体积比率为25vol.ppm的氧的氩(Ar)气氛中，在温度400℃下历时30分钟，实施加热处理。由室温达到加热处理温度400℃的升温速度为每分钟8℃。此外，结束加热处理后，由400℃降低到室温的平均冷却速度为每分钟10℃。这样，Cu·Mn合金膜205中含有的Mn原子从该合金膜205向其与绝缘膜203的界面热扩散，在其界面附近的区域如图11所示，形成由Mn系氧化物形成的阻挡层207。本实施例中的经加热处理形成的阻挡层207的厚度为5nm。
实施了上述的加热处理后，阻挡层207的透射电子显微镜像如图12所示。从图12可知，在阻挡层207内部，形成了非晶(amorphous)特有的无规则的结构。
图12中，从区域a、b表示的部分，得到Mn的电子能量损失分光(EELS)光谱。其结果示于图13。图12的区域a是与布线本体208中的阻挡层207相邻的区域，区域b是阻挡层207中心部。图13中，不管氧浓度是否在EELS的检测浓度以下，区域a的Mn的光谱与区域B的阻挡层207的中心部的Mn光谱，在同一能量位置可观察到峰值强度。由此，能确认在布线本体208的与阻挡层207相邻的区域中的Mn与阻挡层207的中心部的Mn价数，离子化为2价或3价。
根据一般的SIMS分析，确认在阻挡层207内部含有Cu。还确认了Cu原子的浓度从布线本体208侧向绝缘膜203侧单调递减。
此外，利用电子能量损失分光法(EELS)分析了阻挡层207内部的元素分布，结果示于图14。用于EELS分析的是利用高分解能的场致发射型透射电子显微镜，以0.2的间隔扫描电子束而进行组成分析。图14可知，在阻挡层207的层厚方向的中心部，表示了Mn浓度的最大值。此外，在EELS分析中，也确认了Cu的浓度从以Cu为主要成分的膜(布线本体208)侧向绝缘膜203(SiO2膜)侧单调递减。并且，在阻挡层207的层厚的中心部，Cu的原子浓度在Mn的原子浓度以下。
由上述加热处理，Mn扩散并逸出、Cu几乎占总体总量的Cu·Mn合金膜205与Cu填埋层206一体化，形成布线本体208。伴随上述的加热处理，在布线本体208上侧的表层部上也形成了Mn系氧化物被覆膜(图11中未示。)，利用化学机械研磨(简称：CMP)法除去该上侧表层部的Mn系酸化物被覆膜。露出Cu布线本体208的表面后，测定了Cu布线本体208的电阻率。Cu布线本体208的电阻率极低，与在开口宽度为90nm的布线用槽中填埋Cu而形成的布线大致相等，为2.5μΩ·cm。
这样，根据本发明的实施例7，利用对扩散更有效的非晶阻挡层，能够成具有与纯Cu形成的布线相近的低电阻的Cu布线。此外，阻挡层能提高绝缘膜的绝缘性，因此，形成低电阻的、能防止元件工作电流泄漏的布线，得到低耗电的半导体装置。此外，通过阻挡层与布线本体之间的附着性提高、以及阻挡层与绝缘膜之间的附着性提高，可确保半导体装置具有优异的长时间工作的可靠性。
由本发明的结构形成的Cu布线，对于元件工作电流的高效流通具有很好的低电阻的特性，还具备充分具有阻挡层功能的Mn系氧化物被覆膜，因此能避免元件工作电流的泄漏，从而，能很好地用于构成低耗电的电子装置。例如，可以用于构成液晶显示装置(LCD)、平板显示装置(简称：FDP)、有机电致发光(Electro-Luminescence)(简称：EL)装置、无机EL装置等的电子装置。
此外，具有本发明所述的Mn原子浓度分布的Mn系氧化物被覆膜，并不一定要如以往那样用Ta系材料形成厚的阻挡层，作为薄膜阻挡层也可以发挥作用，所以为了进行高密度的集成而使布线宽度较小，例如可以用于构成布线宽度为90nm以下的硅LSI等。
此外，本发明的布线是由低电阻的布线本体、以及能很好地防止元件工作电流泄漏的阻挡层构成，因此可用于构成需流通大的元件工作电流的、由硅或锗化硅(SiGe)等形成的功率器件。
然后，对上述第1实施形态及第2实施形态中，在绝缘膜3上用溅射法沉积Cu合金膜5时所用的溅射用靶材进行说明。另外，对溅射用靶材进行溅射而形成的Cu合金膜5的组成，与所使用的溅射用靶材的组成大致相同。
用于沉积Cu合金膜5的溅射用靶材，是由作为主要成分的Cu、和作为必须元素的Mn而形成的，但是在该靶材中，含有在除了必须的元素外在残留Cu中不可避免残留的不可避免的杂质。因此，本发明者针对该溅射用靶材中含有的不可避免的杂质，发现了下述(a)～(d)问题的产生。
(a)若Cu合金膜中存在形成氧化物用的自由能大、与氧的结合反应性高的不可避免的杂质时，该不可避免的杂质容易与氧结合生成氧化物，最终进入布线本体，使布线本体的电阻变高。
(b)若Cu合金膜中存在在Cu中的扩散系数要比Cu自身的扩散系数小的不可避免的杂质时，该不可避免的杂质由于在Cu中的扩散缓慢，残留在Cu中的可能性高，最终进入布线本体，其电阻变高。
(c)若Cu合金膜中存在与Cu形成金属间化合物的不可避免的杂质时，该不可避免的杂质最终进入布线本体，其电阻变高。
(d)若Cu合金膜中存在与Mn形成金属间化合物的不可避免的杂质时，该不可避免的杂质最终进入布线本体，其电阻变高。
这里，在本发明中，特定了造成上述问题的不可避免的杂质，并规定几乎不含有这些杂质。并且，由该溅射用靶材形成的布线本体具有低电阻、良导电性的特性，可获得低耗电的半导体装置。
该溅射用靶材如上所述，由作为主要成分的Cu、作为必须元素的Mn、以及除必须的元素外在残留Cu上不可避免地残留的不可避免的杂质形成。
作为该必须元素的Mn的含有量最好是以原子浓度计算为该Cu合金全体的0.5％以上20％以下。其理由是，若Mn的含有量在0.5％以下，则形成阻挡层所必需的Mn太少，所以在界面的一部分上形成1nm以下的厚度的阻挡层即止，无法确保扩散阻挡性和界面的附着性。此外，若Mn的含有量在20％以上，则因Mn量过多，阻挡层厚度在10nm以上，对于现有的Ta等的阻挡层没有优越性。
在上述必须的元素中，含有Mn的同时，也可以含有能固溶主要成分Cu的固溶元素，如锌(Zn)、锗(Ge)、锶(Sr)、银(Ag)、镉(Cd)、铟(IN)、锡(Sn)、钡(Ba)、镨(Pr)、以及钕(Nd)的各元素中的至少1种元素。这些固溶元素是具有与Cu自身的扩散系数相同、或更大的扩散常数，而且是比Cu更容易被氧化的元素，能够进一步提高上述的作为阻挡层的Mn系氧化物被覆膜对于Cu从布线本体侧扩散的阻挡性、以及与绝缘膜的附着性，确保半导体装置具有优异的长时间工作的可靠性。
因此，本发明中，上述不可避免的杂质是构成第1组的锂(Li)，构成第2组的铍(Be)、钙(Ca)、镁(Mg)，构成第3组的硼(B)、镓(Ga)及铝(Al)，构成第4组的硅(Si)，构成第5组的锑(Sb)，构成第6组的钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)以及金(Au)的各主过渡金属元素，构成第7组的镧(La)、铈(Ce)、钐(Sm)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)的各镧系内过渡金属元素，以及构成第8组的钍(Th)中的任何一种时，该不可避免的杂质的合计含有量对于每个组以原子浓度计算为该铜合金全体的0.1％以下。
这样，本发明的溅射用靶材为了最终使布线本体8的电阻白白增大，规定了杂质元素的各个浓度，该杂质元素为：(a)形成氧化物用的自由能(Free energy)大、与氧的结合反应性高的杂质元素，(b)在Cu中的扩散系数比Cu自身的扩散系数小的杂质元素，(c)与Cu形成金属间化合物的杂质元素，以及(d)与Mn形成金属间化合物的杂质元素。根据该浓度规定，规定了对由SiO2形成的层间绝缘膜3进行化学还原的特定元素的浓度，此外，规定原子浓度每上升1％，Cu的电阻率则上升5μΩ·cm以上。
构成第1组的锂(Li)属于元素周期表的第I族，在溅射用靶材中不管不含有还是含有该元素，原子浓度最好是0.1％以下。这里，“不含有”是指分析上的检测界限以下的浓度。
第I族元素，特别是Li对Cu的固溶度很大，有可能在Cu(布线本体8)中残留而使电阻变大，同时随Li浓度的增加液相线温度急剧降低，在工艺流程中液体有可能渗出。
这里，例示无焰(Flameless)原子吸收分光分析法的Li的检测界限为3×10-5μg/ml(参照保田和雄、广川吉之助共同编写的《高灵敏度原子吸收分光·发光分析》、(株)讲谈社、昭和51年7月10日发行、第1次印刷、第103页)。此外，例示火焰发光分析法Li的检测界限为3×10-5μg/ml(参照上述《高灵敏度原子吸收分光·发光分析]、第103页)。利用对象元素的原子量(Li为6.9)，可以进行从重量浓度到原子浓度的换算。
构成第2组的铍(Be)、钙(Ca)及镁(Mg)属于元素周期表的第II族，在溅射用靶材中，不管有没有含有这些元素，这些元素的合计原子浓度最好为0.1％以下。
由于Be、Ca、Mg与氧的反应性较高，因此在溅射用靶材中，若包含这些元素的合计原子浓度超过0.1％时，则Cu合金膜5内含有这些元素的氧化物的浓度显著增加。该氧化物会增大Cu合金的电阻，因此无法形成合适的Cu合金膜5，以形成高导电率的Cu膜(布线本体8)。另一方面，若控制这些各元素的原子浓度在0.1％以下，则能够稳定获得合适的Cu合金膜5，以形成高导电率的Cu膜(布线本体8)，同时由于也能抑制形成层间绝缘膜3的例如SiO2的化学还原作用，所以能减少由还原产生的Si原子的量，从而具有以下优点，能减少向由Cu合金膜5形成的Cu膜(布线本体8)侵入、使电阻增大的Si原子的量，能稳定形成高导电率的Cu膜(布线本体8)。
这里，例示高频等离子体分光分析法的Be的检测界限为2×10-4μg/ml(参照上述《高灵敏度原子吸收分光·发光分析]、第102页)。此外，例示无焰原子吸收分光分析法的Ca的检测界限为5.3×10-4μg/ml(参照上述《高感度原子吸收分光·发光分析》、第102页)。还有，例示无焰原子吸收分光分析法的Mg的检测界限为2.8×10-6μg/ml。
构成第3组的硼(B)、镓(Ga)及铝(Al)属于元素周期表的第III族，在溅射用靶材中，不管有没有含有这些元素，其合计原子浓度最好是0.1％以下。
若构成第3组的B、Ga、Al的各元素的合计原子浓度在0.1％以下，则可以获得Cu合金膜5以形成高导电率的Cu膜(布线本体8)。由于这些B、Ga、Al的氧化物形成自由能的变化或焓的变化，要比例如Si氧化物的大，因此与氧的反应性高。若大量生成含有这些元素的氧化物，就无法稳定获得良导电性的Cu合金膜5。形成于Cu合金膜5中的含有这些元素的氧化物，很快就被吸收到Cu膜内，从而给稳定形成高导电率的Cu膜(布线本体8)带来障碍。
并且，在上述Cu合金膜5中形成的氧化物的浓度会随溅射用靶材中的B、Ga、Al的含有量的增加而徒劳地增加。此外，硼(B)的熔点(＝2027℃)比Cu的熔点(＝1082℃)高，其扩散系数比Cu自身的扩散系数小，所以形成的硼氧化物几乎差不多全部残留在Cu合金膜5内部。因此，给稳定形成高导电率的Cu膜(布线本体8)带来障碍。因而，若B、Ga及Al的原子浓度合计为0.1％以下，则对于稳定形成高导电率的Cu膜(布线本体8)是有益的。
这里，例示高频等离子体分光分析法的B的检测界限为8×10-2μg/ml(参照上述的《高灵敏度原子吸收分光·发光分析》、第102页)。此外，例示火焰吸收分光分析法的Ga的检测界限为0.1μg/ml(参照上述的《高灵敏度原子吸收分光·发光分析》、第102页)。此外，例示高频等离子体分光分析法的Al的检测界限为2×10-4μg/ml(参照上述的《高灵敏度原子吸收分光·发光分析》、第102页)。
构成第4组的硅(Si)属于元素周期表的第IV族，在溅射用靶材中不管有没有含有该元素，其原子浓度最好为0.1％以下。
若Si的原子浓度为0.1％以上，则具有使Cu膜(布线本体8)的电阻增加的作用，从而不能稳定形成低电阻的Cu膜(布线本体8)。
这里，例示利用对波长256.1nm的吸收分光度的高频等离子体分光分析法的Si的检测界限为9.4×10-2μg/ml(参照上述《高灵敏度原子吸收分光·发光分析》、第104页)。
构成第5组的锑(Sb)属于元素周期表的第V族，在溅射用靶材中，不管有没有含有该元素，其原子浓度最好为0.1％以下。
若Sb的原子浓度在0.1％以下，则具有使Cu膜(布线本体8)的电阻增大的作用，从而无法稳定形成导电性良好的Cu膜(布线本体8)。
这里，例示无焰原子吸收分光分析法的Sb的检测界限为5×10-3μg/ml(参照上述《高灵敏度原子吸收分光·发光分析》、第104页)。
构成第6组的钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)以及金(Au)的各主过渡金属元素，是指具有外层电子充填不充分的d壳(电子轨道)的元素群(参照《ダフイ—无机化学》、(株)广川书店、昭和46年4月15日发行、第5版、第205页)，这些元素在溅射用靶材中，不管有没有含有，其合计原子浓度最好为0.1％以下。
这些各主过渡金属元素在Cu中的扩散速度慢，因此在Cu合金膜5中，在这些元素大量达到界面之前，Cu与绝缘层相互扩散，从而劣化绝缘层的特性。若这些各主过渡金属元素的浓度合计以原子浓度计算超过0.1％时，则因在Cu中的扩散缓慢而很有可能在Cu中残留，使Cu布线的电阻变高。而且，因这些元素会与Mn形成金属间化合物，具有妨碍Mn在界面与表面扩散、形成电绝缘层的作用，并不理想。
因此，若使用上述的主过渡金属元素的合计的含有量为0.1％以下的溅射用靶材，特别能促进Mn在界面与表面上扩散，形成电绝缘层，有助于排除使布线本体8的电阻增大的元素。
这里，例示高频等离子体分光分析法的Ti的检测界限为2×10-4μg/ml(参照上述《高灵敏度原子吸收分光·发光分析》、第104页)。此外，例示Fe的检测界限在无焰原子吸收分光分析法下为1×10-5μg/ml，在高频等离子体分光分析法下为3×10-4μg/ml(参照上述《高灵敏度原子吸收分光·发光分析》、第102页)。其他主过渡金属元素的检测界限，在检测界限的定义以及公开技术文献(例如上述的《高灵敏度原子吸收分光·发光分析》、第101-106页)中例示。
构成第7组的镧(La)、铈(Ce)、钐(Sm)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)的各镧系内过渡金属元素，使之指原子序号为57～71的元素群(参照上述的[ダフイ—无机化学]、第262—263页)，这些元素在溅射用靶材中，不管有没有含有，其合计原子浓度最好为0.1％以下。
这些元素的含有量合计以原子浓度计算若小于0.1％，则可防止与Cu形成金属间化合物，有利于形成低电阻的Cu膜(布线本体8)。
这里，例示高频等离子体分光分析法的La的检测界限为4×10-4μg/ml(参照上述《高灵敏度原子吸收分光·发光分析》、第103页)。此外，例示利用同种分析法的Ce的检测界限为2×10-3μg/ml进行表示(参照上述《高灵敏度原子吸收分光·发光分析》、第102页)。其他的镧系内过渡金属元素的检测界限可以从技术文献(例如上述的《高灵敏度原子吸收分光·发光分析》、第101-106页)中了解。
构成第8组的钍(Th)是锕系内过渡金属元素(参照上述《ダフイ—无机化学]、第265—267页)的一种，该元素在溅射用靶材中，不管有没有含有，其原子浓度最好为0.1％以下。
若TH的含有量在0.1％以下，则可防止与Cu形成金属间化合物，有利于形成低电阻的Cu膜(布线本体8)。
这里，例示等离子体喷射法(参照上述《高灵敏度原子吸收分光·发光分析》、第21—23页)的Th的检测界限为2μg/ml(参照上述《高灵敏度原子吸收分光·发光分析》、第104页)。
本发明有关的、较低地规定了特定元素(上述第1组～第8组)的含有量的溅射用靶材，无论制造法、精制法，都可以通过在高纯度的，例如纯度为99.9999％(6N)以上的高纯度的Cu中添加纯度为99.999％(5N)以上的高纯度的Mn，将制造得到的Cu合金进行板状成型或加工而形成。作为高纯度的Mn，通过例如螯合物树脂离子交换法或电场法、真空升华精制法得到，能使用金属杂质的合计量为200ppm以下，且非金属杂质的合计量为10ppm以下的精制的Mn(参照特开2002—285373号)。此外，例如Cu·Ge合金，可以在例如纯度99.9999％(6N)以上的高纯度的Cu中添加半导体等级的高纯度Ge制造而成。
溅射用靶材中的本发明相关的特定元素的浓度，可以通过各种高灵敏度分析方法进行定量。例如，能用无焰原子吸收分光分析、高频等离子体分光分析、质量分析等各方法进行定量。定量分析希望以对于每个分析对象的元素选择检测界限高的方法进行。例如，对于Ni，高频等离子体分光分析法的检测界限为4×10-4μg/ml，而无焰原子吸收分光分析法的检测界限为7.3×10-5μg/ml(参照上述《高灵敏度原子吸收分光·发光分析》、第103页)。因此，对于NI，相比于用高频等离子体分光分析法，更希望用无焰原子吸收分光分析法进行定量。
上述在高纯度的Cu中添加高纯度的Mn而制造的Cu合金，不仅能作为溅射用靶材，还用作构成以Cu为主体的布线用的真空蒸镀源，还可用作溅射法以外的其他成膜用靶材。例如，能用作Cu合金膜5的一种成膜法、即激光烧蚀法用的靶材。此外，还可用作离子电镀法、离子团束法、等离子体反应法等用的成膜用靶材。
本发明的溅射用靶材如上所述，是具有特定元素、且规定了这些元素的含有量很低的高纯度物质，因此，可抑制溅射时异常放电的产生，从而具有能稳定获得空隙少且均匀的、形成膜厚均一的布线本体的Cu膜(布线本体8)、以及膜厚均一的阻挡层7的效果。
上述说明中，若不可避免的杂质是构成第1组～第8组的特定元素，则该不可避免的杂质的合计含有量对于每个组，以原子浓度计算为溅射用靶材的0.1％以下，但也可以不是对每个组为0.1％以下，而是该特定的不可避免的杂质的合计含有量为0.1％以下。采用这样的规定，是将不可避免的杂质规定得更少，使得由溅射用靶材形成的布线本体成为低电阻、良好导电性的布线本体，从而可以进一步确保获得低耗电的半导体装置的效果。
再有，本发明在半导体元件、具备半导体元件的液晶显示装置或有机以及无机电致发光(简称：EL)显示装置等的平面显示装置、以及其他具有Cu布线结构的电子装置中，用于形成该布线溅射用靶材可以得到广泛应用。
此外，利用本发明的溅射用靶材制成的Cu布线结构并不限于上述的嵌入式布线结构，也能适用于各种布线结构。
(实施例8)
对于本发明的内容，以用于硅(Si)半导体元件用途中的Cu布线为例进行详细说明。
图15是表示沉积Cu合金膜，然后沉积Cu填埋层的状态的布线用槽(开口部)的内部结构的示意图。图16是表示对布线用槽内的Cu合金膜及Cu填埋层进行了加热处理后的布线用槽内部的结构的剖视图。
如图15所示意的图样中，在形成于硅基板301上的导电性硅半导体层302的表面，利用一般的化学气相生长法，在层间绝缘体层即厚度为150nm的由SiO2形成的绝缘膜303上的布线用槽(开口部)304的内部侧壁及其表面上，沉积Cu合金膜(Cu·Mn合金膜)305。布线用槽304的横向宽度(开口宽度)W为32nm。Cu·Mn合金膜305是将含有原子浓度为4％的Mn、有关本发明的溅射用靶材在一般的高频溅射装置中溅射而形成的。Cu·Mn合金膜305的层厚在平坦的Si基板的表面上成膜时为30nm。
上述本发明的溅射用靶材是由Cu合金成型得到的，该溅射用靶材中含有的不可避免的杂质为构成第1组的锂(Li)，构成第2组的铍(Be)、钙(Ca)、镁(Mg)，构成第3组的硼(B)、镓(Ga)及铝(Al)，构成第4组的硅(Si)，构成第5组的锑(Sb)，构成第6组的钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)以及金(Au)的各主过渡金属元素，构成第7组的镧(La)、铈(Ce)、钐(Sm)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)的各镧系内过渡金属元素，以及构成第8组的钍(Th)中的任何一种。而且，该不可避免的杂质的合计含有量对于每个组，以原子浓度计算为0.1％以下。
然后，将溅射法形成的上述Cu·Mn合金膜305作为种子(Seed)层，利用电解电镀法在Cu·Mn合金膜305的表面镀Cu，在布线用槽304的内部形成Cu填埋层306(参照图15)。
然后，将在绝缘膜303的布线用槽304内部具备上述Cu·Mn合金膜305和Cu填埋层306的结构体，在含有体积比率为10ppm的氧的氩(Ar)气氛中，在温度300℃下历时15分钟，实施加热处理。由室温达到热处理温度300℃的升温速度为每分钟8℃。此外，结束加热处理后，由300℃降低到室温的平均冷却速度为每分钟10℃。这样，Cu·Mn合金膜305中含有的Mn原子从该合金膜305向其与绝缘膜303的界面热扩散，该界面的区域如图16所示，形成由Mn系氧化物形成的阻挡层307。本实施例中经热处理形成的阻挡层307的厚度为4nm。
根据一般的二次离子质量分析法(SIMS)，与上述第2的实施形态的情况相同，确认阻挡层307的内部含有Cu，还确认了阻挡层7的Cu原子的浓度从布线本体308侧向层间绝缘膜303侧单调递减。因上述的加热处理，Mn扩散并逸出、Cu几乎占了全部总量的Cu·Mn合金膜305，与Cu填埋层306一体化，形成布线本体308。布线本体308的电阻率极低，与在开口宽度为32nm的布线用槽中填埋纯Cu而形成的布线大致相等，为4.0μΩ·cm。
(实施例9)
实施例9的溅射用靶材中含有的不可避免的杂质是，构成第1组的锂(Li)，构成第2组的铍(Be)、钙(Ca)及镁(Mg)，构成第3组的硼(B)、镓(Ga)及铝(Al)，构成第4组的硅(Si)，构成第5组的锑(Sb)，构成第6组的钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、锆(Zr)、钼(Mo)、钯(Pd)、钨(W)、铂(Pt)及金(Au)的各主过渡金属元素，以及构成第8组的钍(Th)。而且，该不可避免的杂质的合计含有量对于每个组以原子浓度计算为0.1％以下。其他条件全部与实施例8相同，从而形成布线本体。布线本体308的电阻率是与实施例8相同的值，为4.0μΩ·cm。
(实施例10)
实施例10的溅射用靶材中含有不可避免的杂质是锂(Li)、铍(Be)、钙(Ca)、镁(Mg)、硼(B)、镓(Ga)及铝(Al)、硅(Si)、锑(Sb)、钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)及金(Au)、镧(La)、铈(Ce)、钐(Sm)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)、钍(Th)中的任何一种。而且，该不可避免的杂质的全部合计含有量以原子浓度计算为0.1％以下。其他条件全部与实施例8相同，从而形成布线本体。布线本体308的电阻率为3.8μΩ·cm。
在该实施例10中，改善布线本体308的电阻，使其变得更低。认为其原因，并不是对每个组规定特定的不可避免的杂质的含有量，而是对其全体作了规定，使得其最终含有量进一步减少。
(实施例11)
实施例11的溅射用靶材中含有的不可避免的杂质为，锂(Li)、铍(Be)、钙(Ca)、镁(Mg)、硼(B)、镓(Ga)及铝(Al)、硅(Si)、锑(Sb)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、锆(Zr)、钼(Mo)、钯(Pd)、钨(W)、铂(Pt)、金(Au)及(Th)。而且，该不可避免的杂质的全部合计含有量以原子浓度计算为0.1％以下。其他条件全部与实施例8相同，从而形成布线本体。布线本体308的电阻率是与实施例10相同的值，为3.8μΩ·cm。
(比较例)
比较例的溅射用靶材中含有的不可避免的杂质为，构成第1组的锂(Li)，构成第2组的铍(Be)、钙(Ca)、镁(Mg)，构成第3组的硼(B)、镓(Ga)及铝(Al)，构成第4组的硅(Si)，构成第5组的锑(Sb)，构成第6组的钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)及金(Au)的各主过渡金属元素，构成第7组的镧(La)、铈(Ce)、钐(Sm)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)各镧系内过渡金属元素，以及构成第8组构成钍(Th)的任一种，该不可避免的杂质是以在第1组～第8组中的任意一种(该比较例中为第6组)的原子浓度超过0.1％而存在的。其他条件全部与实施例8相同，从而形成布线本体。布线本体的电阻率为5.0μΩ·cm。布线本体的电阻变大，认为其原因是特定的不可避免的杂质(该比较例为中第6组)较多。
工业上的实用性
根据本发明的半导体装置包括含有硅的绝缘膜、由铜形成的布线本体、以及由Mn系氧化物形成的阻挡层，从而确保绝缘膜的绝缘性，实现布线的低电阻，还提高阻挡层与绝缘膜之间的附着性，可长时间进行有可靠性的工作。

Claims (19)

1.一种半导体装置，是在绝缘膜上设有布线的半导体装置，其特征在于，包括：
含有硅(Si)的绝缘膜；
形成于所述绝缘膜中设置的槽状开口部内、由铜(Cu)形成的布线本体；以及
形成于所述绝缘膜和布线本体之间、由Mn系氧化物形成的阻挡层，在厚度方向的中心部锰(Mn)的原子浓度为最大。
2.如权利要求1所述的半导体装置，其特征在于，所述阻挡层内部含有Cu。
3.如权利要求2所述的半导体装置，其特征在于，所述阻挡层中含有的Cu原子浓度从布线本体侧向绝缘膜侧单调递减。
4.如权利要求3所述的半导体装置，其特征在于，所述阻挡层中含有的Cu的原子浓度是在阻挡层厚度方向的中心部的Mn的原子浓度以下。
5.一种半导体装置，是在绝缘膜上设有布线的半导体装置，其特征在于，包括：
含有硅(Si)的绝缘膜；
形成于所述绝缘膜中设置的槽状开口部内、由铜(Cu)形成的布线本体；以及
形成于所述布线本体和绝缘膜之间、由含有Cu、Si、Mn的氧化物形成的阻挡层，Cu的原子浓度从布线本体侧向绝缘膜侧单调递减少，Si原子浓度从绝缘膜侧向布线本体侧单调递减少，在Cu的原子浓度和Si的原子浓度大致相等的区域Mn的原子浓度为最大
6.如权利要求5所述的半导体装置，其特征在于，所述阻挡层中，其内部的Cu和Si的原子浓度大致相等的区域中的Mn的原子浓度，是Cu或Si原子浓度的2倍以上。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于，所述阻挡层的层厚为1nm以上、开口部的槽宽的1/5以下，并且是在10nm以下。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于，所述阻挡层由非晶构成。
9.如权利要求1～8中任一项所述的半导体装置，其特征在于，在与所述阻挡层连接的布线本体侧存在离子化成2价或3价的Mn。
10.一种半导体装置的制造方法，是在绝缘膜上设置布线的半导体装置的制造方法，其特征在于，包括：
在含有硅(Si)的绝缘膜上设置槽状开口部的工序；
在所述开口部的内周面形成含有锰(Mn)和铜(Cu)的铜合金膜的铜合金膜形成工序；
在形成了所述铜合金膜的开口部中填埋Cu，形成铜填埋层的工序；以及
实施热处理，在铜合金膜和绝缘膜之间形成阻挡层，同时使该铜合金膜与铜填埋层的Cu一体化成为布线本体的热处理工序，
所述阻挡层由Mn系氧化物形成，在厚度方向的中心部Mn的原子浓度为最大。
11.一种半导体装置的制造方法，是在绝缘膜上设置布线的半导体装置的制造方法，其特征在于，包括：
在含有硅(Si)的绝缘膜上设置槽状开口部的工序；
在所述开口部的内周面形成含有锰(Mn)和铜(Cu)的铜合金膜的铜合金膜形成工序；
在形成了所述铜合金膜的开口部中填埋Cu，形成铜填埋层的工序；以及
实施热处理，在铜合金膜和绝缘膜之间形成阻挡层，同时使该铜合金膜与铜填埋层的Cu实现一体化成为布线本体的热处理工序，
所述阻挡层由含有Cu、Si、Mn的氧化物构成，Cu的原子浓度从布线本体侧向绝缘膜侧单调递减，Si的原子浓度从绝缘膜侧向布线本体侧单调递减，在Cu的原子浓度和Si的原子浓度大致相等的区域中Mn的原子浓度为最大。
12.如权利要求10或11所述的半导体装置的制造方法，其特征在于，在所述热处理的工序中，热处理是在由不可避免含有氧的纯惰性气体、或含有最大为75vol.ppm比例的氧的惰性气体形成的气流中进行的。
13.如权利要求10或11所述的半导体装置的制造方法，其特征在于，在所述热处理的工序中，热处理是在由不可避免含有氧的氮气或氢气、或含有最大为75vol.ppm比例的氧的氮气或氢气形成的气流中进行的。
14.如权利要求10～13中任一项所述的半导体装置的制造方法，其特征在于，在所述热处理的工序中，热处理是在150℃以上600℃以下的温度下进行的。
15.如权利要求10～13中任一项所述的半导体装置的制造方法，其特征在于，在所述热处理的工序中，热处理是在150℃以上450℃以下的温度下进行的。
16.如权利要求10～15中任一项所述的半导体装置的制造方法，其特征在于，所述铜合金膜形成工序中的铜合金膜的形成，是对溅射用靶材中实施溅射来进行的。
17.一种溅射用靶材，是用于实施溅射而形成铜合金膜的如权利要求16所述的半导体装置的制造方法的溅射用靶材，其特征在于，
由作为主要成分的铜(Cu)；
作为必须元素的锰(Mn)；以及
除所述必须元素之外在残留Cu中不可避免地残留的不可避免的杂质形成，
所述不可避免的杂质为构成第1组的锂(Li)，构成第2组的铍(Be)、钙(Ca)及镁(Mg)，构成第3组的硼(B)、镓(Ga)及铝(Al)，构成第4组的硅(Si)，构成第5组的锑(Sb)，构成第6组的钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)及金(Au)的各主要过渡金属元素，构成第7组的镧(La)、铈(Ce)、钐(Sm)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)及镥(Lu)的各镧系内过渡金属元素，以及构成第8组的钍(Th)中的任一种时，其不可避免的杂质的合计含有量对每个组，以原子浓度计算为该靶材总体的0.1％以下。
18.一种溅射用靶材，是用于实施溅射而形成铜合金膜的如权利要求16所述的半导体装置的制造方法的溅射用靶材，其特征在于，
由作为主要成分的铜(Cu)；
作为必须的元素的锰(Mn)；以及
除所述必须元素之外在残留Cu中不可避免地残留的不可避免的杂质形成，
所述的不可避免的杂质为锂(Li)、铍(Be)、钙(Ca)、镁(Mg)、硼(B)、镓(Ga)、铝(Al)、硅(Si)、锑(Sb)、钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、钯(Pd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、镧(La)、铈(Ce)、钐(Sm)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)、钍(Th)中的任一种时，其不可避免的杂质的合计含有量以原子浓度计算为该靶材总体的0.1％以下。
19.如权利要求16～18中任一项所述的溅射用靶材，其特征在于，作为所述必须元素的Mn含量，以原子浓度计算为该靶材总体的0.5％以上、20％以下。
CN2007800070089A 2006-02-28 2007-02-27 半导体装置、其制造方法以及用于该制造方法的溅射用靶材 Expired - Fee Related CN101395290B (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JP2006053851 2006-02-28
JP2006052436 2006-02-28
JP053851/2006 2006-02-28
JP052436/2006 2006-02-28
JP156228/2006 2006-06-05
JP2006156228 2006-06-05
JP237325/2006 2006-09-01
JP2006237325 2006-09-01
JP2006278461 2006-10-12
JP278461/2006 2006-10-12
JP316958/2006 2006-11-24
JP2006316958 2006-11-24
PCT/JP2007/054134 WO2007100125A1 (ja) 2006-02-28 2007-02-27 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材

Publications (2)

Publication Number Publication Date
CN101395290A true CN101395290A (zh) 2009-03-25
CN101395290B CN101395290B (zh) 2010-11-10

Family

ID=38459215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800070089A Expired - Fee Related CN101395290B (zh) 2006-02-28 2007-02-27 半导体装置、其制造方法以及用于该制造方法的溅射用靶材

Country Status (5)

Country Link
US (2) US8188599B2 (zh)
EP (1) EP1990432B1 (zh)
CN (1) CN101395290B (zh)
AT (1) ATE553223T1 (zh)
WO (1) WO2007100125A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881633A (zh) * 2011-07-15 2013-01-16 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法
CN103003860A (zh) * 2010-07-21 2013-03-27 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
CN103258725A (zh) * 2012-02-16 2013-08-21 三菱综合材料株式会社 薄膜配线形成方法及薄膜配线
CN115786764A (zh) * 2022-11-22 2023-03-14 广州番禺职业技术学院 一种铜镜材料及其制备方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1990432B1 (en) * 2006-02-28 2012-04-11 Advanced Interconnect Materials, LLC Semiconductor device, its manufacturing method, and sputtering target material for use in the method
KR101070185B1 (ko) * 2006-10-03 2011-10-05 Jx닛코 닛세끼 킨조쿠 가부시키가이샤 구리-망간 합금 스퍼터링 타겟트 및 반도체 배선
JP2009141058A (ja) * 2007-12-05 2009-06-25 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
US8258626B2 (en) 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
TW201023328A (en) * 2008-12-04 2010-06-16 Univ Ibaraki Semiconductor integrated circuit device and method for producing the same
JP4415100B1 (ja) 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法
JP4441658B1 (ja) 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
JP5585909B2 (ja) * 2010-02-16 2014-09-10 合同会社先端配線材料研究所 コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
US8852674B2 (en) * 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR101934977B1 (ko) 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101323151B1 (ko) * 2011-09-09 2013-10-30 가부시키가이샤 에스에이치 카퍼프로덕츠 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터
US9190321B2 (en) 2013-04-08 2015-11-17 International Business Machines Corporation Self-forming embedded diffusion barriers
TW201545895A (zh) 2014-01-08 2015-12-16 Applied Materials Inc 鈷錳氣相沉積
US9412658B2 (en) * 2014-09-19 2016-08-09 International Business Machines Corporation Constrained nanosecond laser anneal of metal interconnect structures
US9564356B2 (en) * 2015-04-16 2017-02-07 International Business Machines Corporation Self-forming metal barriers
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
JP7130447B2 (ja) * 2018-06-07 2022-09-05 株式会社神戸製鋼所 光情報記録媒体用記録層、光情報記録媒体、及びスパッタリングターゲット
FR3096830B1 (fr) 2019-05-27 2021-06-18 St Microelectronics Crolles 2 Sas Elément d'interconnexion et son procédé de fabrication
US11646268B2 (en) 2020-11-13 2023-05-09 Nanya Technology Corporation Semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing liner having different thicknesses

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547760A (ja) 1991-08-12 1993-02-26 Hitachi Ltd 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
JPH06140398A (ja) 1992-10-27 1994-05-20 Kawasaki Steel Corp 集積回路装置
JPH06310509A (ja) 1993-04-22 1994-11-04 Kawasaki Steel Corp 半導体集積回路の配線構造
US20030052000A1 (en) * 1997-07-11 2003-03-20 Vladimir Segal Fine grain size material, sputtering target, methods of forming, and micro-arc reduction method
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
JP2001044156A (ja) 1999-07-26 2001-02-16 Nec Corp 半導体装置の製造方法及び化学研磨装置
US6107188A (en) * 1999-08-16 2000-08-22 Taiwan Semiconductor Manufacturing Company Passivation method for copper process
EP1212794A2 (de) * 1999-08-25 2002-06-12 Infineon Technologies AG Verfahren zur herstellung einer integrierten schaltung mit mindestens einer metallisierungsebene
US6265319B1 (en) * 1999-09-01 2001-07-24 Taiwan Semiconductor Manufacturing Company Dual damascene method employing spin-on polymer (SOP) etch stop layer
US6734110B1 (en) * 1999-10-14 2004-05-11 Taiwan Semiconductor Manufacturing Company Damascene method employing composite etch stop layer
WO2001045149A1 (en) * 1999-12-15 2001-06-21 Genitech Co., Ltd. Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst
US20040072009A1 (en) * 1999-12-16 2004-04-15 Segal Vladimir M. Copper sputtering targets and methods of forming copper sputtering targets
US6541919B1 (en) * 2000-02-14 2003-04-01 Sarnoff Corporation Electrical interconnection of light-emitting fibers, and method therefor
US7427529B2 (en) * 2000-06-06 2008-09-23 Simon Fraser University Deposition of permanent polymer structures for OLED fabrication
JP4095763B2 (ja) * 2000-09-06 2008-06-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6508953B1 (en) * 2000-10-19 2003-01-21 Ferro Corporation Slurry for chemical-mechanical polishing copper damascene structures
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6451685B1 (en) * 2001-02-05 2002-09-17 Micron Technology, Inc. Method for multilevel copper interconnects for ultra large scale integration
JP3825984B2 (ja) 2001-03-26 2006-09-27 株式会社 大阪アサヒメタル工場 高純度マンガンの製造方法
US6944032B1 (en) * 2001-04-12 2005-09-13 Rockwell Collins Interconnect for flat panel displays
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
US6555477B1 (en) * 2002-05-22 2003-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing Cu CMP corrosion
US6734079B2 (en) * 2002-06-13 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication having sidewall passivated microelectronic capacitor structure fabricated therein
US6638853B1 (en) * 2002-07-03 2003-10-28 Taiwan Semiconductor Manufacturing Co. Ltd. Method for avoiding photoresist resist residue on semioconductor feature sidewalls
US6876082B2 (en) * 2002-08-08 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Refractory metal nitride barrier layer with gradient nitrogen concentration
JP4794802B2 (ja) * 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
US7402514B2 (en) * 2003-01-24 2008-07-22 Texas Instruments Incorporated Line-to-line reliability enhancement using a dielectric liner for a low dielectric constant interlevel and intralevel (or intermetal and intrametal) dielectric layer
US6919276B2 (en) * 2003-04-24 2005-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Method to reduce dishing and erosion in a CMP process
US6972253B2 (en) * 2003-09-09 2005-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
JP2005209800A (ja) * 2004-01-21 2005-08-04 Fujitsu Ltd 半導体装置の製造方法
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7081406B2 (en) * 2004-08-10 2006-07-25 Lsi Logic Corporation Interconnect dielectric tuning
US20060035457A1 (en) * 2004-08-10 2006-02-16 Carter Richard J Interconnection capacitance reduction
JP5068925B2 (ja) 2004-09-03 2012-11-07 Ｊｘ日鉱日石金属株式会社 スパッタリングターゲット
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
JP4840756B2 (ja) * 2005-01-14 2011-12-21 セイコーインスツル株式会社 電鋳型とその製造方法及び電鋳部品の製造方法
US7285853B2 (en) * 2005-02-17 2007-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer anti-reflective coating for semiconductor lithography and the method for forming the same
US7323784B2 (en) * 2005-03-17 2008-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Top via pattern for bond pad structure
US7902639B2 (en) * 2005-05-13 2011-03-08 Siluria Technologies, Inc. Printable electric circuits, electronic components and method of forming the same
JP4851740B2 (ja) * 2005-06-30 2012-01-11 株式会社東芝 半導体装置およびその製造方法
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP4756458B2 (ja) * 2005-08-19 2011-08-24 三菱マテリアル株式会社 パーティクル発生の少ないＭｎ含有銅合金スパッタリングターゲット
JP4272191B2 (ja) * 2005-08-30 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
JP4282646B2 (ja) * 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
US7276751B2 (en) * 2005-09-09 2007-10-02 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
US7480990B2 (en) * 2006-01-06 2009-01-27 International Business Machines Corporation Method of making conductor contacts having enhanced reliability
EP1990432B1 (en) * 2006-02-28 2012-04-11 Advanced Interconnect Materials, LLC Semiconductor device, its manufacturing method, and sputtering target material for use in the method
US7642552B2 (en) * 2007-01-12 2010-01-05 Tohoku University Liquid crystal display device and manufacturing method therefor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103003860A (zh) * 2010-07-21 2013-03-27 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
CN103003860B (zh) * 2010-07-21 2015-04-29 株式会社神户制钢所 显示装置用Cu合金膜和显示装置
US9305470B2 (en) 2010-07-21 2016-04-05 Kobe Steel, Ltd. Cu alloy film for display device and display device
CN102881633A (zh) * 2011-07-15 2013-01-16 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法
CN102881633B (zh) * 2011-07-15 2015-04-01 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法
CN103258725A (zh) * 2012-02-16 2013-08-21 三菱综合材料株式会社 薄膜配线形成方法及薄膜配线
CN115786764A (zh) * 2022-11-22 2023-03-14 广州番禺职业技术学院 一种铜镜材料及其制备方法
CN115786764B (zh) * 2022-11-22 2023-12-22 广州番禺职业技术学院 一种铜镜材料及其制备方法

Also Published As

Publication number Publication date
CN101395290B (zh) 2010-11-10
US20090095620A1 (en) 2009-04-16
US8188599B2 (en) 2012-05-29
US20090212432A1 (en) 2009-08-27
ATE553223T1 (de) 2012-04-15
EP1990432A4 (en) 2010-12-15
WO2007100125A1 (ja) 2007-09-07
EP1990432A1 (en) 2008-11-12
EP1990432B1 (en) 2012-04-11

Similar Documents

Publication Publication Date Title
CN101395290B (zh) 半导体装置、其制造方法以及用于该制造方法的溅射用靶材
TWI450361B (zh) 形成銅互連結構之方法
US8580688B2 (en) Copper interconnection structure and method for forming copper interconnections
CN1150619C (zh) 引入了金属籽晶层的铜互连结构
Olowolafe et al. Interactions of Cu with CoSi2, CrSi2 and TiSi2 with and without TiN x barrier layers
US8372745B2 (en) Semiconductor device, its manufacturing method, and sputtering target material for use in the method
Lee et al. Diffusion barrier and electrical characteristics of a self-aligned MgO layer obtained from a Cu (Mg) alloy film
Koike et al. Cu alloy metallization for self-forming barrier process
Lee et al. Factors affecting passivation of Cu (Mg) alloy films
Hsiao et al. Thermodynamic route for self-forming 1.5 nm V-Nb-Mo-Ta-W high-entropy alloy barrier layer: Roles of enthalpy and mixing entropy
US11133462B2 (en) Bottom electrode structure and method of forming the same
Wang et al. The properties of self-formed diffusion barrier layer in Cu (Cr) alloy
Yeh et al. Amorphous RuW film as a diffusion barrier for advanced Cu metallization
Lee et al. Co-sputter deposited Ta–Si diffusion barrier between Si and Cu: the effects of Si content on the barrier property
US20050156315A1 (en) Thin films, structures having thin films, and methods of forming thin films
Yan et al. Copper diffusion barrier performance of amorphous Ta–Ni thin films
US7714405B2 (en) Layered CU-based electrode for high-dielectric constant oxide thin film-based devices
Lee et al. Effect of Mg content in Cu (Mg)/SiO 2/Si multilayers on the resistivity after annealing in an oxygen ambient
Koike et al. Self‐Formed Barrier with Cu‐Mn alloy Metallization and its Effects on Reliability
Yang et al. Improvement of Diffusion Barrier Performance of Ru Thin Film by Incorporating a WHfN Underlayer for Cu Metallization
JP4065019B6 (ja) 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
JP4065019B2 (ja) 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材
Joseph et al. TiSiN films produced by chemical vapor deposition as diffusion barriers for Cu metallization
Lee et al. Thermal stability enhancement of Cu interconnects by employing a self-aligned MgO layer obtained from a Cu (Mg) alloy film
Ding et al. Inhibition of enhanced Cu oxidation on ruthenium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20160227

CF01 Termination of patent right due to non-payment of annual fee