JPH11145288A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH11145288A
JPH11145288A JP8141598A JP8141598A JPH11145288A JP H11145288 A JPH11145288 A JP H11145288A JP 8141598 A JP8141598 A JP 8141598A JP 8141598 A JP8141598 A JP 8141598A JP H11145288 A JPH11145288 A JP H11145288A
Authority
JP
Japan
Prior art keywords
insulating film
film
wiring
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8141598A
Other languages
English (en)
Other versions
JP3660799B2 (ja
Inventor
Tadashi Ohashi
直史 大橋
Hide Yamaguchi
日出 山口
Junji Noguchi
純司 野口
Nobuo Owada
伸郎 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP08141598A priority Critical patent/JP3660799B2/ja
Priority to TW87110273A priority patent/TW424294B/zh
Priority to US09/123,319 priority patent/US6184143B1/en
Priority to KR1019980036924A priority patent/KR100564188B1/ko
Publication of JPH11145288A publication Critical patent/JPH11145288A/ja
Priority to US09/669,672 priority patent/US6403459B1/en
Priority to US10/140,332 priority patent/US6730590B2/en
Application granted granted Critical
Publication of JP3660799B2 publication Critical patent/JP3660799B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 ＣＭＰ法により形成された第１金属配線上の
第２金属配線のショート不良を防止し、半導体集積回路
装置の歩留まりおよび信頼性を向上する。 【解決手段】 ｎ形ＭＩＳＦＥＴＱｎが形成された半導
体基板１の上層に層間絶縁膜１１ａ，１１ｂが形成さ
れ、層間絶縁膜１１ｂに形成された配線溝１５に埋め込
まれた配線１４が銅等の金属膜の堆積とＣＭＰ法による
研磨によって形成された半導体集積回路装置において、
配線１４および層間絶縁膜１１ｂ上に形成された層間絶
縁膜１６をブロッキング層１６ａ、平坦化層１６ｂおよ
び絶縁膜１６ｃで構成する。平坦化層１６ｂとして自己
流動性を有する被膜、たとえばＳＯＧ膜を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術および半導体集積回路装置に関し、特に、
銅を主導電層とする配線であって、溝内への銅薄膜の堆
積後、ＣＭＰ（Chemical Mechanical Polishing ）法に
より溝領域以外の銅薄膜を除去して形成された配線を有
する半導体集積回路装置に適用して有効な技術に関する
ものである。
【０００２】
【従来の技術】従来、半導体集積回路における配線層の
形成は、たとえば、昭和５９年１１月３０日、株式会社
オーム社発行、「ＬＳＩハンドブック」、ｐ２５３〜ｐ
２９２に記載されているように、絶縁膜上にアルミニウ
ム（Ａｌ）合金またはタングステン（Ｗ）などの高融点
金属薄膜を成膜した後、フォトリソグラフィ工程により
配線用薄膜上に配線パターンと同一形状のレジストパタ
ーンを形成し、それをマスクとしてドライエッチング工
程により配線パターンを形成していた。
【０００３】しかし、このＡｌ合金等を用いる方法では
配線の微細化に伴い、配線抵抗の増大が顕著となり、そ
れに伴い配線遅延が増加し、半導体集積回路装置の性能
が低下する等の問題があった。特に高性能なロジックＬ
ＳＩにおいては、その性能阻害要因として大きな問題が
生じている。
【０００４】このため、最近では、１９９３ ＶＭＩＣ
（VLSI Multilevel Interconnection Conference）予稿
集、ｐ１５〜ｐ２１に記載されているように、絶縁膜に
形成した溝上に銅（Ｃｕ）を主導体層とする配線用金属
を埋め込んだ後、溝外部の余分な金属をＣＭＰ法（化学
機械研磨法）を用いて除去することにより溝内に配線パ
ターンを形成する方法（いわゆるダマシン法）が検討さ
れている。
【０００５】また、特開平７−２９７１８３号公報に
は、半導体基板上に形成された絶縁層上に配線溝を形成
し、さらに絶縁膜を形成した後に導電性配線層を形成
し、配線溝を埋め込むようにＳＯＧ（Spin On Glass ）
からなる平坦化層を形成し、平坦化層および導電性配線
層をポリッシングして導電性配線層からなる配線を配線
溝に形成する技術が記載されている。
【０００６】
【発明が解決しようとする課題】しかし、絶縁膜に形成
した溝上に銅（Ｃｕ）等を主導体層とする配線用金属を
埋め込んだ後、溝外部の余分な金属をＣＭＰ法（化学機
械研磨法）を用いて除去する従来の技術では以下のよう
な問題を生ずる。この問題点を、図７３を用いて説明す
る。図７３は、本発明者らが検討した問題点を説明する
図面であり、（ａ）は平面図、（ｂ）は（ａ）における
ｂ−ｂ断面図、（ｃ）は（ａ）におけるｃ−ｃ断面図で
ある。なお、図７３では、問題となる配線層についての
み示し、その他の部材については省略している。
【０００７】すなわち、絶縁膜２０１上に配線２０２を
形成するためには、まず、絶縁膜２０１上に配線形成用
の絶縁膜２０３を堆積し、この絶縁膜２０３に配線溝２
０４を形成する。絶縁膜２０３には通常シリコン酸化膜
が用いられる。次に、配線溝２０４を埋め込むように絶
縁膜２０３上に配線２０２を構成する金属膜（たとえば
銅（Ｃｕ））を堆積し、配線溝２０４以外の絶縁膜２０
３上の金属膜をＣＭＰ法により研磨して除去する。これ
により配線溝２０４内にのみ金属膜が残留し、配線２０
２が形成される。しかし、絶縁膜２０３であるシリコン
酸化膜と配線２０２を構成する金属（たとえば銅）とで
は、一般的に、銅の方がＣＭＰの研磨速度が大きい。こ
のため、配線２０２の表面部分に凹部２０５が発生す
る。この凹部２０５は、いわゆるディッシング（凹み）
の一種として知られるものである。また、ＣＭＰによる
研磨により絶縁膜２０３の表面にスクラッチ（傷）も発
生する。
【０００８】このような凹部２０５あるいはスクラッチ
が存在する状態でその上層に絶縁膜２０６を形成する
と、絶縁膜２０６の表面にも凹部２０５あるいはスクラ
ッチに起因する凹部が発生する。この凹部が存在した状
態で、絶縁膜２０６にプラグ２０７をＣＭＰ法により形
成すると、絶縁膜２０６の表面の凹部にプラグ２０７を
構成する導電物質２０８が残留することとなる。すなわ
ち、プラグ２０７の形成は、絶縁膜２０６に開口した接
続孔の内部にプラグ２０７を構成する金属膜を埋め込む
とともに絶縁膜２０６上に金属膜を堆積し、この絶縁膜
２０６上の金属膜のＣＭＰ法による除去により接続孔内
にのみ金属膜を残留して形成するが、絶縁膜２０６の表
面に凹部（スクラッチに起因する凹部の含む）が存在す
ると、この凹部内にも金属膜の残留物である導電物質２
０８が残留する。なお、スクラッチに起因する凹部にも
金属膜が残留する可能性があるが、図面では省略してい
る。
【０００９】このような導電物質２０８の残留は、本来
意図するものではなく好ましくない。すなわち、プラグ
２０７上に絶縁膜２０９を形成し、この絶縁膜２０９の
配線溝に配線２１０を形成すると、本来絶縁されるべき
配線２１０間が導電物質２０８の存在により、電気的に
短絡され、半導体集積回路装置のショート不良が発生す
ることとなる。
【００１０】なお、このようなショート不良は、プラグ
２０７を用いず、いわゆるデュアルダマシン法で配線を
形成する場合にも同様に発生する。
【００１１】本発明の目的は、ＣＭＰ法により形成され
た第１金属配線上の層間絶縁膜の表面平坦性を向上する
技術を提供することにある。
【００１２】また、本発明の他の目的は、ＣＭＰ法によ
り形成された第１金属配線上の第２金属配線のショート
不良を抑制し、半導体集積回路装置の歩留まりおよび信
頼性を向上することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１５】（１）本発明の半導体集積回路装置は、半
導体基板の主面に形成された半導体素子と、半導体素子
の上部に形成され、その一部に形成された凹部にＣＭＰ
法を用いて形成された導電性部材が埋め込まれた第１絶
縁膜と、第１絶縁膜の上面に形成され、その一部に形成
された凹部にＣＭＰ法を用いて形成された導電性部材が
埋め込まれた第２絶縁膜とを有する半導体集積回路装置
であって、第２絶縁膜には、自己流動性を有する流動性
絶縁膜が含まれるものである。
【００１６】このような半導体集積回路装置によれば、
第１絶縁膜に埋め込まれた導電性部材がＣＭＰによる研
磨によりディッシング（凹み）を発生し、また、第１絶
縁膜の表面がＣＭＰによる研磨によりスクラッチ（傷）
を有するものであっても、第２絶縁膜には流動性絶縁膜
が含まれるためその表面が平坦化され、前記ディッシン
グやスクラッチの影響は第２絶縁膜の表面には現れず、
第２絶縁膜に埋め込む導電性部材のＣＭＰ法による形成
が確実に行われる。すなわち、流動性絶縁膜を形成しな
い場合に発生するであろう第２絶縁膜の表面の凹部に、
第２絶縁膜に埋め込まれる導電性部材の残留物が形成さ
れず、前記残留物に起因する第２絶縁膜の導電性部材間
のショート不良を防止することができる。この結果、半
導体集積回路装置の歩留まりと信頼性を向上することが
できる。
【００１７】また、第２絶縁膜の表面に凹部が存在する
場合には、第２絶縁膜の導電性部材を形成するための被
膜を過剰に研磨する必要が生じるが、本発明ではそのよ
うな第２絶縁膜の表面の凹部が形成されないため、過剰
な研磨を必要としない。この結果、第２絶縁膜に埋め込
まれた導電性部材のディッシングを防止して、さらに上
部に形成される導電性部材の形成を上記と同様の理由に
より確実に形成してそのショート不良を防止することが
できる。
【００１８】なお、第１または第２絶縁膜は、その凹部
に配線が形成される配線形成用絶縁膜または配線層間を
絶縁する配線層間絶縁膜とすることができ、凹部は、配
線形成用絶縁膜に形成された配線溝または配線層間絶縁
膜に形成された接続孔とすることができ、導電性部材
は、配線溝に形成された配線または接続孔に形成された
プラグとすることができる。
【００１９】また、流動性絶縁膜は、配線形成用絶縁膜
の配線溝に形成された配線上に位置する配線層間絶縁膜
にのみ含まれる構成、または、配線層間絶縁膜の接続孔
に形成されたプラグ上に位置する配線形成用絶縁膜にの
み含まれる構成、あるいは、配線形成用絶縁膜の配線溝
に形成された配線上に位置する配線層間絶縁膜および配
線層間絶縁膜の接続孔に形成されたプラグ上に位置する
配線形成用絶縁膜の双方に含まれる構成、の何れかの構
成とすることができる。
【００２０】また、凹部は、第１および第２絶縁膜の表
面近傍に形成された配線溝および配線溝の下部に形成さ
れた接続孔からなり、導電性部材は、配線溝に形成され
た配線部と接続孔に形成された接続部とが一体として形
成されたものとすることができる。すなわち、接続孔部
分と配線溝部分とが一体として形成された凹部内に、一
体的に形成された配線（いわゆるデュアルダマシン法に
よる配線）にも適用できる。
【００２１】また、流動性絶縁膜が含まれる第２絶縁
膜、配線層間絶縁膜または配線形成用絶縁膜は、自己流
動性を有さない非流動性絶縁膜、流動性絶縁膜および非
流動性絶縁膜の３層構造を有するものであってもよい。
【００２２】また流動性絶縁膜としては、ＳＯＧ膜を用
いることができる。ＳＯＧ膜としては、有機ＳＯＧ膜、
無機ＳＯＧ膜、およびポリシラザン系のＳＯＧ膜を例示
することができるが、特に無機ＳＯＧ膜が好適である。
仮に流動性絶縁膜として有機ＳＯＧ膜を用いれば、それ
が含まれる第２絶縁膜、配線層間絶縁膜または配線形成
用絶縁膜にフォトリソグラフィ技術を適用して加工を施
し、フォトリソグラフィのマスクとなるフォトレジスト
膜を酸素アッシングにより除去する際に有機ＳＯＧ膜の
収縮が発生したり、また吸水性が強くなったりして半導
体集積回路装置の信頼性に好ましくない影響を生じる。
しかし、流動性絶縁膜として無機ＳＯＧ膜を用いれば、
そのような不具合は生じない。
【００２３】また、流動性絶縁膜としては、気相中にお
けるシラノールの生成と低温基板上でのシラノールの反
応とにより形成されるシリコン酸化膜とすることができ
る。
【００２４】ＳＯＧ膜は、大気雰囲気において塗布によ
り形成する被膜であるが、減圧雰囲気においてたとえば
シランガス（ＳｉＨ4 ）と過酸化水素（Ｈ2 Ｏ2 ）との
化合により形成されるシラノール（Ｈn Ｓｉ（ＯＨ）
4-n ）を基板表面に吸着させて被膜とする、気相中にお
けるシラノールの生成と低温基板上でのシラノールの反
応とによりシリコン酸化膜が形成される。このようなシ
リコン酸化膜も流動性絶縁膜として例示できる。ここで
はシラノール形成の原料ガスとしてシランガスを例示し
ているが、水素基（−Ｈ）がメチル基（−ＣＨ3 ）、エ
チル基（−Ｃ2 Ｈ5 ）等のアルキル基に置換したメチル
シラン（ジメチルシラン、トリメチルシラン等）、ある
いはエチルシラン（ジエチルシラン、トリエチルシラン
等）であってもよい。
【００２５】また、凹部、配線溝または接続孔の幅Ｗは
その最大幅Ｗｍａｘと最小幅Ｗｍｉｎとの範囲内にあ
り、Ｗｍａｘ≦４×Ｗｍｉｎ、の条件を満足するものと
することができる。
【００２６】（２）本発明の半導体集積回路装置は、半
導体基板の主面に形成された半導体素子と、半導体素子
の上部に形成され、その一部に形成された凹部にＣＭＰ
法を用いて形成された導電性部材が埋め込まれた第１絶
縁膜と、第１絶縁膜の上面に形成され、その一部に形成
された凹部にＣＭＰ法を用いて形成された導電性部材が
埋め込まれた第２絶縁膜とを有する半導体集積回路装置
であって、第２絶縁膜には、ＣＭＰ法により平坦化され
た絶縁膜が含まれているものである。
【００２７】このような半導体集積回路装置によれば、
（１）に記載したと同様にＣＭＰ法により平坦化された
絶縁膜により第２絶縁膜の表面が平坦化され、第２絶縁
膜に埋め込まれる導電性部材の形成が確実に行われ、そ
のショート不良を防止することができる。また、第２絶
縁膜に埋め込まれる導電性部材の過剰な研磨を防止し
て、さらに上部に形成される導電性部材の形成を確実に
行いそのショート不良を防止することができ、この結
果、半導体集積回路装置の歩留まりと信頼性の向上を図
ることができることは前記（１）と同様である。
【００２８】なお、前記（１）、（２）に記載の半導体
集積回路装置において、凹部または配線溝に形成された
配線の上面には、配線を構成する金属元素の拡散を防止
する拡散防止膜、たとえばプラズマＣＶＤ法により形成
されたシリコン窒化膜が形成されてもよい。これによ
り、配線間の層間絶縁膜の絶縁耐圧を確保して半導体集
積回路装置の信頼性を向上することができる。
【００２９】（３）本発明の半導体集積回路装置の製造
方法は、半導体基板の主面に形成された半導体素子と、
半導体素子の上部に形成され、その一部に第１導電性部
材が埋め込まれた第１絶縁膜と、第１絶縁膜の上面に形
成され、その一部に第２導電性部材が埋め込まれた第２
絶縁膜とを有する半導体集積回路装置の製造方法であっ
て、（ａ）少なくとも半導体素子が形成された半導体基
板上に第１絶縁膜を堆積し、その一部に凹部を形成する
工程、（ｂ）凹部の内部を含む第１絶縁膜の表面に、凹
部を埋め込む導電性膜を形成する工程、（ｃ）導電性膜
をＣＭＰ法により研磨し、第１絶縁膜の凹部内にのみ導
電性膜を残して第１導電性部材を形成する工程、（ｄ）
第１導電性部材の上部に自己流動性を有する流動性絶縁
膜を堆積する工程、（ｅ）流動性絶縁膜を含む第２絶縁
膜に凹部を形成し、その凹部を埋め込む導電性膜を形成
した後、その導電性膜をＣＭＰ法により研磨し第２導電
性部材を形成する工程、を含むものである。
【００３０】このような半導体集積回路装置の製造方法
によれば、前記（１）に記載の半導体集積回路装置を製
造することができる。
【００３１】なお、流動性絶縁膜がＳＯＧ膜である場合
は、半導体基板にＳＯＧ膜を塗布し、熱処理することに
より形成することができる。
【００３２】また、流動性絶縁膜が、気相中におけるシ
ラノールの生成と低温基板上でのシラノールの反応とに
より形成されるシリコン酸化膜である場合には、半導体
基板を減圧雰囲気下の反応室に１００℃以下の低温で保
持し、反応室内にＳｉＨx Ｍ4-x （ただしＭは炭素数１
〜３のアルキル基、１≦ｘ≦４）およびＨ2 Ｏ2 を導入
してシラノールを生成し、シラノールが堆積した半導体
基板を熱処理することにより形成することができる。こ
の場合、アルキル基（−Ｍ）の炭素数が多くなるほど蒸
気圧が低下する。このため、反応室の壁面温度を高め、
半導体基板の温度を最も低い温度とすることができる。
これにより、低温に保持した半導体基板上へのアルキル
シラン（ＳｉＨx Ｍ4-x ）の吸着が促進されてシラノー
ル生成の反応が半導体基板の表面付近で生じる確率が高
くなる。この結果、原料ガスの収率を高めることが可能
となる。なお、原料ガスは気相で供給することが好まし
いため、アルキル基の炭素数は３以下が好ましい。
【００３３】また、第１導電性部材が形成される凹部の
幅Ｗは、その最大幅Ｗｍａｘがその最小幅Ｗｍｉｎの４
倍以内（Ｗｍｉｎ≦Ｗ≦４×Ｗｍｉｎ）となるように形
成することができる。
【００３４】また、前記（ｂ）工程において第１絶縁膜
の凹部に埋め込まれた導電性膜は、最小幅Ｗｍｉｎにお
ける凹部でのその標高Ｈ１と、最大幅Ｗｍａｘにおける
凹部でのその標高Ｈ２とがほぼ等しく（Ｈ１≒Ｈ２）、
かつ、標高Ｈ１およびＨ２は、第１絶縁膜の表面の標高
Ｌ１よりも高い（Ｈ１≒Ｈ２＞Ｌ２）ものとすることが
できる。
【００３５】このような半導体集積回路装置の製造方法
によれば、（ｂ）工程で形成される第１導電性部材は、
第１絶縁膜の凹部の全領域に埋め込まれ、第１導電性部
材の表面自体が研磨され、平坦化されることとなる。こ
の点で、本発明は、前記特開平７−２９７１８３号公報
に記載された技術とは相違するものである。すなわち、
前記公報に記載された技術においては、配線溝の幅の広
い領域では導電性膜の表面高さが配線溝表面の標高より
も低く、そのため、ＳＯＧ等の被膜により導電性膜を被
覆した後にこれらをポリッシングして配線溝に配線を形
成すると、配線表面の凹部にＳＯＧ膜が残留するもので
ある。しかし、本発明では、第１導電性部材を形成する
ための研磨を実施した後にＳＯＧ等の流動性絶縁膜を堆
積するものであり、前記公報に記載の製造方法とは、そ
の工程の順序において相違するとともに、前記のとおり
最小幅Ｗｍｉｎにおける凹部でのその標高Ｈ１と、最大
幅Ｗｍａｘにおける凹部でのその標高Ｈ２とがほぼ等し
く（Ｈ１≒Ｈ２）、かつ、標高Ｈ１およびＨ２は、第１
絶縁膜の表面の標高Ｌ１よりも高い（Ｈ１≒Ｈ２＞Ｌ
２）ものであるため、第１導電性部材（つまり前記公報
における配線）の形成工程自体が相違するものである。
したがって、このような相違する製造方法によって形成
された半導体集積回路装置自体、第１導電性部材の表面
にＣＭＰによる凹部（ディッシング）が生じたとしても
そこにＳＯＧ膜等の流動性絶縁膜が残留しない点で前記
公報記載の技術により製造された半導体装置と相違す
る。
【００３６】また、前記（ｃ）工程において研磨された
第１導電性部材は、最小幅Ｗｍｉｎにおける凹部での第
１導電性部材表面のディッシング量Ｋ１と、最大幅Ｗｍ
ａｘにおける凹部での第１導電性部材表面のディッシン
グ量Ｋ２とがほぼ等しい（Ｋ１≒Ｋ２）。このような半
導体集積回路装置の製造方法は、前記Ｈ１≒Ｈ２の条件
から帰結される条件である。
【００３７】また、流動性絶縁膜の堆積前にプラズマＣ
ＶＤ法または熱ＣＶＤ法を用いたＣＶＤシリコン酸化膜
を堆積し、その後流動性絶縁膜を堆積し、さらにＣＶＤ
酸化膜を堆積することにより第２絶縁膜を形成すること
ができる。
【００３８】また、第１導電性部材の形成後、第１導電
性部材の表面を覆う拡散防止膜、たとえばシリコン窒化
膜を堆積することができる。
【００３９】このような半導体集積回路装置の製造方法
によれば、第１導電性部材を構成するたとえば銅等の金
属元素の拡散を防止して半導体集積回路装置の信頼性を
向上できる。
【００４０】（４）本発明の半導体集積回路装置の製造
方法は、半導体基板の主面に形成された半導体素子と、
半導体素子の上部に形成され、その一部に第１導電性部
材が埋め込まれた第１絶縁膜と、第１絶縁膜の上面に形
成され、その一部に第２導電性部材が埋め込まれた第２
絶縁膜とを有する半導体集積回路装置の製造方法であっ
て、（ａ）少なくとも半導体素子が形成された半導体基
板上に第１絶縁膜を堆積し、その一部に凹部を形成する
工程、（ｂ）凹部の内部を含む第１絶縁膜の表面に、凹
部を埋め込む導電性膜を形成する工程、（ｃ）導電性膜
をＣＭＰ法により研磨し、第１絶縁膜の凹部内にのみ導
電性膜を残して第１導電性部材を形成する工程、（ｄ）
第１導電性部材の上部にシリコン酸化膜を堆積し、シリ
コン酸化膜をＣＭＰ法により研磨して平坦化する工程、
（ｅ）シリコン酸化膜を含む第２絶縁膜に凹部を形成
し、その凹部を埋め込む導電性膜を形成した後、その導
電性膜をＣＭＰ法により研磨し第２導電性部材を形成す
る工程、を含むものである。
【００４１】このような半導体集積回路装置の製造方法
によれば、前記（２）に記載した半導体集積回路装置を
製造することができる。なお、第２絶縁膜に含まれるシ
リコン酸化膜はＣＭＰ法により平坦化されるため、自己
流動性を有する必要はなく、プラズマＣＶＤ法、ＴＥＯ
Ｓ（テトラメトキシシラン）等を用いたＣＶＤ法等によ
り形成されたものであってもよい。
【００４２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００４３】（実施の形態１）図１は、本発明の一実施
の形態である半導体集積回路装置の一例を示した断面図
である。
【００４４】本実施の形態１の半導体集積回路装置は、
たとえば、ＳＯＩ（Silicon On Insulator）絶縁層２お
よびＵ溝素子分離領域３を有する半導体基板１のｐウェ
ル４にｎチャネルＭＩＳＦＥＴ（Metal Insulator Semi
conductor Field Effect Transistor ）Ｑｎが形成され
たものである。ＳＯＩ絶縁層２、Ｕ溝素子分離領域３
は、たとえばシリコン酸化膜で構成される。
【００４５】ｎチャネルＭＩＳＦＥＴＱｎは、半導体基
板１の主面上にゲート絶縁膜６を介して形成されたゲー
ト電極７と、ゲート電極７の両側の半導体基板１の主面
に形成された不純物半導体領域８とを有するものであ
り、ゲート電極７の側面および上面にはサイドウォール
スペーサ９およびキャップ絶縁膜１０がそれぞれ形成さ
れている。
【００４６】ゲート絶縁膜６は、数ｎｍの膜厚を有する
シリコン酸化膜からなりたとえば熱ＣＶＤ法または熱酸
化法により形成することができる。
【００４７】ゲート電極７は、たとえば低抵抗多結晶シ
リコン膜からなり、その上層にシリサイド層あるいはタ
ングステン等の金属層を形成して低抵抗化を図ってもよ
い。
【００４８】不純物半導体領域８は、ｎチャネルＭＩＳ
ＦＥＴＱｎのソース・ドレイン領域として機能するもの
であり、たたえばリン（Ｐ）またはヒ素（Ａｓ）等のｎ
形不純物が高濃度に導入されている。
【００４９】ゲート電極７および不純物半導体領域８の
上部には、ＷＳｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳ
ｉx などの高融点金属シリサイド膜を積層したシリサイ
ド膜を形成してもよい。
【００５０】サイドウォールスペーサ９およびキャップ
絶縁膜１０は、たとえばシリコン酸化膜あるいはシリコ
ン窒化膜とすることができ、シリコン窒化膜を用いる場
合には、そのシリコン窒化膜からなるサイドウォールス
ペーサ９およびキャップ絶縁膜１０をマスクとして用
い、後に説明する層間絶縁膜に自己整合的に接続孔を開
口することができる。
【００５１】半導体基板１およびｎチャネルＭＩＳＦＥ
ＴＱｎの上部には層間絶縁膜１１ａが形成されている。
層間絶縁膜１１ａとして、ＢＰＳＧ（Boron-doped Phos
pho-Silicate Glass）膜またはＰＳＧ（Phospho-Silica
te Glass）膜等のリフロー膜を用いることができるが、
層間絶縁膜１１ａの下部もしくは上部にＣＶＤ法または
スパッタ法により形成されたシリコン酸化膜との積層膜
とすることもできる。層間絶縁膜１１ａは、堆積された
後、たとえばＣＭＰ法により研磨され、その表面が平坦
化されている。
【００５２】不純物半導体領域８上の層間絶縁膜１１ａ
には接続孔１２が設けられ、接続孔１２には、たとえば
スパッタ法により形成されたタングステン膜１３ａ、お
よびたとえばブランケットＣＶＤ法あるいは選択ＣＶＤ
法により形成されたタングステンからなる金属プラグ１
３ｂが形成されている。
【００５３】層間絶縁膜１１ａの上層には、層間絶縁膜
１１ｂ（第１層間絶縁膜）が形成され、配線１４が層間
絶縁膜１１ｂに形成された配線溝１５内に形成されてい
る。
【００５４】層間絶縁膜１１ｂは、たとえばＣＶＤ法ま
たはスパッタ法で形成されたシリコン酸化膜で構成され
る。なお、層間絶縁膜１１ｂの表面にはスクラッチ１１
ｃ（傷）が形成されている。これは、後に説明するよう
に、配線１４の形成の際に行われるＣＭＰ法による研磨
において、確実に層間絶縁膜１１ｂの表面の金属膜が除
去されるようにある程度のオーバー研磨を行うために形
成されるものであり、ＣＭＰの研磨剤による引っかき傷
である。
【００５５】配線１４は、主導電層１４ａと窒化チタン
膜１４ｂとからなる。主導電層１４ａは、たとえば銅で
構成されるが、これに限られず、アルミニウムまたはタ
ングステンあるいはこれらの合金であってもよい。これ
ら低抵抗率の低い材料を主な導電層とすることにより配
線１４の微細化に伴う配線抵抗の上昇を抑制することが
できる。これにより半導体集積回路装置の高性能化を達
成することができる。窒化チタン膜１４ｂは、主導電層
１４ａを構成する材料たとえば銅の拡散を防止するブロ
ッキング膜として作用させることができ、窒化チタン膜
の他、たとえば、タンタル膜、窒化タンタル膜、窒化タ
ングステン膜、スパッタタングステン膜、あるいはこれ
らのシリコンとの化合物とすることもできる。
【００５６】配線１４の上面にはディッシング１４ｃ
（凹み）が形成されている。これは、配線１４の形成が
後に説明するようにＣＭＰ法による研磨により形成さ
れ、配線１４を構成する金属材料と層間絶縁膜１１ｂを
構成するシリコン酸化膜とのＣＭＰによる研磨速度に相
違により発生するものである。すなわち、金属の方がシ
リコン酸化膜と比較してＣＭＰの研磨速度が大きく、配
線１４を確実に形成するためにある程度のオーバー研磨
を行った場合には、シリコン酸化膜と比較して金属が速
く研磨され、相対的に凹んだ表面を形成することとな
る。
【００５７】配線１４および層間絶縁膜１１ｂの上面に
は層間絶縁膜１６が形成されている。層間絶縁膜１６
は、配線１４および層間絶縁膜１１ｂに接して形成され
たブロッキング層１６ａ、平坦化層１６ｂおよび絶縁膜
１６ｃから構成される。
【００５８】ブロッキング層１６ａは、たとえばプラズ
マＣＶＤ法により形成されたシリコン窒化膜とすること
ができ、配線１４の主導電層１４ａを構成する銅の拡散
を抑制する機能を有する。これにより窒化チタン膜１４
ｂの効果とともに層間絶縁膜１１ａ、１１ｂ、１６への
銅の拡散を防止してそれらの絶縁性を保持し、半導体集
積回路装置の信頼性を高めることができる。なお、ブロ
ッキング層１６ａの膜厚は、シリコン窒化膜を用いた場
合には約１００ｎｍとすることができる。
【００５９】平坦化層１６ｂは、自己流動性を有する被
膜たとえばＳＯＧ（Spin On Glass）膜からなり、スク
ラッチ１１ｃおよびディッシング１４ｃの影響を除去し
てその表面を平坦化することができる。このように平坦
化層１６ｂを有することにより層間絶縁膜１６の表面の
平坦性を確保することができ、後に説明するように層間
絶縁膜１６に埋め込む第２層配線の形成の際に金属膜の
残留物の形成を防止して第２層配線のショート不良を防
止し、半導体集積回路装置の歩留まりと信頼性を向上す
ることができる。
【００６０】絶縁膜１６ｃは、たとえばＣＶＤ法により
形成されたシリコン酸化膜とすることができ、層間絶縁
膜１６の膜厚を確保する機能を有する。したがって、平
坦化層１６ｂにより層間絶縁膜１６の十分な膜厚が確保
できる場合には必須ではない。
【００６１】層間絶縁膜１６には配線溝１７が形成さ
れ、配線溝１７内には第２金属配線である配線１８が形
成されている。なお、配線溝１７の一部は、その下部に
形成されている配線１４に接続するための接続孔も含ま
れる。すなわち、配線溝と接続孔とを形成し、その配線
溝および接続孔内を含む基板に金属膜を堆積して、たと
えばＣＭＰ法により配線溝以外の領域の金属膜を除去し
て接続配線および配線を一体的に形成するいわゆるデュ
アルダマシン法で形成されている。
【００６２】配線１８は配線１４と同様に、主導電層１
８ａと窒化チタン膜１８ｂとからなる。主導電層１８ａ
は、たとえば銅を例示することができるが、アルミニウ
ム、タングステンまたはそれらの合金であってもよい。
これら低抵抗率の低い材料を主な導電層とすることによ
り配線１８の微細化に伴う配線抵抗の上昇を抑制するこ
とができる。これにより半導体集積回路装置の高性能化
を達成することができる。窒化チタン膜１８ｂは、主導
電層１８ａを構成する材料たとえば銅の拡散を防止する
ブロッキング膜として作用させることができ、窒化チタ
ン膜の他、たとえば、タンタル膜、窒化タンタル膜、窒
化タングステン膜、スパッタタングステン膜、あるいは
これらのシリコンとの化合物とすることもできる。
【００６３】なお、配線１８は後に説明するようにＣＭ
Ｐ法を用いた研磨により層間絶縁膜１６上に形成された
金属膜を除去して形成されるが、層間絶縁膜１６の表面
の平坦性は前記したとおり確保されているため、その表
面には配線溝１７以外の凹部は存在せず、よって配線１
８以外の金属膜の残留物が形成されない。このため、金
属残留物に起因する配線１８のショート不良は発生せ
ず、半導体集積回路装置の歩留まりと信頼性の向上を図
ることができる。また、層間絶縁膜１６の表面が十分に
平坦であるため、配線１８を形成するためのＣＭＰによ
る研磨において、過剰なオーバー研磨は必要でない。こ
の結果、配線１８のディッシングを抑制してさらに多層
な配線（第３金属配線等）を形成した場合の上層配線の
ショート不良を防止し、半導体集積回路装置の歩留まり
と信頼性を向上できる。
【００６４】配線１８上に層間絶縁膜１６および配線１
８同様の層間絶縁膜および配線を形成してさらに多層に
構成してもよい。この場合、平坦化層１６ｂと同様の平
坦化層を設けて上層配線の加工を確実に行うことができ
ることは配線１８の場合と同様である。
【００６５】次に、上記した半導体集積回路装置の製造
方法を図に従って説明する。図２〜図１５は、本発明の
一実施の形態である半導体集積回路装置の製造方法の一
例をその工程順に示した断面図である。
【００６６】まず、高濃度酸素注入法等により形成され
たＳＯＩ絶縁層２を有するｐ- 形の単結晶シリコンから
なる半導体基板１を用意し、ｐ形の導電形にするための
不純物、たとえばボロンをイオン注入等によりドープし
てｐウェル４を形成する。ｐウェル４は、高濃度酸素注
入法におけるエピタキシャル成長時に不純物ガスを混入
し、ドーピングを行ってもよい。
【００６７】次に、半導体基板１の主面に、ＳＯＩ絶縁
層２に達するＵ溝を形成し、その後たとえばシリコン酸
化膜を堆積した後ＣＭＰ法等を用いて余分なシリコン酸
化膜を除去して、前記Ｕ溝にシリコン酸化膜を埋め込
み、Ｕ溝素子分離領域３を形成する（図２）。
【００６８】次に、半導体基板１の主面上にゲート絶縁
膜６となるシリコン酸化膜、ゲート電極７となる多結晶
シリコン膜およびキャップ絶縁膜１０となるシリコン酸
化膜を順次堆積して積層膜を形成し、フォトリソグラフ
ィによりパターニングされたレジストをマスクとして前
記積層膜をエッチングし、ゲート絶縁膜６、ゲート電極
７およびキャップ絶縁膜１０を形成する（図３）。ゲー
ト絶縁膜６はたとえば熱ＣＶＤ法により堆積することが
でき、ゲート電極７はＣＶＤ法により形成することがで
きるが、その抵抗値を低減するためにｎ形の不純物（例
えばＰ）をドープしてもよい。なお、ゲート電極７の上
部にＷＳｉx 、ＭｏＳｉx 、ＴｉＳｉx、ＴａＳｉx な
どの高融点金属シリサイド膜を積層してもよい。キャッ
プ絶縁膜１０はたとえばＣＶＤ法により堆積することが
できる。
【００６９】次に、半導体基板１上にＣＶＤ法で酸化シ
リコン膜を堆積した後、反応性イオンエッチング（ＲＩ
Ｅ）法でこの酸化シリコン膜を異方性エッチングするこ
とにより、ゲート電極７の側壁にサイドウォールスペー
サ９を形成し、ｎ形不純物（リン）をイオン注入してゲ
ート電極７の両側のｐウェル４にｎチャネルＭＩＳＦＥ
ＴＱｎのソース、ドレイン領域を構成する不純物半導体
領域８を形成する（図４）。なお、サイドウォールスペ
ーサ９の形成前に低濃度の不純物半導体領域を形成し、
サイドウォールスペーサ９の形成後に高濃度の不純物半
導体領域を形成してもよい。
【００７０】次に、半導体基板１上にスパッタ法または
ＣＶＤ法で酸化シリコン膜を堆積した後、たとえば酸化
シリコン膜をＣＭＰ法で研磨することにより、その表面
が平坦化された層間絶縁膜１１ａを形成する。さらに、
半導体基板１の主面の不純物半導体領域８上の層間絶縁
膜１１ａに、公知のフォトリソグラフィ技術を用いて接
続孔１２を開口する（図５）。
【００７１】次に、スパッタ法によりタングステン膜１
３ａを堆積し、さらにブランケットＣＶＤ法によりタン
グステン膜１３ｃを堆積する（図６）。
【００７２】次に、接続孔１２以外の層間絶縁膜１１ａ
上のタングステン膜１３ｃおよびタングステン膜１３ａ
をたとえばエッチバック法により除去し、金属プラグ１
３ｂを形成する（図７）。
【００７３】次に、スパッタ法またはＣＶＤ法で酸化シ
リコン膜を堆積して層間絶縁膜１１ｂを形成し、さらに
公知のフォトリソグラフィ技術およびエッチング技術を
用いて加工し、配線溝１５を形成する（図８）。なお、
ここでは、スパッタ法またはＣＶＤ法で形成されたシリ
コン酸化膜を例示しているが、ＳＯＧ等の塗布膜、有機
膜、フッ素を添加したＣＶＤシリコン酸化膜、シリコン
窒化膜、その他複数種の絶縁膜を積層した多層膜であっ
てもよい。また、配線溝１５は後に配線材料を埋め込ん
で配線１４としたい領域に形成される。なお、本実施の
形態１では、金属プラグ１３を形成した後に配線溝１５
を形成しているが、接続孔１２を開口した後に配線溝１
５を形成し、その後金属プラグ１３を形成してもよい。
【００７４】次に、半導体基板１の全面に配線１４の窒
化チタン膜１４ｂとなる窒化チタン膜１４ｂを堆積する
（図９）。窒化チタン膜１４ｂは、たとえばＣＶＤ法あ
るいはスパッタ法により堆積することができる。窒化チ
タン膜１４ｂの堆積は、後に説明する銅膜の密着性の向
上および銅の拡散防止のために行うものである。なお、
本実施の形態１では窒化チタン膜を例示するが、タンタ
ル等の金属膜あるいは窒化タンタル膜等であってもよ
い。また、次工程である主導電層１４ａの堆積直前に窒
化チタン膜１４ｂの表面をスパッタエッチすることも可
能である。このようなスパッタエッチにより、窒化チタ
ン膜１４ｂの表面に吸着した水、酸素分子等を除去し、
主導電層１４ａの接着性を改善することができる。特
に、窒化チタン膜１４ｂの堆積後、真空破壊して表面を
大気に曝し、その主導電層１４ａを堆積する場合に効果
が大きい。
【００７５】次に主導電層１４ａとなる金属、たとえば
銅の薄膜を堆積し、これを熱処理して流動化し、配線溝
１５に良好に埋め込まれた金属膜１９を形成する（図１
０）。銅膜の堆積は、通常のスパッタ法を用いることが
できるが、蒸着法等の物理的気相成長法を用いてもよ
い。また、熱処理の条件は、金属膜１９を構成する銅が
流動化する温度および時間を必要とし、たとえば、３５
０℃〜４００℃、３分〜５分を例示することができる。
【００７６】次に、層間絶縁膜１１ｂ上の余分な窒化チ
タン膜１４ｂおよび金属膜１９を除去し、配線１４を構
成する主導電層１４ａおよび窒化チタン膜１４ｂを形成
する（図１１）。窒化チタン膜１４ｂおよび金属膜１９
の除去は、ＣＭＰ法を用いた研磨により行う。配線１４
の形成にＣＭＰ法を用いるため、配線１４の表面は層間
絶縁膜１１ｂの表面に比較して凹んだ状態であるディッ
シング１４ｃが形成され、また、層間絶縁膜１１ｂの表
面には、ＣＭＰの研磨剤等による引っかき傷であるスク
ラッチ１１ｃが形成される。
【００７７】次に、配線１４および層間絶縁膜１１ｂ上
にシリコン窒化膜を堆積してブロッキング層１６ａを形
成する（図１２）。シリコン窒化膜の堆積には、たとえ
ばプラズマＣＶＤ法を用いることができる。膜厚は約１
００ｎｍとする。
【００７８】次に、自己流動性を有した被膜であるＳＯ
Ｇ膜を塗布し、さらに４００℃程度の熱処理を行ってキ
ュアし、その表面が平坦化された平坦化層１６ｂを形成
する（図１３）。ＳＯＧ膜として、有機あるいは無機の
ＳＯＧ膜を用いることができる。また、ポリシラザン系
のＳＯＧ膜を用いることも可能である。ポリシラザン系
のＳＯＧ膜の場合には、耐熱性を有し、半導体集積回路
装置の信頼性を向上することができる。
【００７９】次に、絶縁膜１６ｃを堆積して層間絶縁膜
１６を完成する。絶縁膜１６ｃは、たとえばＣＶＤ法に
よるシリコン酸化膜とすることができる。絶縁膜１６ｃ
の表面すなわち層間絶縁膜１６の表面は、平坦化層１６
ｂの存在により平坦性が確保されている。その後、配線
溝１７を形成する（図１４）。配線溝１７には下層配線
である配線１４と接続するための接続孔も含まれてい
る。
【００８０】次に、配線１４の場合と同様に、配線１８
の一部となる窒化チタン膜１８ｂを堆積し、さらに主導
電層１８ａとなる金属、たとえば銅の薄膜を堆積し、こ
れを熱処理して流動化し、配線溝１７に良好に埋め込ま
れた金属膜２０を形成する（図１５）。窒化チタン膜１
８ｂおよび金属膜２０については、前記した窒化チタン
膜１４ｂおよび金属膜１９と同様であるため説明を省略
する。
【００８１】最後に、層間絶縁膜１６上の金属膜２０お
よび窒化チタン膜１８ｂを除去して配線１８を形成し、
図１に示す半導体集積回路装置がほぼ完成する。この金
属膜２０および窒化チタン膜１８ｂの除去にはＣＭＰ法
が使用される。本実施の形態では、層間絶縁膜１６の表
面の平坦性が確保されているため、配線１８の形成のた
めにＣＭＰを行っても、層間絶縁膜１６の表面には意図
しない凹部が存在しないため、意図しない金属膜２０あ
るいは窒化チタン膜１８ｂの残留物が生じることがな
い。このため、このような残留物に起因する配線１８の
ショート不良の発生が防止され、半導体集積回路装置の
歩留まりと信頼性の向上を図ることができる。
【００８２】また、層間絶縁膜１６の表面の平坦性が確
保されているため、過剰なＣＭＰのオーバー研磨を行わ
なくとも配線１８の形成を確実に行うことができ、過剰
研磨を防止することができる。このため、配線１８表面
のディッシングを抑制してその上層に形成される配線の
ショート不良を防止し、半導体集積回路装置の歩留まり
と信頼性を向上できる。
【００８３】なお、本実施の形態１では、平坦化層１６
ｂとして、ＳＯＧ膜を例示したが、気相中におけるシラ
ノール（Ｈn Ｓｉ（ＯＨ）4-n ）の生成と低温基板上で
のシラノールの反応とにより形成されるシリコン酸化膜
とすることもできる。このようなシリコン酸化膜は、減
圧雰囲気においてたとえばシランガス（ＳｉＨ4 ）と過
酸化水素（Ｈ2 Ｏ2 ）との化合によりシラノールを形成
し、これを基板表面に吸着、反応させて被膜とした後、
４５０℃以下の熱処理を行ってキュアすることにより形
成することができる。このようなシラノールの吸着、反
応により堆積した被膜は自己流動性を有するものであ
り、前記したＳＯＧ膜と同様に、層間絶縁膜１６の表面
の平坦性を確保することができる。
【００８４】なお、シラノール形成の原料ガスとして、
シランガス以外に、水素基（−Ｈ）がメチル基（−ＣＨ
3 ）、エチル基（−Ｃ2 Ｈ5 ）等のアルキル基に置換し
たメチルシラン（ジメチルシラン、トリメチルシラン
等）、あるいはエチルシラン（ジエチルシラン、トリエ
チルシラン等）等のアルキルシラン（ＳｉＨx Ｍ
4-x （ただしＭは炭素数１〜３のアルキル基、１≦ｘ≦
４））を例示できる。アルキル基の炭素数を３以下とす
るのは、低温に保持した半導体基板上へのアルキルシラ
ン（ＳｉＨx Ｍ4-x ）の吸着が増大することによるシラ
ノール生成反応の促進と原料ガスを気相で供給すること
の利便性とを考慮するためである。
【００８５】（実施の形態２）図１６は、本発明の他の
実施の形態である半導体集積回路装置の一例を示した断
面図である。
【００８６】本実施の形態２の半導体集積回路装置は、
実施の形態１における半導体集積回路装置の層間絶縁膜
１６を層間絶縁膜２１に置き換えたものであり、その他
の部材は実施の形態１と同様である。したがってそれら
同様の部材についての説明は省略する。
【００８７】層間絶縁膜２１は、実施の形態１における
ブロッキング層１６ａと同様なブロッキング層２１ａお
よびＣＶＤ法により堆積されＣＭＰ法により平坦化され
たシリコン酸化膜２１ｂとからなる。ブロッキング層２
１ａは、実施の形態１のブロッキング層１６ａと同様に
約１００ｎｍの膜厚を有するシリコン窒化膜からなる。
シリコン酸化膜２１ｂはそれ自体十分な膜厚を有するも
のであるため実施の形態１の層間絶縁膜１６のように絶
縁膜１６ｃは形成されていない。しかし、シリコン酸化
膜２１ｂの膜厚を薄くし、実施の形態１と同様に絶縁膜
１６ｃに相当する絶縁膜を形成して十分な膜厚の層間絶
縁膜２１を形成してもよい。
【００８８】次に、上記した半導体集積回路装置の製造
方法を図に従って説明する。図１７〜図２０は、本発明
の他の実施の形態である半導体集積回路装置の製造方法
の一例をその工程順に示した断面図である。
【００８９】本実施の形態２の半導体集積回路装置の製
造方法は、実施の形態１における図１１の工程までは同
様である。
【００９０】その後、実施の形態１のブロッキング層１
６ａと同様にシリコン窒化膜を堆積し、ブロッキング層
２１ａを形成する。さらに十分な膜厚を有したシリコン
酸化膜２２をたとえばＣＶＤ法により形成する（図１
７）。ここで、ＣＶＤ法により形成されたシリコン酸化
膜２２は、自己流動性を有する膜ではないためその表面
にはディッシング１４ｃおよびスクラッチ１１ｃに起因
する凹部２３が形成されている。
【００９１】次に、シリコン酸化膜２２をＣＭＰ法によ
り研磨する（図１８）。これにより、シリコン酸化膜２
２の表面に形成された凹部２３を消失させてシリコン酸
化膜２１ｂを形成し、その表面が平坦な層間絶縁膜２１
を形成する。また、本実施の形態２の製造方法では、Ｃ
ＭＰ法を用いるため、凹部２３を消失させることができ
ることに加えて、半導体基板１の全体での平坦性を向上
することができる。
【００９２】次に、実施の形態１と同様に、層間絶縁膜
２１に配線溝１７を形成し（図１９）、実施の形態１と
同様に窒化チタン膜１８ｂおよび主導電層１８ａとなる
金属膜２０を形成する（図２０）。
【００９３】最後に、層間絶縁膜２１上の金属膜２０お
よび窒化チタン膜１８ｂを除去して配線１８を形成し、
図１６に示す半導体集積回路装置がほぼ完成する。この
金属膜２０および窒化チタン膜１８ｂの除去には、実施
の形態１と同様にＣＭＰ法が使用される。本実施の形態
では、層間絶縁膜２１の表面の平坦性が確保されている
ため、配線１８の形成のためにＣＭＰを行っても、層間
絶縁膜２１の表面に意図しない金属膜２０あるいは窒化
チタン膜１８ｂの残留物が生じることがない。このた
め、このような残留物に起因する配線１８のショート不
良の発生が防止され、半導体集積回路装置の歩留まりと
信頼性の向上を図ることができる。
【００９４】また、層間絶縁膜２１の表面の平坦性が確
保されているため、過剰なＣＭＰのオーバー研磨を行わ
なくとも配線１８の形成を確実に行うことができ、過剰
研磨を防止することができる。このため、配線１８表面
のディッシングを抑制してその上層に形成される配線の
ショート不良を防止し、半導体集積回路装置の歩留まり
と信頼性を向上できる。
【００９５】（実施の形態３）図２１は、本発明のさら
に他の実施の形態である半導体集積回路装置の一例を示
した断面図である。
【００９６】本実施の形態３の半導体集積回路装置は、
半導体基板１０１上に形成されたｎチャネルＭＩＳＦＥ
ＴＱｎおよびｐチャネルＭＩＳＦＥＴＱｐを有する。半
導体素子であるｎチャネルＭＩＳＦＥＴＱｎおよびｐチ
ャネルＭＩＳＦＥＴＱｐは、ＣＭＩＳＦＥＴ（Complime
ntary-MISFET）を構成して半導体集積回路を構成するこ
とができ、半導体集積回路には、図示はしないが、抵
抗、コンデンサ等の受動素子を含めることができる。な
お、本実施の形態ではＣＭＩＳＦＥＴを例示するが、ｎ
チャネルＭＩＳＦＥＴＱｎまたはｐチャネルＭＩＳＦＥ
ＴＱｐの単一チャネルのＭＩＳＦＥＴで半導体集積回路
を構成してもよい。さらに、本実施の形態ではＭＩＳＦ
ＥＴを例示するが、バイポーラトランジスタまたはＢｉ
−ＣＭＩＳＦＥＴ等他のトランジスタ構造の半導体素子
を用いて半導体集積回路を構成してもよい。
【００９７】半導体基板１０１には、その主面近傍に素
子分離領域１０２が形成され、素子分離領域１０２で囲
まれた活性領域には、ｐ型の不純物（たとえばボロン
（Ｂ））が低濃度に導入されたｐ型ウェル１０３および
ｎ型の不純物（たとえばリン（Ｐ）、ヒ素（Ａｓ））が
低濃度に導入されたｎ型ウェル１０４が形成されてい
る。ｎチャネルＭＩＳＦＥＴＱｎはｐ型ウェル１０３の
活性領域主面に、ｐチャネルＭＩＳＦＥＴＱｐは、ｎ型
ウェル１０４の活性領域主面に形成されている。素子分
離領域１０２は、半導体基板１０１の主面の浅溝内に形
成され、たとえばシリコン酸化膜からなる。なお、半導
体基板１０１を実施の形態１に説明したようなＳＯＩ基
板としてもよいことは言うまでもない。
【００９８】ｎチャネルＭＩＳＦＥＴＱｎは、ｐ型ウェ
ル１０３の主面上にゲート絶縁膜１０５を介して形成さ
れたゲート電極１０６と、ゲート電極１０６の両側の半
導体基板１０１の主面に形成されたｎ型の半導体領域１
０７とを有するものである。また、ｐチャネルＭＩＳＦ
ＥＴＱｐは、ｎ型ウェル１０４の主面上にゲート絶縁膜
１０５を介して形成されたゲート電極１０６と、ゲート
電極１０６の両側の半導体基板１０１の主面に形成され
たｐ型の半導体領域１０８とを有するものである。
【００９９】ゲート絶縁膜１０５は、数ｎｍの膜厚を有
するシリコン酸化膜からなりたとえば熱酸化法または熱
ＣＶＤ法により形成することができる。ゲート電極１０
６は、たとえば低抵抗多結晶シリコン膜からなり、その
上層に、タングステン（Ｗ）、コバルト（Ｃｏ）等のシ
リサイド層、あるいは窒化チタン（ＴｉＮ）、窒化タン
グステン（ＷＮ）等のバリアメタルを介したタングステ
ン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タン
タル（Ｔａ）等の金属層を形成して低抵抗化を図っても
よい。
【０１００】半導体領域１０７、１０８は、ｎチャネル
ＭＩＳＦＥＴＱｎ、ｐチャネルＭＩＳＦＥＴＱｐのソー
ス・ドレイン領域として機能するものである。半導体領
域１０７にはｎ型不純物（たとえばリンまたはヒ素）が
導入され、半導体領域１０８にはｐ型不純物（たとえば
ボロン）が導入されている。半導体領域１０７、１０８
は、不純物が低濃度に導入された低濃度半導体領域と、
不純物が高濃度に導入された高濃度半導体領域とからな
るいわゆるＬＤＤ（Lightly Doped Drain ）構造として
もよい。また、半導体領域１０７、１０８の上部に、Ｗ
Ｓｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx などの高
融点金属シリサイド膜を積層したシリサイド膜を形成し
てもよい。
【０１０１】ゲート電極１０６の側面および上面にはサ
イドウォールスペーサ１０９およびキャップ絶縁膜１１
０がそれぞれ形成されている。サイドウォールスペーサ
１０９およびキャップ絶縁膜１１０は、たとえばシリコ
ン酸化膜あるいはシリコン窒化膜とすることができ、シ
リコン窒化膜を用いる場合には、そのシリコン窒化膜か
らなるサイドウォールスペーサ１０９およびキャップ絶
縁膜１１０をマスクとして用い、後に説明する層間絶縁
膜に自己整合的に接続孔を開口することができる。
【０１０２】半導体基板１０１、ｎチャネルＭＩＳＦＥ
ＴＱｎおよびｐチャネルＭＩＳＦＥＴＱｐの上部には層
間絶縁膜１１１が形成されている。層間絶縁膜１１１と
して、ＢＰＳＧ膜またはＰＳＧ膜等のリフロー膜を用い
ることができるが、層間絶縁膜１１１の下部もしくは上
部にＣＶＤ法またはスパッタ法により形成されたシリコ
ン酸化膜との積層膜とすることもできる。層間絶縁膜１
１１は、たとえばＣＭＰ法によりその表面が平坦化され
ている。
【０１０３】半導体領域１０７、１０８上の層間絶縁膜
１１１には、接続孔１１２が設けられ、接続孔１１２に
は、たとえばスパッタ法により形成されたタングステン
膜１１３ａ、およびたとえばブランケットＣＶＤ法ある
いは選択ＣＶＤ法により形成されたタングステン膜１１
３ｂからなるプラグ１１３が形成されている。
【０１０４】層間絶縁膜１１１の上層には、第１層配線
Ｍ１が形成されている。第１層配線Ｍ１には、たとえば
フォトリソグラフィ技術でパターニングされたタングス
テン膜を用いることができる。第１層配線Ｍ１は、プラ
グ１１３を介して半導体領域１０７、１０８に電気的に
接続される。なお、第１層配線Ｍ１にタングステン材料
を用いるため、第１層配線Ｍ１を構成する元素の半導体
基板への拡散の問題がなく、高い信頼性の半導体集積回
路装置を構成できる。
【０１０５】第１層配線Ｍ１および層間絶縁膜１１１の
上層には、第１層配線Ｍ１と後に説明する第２層配線Ｍ
２との層間を絶縁する配線層間絶縁膜１１４が形成され
ている。配線層間絶縁膜１１４は、たとえばＣＶＤ法で
形成されたシリコン酸化膜をＣＭＰ法により研磨するこ
とにより、その表面が平坦化されて構成される。配線層
間絶縁膜１１４には、接続孔１１５が形成され、接続孔
１１５には、たとえばスパッタ法により形成されたタン
グステン膜１１６ａ、およびたとえばブランケットＣＶ
Ｄ法あるいは選択ＣＶＤ法により形成されたタングステ
ン膜１１６ｂからなるプラグ１１６が形成されている。
なお、タングステン膜１１６ｂに代えて、スパッタ法ま
たはＣＶＤ法で形成された窒化チタン膜を用いることが
できる。
【０１０６】配線層間絶縁膜１１４上には、第２層配線
Ｍ２を形成するための配線形成用絶縁膜１１７が形成さ
れている。配線形成用絶縁膜１１７は、たとえばＣＶＤ
法で形成されたシリコン酸化膜とすることができる。な
お、配線形成用絶縁膜１１７表面にはスクラッチによる
傷が形成されるが、図示は省略している。これは、後に
説明するように、第２層配線Ｍ２の形成の際に行われる
ＣＭＰ法による研磨において、確実に配線形成用絶縁膜
１１７の表面の金属膜が除去されるようにある程度のオ
ーバー研磨を行うために形成されるものであり、ＣＭＰ
の研磨剤による引っかき傷である。
【０１０７】配線形成用絶縁膜１１７には、配線溝１１
８が形成され、配線溝１１８には、第２層配線Ｍ２が形
成されている。第２層配線Ｍ２は、たとえば窒化チタン
（ＴｉＮ）からなるバリア層１１９ａと、たとえば銅
（Ｃｕ）からなる主導電層１１９ｂとからなる。このよ
うに主導電層１１９ｂを抵抗率の小さな銅等の材料を用
いるため、第２配線層Ｍ２の抵抗値を低減でき、半導体
素子間の配線抵抗を低減して回路の遅延時間を短縮し、
半導体集積回路装置の応答速度を向上して半導体集積回
路装置の性能を向上できる。
【０１０８】なお、バリア層１１９ａとしては、窒化チ
タンに代えてタンタル（Ｔａ）、窒化タングステン（Ｗ
Ｎ）、窒化タンタル（ＴａＮ）、酸化タンタル（Ｔａ
Ｏ）、酸窒化シリコン（ＳｉＯＮ）を用いることができ
る。また、主導電層１１９ｂには、銅に代えてアルミニ
ウム（Ａｌ）、タングステン（Ｗ）を用いることができ
る。バリア層１１９ａは、主導電層１１９ｂを構成する
金属元素の拡散を防止して、配線間の絶縁性を確保し、
半導体集積回路装置の性能および信頼性を高く保つ機能
を持つ。
【０１０９】また、第２層配線Ｍ２は、後に説明するよ
うに、ＣＭＰ法を用いて形成されるものであるが、配線
形成用絶縁膜１１７を構成する材料（たとえばシリコン
酸化膜）と第２層配線Ｍ２を構成する材料（たとえば銅
および窒化チタン）とのＣＭＰ法による研磨速度の相違
に起因して、その表面に窪んだ形状の凹部（ディッシン
グ部）１２０が形成されている。すなわち、第２層配線
Ｍ２を確実に形成するためにある程度のオーバー研磨を
行った場合には、シリコン酸化膜と比較して銅等が速く
研磨され、相対的に凹んだ表面を形成することとなる。
このような凹部１２０の存在と、これに起因する問題点
は、前記したとおりである。
【０１１０】配線形成用絶縁膜１１７および第２層配線
Ｍ２の表面には、配線層間絶縁膜１２１が形成されてい
る。配線層間絶縁膜１２１は、第２層配線Ｍ２および配
線形成用絶縁膜１１７に接して形成されたブロッキング
層１２１ａ、平坦化層１２１ｂおよび絶縁膜１２１ｃか
ら構成される。
【０１１１】ブロッキング層１２１ａは、たとえばプラ
ズマＣＶＤ法により形成されたシリコン窒化膜とするこ
とができ、第２層配線Ｍ２の主導電層１１９ｂを構成す
る銅の拡散を抑制する機能を有する。これにより窒化チ
タンからなるバリア層１１９ａの効果とともに銅の拡散
を防止して配線層間絶縁膜１１４、配線形成用絶縁膜１
１７、配線層間絶縁膜１２１等の絶縁性を保持し、半導
体集積回路装置の信頼性を高めることができる。なお、
ブロッキング層１２１ａの膜厚は、シリコン窒化膜を用
いた場合には約１００ｎｍとすることができる。また、
ブロッキング層１２１ａとしては、シリコン窒化膜に代
えて、シリコン酸窒化膜を用いることもできる。
【０１１２】平坦化層１２１ｂは、自己流動性を有する
被膜たとえばＳＯＧ膜からなり、凹部１２０の影響を除
去してその表面を平坦化することができる。このように
平坦化層１２１ｂを有することにより配線層間絶縁膜１
２１の表面の平坦性を確保することができ、後に説明す
るように配線層間絶縁膜１２１に埋め込むプラグあるい
は上層配線の形成の際に金属膜の残留物の形成を防止し
て上層配線間のショート不良を防止し、半導体集積回路
装置の所定の性能を確保し、歩留まりと信頼性を向上す
ることができる。
【０１１３】なお、平坦化層１２１ｂは、無機ＳＯＧ膜
とすることができる。これにより、後に説明する平坦化
層１２１ｂへの接続孔の開口行程におけるフォトレジス
ト膜の剥離の際に、平坦化層１２１ｂへの吸水性の付与
あるいは平坦化層１２１ｂの体積減少が発生せず、半導
体集積回路装置の信頼性を向上できる。一方、平坦化層
１２１ｂは、有機ＳＯＧ膜とすることもできる。これに
より、接続孔開口工程における前記不具合はあるもの
の、有機ＳＯＧ膜の低誘電率を利用して、配線間の線間
容量を低減し、半導体集積回路装置の高速化を図ってそ
の性能を向上できる。
【０１１４】絶縁膜１２１ｃは、たとえばＣＶＤ法によ
り形成されたシリコン酸化膜とすることができ、配線層
間絶縁膜１２１の膜厚を確保する機能を有する。したが
って、平坦化層１２１ｂにより配線層間絶縁膜１２１の
十分な膜厚が確保できる場合には必須ではない。
【０１１５】なお、配線層間絶縁膜１２１には、ブロッ
キング層１２１ａと平坦化層１２１ｂとの間に、さらに
ＣＶＤ法により形成されたシリコン酸化膜を形成するこ
ともできる。
【０１１６】配線層間絶縁膜１２１には、接続孔１２２
が形成され、接続孔１２２には、前記したプラグ１１６
と同様のプラグ１２３が形成されている。また、配線層
間絶縁膜１２１およびプラグ１２３上には、前記した配
線形成用絶縁膜１１７および第２層配線Ｍ２と同様の配
線形成用絶縁膜１２４および第３層配線Ｍ３が形成され
ている。プラグ１２３、配線形成用絶縁膜１２４および
第３層配線Ｍ３については、前記したプラグ１１６、配
線形成用絶縁膜１１７および第２層配線Ｍ２と同様であ
るため詳細な説明を省略する。すなわち、第３層配線Ｍ
３は、第２層配線Ｍ２と同様にバリア層と銅からなる主
導電層とで構成される。
【０１１７】また、第３層配線Ｍ３の表面には、第２層
配線Ｍ２と同様な凹部１２５が形成されるが、配線層間
絶縁膜１２６を構成する平坦化層１２６ｂが存在するた
め、配線層間絶縁膜１２６の表面は、凹部１２５に起因
する凹凸が解消され、上層に形成されるプラグあるいは
上層配線の形成の際に金属膜の残留物の形成を防止して
上層配線間のショート不良を防止し、半導体集積回路装
置の所定の性能を確保し、歩留まりと信頼性を向上する
ことができる。平坦化層１２６ｂは、前記した平坦化層
１２１ｂと同様に自己流動性を有する被膜たとえばＳＯ
Ｇ膜からなる。また、配線層間絶縁膜１２６を構成する
その他の層、つまりブロッキング層１２６ａおよび絶縁
膜１２６ｃについても、前記したブロッキング層１２１
ａおよび絶縁膜１２１ｃと同様である。よって、これら
の詳細な説明は省略する。なお、ブロッキング層１２６
ａと平坦化層１２６ｂとの間に、さらにＣＶＤ法により
形成されたシリコン酸化膜を形成できることは、配線層
間絶縁膜１２１の場合と同様である。
【０１１８】配線層間絶縁膜１２６には、接続孔１２７
が形成され、接続孔１２７には、前記したプラグ１１６
と同様のプラグ１２８が形成されている。また、配線層
間絶縁膜１２６およびプラグ１２８上には、前記した配
線形成用絶縁膜１１７および第２層配線Ｍ２と同様の配
線形成用絶縁膜１２９および第４層配線Ｍ４が形成され
ている。すなわち、第４層配線Ｍ４は、第２層配線Ｍ２
と同様にバリア層と銅からなる主導電層とで構成され
る。ただし、配線形成用絶縁膜１２９の膜厚および第４
層配線Ｍ４の膜厚および幅は、配線形成用絶縁膜１１７
および第２層配線Ｍ２のそれよりも大きくなっている。
【０１１９】また、第４層配線Ｍ４の表面には、第２層
配線Ｍ２と同様な凹部１３０が形成されるが、配線層間
絶縁膜１３１を構成する平坦化層１３１ｂが存在するた
め、配線層間絶縁膜１３１の表面は、凹部１３０に起因
する凹凸が解消され、上層に形成されるプラグあるいは
上層配線の形成の際に金属膜の残留物の形成を防止して
上層配線間のショート不良を防止できる。これにより、
半導体集積回路装置の所定の性能を確保し、歩留まりと
信頼性を向上することができる。平坦化層１３１ｂは、
前記した平坦化層１２１ｂと同様に自己流動性を有する
被膜たとえばＳＯＧ膜からなる。また、配線層間絶縁膜
１３１を構成するその他の層、つまりブロッキング層１
３１ａおよび絶縁膜１３１ｃについても、前記したブロ
ッキング層１２１ａおよび絶縁膜１２１ｃと同様であ
る。よって、これらの詳細な説明は省略する。なお、配
線層間絶縁膜１３１の膜厚は、配線層間絶縁膜１２１よ
りも厚くなっている。また、ブロッキング層１３１ａと
平坦化層１３１ｂとの間に、さらにＣＶＤ法により形成
されたシリコン酸化膜を形成できることは、配線層間絶
縁膜１２１の場合と同様である。
【０１２０】配線層間絶縁膜１３１には、接続孔１３２
が形成され、接続孔１３２には、前記したプラグ１１６
と同様にタングステンからなるプラグ１３３が形成され
ている。ただし、プラグ１３３の径および高さは、配線
層間絶縁膜１３１の膜厚が厚くなっているため、プラグ
１１６のそれよりも大きくなっている。
【０１２１】また、配線層間絶縁膜１３１およびプラグ
１３３上には、第５層配線Ｍ５が形成されている。第５
層配線Ｍ５は、たとえばアルミニウムまたはアルミニウ
ム合金からなり、フォトリソグラフィ技術およびエッチ
ング技術を用いて形成される。
【０１２２】このようにアルミニウムまたはアルミニウ
ム合金からなる第５層配線層Ｍ５と、銅からなる主導電
層で構成される第４層配線Ｍ４とを、タングステンから
なるバリア層を介して電気的に接続によりアルミニウム
と銅とが反応して抵抗が増大することを防止できる。
【０１２３】第５層配線Ｍ５は絶縁膜１３４で覆われて
いる。絶縁膜１３４は、たとえばＣＶＤ法で形成された
シリコン酸化膜あるいはシリコン窒化膜もしくはそれら
の積層膜とすることができる。絶縁膜１３４には、さら
にＰＩＱ等の保護膜を含めることができる。
【０１２４】絶縁膜１３４の一部には開口が形成され、
この開口部に形成されたバンプ下地金属（ＢＬＭ）１３
５を介してバンプ１３６と第５層配線Ｍ５とが電気的に
接続されている。バンプ下地金属１３５は、たとえばニ
ッケルと金との積層膜とすることができる。また、バン
プ１３６は、金または半田とすることができる。なお、
第５層配線Ｍ５の材料としては、銅を用いることもでき
るが、アルミニウムを用いることにより、バンプ下地金
属１３５およびバンプ１３６との整合性をよくすること
ができる。
【０１２５】また、バンプ１３６ではなく、第５層配線
Ｍ５でワイヤボンディング用のボンディングパッドを形
成する場合、銅よりも酸化されにくいアルミニウム合金
でボンディングパッドを形成することにより、信頼性を
向上することができる。また、第５層配線Ｍ５のような
上層の配線層では、配線間のピッチ等の配線ルールが第
２〜第４層配線Ｍ２〜Ｍ４よりゆるくとれるので、銅よ
りも酸化等の問題の少ないアルミニウム膜で上層の配線
を構成することで、信頼性を向上することができる。一
方、第２〜第４層配線Ｍ２〜Ｍ４においては、その配線
幅、配線ピッチを小さくして、高密度に配線を設けるこ
とができるとともに、アルミニウムより比抵抗の小さな
銅を主導電膜として用いることにより、配線抵抗を小さ
くして、回路の動作速度を向上することができる。
【０１２６】なお、第１層配線Ｍ１ないし第５層配線Ｍ
５の膜厚および幅、プラグ１１６、１２３、１２８、１
３３の径および高さを例示すれば以下の通りである。た
とえば、第１層配線Ｍ１の膜厚は0.２〜0.３μｍ、最小
幅は0.４μｍとすることができ、第２層配線Ｍ２および
第３層配線Ｍ３の膜厚は0.５μｍ、その最小幅は0.５μ
ｍ、第４層配線Ｍ４の膜厚は１μｍ、その最小幅は１μ
ｍとすることができる。また、たとえば、プラグ１１
６、１２３、１２８の径は0.５μｍ、その高さは１μｍ
とすることができ、プラグ１３３の径は１μｍ、その高
さは２μｍとすることができる。
【０１２７】次に、上記した半導体集積回路装置の製造
方法を図に従って説明する。図２２〜図５４は、本実施
の形態３の半導体集積回路装置の製造方法の一例をその
工程順に示した断面図である。
【０１２８】まず、たとえば、ｐ- 形の単結晶シリコン
からなる半導体基板１０１を用意し、素子分離領域１０
２が形成される領域の開口を有するフォトレジスト膜を
パターニングし、半導体基板１０１に浅溝を形成する。
次に、フォトレジスト膜を除去し、前記浅溝を埋め込む
シリコン酸化膜を半導体基板１０１の全面に堆積して、
このシリコン酸化膜をＣＭＰ法により研磨する。これに
より浅溝以外の領域の半導体基板１０１上の前記シリコ
ン酸化膜を除去して浅溝内に素子分離領域１０２を形成
する。
【０１２９】次に、ｐ型ウェル１０３が形成される領域
に開口を有するフォトレジスト膜をパターニングし、こ
のフォトレジスト膜をマスクとして、ｐ形の導電形にす
るための不純物、たとえばボロンをイオン注入する。前
記フォトレジスト膜を除去した後、ｎ型ウェル１０４が
形成される領域に開口を有するフォトレジスト膜をパタ
ーニングし、このフォトレジスト膜をマスクとして、ｎ
形の導電形にするための不純物、たとえばリンをイオン
注入する。さらに、前記フォトレジスト膜を除去した
後、半導体基板１０１に熱処理を施して前記不純物を活
性化し、ｐ型ウェル１０３およびｎ型ウェル１０４を形
成する（図２２）。
【０１３０】次に、半導体基板１０１の主面上にゲート
絶縁膜１０５となるシリコン酸化膜、ゲート電極１０６
となる多結晶シリコン膜およびキャップ絶縁膜１１０と
なるシリコン酸化膜を順次堆積して積層膜を形成し、フ
ォトリソグラフィによりパターニングされたフォトレジ
スト膜をマスクとして前記積層膜をエッチングし、ゲー
ト絶縁膜１０５、ゲート電極１０６およびキャップ絶縁
膜１１０を形成する（図２３）。ゲート絶縁膜１０５は
たとえば熱ＣＶＤ法により堆積することができ、ゲート
電極１０６はＣＶＤ法により形成することができるが、
その抵抗値を低減するためにｎ形の不純物（例えばＰ）
をドープしてもよい。なお、ゲート電極１０６の上部に
ＷＳｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx などの
高融点金属シリサイド膜を積層してもよく、窒化チタン
（ＴｉＮ）、窒化タングステン（ＷＮ）等のバリア層を
介してタングステン（Ｗ）、モリブデン（Ｍｏ）、チタ
ン（Ｔｉ）、タンタル（Ｔａ）等の金属層を形成しても
よい。キャップ絶縁膜１１０はたとえばＣＶＤ法により
堆積することができる。
【０１３１】次に、ｎチャネルＭＩＳＦＥＴＱｎが形成
される領域に開口を有するフォトレジスト膜をパターニ
ングし、このフォトレジスト膜とキャップ絶縁膜１１０
とをマスクとしてｎ型の導電型の不純物、たとえばリン
をイオン注入し、半導体領域１０７をゲート電極１０６
に対して自己整合的に形成する。前記フォトレジスト膜
を除去した後、ｐチャネルＭＩＳＦＥＴＱｐが形成され
る領域に開口を有するフォトレジスト膜をパターニング
し、このフォトレジスト膜とキャップ絶縁膜１１０とを
マスクとしてｐ型の導電型の不純物、たとえばボロンを
イオン注入し、半導体領域１０８をゲート電極１０６に
対して自己整合的に形成する。さらに、半導体基板１０
１上にＣＶＤ法で酸化シリコン膜を堆積した後、反応性
イオンエッチング（ＲＩＥ）法でこの酸化シリコン膜を
異方性エッチングすることにより、ゲート電極１０６の
側壁にサイドウォールスペーサ１０９を形成する（図２
４）。なお、さらに、フォトレジスト膜、キャップ絶縁
膜１１０およびサイドウォールスペーサ１０９をマスク
として半導体領域１０７または半導体領域１０８にその
導電型に応じた不純物を高濃度にイオン注入し、いわゆ
るＬＤＤ構造の不純物半導体領域を形成してもよい。
【０１３２】また、この段階で、半導体領域１０７、１
０８の表面に、タングステンまたはコバルトのシリサイ
ド膜を形成し、半導体領域１０７、１０８のシート抵抗
およびプラグ１１３との接触抵抗を低減するようにして
もよい。
【０１３３】次に、半導体基板１０１上にスパッタ法ま
たはＣＶＤ法で酸化シリコン膜を堆積し、層間絶縁膜１
１１を形成する。層間絶縁膜１１１の表面は、ＣＭＰ法
を用いた研磨により平坦化することができる。さらに、
半導体基板１０１の主面の半導体領域１０７、１０８上
の層間絶縁膜１１１に、フォトリソグラフィ技術および
エッチング技術を用いて接続孔１１２を開口する（図２
５）。
【０１３４】次に、スパッタ法によりタングステン膜１
１３ａを堆積し、さらにブランケットＣＶＤ法によりタ
ングステン膜１１３ｂを堆積する（図２６）。
【０１３５】次に、接続孔１１２以外の層間絶縁膜１１
１上のタングステン膜１１３ｂおよびタングステン膜１
１３ａをＣＭＰ法による研磨により除去し、プラグ１１
３を形成する（図２７）。このとき、プラグ１１３の表
面には、層間絶縁膜１１１であるシリコン酸化膜とタン
グステン膜１１３ｂおよびタングステン膜１１３ａとの
ＣＭＰ研磨の速度差に起因した凹部（ディッシング部）
１４０が形成される。なお、ＣＭＰ法に代えてエッチバ
ック法を用いてもよい。
【０１３６】次に、半導体基板１の全面にタングステン
膜を堆積し、このタングステン膜をフォトリソグラフィ
およびエッチング技術によりパターニングして第１層配
線Ｍ１を形成する（図２８）。なお、前工程で発生した
凹部１４０の影響は、タングステン膜の表面にも発生す
るが、この凹部１４０に起因するタングステン膜の表面
凹凸の存在は、第１層配線Ｍ１がパターニングにより形
成されるため、大きな影響は受けない。すなわち、第１
層配線Ｍ１が凹部１４０に起因して残存することはな
い。
【０１３７】次に、スパッタ法またはＣＶＤ法で酸化シ
リコン膜を堆積して配線層間絶縁膜１１４を形成する。
なお、ここでは、スパッタ法またはＣＶＤ法で形成され
たシリコン酸化膜を例示しているが、ＳＯＧ等の塗布
膜、有機膜、フッ素を添加したＣＶＤシリコン酸化膜、
シリコン窒化膜、その他複数種の絶縁膜を積層した多層
膜であってもよい。また、配線層間絶縁膜１１４の表面
はＣＭＰ法により研磨して平坦化する。このように平坦
化することにより、次に説明する接続孔１１５の加工の
際のフォトリソグラフィを精度よく行うことができ、半
導体集積回路装置の高集積化に対応することが容易にな
る。
【０１３８】次に、フォトリソグラフィ技術およびエッ
チング技術を用いて、第１層配線Ｍ１の表面に達する接
続孔１１５を開口する。（図２９）。
【０１３９】次に、接続孔１１５の内部を含む配線層間
絶縁膜１１４の表面に、スパッタ法によりタングステン
膜１１６ａを堆積し、さらにブランケットＣＶＤ法によ
りタングステン膜１１６ｂを堆積する（図３０）。
【０１４０】次に、接続孔１１５以外の配線層間絶縁膜
１１４上のタングステン膜１１６ｂおよびタングステン
膜１１６ａをＣＭＰ法により研磨することで除去し、プ
ラグ１１６を形成する（図３１）。このとき、プラグ１
１６の表面には、配線層間絶縁膜１１４であるシリコン
酸化膜とタングステン膜１１６ｂおよびタングステン膜
１１６ａとのＣＭＰ研磨の速度差に起因した凹部１４１
が形成される。なお、ＣＭＰ法に代えてエッチバック法
を用いてもよい。
【０１４１】次に、第２層配線Ｍ２をＣＭＰ法で形成す
るための配線形成用絶縁膜１１７を堆積する（図３
２）。配線形成用絶縁膜１１７は、たとえばＣＶＤ法ま
たはスパッタ法により形成されたシリコン酸化膜とする
ことができ、その膜厚は、第２層配線Ｍ２の膜厚である
0.５μｍあるいはそれよりも若干厚く形成する。配線形
成用絶縁膜１１７の表面には、凹部１４１に起因する凹
部が形成される。
【０１４２】次に、第２層配線Ｍ２が形成される領域に
開口を有するフォトレジスト膜を形成し、このフォトレ
ジスト膜をマスクとして配線形成用絶縁膜１１７をエッ
チングし、配線形成用絶縁膜１１７に配線溝１１８を形
成する（図３３）。なお、この段階で前記した凹部１４
１に起因する配線形成用絶縁膜１１７の表面の凹部は除
去され、その後の工程に影響することはない。また配線
溝１１８の幅は、最小幅Ｗ１と最大幅Ｗ２との間の幅で
形成されるが、最大幅Ｗ２は、最小幅Ｗ１の４倍以下で
ある。
【０１４３】次に、配線溝１１８の内部を含む配線形成
用絶縁膜１１７の表面にバリア層１１９ａとなる窒化チ
タン膜１４２を堆積する（図３４）。窒化チタン膜１４
２は、たとえばＣＶＤ法あるいはスパッタ法により堆積
することができる。窒化チタン膜１４２の堆積は、後に
説明する銅膜の密着性の向上および銅の拡散防止のため
に行うものである。なお、窒化チタン膜に代えてタンタ
ル等の金属膜あるいは窒化タンタル膜等であってもよ
い。また、次工程である銅膜の堆積直前に窒化チタン膜
１４２の表面をスパッタエッチすることも可能である。
このようなスパッタエッチにより、窒化チタン膜１４２
の表面に吸着した水、酸素分子等を除去し、銅膜の接着
性を改善することができる。
【０１４４】次に主導電層１１９ｂとなる金属、たとえ
ば銅の薄膜を堆積し、これを熱処理して流動化し、配線
溝１１８に良好に埋め込まれた銅膜１４３を形成する
（図３５）。銅膜１４３の堆積は、通常のスパッタ法を
用いることができるが、蒸着法等の物理的気相成長法を
用いてもよい。また、有機金属ガス等を原料ガスに用い
たＣＶＤ法等により堆積を行ってもよい。熱処理の条件
は、銅膜１４３が流動化する温度および時間を必要と
し、たとえば、３５０℃〜４００℃、３分〜５分を例示
することができる。なお、銅膜１４３は、電解メッキあ
るいは無電解メッキのメッキ法を用いて形成することも
できる。
【０１４５】また、窒化チタン膜１４２および銅膜１４
３の膜厚は、配線溝１１８が最小幅Ｗ１の領域で膜厚Ｈ
１であり、配線溝１１８が最大幅Ｗ２の領域で膜厚Ｈ２
である。このとき、膜厚Ｈ１と膜厚Ｈ２とは、ほぼ等し
く、かつ、配線溝１１８の深さＬ１よりも大きくなって
いる。すなわち、銅膜１４３は、配線溝１１８が最小幅
Ｗ１の領域および最大幅Ｗ２の領域の双方で配線溝１１
８を完全に埋め込んでいる。これにより、第２層配線Ｍ
２が配線溝１１８の断面内のほぼ全域に形成され、第２
層配線Ｍ２の抵抗を低減できる。
【０１４６】次に、配線形成用絶縁膜１１７上の余分な
銅膜１４３および窒化チタン膜１４２を除去し、第２層
配線Ｍ２を構成する主導電層１１９ｂおよびバリア層１
１９ａを形成する（図３６）。銅膜１４３および窒化チ
タン膜１４２の除去には、ＣＭＰ法による研磨を用い
る。第２層配線Ｍ２の形成にＣＭＰ法による研磨を用い
るため、第２層配線Ｍ２の表面には配線形成用絶縁膜１
１７の表面に比較して凹んだ状態であるディッシング１
２０が形成される。図３６の一点鎖線で囲まれた部分の
拡大図を図３７に示す。図３７に示すように、配線形成
用絶縁膜１１７の表面には、ＣＭＰの研磨剤等による引
っかき傷であるスクラッチ１４５が形成される。
【０１４７】また、配線溝１１８が最小幅Ｗ１の領域の
ディッシング１２０の部分のディッシング量Ｋ１と最大
幅Ｗ２の領域のディッシング１２０の部分のディッシン
グ量Ｋ２とは、ほぼ同量となっている。
【０１４８】次に、第２層配線Ｍ２および配線形成用絶
縁膜１１７上にシリコン窒化膜を堆積してブロッキング
層１２１ａを形成する（図３８）。シリコン窒化膜の堆
積には、たとえばプラズマＣＶＤ法を用いることができ
る。膜厚は約１００ｎｍとする。シリコン窒化膜の膜厚
が薄く、また、ＣＶＤ法によるシリコン窒化膜は段差の
被覆性に優れるため、この段階でのブロッキング層１２
１ａの表面は、図３９に示すように、ディッシング１２
０およびスクラッチ１４５に起因する凹凸が存在する。
なお、図３９は、図３８の一点鎖線で囲まれた部分の拡
大図を示す。
【０１４９】次に、自己流動性を有した被膜であるＳＯ
Ｇ膜を塗布し、さらに４００℃程度の熱処理を行ってキ
ュアし、平坦化層１２１ｂを形成する（図４０）。ＳＯ
Ｇ膜として、有機あるいは無機のＳＯＧ膜を用いること
ができる。また、ポリシラザン系のＳＯＧ膜を用いるこ
とも可能である。ポリシラザン系のＳＯＧ膜の場合に
は、耐熱性を有し、半導体集積回路装置の信頼性を向上
することができる。図４１は、図４０の一点鎖線で囲ま
れた部分の拡大図を示す。図４１に示すように、平坦化
層１２１ｂとして自己流動性を有するＳＯＧ膜を用いる
ため、その表面は平坦化され、ディッシング１２０およ
びスクラッチ１４５の影響は排除される。
【０１５０】次に、絶縁膜１２１ｃを堆積して配線層間
絶縁膜１２１を完成する（図４２）。絶縁膜１２１ｃ
は、たとえばＣＶＤ法によるシリコン酸化膜とすること
ができる。絶縁膜１２１ｃの表面すなわち配線層間絶縁
膜１２１の表面は、平坦化層１２１ｂの存在により平坦
性が確保されている。これにより、その後の工程で形成
されるプラグ１２３等の導電性部材の形成の際にディッ
シング１２０あるいはスクラッチ１４５に起因する導電
性の残留物が形成されず、上層配線である第３層配線Ｍ
３間の絶縁性が確保される。また、配線層間絶縁膜１２
１の表面が平坦化されているため、フォトリソグラフィ
のマージンを向上し、半導体集積回路装置の微細化に対
応することが可能となる。
【０１５１】次に、接続孔１２２が形成される領域に開
口を有するフォトレジスト膜１４６をパターニングし、
このフォトレジスト膜１４６をマスクとして絶縁膜１２
１ｃおよび平坦化層１２１ｂをエッチングする（図４
３）。このエッチングの際には、シリコン酸化膜のエッ
チング速度がシリコン窒化膜に比較して大きくなる条件
でエッチングを行い、シリコン酸化膜からなるブロッキ
ング層１２１ａをエッチングのストッパ膜として利用す
ることができる。
【０１５２】次に、エッチングの条件をシリコン窒化膜
のエッチング速度がシリコン酸化膜に比較して大きくな
る条件に切り換え、さらにブロッキング層１２１ａをエ
ッチングして接続孔１２２の形成を完了する（図４
４）。このように、接続孔１２２のエッチングを２段階
で行うことにより、ブロッキング層１２１ａのエッチン
グの際のオーバーエッチングを十分に行っても、ブロッ
キング層１２１ａの膜厚が薄いため、第２層配線Ｍ２が
過剰にエッチングされることがない。このため、接続孔
１２２の開口を確実に行うとともに、第２層配線Ｍ２へ
のダメージを最小限にすることができる。
【０１５３】また、フォトレジスト膜１４６の除去の際
には、通常酸素またはオゾンによるアッシング法が用い
られるが、平坦化層１２１ｂの無機ＳＯＧを用いる場合
には、このアッシングの際に、接続孔１２２の側面部分
の平坦化層１２１ｂの断面に受ける損傷を抑制できる。
すなわち、仮に平坦化層１２１ｂに有機ＳＯＧを用いれ
ば、オゾンアッシングの際に有機ＳＯＧ内のＳｉ−ＣＨ
3 結合が、Ｓｉ−ＯＨあるいはＳｉ−Ｏ結合に変換さ
れ、その部分の吸湿性、あるいは膜収縮が発生する。こ
の結果、半導体集積回路装置の信頼性の低下や歩留まり
の低下が予測され好ましくない。したがって、有機ＳＯ
Ｇを採用する場合には、フォトレジスト膜１４６のウェ
ットプロセスによる剥離や、低圧酸素プラズマを用いた
反応性イオンエッチング（ＲＩＥ）等、アッシングに比
較して習熟されていないプロセスを用いる必要が生じ
る。しかし平坦化層１２１ｂに無機ＳＯＧを用いる場合
には、このような不具合は生じない。
【０１５４】なお、次工程のプラグ１２３の形成工程の
進む直前に、たとえば水素雰囲気において３５０℃、５
分程度のアニールを施し、接続孔１２２の底部の第２層
配線Ｍ２の表面に還元処理を行うことができる。さら
に、接続孔１２２の底部へのスパッタエッチングを行う
こともできる。これにより、フォトレジスト膜１４６の
除去の際のアッシングあるいは大気雰囲気への放置によ
り生じた接続孔１２２底部の酸化銅を除去して第２層配
線Ｍ２とプラグ１２３との電気的接続の接続抵抗の低減
あるいは接続信頼性の向上を図れる。
【０１５５】次に、前記したプラグ１１６の形成方法と
同様にしてプラグ１２３を形成する（図４５）。このプ
ラグ１２３の形成に際してＣＭＰ法が用いられることは
前記したとおりであるが、配線層間絶縁膜１２１の表面
が平坦化されているため、導電性の残留物が配線層間絶
縁膜１２１の表面に残存することがない。このため、プ
ラグ１２３間の絶縁性および配線層間絶縁膜１２１上に
形成される第３層配線Ｍ３間の絶縁性が確保される。な
お、プラグ１２３の表面にはＣＭＰ法により研磨に起因
して凹部１４７が形成される。
【０１５６】次に、配線層間絶縁膜１２１およびプラグ
１２３の上面には、第３層配線Ｍ３を形成するための配
線形成用絶縁膜１２４が形成される（図４６）。配線形
成用絶縁膜１２４は、配線形成用絶縁膜１１７と同様に
して形成できる。また、配線形成用絶縁膜１２４の表面
には凹部１４７に起因する凹部が形成される。
【０１５７】次に、前記した第２層配線Ｍ２の場合と同
様にしてバリア層と銅膜とからなる第３層配線Ｍ３を形
成する（図４７）。この第３層配線Ｍ３の形成に際して
は、凹部１４７に起因する配線形成用絶縁膜１２４表面
の凹部は、それに起因する導電性残存物を形成しない。
これは、第２層配線Ｍ２の場合と同様であり、第３層配
線Ｍ３を形成するための浅溝の加工の際に、前記した凹
部がエッチングされて除去されることに基づく。なお、
第３層配線Ｍ３の表面にはＣＭＰ法の研磨に起因する凹
部１２５が形成される。
【０１５８】次に、配線形成用絶縁膜１２４および第３
層配線Ｍ３の表面に、第３層配線Ｍ３と第４層配線Ｍ４
とを絶縁する配線層間絶縁膜１２６を構成するブロッキ
ング層１２６ａおよび平坦化層１２６ｂを形成する（図
４８）。ブロッキング層１２６ａおよび平坦化層１２６
ｂの形成は、ブロッキング層１２１ａおよび平坦化層１
２１ｂと同様に行うことができる。平坦化層１２１ｂを
形成することにより、凹部１２５の影響を取り除いて、
その表面を平坦にすることができる。
【０１５９】次に、配線層間絶縁膜１２６を構成する絶
縁膜１２６ｃを堆積して配線層間絶縁膜１２６の形成を
完了する。配線層間絶縁膜１２６の表面は平坦化層１２
１ｂが存在するため平坦化されている。さらに、プラグ
１１６と同様にしてプラグ１２８を形成する（図４
９）。このプラグ１２８の形成に際してＣＭＰ法が用い
られることは前記したとおりであるが、配線層間絶縁膜
１２６の表面が平坦化されているため、導電性の残留物
が配線層間絶縁膜１２６の表面に残存することがない。
このため、プラグ１２８間の絶縁性および配線層間絶縁
膜１２６上に形成される第４層配線Ｍ４間の絶縁性が確
保される。なお、プラグ１２８の表面にはＣＭＰ法によ
り研磨に起因して凹部１４９が形成されるが、これに起
因して次工程で導電性残留物を生じないことは前記第３
層配線の場合と同様である。
【０１６０】次に、配線層間絶縁膜１２６およびプラグ
１２８の上面には、第４層配線Ｍ４を形成するための配
線形成用絶縁膜１２９が形成される。配線形成用絶縁膜
１２９の形成は、配線形成用絶縁膜１１７と同様に行う
ことができるが、第４層配線Ｍ４の膜厚が厚くなること
に伴い、配線形成用絶縁膜１１７よりも厚く、たとえば
１μｍの膜厚あるいはそれよりも若干厚い膜厚で形成さ
れる。その後、第２配線層Ｍ２あるいは第３層配線Ｍ３
の場合と同様に、配線溝を形成し、窒化チタン膜１５０
および銅膜１５１を堆積する（図５０）。窒化チタン膜
１５０および銅膜１５１は、第２配線層Ｍ２あるいは第
３層配線Ｍ３の場合と同様に形成できる。
【０１６１】次に、窒化チタン膜１５０および銅膜１５
１をＣＭＰ法により研磨し、配線形成用絶縁膜１２９の
上面の余分な窒化チタン膜１５０および銅膜１５１を除
去する。これにより第４層配線Ｍ４を形成する（図５
１）。なお、第４層配線Ｍ４の表面にはＣＭＰ法の研磨
に起因する凹部１３０が形成される。
【０１６２】次に、配線形成用絶縁膜１２９および第４
層配線Ｍ４の表面に、第４層配線Ｍ４と第５層配線Ｍ５
とを絶縁する配線層間絶縁膜１３１を構成するブロッキ
ング層１３１ａおよび平坦化層１３１ｂを形成する（図
５２）。ブロッキング層１３１ａおよび平坦化層１３１
ｂの形成は、ブロッキング層１２１ａおよび平坦化層１
２１ｂと同様に行うことができる。平坦化層１３１ｂを
形成することにより、凹部１３０の影響を取り除いて、
その表面を平坦にすることができる。
【０１６３】次に、配線層間絶縁膜１３１を構成する絶
縁膜１３１ｃを堆積して配線層間絶縁膜１３１の形成を
完了する。配線層間絶縁膜１３１の表面は平坦化層１３
１ｂが存在するため平坦化されている。さらに、プラグ
１１６と同様にしてプラグ１３３を形成する（図５
３）。
【０１６４】次に、配線層間絶縁膜１３１上に、たとえ
ばアルミニウム膜を全面に堆積し、このアルミニウム膜
をパターニングして第５層配線Ｍ５を形成する（図５
４）。アルミニウム膜の堆積には、スパッタ法、ＣＶＤ
法、蒸着法等を用いることができる。
【０１６５】次に、たとえばシリコン酸化膜を堆積して
絶縁膜１３４を形成し、その後、第５層配線のパット上
部の絶縁膜１３４に開口を形成する。さらに、全面にニ
ッケル膜および金膜をスパッタ法、ＣＶＤ法、蒸着法等
を用いて堆積し、前記パット部以外のニッケル膜および
金膜を除去してバンプ下地金属１３５を形成する。その
後、金ボールの転写、あるいは金膜の堆積およびパター
ニングによりバンプ１３６を形成して図２２に示す半導
体集積回路装置がほぼ完成する。
【０１６６】なお、絶縁膜１３４は、シリコン酸化膜お
よびシリコン窒化膜の積層膜、あるいはさらにＰＩＱ膜
を形成したものであってもよい。また、バンプ１３６
は、半田膜の形成およびパターニングによる半田ボール
であってもよい。
【０１６７】本実施の形態３の半導体集積回路装置およ
びその製造方法によれば、前記したように、プラグ１２
３、１２８、１３３が形成される配線層間絶縁膜１２
１、１２６、１３１に平坦化層１２１ｂ、１２６ｂ、１
３１ｂが形成されているため、プラグ１２３、１２８、
１３３をＣＭＰ法で形成する際に、導電性の残留物が残
存せず、プラグ１２３、１２８、１３３、および各プラ
グの上層に形成される第３〜第５層配線Ｍ３〜Ｍ５の絶
縁性が確保され、半導体集積回路装置の所定の性能を維
持し、その信頼性、歩留まりの向上を図ることができ
る。
【０１６８】なお、本実施の形態３では、平坦化層１２
１ｂ、１２６ｂ、１３１ｂとして、ＳＯＧ膜を例示した
が、気相中におけるシラノール（Ｈn Ｓｉ（Ｏ
Ｈ）4-n ）の生成と低温基板上でのシラノールの反応と
により形成されるシリコン酸化膜とすることもできる。
このようなシリコン酸化膜の形成方法については実施の
形態１で説明したとおりであり、ここでは説明を省略す
る。
【０１６９】（実施の形態４）図５５は、本発明のさら
に他の実施の形態である半導体集積回路装置の一例を示
した断面図である。
【０１７０】本実施の形態４の半導体集積回路装置は、
実施の形態３の半導体集積回路装置と、配線形成用絶縁
膜１１７、１２４、１２９の構成においてのみ相違する
ものである。そのため、その他の構成部材についての説
明は省略する。
【０１７１】本実施の形態４の配線形成用絶縁膜１１
７、１２４、１２９には、平坦化層１１７ａ、１２４
ａ、１２９ａが含まれ、平坦化層１１７ａ、１２４ａ、
１２９ａの各々の上層に形成された絶縁膜１１７ｂ、１
２４ｂ、１２９ｂとで配線形成用絶縁膜１１７、１２
４、１２９を各々構成する。このように、配線形成用絶
縁膜１１７、１２４、１２９に平坦化層１１７ａ、１２
４ａ、１２９ａが各々含まれるため、配線形成用絶縁膜
１１７、１２４、１２９の形成後の表面が、その下層に
形成されたプラグ１１６、１２３、１２７のＣＭＰ法に
よる形成の際に生じた凹部に起因して凹凸が発生するこ
とがない。このため、配線形成用絶縁膜１１７、１２
４、１２９の各々に配線溝を形成する際のフォトリソグ
ラフィを精度よく行うことができ、半導体集積回路装置
の高集積化に対応できる。
【０１７２】平坦化層１１７ａ、１２４ａ、１２９ａ
は、実施の形態３における平坦化層１２１ｂ、１２６
ｂ、１３１ｂと同様であり、自己流動性を有するＳＯＧ
膜からなる。ＳＯＧ膜は有機ＳＯＧ膜あるいは無機ＳＯ
Ｇ膜の何れであってもよいが、無機ＳＯＧ膜の場合には
実施の形態３で説明したと同様な効果、つまり、配線形
成用絶縁膜１１７、１２４、１２９に配線溝を形成する
際に使用するフォトレジスト膜の除去工程にアッシング
を用いた場合であっても、ＳＯＧ膜に親水性あるいは収
縮が生じることがない。一方、有機ＳＯＧ膜を用いた場
合には、低誘電率に起因した配線間の容量を低減できる
という効果がある。また、平坦化層１１７ａ、１２４
ａ、１２９ａは、ＳＯＧ膜に代えて、気相中におけるシ
ラノールの生成と低温基板上でのシラノールの反応とに
より形成されるシリコン酸化膜とすることもできる。
【０１７３】絶縁膜１１７ｂ、１２４ｂ、１２９ｂは、
たとえばＣＶＤ法またはスパッタ法により形成されたシ
リコン酸化膜とすることができ、配線形成用絶縁膜１１
７、１２４、１２９の膜厚を調整する機能を有する。
【０１７４】次に、本実施の形態４の半導体集積回路装
置の製造方法を図５６〜図６４を用いて説明する。図５
６〜図６４は、実施の形態４の半導体集積回路装置の製
造方法の一例をその工程順に示した断面図である。
【０１７５】本実施の形態４の製造方法は、実施の形態
３における図３１までの工程と同様である。したがっ
て、それまでの工程についての説明は省略する。
【０１７６】実施の形態３における図３１に示すよう
に、配線層間絶縁膜１１４にプラグ１１６を形成する。
このプラグ１１６の表面には、図３１に示すように、凹
部１４１が形成される。
【０１７７】次に、配線層間絶縁膜１１４およびプラグ
１１６上に平坦化層１１７ａを形成し、さらに絶縁膜１
１７ｂを堆積する。これにより、平坦化層１１７ａおよ
び絶縁膜１１７ｂで構成される配線形成用絶縁膜１１７
が形成される（図５６）。平坦化層１１７ａは、自己流
動性を有するＳＯＧ膜である。このように自己流動性を
有するＳＯＧ膜を形成するため、平坦化層１１７ａの表
面には凹部１４１の影響が現れず、その表面は平坦化さ
れる。また、絶縁膜１１７ｂは、たとえばＣＶＤ法によ
るシリコン酸化膜とすることができるが、平坦化層１１
７ａが存在するため、その表面は平坦化されている。
【０１７８】次に、配線形成用絶縁膜１１７上に、第２
層配線Ｍ２が形成される領域に開口を有したフォトレジ
スト膜をパターニングし、このフォトレジスト膜をマス
クとして配線形成用絶縁膜１１７をエッチングし、配線
溝１１８を形成する（図５７）。この配線溝１１８の形
成に際しては、配線形成用絶縁膜１１７の表面が完全に
平坦化されているため、フォトリソグラフィ工程が高精
度に行えることに加えて、プラグ１１６の上部に配線が
形成されないような場合であっても、その上部の配線形
成用絶縁膜１１７の表面に配線を形成するための金属膜
が残留することがない。これにより半導体集積回路装置
の信頼性を向上できる。
【０１７９】次に、実施の形態３の第２層配線Ｍ２の製
造方法と同様に、第２層配線Ｍ２を形成し（図５８）、
さらに、実施の形態３の場合と同様に、配線層間絶縁膜
１２１およびプラグ１２３を形成する（図５９）。な
お、プラグ１２３の表面には凹部１４７が形成される。
【０１８０】次に、配線層間絶縁膜１２１およびプラグ
１２３上に平坦化層１２４ａを形成し、さらに絶縁膜１
２４ｂを堆積する。これにより、配線形成用絶縁膜１２
４が形成される（図６０）。平坦化層１２４ａは、平坦
化層１１７ａと同様に、自己流動性を有するＳＯＧ膜で
あり、絶縁膜１２４ｂは、絶縁膜１１７ｂと同様に、た
とえばＣＶＤ法によるシリコン酸化膜とすることができ
る。配線形成用絶縁膜１２４は、平坦化層１２４ａが存
在するため、凹部１４７の影響を排除することができ、
その表面は平坦化される。
【０１８１】次に、第２層配線Ｍ２の場合と同様に、配
線形成用絶縁膜１２４に配線溝を形成し、この配線溝内
に第３層配線Ｍ３を形成する（図６１）。さらに、実施
の形態３の場合と同様に、配線層間絶縁膜１２６および
プラグ１２８を形成する（図６２）。
【０１８２】次に、配線層間絶縁膜１２６およびプラグ
１２８上に平坦化層１２９ａを形成し、さらに絶縁膜１
２９ｂを堆積する。これにより、配線形成用絶縁膜１２
９が形成される（図６３）。平坦化層１２９ａは、平坦
化層１１７ａと同様に、自己流動性を有するＳＯＧ膜で
あり、絶縁膜１２９ｂは、絶縁膜１１７ｂと同様に、た
とえばＣＶＤ法によるシリコン酸化膜とすることができ
る。配線形成用絶縁膜１２９は、平坦化層１２９ａが存
在するため、前記同様にその表面は平坦化される。
【０１８３】次に、第２層配線Ｍ２あるいは第３層配線
Ｍ３の場合と同様に、配線形成用絶縁膜１２９に配線溝
を形成し、この配線溝内に第４層配線Ｍ４を形成する
（図６４）。この後の工程は実施の形態３と同様である
ためその説明を省略する。
【０１８４】本実施の形態４の半導体集積回路装置およ
びその製造方法によれば、配線形成用絶縁膜１１７、１
２４、１２９に、平坦化層１１７ａ、１２４ａ、１２９
ａが含まれるため、配線形成用絶縁膜１１７、１２４、
１２９の表面を平坦化することができ、フォトリソグラ
フィの加工精度を向上できる。また、下層に形成された
プラグ等に凹部を有していても、この凹部に起因する配
線形成用の導電性膜の残留が発生せず、半導体集積回路
装置の信頼性を向上できる。
【０１８５】（実施の形態５）図６５は、本発明のさら
に他の実施の形態である半導体集積回路装置の一例を示
した断面図である。
【０１８６】本実施の形態５の半導体集積回路装置は、
配線形成用絶縁膜１１７、１２４、１２９には、平坦化
層１１７ａ、１２４ａ、１２９ａが含まれ、平坦化層１
１７ａ、１２４ａ、１２９ａの各々の上層に形成された
絶縁膜１１７ｂ、１２４ｂ、１２９ｂとで配線形成用絶
縁膜１１７、１２４、１２９を各々構成するものである
が、配線層間絶縁膜１２１、１２６、１３１には平坦化
層が含まれず、ブロッキング層１２１ａ、１２６ａ、１
３１ａ、および、絶縁膜１２１ｃ、１２６ｃ、１３１ｃ
で配線層間絶縁膜１２１、１２６、１３１を各々構成す
るものである。
【０１８７】このような半導体集積回路装置によれば、
実施の形態４で説明した効果が得られる一方、プラグ１
２３、１２７、１３３の形成の際のＣＭＰ研磨をある程
度過剰に行うことによって、導電性残留物の発生をある
程度抑制することは可能である。
【０１８８】（実施の形態６）図６６は、本発明のさら
に他の実施の形態である半導体集積回路装置の一例を示
した断面図である。
【０１８９】本実施の形態６の半導体集積回路装置は、
その第１層配線Ｍ１をＣＭＰ法で形成したものであり、
また、第１配線Ｍ１と第２層配線Ｍ２との間の配線層間
絶縁膜１１４に平坦化層１１４ａを適用したものであ
る。その他の構成は実施の形態３と同様であり、説明は
省略する。
【０１９０】平坦化層１１４ａは、自己流動性を有する
流動性絶縁膜であり、たとえばＳＯＧ膜とすることがで
きる。ＳＯＧ膜は有機、無機何れであってもよく、ま
た、ＳＯＧ膜に代えて気相中におけるシラノールの生成
と低温基板上でのシラノールの反応とにより形成される
シリコン酸化膜とすることもできる。配線層間絶縁膜１
１４は、平坦化層１１４ａと絶縁膜１１４ｂとで構成さ
れ、絶縁膜１１４ｂは、たとえばＣＶＤ法またはスパッ
タ法により形成されたシリコン酸化膜とすることがで
き、配線層間絶縁膜１１４の膜厚を調整する機能を有す
る。
【０１９１】次に、本実施の形態６の半導体集積回路装
置の製造方法を図６７〜図７１を用いて説明する。図６
７〜図７１は、実施の形態６の半導体集積回路装置の製
造方法の一例をその工程順に示した断面図である。
【０１９２】本実施の形態６の製造方法は、実施の形態
３における図２７までの工程と同様である。したがっ
て、それまでの工程についての説明は省略する。
【０１９３】実施の形態３の図２７に示すプラグ１１３
の形成後、第１層配線Ｍ１を形成するための配線形成用
絶縁膜１１４ｃを堆積する（図６７）。配線形成用絶縁
膜１１４ｃは、たとえばＣＶＤ法により形成でき、シリ
コン酸化膜とすることができる。また、配線形成用絶縁
膜１１４ｃの表面には凹部１４０に起因して凹部が形成
されている。
【０１９４】次に、第１層配線Ｍ１が形成される領域に
開口を有するフォトレジスト膜をパターニングし、この
フォトレジスト膜マスクとして配線形成用絶縁膜１１４
ｃをエッチングする（図６８）。
【０１９５】次に、半導体基板１０１の全面にタングス
テン膜１５２を堆積し（図６９）、このタングステン膜
１５２をＣＭＰ法により研磨する。タングステン膜１５
２の研磨は配線形成用絶縁膜１１４ｃの表面が露出する
まで行う。これにより、配線形成用絶縁膜１１４ｃの表
面の余分なタングステン膜１５２を除去して第１層配線
Ｍ１を形成する（図７０）。なお、第１層配線Ｍ１の表
面には、第１層配線Ｍ１を構成するタングステンと配線
形成用絶縁膜１１４ｃを構成するシリコン酸化膜とのＣ
ＭＰの研磨速度に起因して凹部（ディッシング）１５３
が形成される。
【０１９６】次に、配線形成用絶縁膜１１４ｃおよび第
１層配線Ｍ１上に、平坦化層１１４ａを形成する。平坦
化層１１４ａは、たとえばＳＯＧ膜とすることができ
る。なお、ＳＯＧ膜は有機、無機何れであってもよく、
また、ＳＯＧ膜に代えて気相中におけるシラノールの生
成と低温基板上でのシラノールの反応とにより形成され
るシリコン酸化膜とすることもできることは前記したと
おりである。このように、平坦化層１１４ａを形成する
ことにより、第１層配線Ｍ１の表面の凹部１５３を吸収
して平坦化層１１４ａの表面を平坦にすることができ
る。さらに、絶縁膜１１４ｂを堆積し、配線層間絶縁膜
１１４の形成を完了する（図７１）。絶縁膜１１４ｂ
は、たとえばＣＶＤ法により形成でき、シリコン酸化膜
とすることができる。配線層間絶縁膜１１４の表面は、
平坦化層１１４ａの存在により平坦とすることができ、
これにより、その後の工程、特にプラグ１１６の形成工
程において、凹部１５３に起因する導電性の残留物を発
生することがない。これにより、半導体集積回路装置の
所定の性能を確保し、その信頼性と歩留まりを向上でき
る。
【０１９７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【０１９８】たとえば、主導電層が銅の場合を例示した
が、タングステンあるいはアルミニウムの場合であって
もよい。
【０１９９】また、配線層間絶縁膜にブロッキング層を
設けた例について説明したが、これらブロッキング層は
必須ではなく、設けなくてもよい。
【０２００】さらに、実施の形態３、４、６において、
配線層間絶縁膜１２１、１２６、１３１がブロッキング
層１２１ａ、１２６ａ、１３１ａと、平坦化層１２１
ｂ、１２６ｂ、１３１ｂと、絶縁膜１２１ｃ、１２６
ｃ、１３１ｃとの３層構成の場合を例示しているが、ブ
ロッキング層１２１ａ、１２６ａ、１３１ａと、平坦化
層１２１ｂ、１２６ｂ、１３１ｂとの間に、図７２に示
すような絶縁膜１２１ｄ、１２６ｄ、１３１ｄが形成さ
れてもよい。絶縁膜１２１ｄ、１２６ｄ、１３１ｄは、
たとえばＣＶＤにより形成されたシリコン酸化膜とする
ことができる。
【０２０１】また、ブロッキング層１２１ａ、１２６
ａ、１３１ａは必須ではない。この場合、第２〜第４層
配線Ｍ２〜Ｍ４の形成後に、銅等の拡散をブロックする
作用を有する薄膜、たとえば窒化チタン膜を堆積し、こ
の後硬質パッド等を用いて、ＣＭＰ法により研磨して配
線形成用絶縁膜１１７、１２４、１２９上の前記窒化チ
タン膜を除去する方法等によって、ブロッキング作用を
有する被膜を第２〜第４層配線Ｍ２〜Ｍ４の各々の上部
に形成できる。
【０２０２】また、実施の形態３〜６の第２層配線Ｍ
２、第３層配線Ｍ３、第４層配線Ｍ４を、実施の形態
１、２の配線１８のようにデュアルダマシン法で形成す
ることができる。たとえば、図７４は、実施の形態３の
第２、第３、第４層配線Ｍ２、Ｍ３、Ｍ４にデュアルダ
マシン法を適用した例を示す。また、図７５は、実施の
形態４の第２、第３、第４層配線Ｍ２、Ｍ３、Ｍ４にデ
ュアルダマシン法を適用した例を示す。また、図７６
は、実施の形態５の第２、第３、第４層配線Ｍ２、Ｍ
３、Ｍ４にデュアルダマシン法を適用した例を示す。ま
た、図７７は、図７２に示す半導体集積回路装置の第
２、第３、第４層配線Ｍ２、Ｍ３、Ｍ４にデュアルダマ
シン法を適用した例を示す。
【０２０３】また、第１〜第５層配線Ｍ１〜Ｍ５までの
配線に限られず、第６、第７等さらに上層の配線を形成
することもできる。
【０２０４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【０２０５】（１）ＣＭＰ法により絶縁膜に形成された
配線溝または接続孔内に埋め込んで形成された導電性部
材（たとえば配線、プラグ）上の絶縁膜の表面平坦性を
向上できる。
【０２０６】（２）ＣＭＰ法により絶縁膜に形成された
配線溝または接続孔内に埋め込んで形成された導電性部
材上の第２の導電性部材のショート不良を防止でき、半
導体集積回路装置の歩留まりおよび信頼性を向上するこ
とができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装
置の一例を示した断面図である。
【図２】実施の形態１の半導体集積回路装置の製造方法
の一例をその工程順に示した断面図である。
【図３】実施の形態１の半導体集積回路装置の製造方法
の一例をその工程順に示した断面図である。
【図４】実施の形態１の半導体集積回路装置の製造方法
の一例をその工程順に示した断面図である。
【図５】実施の形態１の半導体集積回路装置の製造方法
の一例をその工程順に示した断面図である。
【図６】実施の形態１の半導体集積回路装置の製造方法
の一例をその工程順に示した断面図である。
【図７】実施の形態１の半導体集積回路装置の製造方法
の一例をその工程順に示した断面図である。
【図８】実施の形態１の半導体集積回路装置の製造方法
の一例をその工程順に示した断面図である。
【図９】実施の形態１の半導体集積回路装置の製造方法
の一例をその工程順に示した断面図である。
【図１０】実施の形態１の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図１１】実施の形態１の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図１２】実施の形態１の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図１３】実施の形態１の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図１４】実施の形態１の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図１５】実施の形態１の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図１６】本発明の他の実施の形態である半導体集積回
路装置の一例を示した断面図である。
【図１７】実施の形態２の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図１８】実施の形態２の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図１９】実施の形態２の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図２０】実施の形態２の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図２１】本発明のさらに他の実施の形態である半導体
集積回路装置の一例を示した断面図である。
【図２２】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図２３】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図２４】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図２５】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図２６】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図２７】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図２８】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図２９】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図３０】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図３１】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図３２】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図３３】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図３４】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図３５】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図３６】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図３７】図３６の一点鎖線で囲まれた部分の拡大図で
ある。
【図３８】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図３９】図３８の一点鎖線で囲まれた部分の拡大図で
ある。
【図４０】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図４１】図４０の一点鎖線で囲まれた部分の拡大図で
ある。
【図４２】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図４３】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図４４】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図４５】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図４６】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図４７】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図４８】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図４９】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図５０】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図５１】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図５２】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図５３】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図５４】実施の形態３の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図５５】本発明のさらに他の実施の形態である半導体
集積回路装置の一例を示した断面図である。
【図５６】実施の形態４の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図５７】実施の形態４の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図５８】実施の形態４の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図５９】実施の形態４の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図６０】実施の形態４の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図６１】実施の形態４の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図６２】実施の形態４の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図６３】実施の形態４の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図６４】実施の形態４の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図６５】本発明のさらに他の実施の形態である半導体
集積回路装置の一例を示した断面図である。
【図６６】本発明のさらに他の実施の形態である半導体
集積回路装置の一例を示した断面図である。
【図６７】実施の形態６の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図６８】実施の形態６の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図６９】実施の形態６の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図７０】実施の形態６の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図７１】実施の形態６の半導体集積回路装置の製造方
法の一例をその工程順に示した断面図である。
【図７２】本発明のさらに他の実施の形態である半導体
集積回路装置の他の例を示した断面図である。
【図７３】本発明者らが検討した問題点を説明する図面
であり、（ａ）は平面図、（ｂ）は（ａ）におけるｂ−
ｂ断面図、（ｃ）は（ａ）におけるｃ−ｃ断面図であ
る。
【図７４】本発明のさらに他の実施の形態である半導体
集積回路装置の一例を示した断面図である。
【図７５】本発明のさらに他の実施の形態である半導体
集積回路装置の一例を示した断面図である。
【図７６】本発明のさらに他の実施の形態である半導体
集積回路装置の一例を示した断面図である。
【図７７】本発明のさらに他の実施の形態である半導体
集積回路装置の一例を示した断面図である。
【符号の説明】
１ 半導体基板 ２ ＳＯＩ絶縁層 ３ Ｕ溝素子分離領域 ４ ｐウェル ６ ゲート絶縁膜 ７ ゲート電極 ８ 不純物半導体領域 ９ サイドウォールスペーサ １０ キャップ絶縁膜 １１ａ 層間絶縁膜 １１ｂ 層間絶縁膜 １１ｃ スクラッチ １２ 接続孔 １３ 金属プラグ １３ａ タングステン膜 １３ｂ 金属プラグ １３ｃ タングステン膜 １４ 配線 １４ａ 主導電層 １４ｂ 窒化チタン膜 １４ｃ ディッシング １５ 配線溝 １６ 層間絶縁膜 １６ａ ブロッキング層 １６ｂ 平坦化層 １６ｃ 絶縁膜 １７ 配線溝 １８ 配線 １８ａ 主導電層 １８ｂ 窒化チタン膜 １９ 金属膜 ２０ 金属膜 ２１ 層間絶縁膜 ２１ａ ブロッキング層 ２１ｂ シリコン酸化膜 ２２ シリコン酸化膜 ２３ 凹部 １０１ 半導体基板 １０２ 素子分離領域 １０３ ｐ型ウェル １０４ ｎ型ウェル １０５ ゲート絶縁膜 １０６ ゲート電極 １０７ 不純物半導体領域 １０８ 不純物半導体領域 １０９ サイドウォールスペーサ １１０ キャップ絶縁膜 １１１ 層間絶縁膜 １１２ 接続孔 １１３ プラグ １１３ａ タングステン膜 １１３ｂ タングステン膜 １１４ 配線層間絶縁膜 １１４ａ 平坦化層 １１４ｂ 絶縁膜 １１４ｃ 配線形成用絶縁膜 １１５ 接続孔 １１６ プラグ １１６ａ タングステン膜 １１６ｂ タングステン膜 １１７ 配線形成用絶縁膜 １１７ａ 平坦化層 １１７ｂ 絶縁膜 １１８ 配線溝 １１９ａ バリア層 １１９ｂ 主導電層 １２０ ディッシング（凹部） １２１ 配線層間絶縁膜 １２１ａ ブロッキング層 １２１ｂ 平坦化層 １２１ｃ 絶縁膜 １２１ｄ 絶縁膜 １２２ 接続孔 １２３ プラグ １２４ 配線形成用絶縁膜 １２４ａ 平坦化層 １２４ｂ 絶縁膜 １２５ 凹部 １２６ 配線層間絶縁膜 １２６ａ ブロッキング層 １２６ｂ 平坦化層 １２６ｃ 絶縁膜 １２６ｄ 絶縁膜 １２７ 接続孔 １２８ プラグ １２９ 配線形成用絶縁膜 １２９ａ 平坦化層 １２９ｂ 絶縁膜 １３０ 凹部 １３１ 配線層間絶縁膜 １３１ａ ブロッキング層 １３１ｂ 平坦化層 １３１ｃ 絶縁膜 １３１ｄ シリコン酸化膜 １３２ 接続孔 １３３ プラグ １３４ 絶縁膜 １３５ バンプ下地金属（ＢＬＭ） １３６ バンプ １４０ 凹部 １４１ 凹部 １４２ 窒化チタン膜 １４３ 銅膜 １４５ スクラッチ １４６ フォトレジスト膜 １４７ 凹部 １４９ 凹部 １５０ 窒化チタン膜 １５１ 銅膜 １５２ タングステン膜 １５３ 凹部 ２０１ 絶縁膜 ２０２ 配線 ２０３ 絶縁膜 ２０４ 配線溝 ２０５ 凹部 ２０６ 絶縁膜 ２０７ プラグ ２０８ 導電物質 ２０９ 絶縁膜 ２１０ 配線 Ｍ１ 第１層配線 Ｍ２ 第２層配線 Ｍ３ 第３層配線 Ｍ４ 第４層配線 Ｍ５ 第５層配線 Ｑｎ ｎチャネルＭＩＳＦＥＴ Ｑｐ ｐチャネルＭＩＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大和田 伸郎 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の主面に形成された半導体素
    子と、前記半導体素子の上部に形成され、その一部に形
    成された凹部に研磨法を用いて形成された導電性部材が
    埋め込まれた第１絶縁膜と、前記第１絶縁膜の上面に形
    成され、その一部に形成された凹部に研磨法を用いて形
    成された導電性部材が埋め込まれた第２絶縁膜とを有す
    る半導体集積回路装置であって、 前記第２絶縁膜には、自己流動性を有する流動性絶縁膜
    が含まれることを特徴とする半導体集積回路装置。
  2. 【請求項２】 請求項１記載の半導体集積回路装置であ
    って、 前記流動性絶縁膜は、前記第２絶縁膜の表面を平坦化す
    るように構成されることを特徴とする半導体集積回路装
    置。
  3. 【請求項３】 請求項１または２記載の半導体集積回路
    装置であって、 前記第２絶縁膜の凹部は、配線溝を構成し、前記第２絶
    縁膜の導電性部材は、前記配線溝に形成された配線を構
    成し、前記流動性絶縁膜の上部に前記配線溝が形成され
    ることを特徴とする半導体集積回路装置。
  4. 【請求項４】 請求項１または２記載の半導体集積回路
    装置であって、 前記第２絶縁膜の凹部は、配線溝と接続孔とを構成し、
    前記第２絶縁膜の導電性部材は、前記配線溝に形成され
    た配線と、前記接続孔に形成されたプラグとを構成し、
    前記流動性絶縁膜は、前記配線溝間に形成されることを
    特徴とする半導体集積回路装置。
  5. 【請求項５】 請求項１または２記載の半導体集積回路
    装置であって、 前記第２絶縁膜の凹部は、配線溝と接続孔とを構成し、
    前記第２絶縁膜の導電性部材は、前記配線溝に形成され
    た配線と、前記接続孔に形成されたプラグとを構成し、
    前記流動性絶縁膜は、前記配線溝間に形成される第１流
    動性絶縁膜と、前記配線溝の下部に形成される第２流動
    性絶縁膜とを有することを特徴とする半導体集積回路装
    置。
  6. 【請求項６】 請求項１〜５の何れか一項に記載の半導
    体集積回路装置であって、 前記第２絶縁膜の凹部は、前記第２絶縁膜の表面近傍に
    形成された配線溝と前記配線溝の下部に形成された接続
    孔とからなり、前記導電性部材は、前記配線溝に形成さ
    れた配線部と前記接続孔に形成された接続部とが一体と
    して形成されたものであることを特徴とする半導体集積
    回路装置。
  7. 【請求項７】 請求項１〜６の何れか一項に記載の半導
    体集積回路装置であって、 前記第２絶縁膜は、自己流動性を有さない非流動性絶縁
    膜、前記流動性絶縁膜および前記非流動性絶縁膜が積層
    された３層構造を有することを特徴とする半導体集積回
    路装置。
  8. 【請求項８】 請求項１〜７の何れか一項に記載の半導
    体集積回路装置であって、 前記流動性絶縁膜は、ＳＯＧ膜であることを特徴とする
    半導体集積回路装置。
  9. 【請求項９】 請求項８記載の半導体集積回路装置であ
    って、 前記ＳＯＧ膜は、無機ＳＯＧ膜であること特徴とする半
    導体集積回路装置。
  10. 【請求項１０】 請求項１〜７の何れか一項に記載の半
    導体集積回路装置であって、 前記流動性絶縁膜は、気相中におけるシラノールの生成
    と低温基板上での前記シラノールの反応とにより形成さ
    れるシリコン酸化膜であることを特徴とする半導体集積
    回路装置。
  11. 【請求項１１】 請求項１〜１０の何れか一項に記載の
    半導体集積回路装置であって、 前記凹部、配線溝または接続孔の幅Ｗはその最大幅Ｗｍ
    ａｘと最小幅Ｗｍｉｎとの範囲内にあり、Ｗｍａｘ≦４
    ×Ｗｍｉｎ、の条件を満足することを特徴とする半導体
    集積回路装置。
  12. 【請求項１２】 半導体基板の主面に形成された半導体
    素子と、前記半導体素子の上部に形成され、その一部に
    形成された凹部に研磨法を用いて形成された導電性部材
    が埋め込まれた第１絶縁膜と、前記第１絶縁膜の上面に
    形成され、その一部に形成された凹部に研磨法を用いて
    形成された導電性部材が埋め込まれた第２絶縁膜とを有
    する半導体集積回路装置であって、 前記第２絶縁膜には、研磨法により平坦化された絶縁膜
    が含まれていることを特徴とする半導体集積回路装置。
  13. 【請求項１３】 請求項１〜１２の何れか一項に記載の
    半導体集積回路装置であって、 前記凹部または配線溝に形成された配線の上面には、前
    記配線を構成する金属元素の拡散を防止する拡散防止膜
    が形成されていることを特徴とする半導体集積回路装
    置。
  14. 【請求項１４】 請求項１３記載の半導体集積回路装置
    であって、 前記拡散防止膜はプラズマＣＶＤ法により形成されたシ
    リコン窒化膜であることを特徴とする半導体集積回路装
    置。
  15. 【請求項１５】 半導体集積回路装置の製造方法であっ
    て、（ａ）半導体基板上に形成された第１絶縁膜に凹部
    を形成する工程、（ｂ）前記凹部の内部を含む前記第１
    絶縁膜の表面に、前記凹部を埋め込む第１導電性膜を形
    成する工程、（ｃ）前記第１導電性膜を研磨して、前記
    第１絶縁膜の凹部内に前記第１導電性膜を残すことによ
    り前記第１導電性部材を形成する工程、（ｄ）前記第１
    導電性部材の上部に自己流動性を有する流動性絶縁膜を
    含む第２絶縁膜を形成する工程、（ｅ）前記第２絶縁膜
    に凹部を形成する工程、（ｆ）前記第２絶縁膜の凹部を
    埋め込む第２導電性膜を形成する工程、（ｇ）前記第２
    導電性膜を研磨して、前記第２絶縁膜の凹部に第２導電
    性部材を形成する工程、 を含むことを特徴とする半導体集積回路装置の製造方
    法。
  16. 【請求項１６】 請求項１５記載の半導体集積回路装置
    の製造方法であって、 前記流動性絶縁膜は、前記半導体基板にＳＯＧ膜を塗布
    し、熱処理することで形成されることを特徴とする半導
    体集積回路装置の製造方法。
  17. 【請求項１７】 請求項１５記載の半導体集積回路装置
    の製造方法であって、 前記流動性絶縁膜は、前記半導体基板を減圧雰囲気下の
    反応室に１００℃以下の低温で保持し、前記反応室内に
    ＳｉＨx Ｍ4-x （ただしＭは炭素数１〜３のアルキル
    基、１≦ｘ≦４）およびＨ2 Ｏ2 を導入してシラノール
    を生成し、前記シラノールが堆積した前記半導体基板を
    熱処理することで形成されることを特徴とする半導体集
    積回路装置の製造方法。
  18. 【請求項１８】 請求項１５〜１７の何れか一項に記載
    の半導体集積回路装置の製造方法であって、 前記第１導電性部材が形成される前記凹部の幅Ｗは、そ
    の最大幅Ｗｍａｘがその最小幅Ｗｍｉｎの４倍以内（Ｗ
    ｍｉｎ≦Ｗ≦４×Ｗｍｉｎ）となるように形成されるこ
    とを特徴とする半導体集積回路装置の製造方法。
  19. 【請求項１９】 請求項１８記載の半導体集積回路装置
    の製造方法であって、 前記（ｂ）工程において前記第１絶縁膜の凹部に埋め込
    まれた前記導電性膜は、前記最小幅Ｗｍｉｎにおける前
    記凹部でのその標高Ｈ１と、前記最大幅Ｗｍａｘにおけ
    る前記凹部でのその標高Ｈ２とがほぼ等しく（Ｈ１≒Ｈ
    ２）、かつ、前記標高Ｈ１およびＨ２は、前記第１絶縁
    膜の表面の標高Ｌ１よりも高い（Ｈ１≒Ｈ２＞Ｌ２）こ
    とを特徴とする半導体集積回路装置の製造方法。
  20. 【請求項２０】 請求項請求項１８または１９記載の半
    導体集積回路装置の製造方法であって、 前記（ｃ）工程において研磨された前記第１導電性部材
    は、前記最小幅Ｗｍｉｎにおける前記凹部での前記第１
    導電性部材表面のディッシング量Ｋ１と、前記最大幅Ｗ
    ｍａｘにおける前記凹部での前記第１導電性部材表面の
    ディッシング量Ｋ２とがほぼ等しい（Ｋ１≒Ｋ２）こと
    を特徴とする半導体集積回路装置の製造方法。
  21. 【請求項２１】 請求項１５〜２０の何れか一項に記載
    の半導体集積回路装置の製造方法であって、 前記流動性絶縁膜の形成前にＣＶＤ法を用いたシリコン
    酸化膜を堆積し、その後前記流動性絶縁膜を形成し、さ
    らにＣＶＤ法によりシリコン酸化膜を堆積することによ
    り前記第２絶縁膜を形成することを特徴とする半導体集
    積回路装置の製造方法。
  22. 【請求項２２】 請求項１５〜２１の何れか一項に記載
    の半導体集積回路装置の製造方法であって、 前記第１導電性部材の形成後、前記第１導電性部材の表
    面を覆う拡散防止膜を形成することを特徴とする半導体
    集積回路装置の製造方法。
  23. 【請求項２３】 請求項２２記載の半導体集積回路装置
    の製造方法であって、 前記拡散防止膜としてシリコン窒化膜を堆積することを
    特徴とする半導体集積回路装置の製造方法。
  24. 【請求項２４】 半導体基板の主面に形成された半導体
    素子と、前記半導体素子の上層に形成され、その一部に
    第１導電性部材が埋め込まれた第１絶縁膜と、前記第１
    絶縁膜の上面に形成され、その一部に第２導電性部材が
    埋め込まれた第２絶縁膜とを有する半導体集積回路装置
    の製造方法であって、（ａ）半導体基板上に形成された
    第１絶縁膜に凹部を形成する工程、（ｂ）前記凹部の内
    部を含む前記第１絶縁膜の表面に、前記凹部を埋め込む
    第１導電性膜を形成する工程、（ｃ）前記第１導電性膜
    を研磨して、前記第１絶縁膜の前記凹部内にのみ前記第
    １導電性膜を残すことにより前記第１導電性部材を形成
    する工程、（ｄ）前記第１導電性部材の上部に第２絶縁
    膜を形成し、前記第２絶縁膜を研磨して平坦化する工
    程、（ｅ）前記第２絶縁膜に凹部を形成する工程、
    （ｆ）前記第２絶縁膜の凹部を埋め込む第２導電性膜を
    形成した後、前記第２導電性膜を研磨して、前記第２絶
    縁膜の凹部に内に前記第２導電性部材を形成する工程、 を含むことを特徴とする半導体集積回路装置の製造方
    法。
JP08141598A 1997-09-08 1998-03-27 半導体集積回路装置の製造方法 Expired - Fee Related JP3660799B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP08141598A JP3660799B2 (ja) 1997-09-08 1998-03-27 半導体集積回路装置の製造方法
TW87110273A TW424294B (en) 1997-09-08 1998-06-25 Semiconductor integrated circuit device and fabrication process thereof
US09/123,319 US6184143B1 (en) 1997-09-08 1998-07-28 Semiconductor integrated circuit device and fabrication process thereof
KR1019980036924A KR100564188B1 (ko) 1997-09-08 1998-09-08 반도체집적회로장치및그제조방법
US09/669,672 US6403459B1 (en) 1997-09-08 2000-09-26 Fabrication process of semiconductor integrated circuit device
US10/140,332 US6730590B2 (en) 1997-09-08 2002-05-08 Semiconductor integrated circuit device and fabrication process thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-242825 1997-09-08
JP24282597 1997-09-08
JP08141598A JP3660799B2 (ja) 1997-09-08 1998-03-27 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11145288A true JPH11145288A (ja) 1999-05-28
JP3660799B2 JP3660799B2 (ja) 2005-06-15

Family

ID=26422442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08141598A Expired - Fee Related JP3660799B2 (ja) 1997-09-08 1998-03-27 半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (3) US6184143B1 (ja)
JP (1) JP3660799B2 (ja)
KR (1) KR100564188B1 (ja)
TW (1) TW424294B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002029878A3 (en) * 2000-10-02 2003-01-23 Rodel Inc Chemical mechanical polishing of dielectric materials
US6737348B2 (en) 2001-05-14 2004-05-18 Matsushita Electric Industrial Co., Ltd. Method for forming buried interconnect
JP2004304068A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置及びその製造方法
JP2004320018A (ja) * 2003-04-10 2004-11-11 Agere Systems Inc 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
US6828681B2 (en) 2001-01-24 2004-12-07 Seiko Epson Corporation Semiconductor devices having contact pads and methods of manufacturing the same
US6900513B2 (en) 2001-01-22 2005-05-31 Nec Electronics Corporation Semiconductor memory device and manufacturing method thereof
JP2007049089A (ja) * 2005-08-12 2007-02-22 Nec Electronics Corp 半導体装置およびその製造方法
US7215028B2 (en) 2003-09-26 2007-05-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2011101020A (ja) * 2009-11-09 2011-05-19 Taiwan Semiconductor Manufacturing Co Ltd 集積回路および集積回路の製造方法

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293783B2 (ja) * 1998-11-10 2002-06-17 日本電気株式会社 半導体装置の製造方法
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6251775B1 (en) * 1999-04-23 2001-06-26 International Business Machines Corporation Self-aligned copper silicide formation for improved adhesion/electromigration
US6734110B1 (en) * 1999-10-14 2004-05-11 Taiwan Semiconductor Manufacturing Company Damascene method employing composite etch stop layer
KR100350111B1 (ko) * 2000-02-22 2002-08-23 삼성전자 주식회사 반도체 장치의 배선 및 이의 제조 방법
US6806578B2 (en) * 2000-03-16 2004-10-19 International Business Machines Corporation Copper pad structure
US6348706B1 (en) * 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
JP4057762B2 (ja) 2000-04-25 2008-03-05 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6344964B1 (en) * 2000-07-14 2002-02-05 International Business Machines Corporation Capacitor having sidewall spacer protecting the dielectric layer
US6373087B1 (en) * 2000-08-31 2002-04-16 Agere Systems Guardian Corp. Methods of fabricating a metal-oxide-metal capacitor and associated apparatuses
US20070014801A1 (en) * 2001-01-24 2007-01-18 Gish Kurt C Methods of diagnosis of prostate cancer, compositions and methods of screening for modulators of prostate cancer
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6680514B1 (en) * 2000-12-20 2004-01-20 International Business Machines Corporation Contact capping local interconnect
JP2002252280A (ja) * 2001-02-26 2002-09-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2002270611A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002324797A (ja) * 2001-04-24 2002-11-08 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003017520A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6890824B2 (en) * 2001-08-23 2005-05-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6518183B1 (en) * 2001-09-06 2003-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hillock inhibiting method for forming a passivated copper containing conductor layer
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4257055B2 (ja) * 2001-11-15 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP4090286B2 (ja) * 2002-06-19 2008-05-28 富士通株式会社 光スイッチ
US7202162B2 (en) * 2003-04-22 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition tantalum nitride layer to improve adhesion between a copper structure and overlying materials
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
US7005369B2 (en) * 2003-08-21 2006-02-28 Intersil American Inc. Active area bonding compatible high current structures
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7037840B2 (en) * 2004-01-26 2006-05-02 Micron Technology, Inc. Methods of forming planarized surfaces over semiconductor substrates
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
US20050206007A1 (en) * 2004-03-18 2005-09-22 Lei Li Structure and method for contact pads having a recessed bondable metal plug over of copper-metallized integrated circuits
KR100670706B1 (ko) * 2004-06-08 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
JP4832807B2 (ja) * 2004-06-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
US7129189B1 (en) 2004-06-22 2006-10-31 Novellus Systems, Inc. Aluminum phosphate incorporation in silica thin films produced by rapid surface catalyzed vapor deposition (RVD)
US7297608B1 (en) 2004-06-22 2007-11-20 Novellus Systems, Inc. Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
US7097878B1 (en) 2004-06-22 2006-08-29 Novellus Systems, Inc. Mixed alkoxy precursors and methods of their use for rapid vapor deposition of SiO2 films
US7202185B1 (en) 2004-06-22 2007-04-10 Novellus Systems, Inc. Silica thin films produced by rapid surface catalyzed vapor deposition (RVD) using a nucleation layer
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8552559B2 (en) * 2004-07-29 2013-10-08 Megica Corporation Very thick metal interconnection scheme in IC chips
US7397087B2 (en) * 2004-08-06 2008-07-08 International Business Machines Corporation FEOL/MEOL metal resistor for high end CMOS
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7790633B1 (en) 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7148155B1 (en) 2004-10-26 2006-12-12 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
KR100613385B1 (ko) * 2004-12-17 2006-08-17 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US7294583B1 (en) 2004-12-23 2007-11-13 Novellus Systems, Inc. Methods for the use of alkoxysilanol precursors for vapor deposition of SiO2 films
US7482247B1 (en) 2004-12-30 2009-01-27 Novellus Systems, Inc. Conformal nanolaminate dielectric deposition and etch bag gap fill process
US7223707B1 (en) 2004-12-30 2007-05-29 Novellus Systems, Inc. Dynamic rapid vapor deposition process for conformal silica laminates
US7271112B1 (en) 2004-12-30 2007-09-18 Novellus Systems, Inc. Methods for forming high density, conformal, silica nanolaminate films via pulsed deposition layer in structures of confined geometry
US7109129B1 (en) 2005-03-09 2006-09-19 Novellus Systems, Inc. Optimal operation of conformal silica deposition reactors
US7135418B1 (en) 2005-03-09 2006-11-14 Novellus Systems, Inc. Optimal operation of conformal silica deposition reactors
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7470927B2 (en) 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7960269B2 (en) * 2005-07-22 2011-06-14 Megica Corporation Method for forming a double embossing structure
CN101273626A (zh) * 2005-09-23 2008-09-24 皇家飞利浦电子股份有限公司 最优选择电视节目以便记录和观看
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
DE102005052000B3 (de) * 2005-10-31 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
KR100728486B1 (ko) * 2005-11-15 2007-06-13 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US7589028B1 (en) 2005-11-15 2009-09-15 Novellus Systems, Inc. Hydroxyl bond removal and film densification method for oxide films using microwave post treatment
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
US7491653B1 (en) 2005-12-23 2009-02-17 Novellus Systems, Inc. Metal-free catalysts for pulsed deposition layer process for conformal silica laminates
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US7288463B1 (en) 2006-04-28 2007-10-30 Novellus Systems, Inc. Pulsed deposition layer gap fill with expansion material
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US7625820B1 (en) 2006-06-21 2009-12-01 Novellus Systems, Inc. Method of selective coverage of high aspect ratio structures with a conformal film
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US8030775B2 (en) * 2007-08-27 2011-10-04 Megica Corporation Wirebond over post passivation thick metal
DE102007046556A1 (de) 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterbauelement mit Kupfermetallisierungen
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
KR101332228B1 (ko) * 2008-12-26 2013-11-25 메키트 에퀴지션 코포레이션 전력 관리 집적 회로들을 갖는 칩 패키지들 및 관련 기술들
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
US8299615B2 (en) * 2009-08-26 2012-10-30 International Business Machines Corporation Methods and structures for controlling wafer curvature
DE102009046260B4 (de) * 2009-10-30 2020-02-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
JP5750827B2 (ja) * 2010-01-26 2015-07-22 セイコーエプソン株式会社 熱型光検出器の製造方法
JP5837783B2 (ja) * 2011-09-08 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8518818B2 (en) * 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
CN102496598B (zh) * 2011-12-30 2016-08-24 上海集成电路研发中心有限公司 一种去除铜互连中阻挡层残留的方法
KR102321209B1 (ko) * 2014-11-03 2021-11-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
WO2016125490A1 (ja) * 2015-02-03 2016-08-11 富士電機株式会社 半導体装置及びその製造方法
US9646934B2 (en) * 2015-05-26 2017-05-09 Globalfoundries Singapore Pte. Ltd. Integrated circuits with overlay marks and methods of manufacturing the same
JP6321579B2 (ja) * 2015-06-01 2018-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
US10128193B2 (en) * 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10593449B2 (en) 2017-03-30 2020-03-17 International Business Machines Corporation Magnetic inductor with multiple magnetic layer thicknesses
US10607759B2 (en) 2017-03-31 2020-03-31 International Business Machines Corporation Method of fabricating a laminated stack of magnetic inductor
US10597769B2 (en) 2017-04-05 2020-03-24 International Business Machines Corporation Method of fabricating a magnetic stack arrangement of a laminated magnetic inductor
US10347411B2 (en) 2017-05-19 2019-07-09 International Business Machines Corporation Stress management scheme for fabricating thick magnetic films of an inductor yoke arrangement
US10361120B2 (en) * 2017-11-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
DE102018102448B4 (de) 2017-11-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung und Struktur leitfähiger Merkmale
KR20210017663A (ko) * 2019-08-09 2021-02-17 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
KR20220033207A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008980B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 자외선을 이용한 s.o.g 박막 경화 방법
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
JPH07297183A (ja) 1994-04-28 1995-11-10 Toshiba Corp 半導体装置とその製造方法
US5516729A (en) * 1994-06-03 1996-05-14 Advanced Micro Devices, Inc. Method for planarizing a semiconductor topography using a spin-on glass material with a variable chemical-mechanical polish rate
JP3281209B2 (ja) * 1995-01-30 2002-05-13 株式会社東芝 半導体装置の製造方法
JP3176017B2 (ja) * 1995-02-15 2001-06-11 株式会社東芝 半導体装置の製造方法
KR100232506B1 (ko) * 1995-06-27 1999-12-01 포만 제프리 엘. 전기적 접속을 제공하는 배선 구조 및 도체와 그 도체형성방법
US5616519A (en) * 1995-11-02 1997-04-01 Chartered Semiconductor Manufacturing Pte Ltd. Non-etch back SOG process for hot aluminum metallizations
US5891513A (en) * 1996-01-16 1999-04-06 Cornell Research Foundation Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications
JPH09213699A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd 多層配線半導体装置の配線形成方法
US5702982A (en) * 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
US5780358A (en) * 1996-04-08 1998-07-14 Chartered Semiconductor Manufacturing Ltd. Method for chemical-mechanical polish (CMP) planarizing of cooper containing conductor layers
US5926713A (en) * 1996-04-17 1999-07-20 Advanced Micro Devices, Inc. Method for achieving global planarization by forming minimum mesas in large field areas
KR100230392B1 (ko) * 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
US5902752A (en) * 1996-05-16 1999-05-11 United Microelectronics Corporation Active layer mask with dummy pattern
US5872043A (en) * 1996-07-25 1999-02-16 Industrial Technology Research Institute Method of planarizing wafers with shallow trench isolation
US5928960A (en) * 1996-10-24 1999-07-27 International Business Machines Corporation Process for reducing pattern factor effects in CMP planarization
US5926723A (en) * 1997-03-04 1999-07-20 Advanced Micro Devices, Inc. Generation of a loose planarization mask having relaxed boundary conditions for use in shallow trench isolation processes
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
TW375779B (en) * 1997-06-03 1999-12-01 United Microelectronics Corp Method for treating via side wall
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6479341B1 (en) * 1998-03-02 2002-11-12 Vanguard International Semiconductor Corporation Capacitor over metal DRAM structure

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002029878A3 (en) * 2000-10-02 2003-01-23 Rodel Inc Chemical mechanical polishing of dielectric materials
US7214572B2 (en) 2001-01-22 2007-05-08 Nec Electronics Corporation Semiconductor memory device and manufacturing method thereof
US6900513B2 (en) 2001-01-22 2005-05-31 Nec Electronics Corporation Semiconductor memory device and manufacturing method thereof
US6828681B2 (en) 2001-01-24 2004-12-07 Seiko Epson Corporation Semiconductor devices having contact pads and methods of manufacturing the same
US6737348B2 (en) 2001-05-14 2004-05-18 Matsushita Electric Industrial Co., Ltd. Method for forming buried interconnect
JP2004304068A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置及びその製造方法
JP2004320018A (ja) * 2003-04-10 2004-11-11 Agere Systems Inc 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
US7400045B2 (en) 2003-09-26 2008-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7215028B2 (en) 2003-09-26 2007-05-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US7935623B2 (en) 2003-09-26 2011-05-03 Panasonic Corporation Semiconductor device and method for fabricating the same
US8329572B2 (en) 2003-09-26 2012-12-11 Panasonic Corporation Semiconductor device and method for fabricating the same
US8648472B2 (en) 2003-09-26 2014-02-11 Panasonic Corporation Semiconductor device
JP2007049089A (ja) * 2005-08-12 2007-02-22 Nec Electronics Corp 半導体装置およびその製造方法
JP2011101020A (ja) * 2009-11-09 2011-05-19 Taiwan Semiconductor Manufacturing Co Ltd 集積回路および集積回路の製造方法

Also Published As

Publication number Publication date
TW424294B (en) 2001-03-01
US6184143B1 (en) 2001-02-06
US6730590B2 (en) 2004-05-04
KR100564188B1 (ko) 2006-09-12
KR19990029622A (ko) 1999-04-26
US20030003733A1 (en) 2003-01-02
US6403459B1 (en) 2002-06-11
JP3660799B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
JP3660799B2 (ja) 半導体集積回路装置の製造方法
US8008730B2 (en) Semiconductor device, and manufacturing method thereof
KR100598705B1 (ko) 저유전율막을 가지는 반도체 장치 및 그 제조 방법
US20220359274A1 (en) Method and Apparatus for Back End of Line Semiconductor Device Processing
US7501347B2 (en) Semiconductor device and manufacturing method of the same
JP5357401B2 (ja) 半導体装置およびその製造方法
JP2002164428A (ja) 半導体装置およびその製造方法
KR20050077457A (ko) 반도체 소자의 배선 방법 및 배선 구조체
US9520371B2 (en) Planar passivation for pads
US6136697A (en) Void-free and volcano-free tungsten-plug for ULSI interconnection
US6080663A (en) Dual damascene
KR100783868B1 (ko) 반도체장치의 제조방법 및 반도체장치
US20120313176A1 (en) Buried Sublevel Metallizations for Improved Transistor Density
CN110838464A (zh) 金属内连线结构及其制作方法
US6180507B1 (en) Method of forming interconnections
JP2000003912A (ja) 半導体装置の製造方法および半導体装置
US20230386907A1 (en) Dielectric silicon nitride barrier deposition process for improved metal leakage and adhesion
US7662714B2 (en) Method for forming metal line of semiconductor device
KR0165379B1 (ko) 반도체 장치의 층간접속방법
JP2001044201A (ja) 半導体集積回路装置の製造方法
JPH113890A (ja) 半導体集積回路装置およびその製造方法
US20080048338A1 (en) Semiconductor Device and Fabrication Method Thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees