JP2002252280A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002252280A JP2002252280A JP2001051172A JP2001051172A JP2002252280A JP 2002252280 A JP2002252280 A JP 2002252280A JP 2001051172 A JP2001051172 A JP 2001051172A JP 2001051172 A JP2001051172 A JP 2001051172A JP 2002252280 A JP2002252280 A JP 2002252280A
- Authority
- JP
- Japan
- Prior art keywords
- fluorine
- oxide film
- silicon oxide
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 本発明は多層配線構造を有する半導体装置に
関し、フッ素含有シリコン酸化膜を層間絶縁膜として用
いつつ、優れた信頼性と、高い歩留まりとを実現するこ
とを目的とする。 【解決手段】 下層金属配線１４を覆うようにフッ素含
有シリコン酸化膜１６を形成する。フッ素含有シリコン
酸化膜１６の上にTEOS膜１８を形成する。TEOS膜１８を
ＣＭＰ法で平坦化した後、その上に、フッ素の捕獲に好
適なSiH４系シリコン酸化膜３０を形成する。SiH４系シ
リコン酸化膜３０の上に金属配線２０を形成する。所定
の熱処理を実行してSiH４系シリコン酸化膜３０の内部
にフッ素を捕獲する。SiH４系シリコン酸化膜３０を金
属配線２０と同じ形状にパターニングする。TEOS１８の
露出部からフッ素を外気中に拡散させた後、金属配線２
０の上にシリコン窒化膜２２を形成する。
関し、フッ素含有シリコン酸化膜を層間絶縁膜として用
いつつ、優れた信頼性と、高い歩留まりとを実現するこ
とを目的とする。 【解決手段】 下層金属配線１４を覆うようにフッ素含
有シリコン酸化膜１６を形成する。フッ素含有シリコン
酸化膜１６の上にTEOS膜１８を形成する。TEOS膜１８を
ＣＭＰ法で平坦化した後、その上に、フッ素の捕獲に好
適なSiH４系シリコン酸化膜３０を形成する。SiH４系シ
リコン酸化膜３０の上に金属配線２０を形成する。所定
の熱処理を実行してSiH４系シリコン酸化膜３０の内部
にフッ素を捕獲する。SiH４系シリコン酸化膜３０を金
属配線２０と同じ形状にパターニングする。TEOS１８の
露出部からフッ素を外気中に拡散させた後、金属配線２
０の上にシリコン窒化膜２２を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に、多層配線構造を有する半導
体装置に高い信頼性を付与する上で好適な構造を有する
半導体装置、およびその製造方法に関する。
その製造方法に係り、特に、多層配線構造を有する半導
体装置に高い信頼性を付与する上で好適な構造を有する
半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】近年では、半導体装置の高集積化および
多機能化に伴い、配線の微細化や多層化が進行し、多層
配線技術は重要不可欠となっている。図１は、従来の多
層配線技術を用いて形成された２層の配線構造の半導体
装置の断面図を示す。
多機能化に伴い、配線の微細化や多層化が進行し、多層
配線技術は重要不可欠となっている。図１は、従来の多
層配線技術を用いて形成された２層の配線構造の半導体
装置の断面図を示す。
【０００３】図１において、シリコン基板１０の上には
第１層間絶縁膜１２が形成されている。第１層間絶縁膜
１２の上には、アルミなどで構成された下層金属配線１
４が設けられている。下層金属配線１４は、フッ素含有
シリコン酸化膜１６で覆われている。また、フッ素含有
シリコン酸化膜１６の上には、TEOS系のシリコン酸化膜
１８（以下、「TEOS膜１８」と称す）が形成されてい
る。
第１層間絶縁膜１２が形成されている。第１層間絶縁膜
１２の上には、アルミなどで構成された下層金属配線１
４が設けられている。下層金属配線１４は、フッ素含有
シリコン酸化膜１６で覆われている。また、フッ素含有
シリコン酸化膜１６の上には、TEOS系のシリコン酸化膜
１８（以下、「TEOS膜１８」と称す）が形成されてい
る。
【０００４】クォーターミクロン以下の配線が用いられ
る世代の半導体装置において、特に高速動作の要求され
るものについては、層間絶縁膜の容量を十分に小さくす
る必要がある。フッ素含有シリコン酸化膜１６は、フッ
素を含まないシリコン酸化膜に比して容量低減に適して
いるため、このような半導体装置において層間絶縁膜の
一部として用いられている。
る世代の半導体装置において、特に高速動作の要求され
るものについては、層間絶縁膜の容量を十分に小さくす
る必要がある。フッ素含有シリコン酸化膜１６は、フッ
素を含まないシリコン酸化膜に比して容量低減に適して
いるため、このような半導体装置において層間絶縁膜の
一部として用いられている。
【０００５】TEOS膜１８の上には、アルミなどで構成さ
れた金属配線２０が形成されている。この金属配線２０
は、パッシベーション膜として機能するシリコン窒化膜
２２で覆われている。
れた金属配線２０が形成されている。この金属配線２０
は、パッシベーション膜として機能するシリコン窒化膜
２２で覆われている。
【０００６】以下、図２乃至図４を参照して、図１に示
す従来の半導体装置の製造方法について説明する。図２
に示すように、シリコン基板１０の上に、先ず、ＣＶＤ
法、エッチバック法或いはＣＭＰ法などを組み合わせ
て、第１層間絶縁膜１２、および下層金属配線１４が形
成される。
す従来の半導体装置の製造方法について説明する。図２
に示すように、シリコン基板１０の上に、先ず、ＣＶＤ
法、エッチバック法或いはＣＭＰ法などを組み合わせ
て、第１層間絶縁膜１２、および下層金属配線１４が形
成される。
【０００７】第１層間絶縁膜１２および下層金属配線１
４が覆われるように、半導体ウェハの全面にフッ素含有
シリコン酸化膜１６が堆積される。フッ素含有シリコン
酸化膜１６は、SiH４ガス、O２ガス、およびC２F６ガス
を反応ガスとする高密度プラズマＣＶＤ法、すなわち、
上記の反応ガスにバイアス電圧を印加して密度の高いプ
ラズマを発生させるＣＶＤ法により形成される。このよ
うな高密度プラズマＣＶＤ法では、デポジションとスパ
ッタエッチングが同時に進行する。このため、下地に段
差が存在する部分、すなわち、下層金属配線１４の上の
部分は、角部がエッチングされて三角形の形状となる。
フッ素含有シリコン酸化膜１６は、下地金属配線１４と
同程度の膜厚となるまで堆積される。
４が覆われるように、半導体ウェハの全面にフッ素含有
シリコン酸化膜１６が堆積される。フッ素含有シリコン
酸化膜１６は、SiH４ガス、O２ガス、およびC２F６ガス
を反応ガスとする高密度プラズマＣＶＤ法、すなわち、
上記の反応ガスにバイアス電圧を印加して密度の高いプ
ラズマを発生させるＣＶＤ法により形成される。このよ
うな高密度プラズマＣＶＤ法では、デポジションとスパ
ッタエッチングが同時に進行する。このため、下地に段
差が存在する部分、すなわち、下層金属配線１４の上の
部分は、角部がエッチングされて三角形の形状となる。
フッ素含有シリコン酸化膜１６は、下地金属配線１４と
同程度の膜厚となるまで堆積される。
【０００８】図３に示すように、フッ素含有シリコン酸
化膜１６の上にTEOS膜１８が堆積される。TEOS膜１８
は、例えば、TEOSとO２ガスを反応ガスとするプラズマ
ＣＶＤ法により形成される。このようなＣＶＤ法で形成
されるシリコン酸化膜の表面には、その下地の形状が忠
実に反映される。このため、TEOS膜１８は、下地金属配
線１４の上の部分が三角形状に形成される。
化膜１６の上にTEOS膜１８が堆積される。TEOS膜１８
は、例えば、TEOSとO２ガスを反応ガスとするプラズマ
ＣＶＤ法により形成される。このようなＣＶＤ法で形成
されるシリコン酸化膜の表面には、その下地の形状が忠
実に反映される。このため、TEOS膜１８は、下地金属配
線１４の上の部分が三角形状に形成される。
【０００９】図４に示すように、TEOS膜１８は、ＣＭＰ
法により平坦化される。このＣＭＰは、下地金属配線１
４の上にTEOS膜１８が残存するように、すなわち、フッ
素含有シリコン酸化膜１８がTEOS膜１８の表面に露出し
ないように行われる。フッ素含有シリコン酸化膜１６お
よびTEOS膜１８には、下層金属配線１４に通じるヴィア
ホール（図示せず）が開口される。そのヴィアホールの
中には、タングステンプラグ（図示せず）が形成され
る。ヴィアホールの開口およびタングステンプラグの形
成は、写真製版、ドライエッチング、スパッタ、ＣＶＤ
法、およびエッチバック法などの組み合わせにより行わ
れる。
法により平坦化される。このＣＭＰは、下地金属配線１
４の上にTEOS膜１８が残存するように、すなわち、フッ
素含有シリコン酸化膜１８がTEOS膜１８の表面に露出し
ないように行われる。フッ素含有シリコン酸化膜１６お
よびTEOS膜１８には、下層金属配線１４に通じるヴィア
ホール（図示せず）が開口される。そのヴィアホールの
中には、タングステンプラグ（図示せず）が形成され
る。ヴィアホールの開口およびタングステンプラグの形
成は、写真製版、ドライエッチング、スパッタ、ＣＶＤ
法、およびエッチバック法などの組み合わせにより行わ
れる。
【００１０】以後、上記のタングステンプラグと導通す
るように、TEOS膜１８の上に金属配線２０（図１参照）
がパターニングされ、更にその上層に、プラズマＣＶＤ
法により、パッシベーション膜として機能するシリコン
窒化膜２２が形成される。シリコン窒化膜２２にボンデ
ィングパッド部（図示せず）が開口されることにより、
図１に示す多層配線構造を有する半導体装置が完成す
る。
るように、TEOS膜１８の上に金属配線２０（図１参照）
がパターニングされ、更にその上層に、プラズマＣＶＤ
法により、パッシベーション膜として機能するシリコン
窒化膜２２が形成される。シリコン窒化膜２２にボンデ
ィングパッド部（図示せず）が開口されることにより、
図１に示す多層配線構造を有する半導体装置が完成す
る。
【００１１】
【発明が解決しようとする課題】上述した従来の製造方
法において、フッ素含有シリコン酸化膜１６およびTEOS
膜１８が形成された後には、ＣＶＤ法によりタングステ
ン膜を形成する工程、スパッタによりアルミ膜を形成す
る工程、或いはプラズマＣＶＤ法でシリコン窒化膜２２
を形成する工程などが実行される。これらの工程は、４
００℃程度の高温雰囲気中で行われる。また、半導体装
置の製造過程では、上述したフッ素含有シリコン酸化膜
１６やTEOS膜１８の形成後に、デバイス特性の安定化な
どを目的として、４００℃程度の温度を用いる熱処理が
行われることがある。
法において、フッ素含有シリコン酸化膜１６およびTEOS
膜１８が形成された後には、ＣＶＤ法によりタングステ
ン膜を形成する工程、スパッタによりアルミ膜を形成す
る工程、或いはプラズマＣＶＤ法でシリコン窒化膜２２
を形成する工程などが実行される。これらの工程は、４
００℃程度の高温雰囲気中で行われる。また、半導体装
置の製造過程では、上述したフッ素含有シリコン酸化膜
１６やTEOS膜１８の形成後に、デバイス特性の安定化な
どを目的として、４００℃程度の温度を用いる熱処理が
行われることがある。
【００１２】フッ素含有シリコン酸化膜１４中のフッ素
はこれらの熱処理の際に拡散しようとする。TEOS膜１８
が有するフッ素に対するバリア効果は低く、一方、金属
やシリコン窒化膜２２は、フッ素の拡散を素子する高い
バリア効果を有している。このため、上述したような熱
処理が実行されると、図５に示すように、下層金属配線
１４の上面付近、金属配線２０の底面付近、およびシリ
コン窒化膜２２の底面付近に、高いフッ素濃度を有する
F層２４が形成される。このようなＦ層２４は、膜膨れ
や膜剥がれ、或いはパターン剥がれなどの原因となる。
はこれらの熱処理の際に拡散しようとする。TEOS膜１８
が有するフッ素に対するバリア効果は低く、一方、金属
やシリコン窒化膜２２は、フッ素の拡散を素子する高い
バリア効果を有している。このため、上述したような熱
処理が実行されると、図５に示すように、下層金属配線
１４の上面付近、金属配線２０の底面付近、およびシリ
コン窒化膜２２の底面付近に、高いフッ素濃度を有する
F層２４が形成される。このようなＦ層２４は、膜膨れ
や膜剥がれ、或いはパターン剥がれなどの原因となる。
【００１３】クォーターミクロン世代のデバイスでは、
AlCuの上下をTi系の膜で挟んだ構造を持つ金属配線が一
般的に用いられる。このような金属配線において、例え
ば、Ti/TiN膜が用いられた場合、Tiの付近にF層２４が
形成されることになる。この場合、TiとFとが反応し
て、より一層膜剥がれの生じやすい状態となる。
AlCuの上下をTi系の膜で挟んだ構造を持つ金属配線が一
般的に用いられる。このような金属配線において、例え
ば、Ti/TiN膜が用いられた場合、Tiの付近にF層２４が
形成されることになる。この場合、TiとFとが反応し
て、より一層膜剥がれの生じやすい状態となる。
【００１４】上述した膜膨れや膜剥がれ、或いはパター
ン剥がれは、金属配線の短絡等を引き起こす原因とな
る。このため、従来の半導体装置の構造、およびその製
造方法は、歩留まり低下や信頼性劣化等の不都合を発生
させ易いという問題を有していた。
ン剥がれは、金属配線の短絡等を引き起こす原因とな
る。このため、従来の半導体装置の構造、およびその製
造方法は、歩留まり低下や信頼性劣化等の不都合を発生
させ易いという問題を有していた。
【００１５】本発明は、上記のような課題を解決するた
めになされたもので、フッ素含有シリコン酸化膜を層間
絶縁膜として用いつつ、優れた信頼性と、高い歩留まり
とを実現し得る半導体装置を提供することを第１の目的
とする。また、本発明は、フッ素含有シリコン酸化膜を
層間絶縁膜として用いつつ、優れた信頼性を有する半導
体装置を、高い歩留まりで製造するための製造方法を提
供することを第２の目的とする。
めになされたもので、フッ素含有シリコン酸化膜を層間
絶縁膜として用いつつ、優れた信頼性と、高い歩留まり
とを実現し得る半導体装置を提供することを第１の目的
とする。また、本発明は、フッ素含有シリコン酸化膜を
層間絶縁膜として用いつつ、優れた信頼性を有する半導
体装置を、高い歩留まりで製造するための製造方法を提
供することを第２の目的とする。
【００１６】
【課題を解決するための手段】請求項１記載の発明は、
フッ素含有シリコン酸化膜で形成された層間酸化膜を有
する半導体装置であって、前記フッ素含有シリコン酸化
膜の上層に形成される金属配線と、前記金属配線と前記
フッ素含有シリコン酸化膜との間にのみ存在するSiH４
系シリコン酸化膜と、を備えることを特徴とするもので
ある。
フッ素含有シリコン酸化膜で形成された層間酸化膜を有
する半導体装置であって、前記フッ素含有シリコン酸化
膜の上層に形成される金属配線と、前記金属配線と前記
フッ素含有シリコン酸化膜との間にのみ存在するSiH４
系シリコン酸化膜と、を備えることを特徴とするもので
ある。
【００１７】請求項２記載の発明は、請求項１記載の半
導体装置であって、前記フッ素含有シリコン酸化膜の下
層に形成される下層金属配線と、前記下層金属配線と前
記フッ素含有シリコン酸化膜との間に存在する第２のSi
H４系シリコン酸化膜と、を更に備えることを特徴とす
るものである。
導体装置であって、前記フッ素含有シリコン酸化膜の下
層に形成される下層金属配線と、前記下層金属配線と前
記フッ素含有シリコン酸化膜との間に存在する第２のSi
H４系シリコン酸化膜と、を更に備えることを特徴とす
るものである。
【００１８】請求項３記載の発明は、請求項１記載の半
導体装置であって、前記フッ素含有シリコン酸化膜の下
層に形成される下層金属配線と、前記下層金属配線と前
記フッ素含有シリコン酸化膜との間に存在するシリコン
酸窒化膜と、を更に備えることを特徴とするものであ
る。
導体装置であって、前記フッ素含有シリコン酸化膜の下
層に形成される下層金属配線と、前記下層金属配線と前
記フッ素含有シリコン酸化膜との間に存在するシリコン
酸窒化膜と、を更に備えることを特徴とするものであ
る。
【００１９】請求項４記載の発明は、請求項１乃至３の
何れか１項記載の半導体装置であって、前記フッ素含有
シリコン酸化膜の上層に、前記金属配線を覆うように形
成されたパッシベーション膜を備え、前記パッシベーシ
ョン膜は、シリコン酸化膜と、当該シリコン酸化膜の上
に形成されたシリコン窒化膜とを含むことを特徴とする
ものである。
何れか１項記載の半導体装置であって、前記フッ素含有
シリコン酸化膜の上層に、前記金属配線を覆うように形
成されたパッシベーション膜を備え、前記パッシベーシ
ョン膜は、シリコン酸化膜と、当該シリコン酸化膜の上
に形成されたシリコン窒化膜とを含むことを特徴とする
ものである。
【００２０】請求項５記載の発明は、フッ素含有シリコ
ン酸化膜で形成された層間酸化膜を有する半導体装置で
あって、前記フッ素含有シリコン酸化膜の上層に形成さ
れる金属配線と、前記フッ素含有シリコン酸化膜の上層
に、前記金属配線を覆うように形成されたパッシベーシ
ョン膜とを備え、前記パッシベーション膜は、屈折率が
１．４８未満の低屈折率シリコン酸化膜と、当該低屈折
率シリコン酸化膜の上に形成されたシリコン窒化膜とを
含むことを特徴とするものである。
ン酸化膜で形成された層間酸化膜を有する半導体装置で
あって、前記フッ素含有シリコン酸化膜の上層に形成さ
れる金属配線と、前記フッ素含有シリコン酸化膜の上層
に、前記金属配線を覆うように形成されたパッシベーシ
ョン膜とを備え、前記パッシベーション膜は、屈折率が
１．４８未満の低屈折率シリコン酸化膜と、当該低屈折
率シリコン酸化膜の上に形成されたシリコン窒化膜とを
含むことを特徴とするものである。
【００２１】請求項６記載の発明は、フッ素含有シリコ
ン酸化膜で形成された層間酸化膜を有する半導体装置で
あって、前記フッ素含有シリコン酸化膜の上層に形成さ
れる金属配線を備え、前記金属配線は、その底面に、フ
ッ素と反応し難い難フッ化金属層を有することを特徴と
するものである。
ン酸化膜で形成された層間酸化膜を有する半導体装置で
あって、前記フッ素含有シリコン酸化膜の上層に形成さ
れる金属配線を備え、前記金属配線は、その底面に、フ
ッ素と反応し難い難フッ化金属層を有することを特徴と
するものである。
【００２２】請求項７記載の発明は、請求項６記載の半
導体装置であって、前記難フッ化金属は、TaまたはTaN
を含むことを特徴とするものである。
導体装置であって、前記難フッ化金属は、TaまたはTaN
を含むことを特徴とするものである。
【００２３】請求項８記載の発明は、フッ素含有シリコ
ン酸化膜で形成された層間酸化膜を有する半導体装置の
製造方法であって、前記フッ素含有シリコン酸化膜を形
成するステップと、前記フッ素含有シリコン酸化膜の上
層にSiH４系シリコン酸化膜を形成するステップと、前
記SiH４系シリコン酸化膜の形成後に、前記フッ素含有
シリコン酸化膜中のフッ素が前記SiH４系シリコン酸化
膜中に拡散するように、第１の熱処理を実行するステッ
プと、前記SiH４系シリコン酸化膜の上に配線用金属膜
を形成するステップと、前記配線用金属膜および前記Si
H４系シリコン酸化膜を所定のパターンにパターニング
して金属配線を形成するステップと、前記金属配線の形
成後に、前記フッ素含有シリコン酸化膜の露出部分から
フッ素が放出されるように第２の熱処理を実行するステ
ップと、を含むことを特徴とするものである。
ン酸化膜で形成された層間酸化膜を有する半導体装置の
製造方法であって、前記フッ素含有シリコン酸化膜を形
成するステップと、前記フッ素含有シリコン酸化膜の上
層にSiH４系シリコン酸化膜を形成するステップと、前
記SiH４系シリコン酸化膜の形成後に、前記フッ素含有
シリコン酸化膜中のフッ素が前記SiH４系シリコン酸化
膜中に拡散するように、第１の熱処理を実行するステッ
プと、前記SiH４系シリコン酸化膜の上に配線用金属膜
を形成するステップと、前記配線用金属膜および前記Si
H４系シリコン酸化膜を所定のパターンにパターニング
して金属配線を形成するステップと、前記金属配線の形
成後に、前記フッ素含有シリコン酸化膜の露出部分から
フッ素が放出されるように第２の熱処理を実行するステ
ップと、を含むことを特徴とするものである。
【００２４】請求項９記載の発明は、請求項８記載の半
導体装置の製造方法であって、前記フッ素含有シリコン
酸化膜の形成に先立って、下層金属配線と、その下層金
属配線を覆う第２のSiH４系シリコン酸化膜とを形成す
るステップを更に含むことを特徴とするものである。
導体装置の製造方法であって、前記フッ素含有シリコン
酸化膜の形成に先立って、下層金属配線と、その下層金
属配線を覆う第２のSiH４系シリコン酸化膜とを形成す
るステップを更に含むことを特徴とするものである。
【００２５】請求項１０記載の発明は、請求項８記載の
半導体装置の製造方法であって、前記フッ素含有シリコ
ン酸化膜の形成に先立って、下層金属配線と、その下層
金属配線を覆うシリコン酸窒化膜とを形成するステップ
を更に含むことを特徴とするものである。
半導体装置の製造方法であって、前記フッ素含有シリコ
ン酸化膜の形成に先立って、下層金属配線と、その下層
金属配線を覆うシリコン酸窒化膜とを形成するステップ
を更に含むことを特徴とするものである。
【００２６】請求項１１記載の発明は、請求項８乃至１
０の何れか１項記載の半導体装置の製造方法であって、
前記フッ素含有シリコン酸化膜の上層に、前記金属配線
を覆うようにパッシベーション膜を形成するステップを
更に含み、前記パッシベーション膜を形成するステップ
は、シリコン酸化膜を形成するサブステップと、前記シ
リコン酸化膜の上にシリコン窒化膜を形成するサブステ
ップとを含むことを特徴とするものである。
０の何れか１項記載の半導体装置の製造方法であって、
前記フッ素含有シリコン酸化膜の上層に、前記金属配線
を覆うようにパッシベーション膜を形成するステップを
更に含み、前記パッシベーション膜を形成するステップ
は、シリコン酸化膜を形成するサブステップと、前記シ
リコン酸化膜の上にシリコン窒化膜を形成するサブステ
ップとを含むことを特徴とするものである。
【００２７】請求項１２記載の発明は、フッ素含有シリ
コン酸化膜で形成された層間酸化膜を有する半導体装置
の製造方法であって、前記SiH４系シリコン酸化膜の上
に金属配線を形成するステップと、前記フッ素含有シリ
コン酸化膜の上層に、前記金属配線を覆うようにパッシ
ベーション膜を形成するステップとを含み、前記パッシ
ベーション膜を形成するステップは、屈折率が１．４８
未満の低屈折率シリコン酸化膜を形成するサブステップ
と、前記低屈折率シリコン酸化膜の上にシリコン窒化膜
を形成するサブステップとを含むことを特徴とするもの
である。
コン酸化膜で形成された層間酸化膜を有する半導体装置
の製造方法であって、前記SiH４系シリコン酸化膜の上
に金属配線を形成するステップと、前記フッ素含有シリ
コン酸化膜の上層に、前記金属配線を覆うようにパッシ
ベーション膜を形成するステップとを含み、前記パッシ
ベーション膜を形成するステップは、屈折率が１．４８
未満の低屈折率シリコン酸化膜を形成するサブステップ
と、前記低屈折率シリコン酸化膜の上にシリコン窒化膜
を形成するサブステップとを含むことを特徴とするもの
である。
【００２８】請求項１３記載の発明は、フッ素含有シリ
コン酸化膜で形成された層間酸化膜を有する半導体装置
の製造方法であって、前記フッ素含有シリコン酸化膜の
上層に金属配線を形成するステップを含み、前記金属配
線を形成するステップは、フッ素と反応し難い難フッ化
金属層を形成するサブステップと、前記難フッ化金属層
の上に低抵抗金属層を形成するサブステップとを含むこ
とを特徴とするものである。
コン酸化膜で形成された層間酸化膜を有する半導体装置
の製造方法であって、前記フッ素含有シリコン酸化膜の
上層に金属配線を形成するステップを含み、前記金属配
線を形成するステップは、フッ素と反応し難い難フッ化
金属層を形成するサブステップと、前記難フッ化金属層
の上に低抵抗金属層を形成するサブステップとを含むこ
とを特徴とするものである。
【００２９】請求項１４記載の発明は、請求項１３記載
の半導体装置の製造方法であって、前記難フッ化金属
は、TaまたはTaNを含むことを特徴とするものである。
の半導体装置の製造方法であって、前記難フッ化金属
は、TaまたはTaNを含むことを特徴とするものである。
【００３０】請求項１５記載の発明は、フッ素含有シリ
コン酸化膜で形成された層間酸化膜を有する半導体装置
の製造方法であって、前記フッ素含有シリコン酸化膜を
形成するステップと、前記フッ素含有シリコン酸化膜の
上層にフッ素捕獲膜を形成するステップと、前記フッ素
捕獲膜の形成後に、前記フッ素含有シリコン酸化膜中の
フッ素が前記フッ素捕獲膜中に拡散するように、所定の
熱処理を実行するステップと、前記所定の熱処理の後に
前記フッ素捕獲膜を除去するステップと、前記フッ素捕
獲膜の除去後に、前記フッ素含有シリコン酸化膜の上層
に金属配線を形成するステップと、を含むことを特徴と
するものである。
コン酸化膜で形成された層間酸化膜を有する半導体装置
の製造方法であって、前記フッ素含有シリコン酸化膜を
形成するステップと、前記フッ素含有シリコン酸化膜の
上層にフッ素捕獲膜を形成するステップと、前記フッ素
捕獲膜の形成後に、前記フッ素含有シリコン酸化膜中の
フッ素が前記フッ素捕獲膜中に拡散するように、所定の
熱処理を実行するステップと、前記所定の熱処理の後に
前記フッ素捕獲膜を除去するステップと、前記フッ素捕
獲膜の除去後に、前記フッ素含有シリコン酸化膜の上層
に金属配線を形成するステップと、を含むことを特徴と
するものである。
【００３１】請求項１６記載の発明は、請求項１５記載
の半導体装置の製造方法であって、前記フッ素捕獲膜
は、SiH４系シリコン酸化膜であることを特徴とするも
のである。
の半導体装置の製造方法であって、前記フッ素捕獲膜
は、SiH４系シリコン酸化膜であることを特徴とするも
のである。
【００３２】請求項１７記載の発明は、請求項１５記載
の半導体装置の製造方法であって、前記フッ素捕獲膜
は、シリコン窒化膜であることを特徴とするものであ
る。
の半導体装置の製造方法であって、前記フッ素捕獲膜
は、シリコン窒化膜であることを特徴とするものであ
る。
【００３３】請求項１８記載の発明は、請求項１５記載
の半導体装置の製造方法であって、前記フッ素捕獲膜
は、Ti膜であることを特徴とするものである。
の半導体装置の製造方法であって、前記フッ素捕獲膜
は、Ti膜であることを特徴とするものである。
【００３４】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【００３５】実施の形態１．図６は、本発明の実施の形
態１の半導体装置の断面図を示す。図６に示すように、
本実施形態の半導体装置は、シリコン基板１０を備えて
いる。シリコン基板１０の上には、ＣＶＤ法、エッチバ
ック法或いはＣＭＰ法などを組み合わせにより、第１層
間絶縁膜１２および下層金属配線１４が形成されてい
る。
態１の半導体装置の断面図を示す。図６に示すように、
本実施形態の半導体装置は、シリコン基板１０を備えて
いる。シリコン基板１０の上には、ＣＶＤ法、エッチバ
ック法或いはＣＭＰ法などを組み合わせにより、第１層
間絶縁膜１２および下層金属配線１４が形成されてい
る。
【００３６】第１層間絶縁膜１２の上には、下層金属配
線１４が覆われるようにフッ素含有シリコン酸化膜１６
が形成されている。フッ素含有シリコン酸化膜１６は、
SiH ４ガス、O２ガス、およびC２F６ガスを反応ガスとす
る高密度プラズマＣＶＤ法により堆積された膜である。
上記の高密度プラズマＣＶＤ法では、デポジションとス
パッタエッチングが同時に進行するため、フッ素含有シ
リコン膜１６は、その下に下層金属配線１４が存在する
部分において三角形状となっている。フッ素含有シリコ
ン酸化膜１６には、下地金属配線１４とほぼ同じ膜厚が
与えられている。
線１４が覆われるようにフッ素含有シリコン酸化膜１６
が形成されている。フッ素含有シリコン酸化膜１６は、
SiH ４ガス、O２ガス、およびC２F６ガスを反応ガスとす
る高密度プラズマＣＶＤ法により堆積された膜である。
上記の高密度プラズマＣＶＤ法では、デポジションとス
パッタエッチングが同時に進行するため、フッ素含有シ
リコン膜１６は、その下に下層金属配線１４が存在する
部分において三角形状となっている。フッ素含有シリコ
ン酸化膜１６には、下地金属配線１４とほぼ同じ膜厚が
与えられている。
【００３７】フッ素含有シリコン酸化膜１６の上には、
TEOSとO２ガスを反応ガスとするプラズマＣＶＤ法によ
りTEOS膜１８が形成されている。このようなＣＶＤ法で
形成される膜の表面には、その下地の形状が忠実に反映
される。このため、TEOS膜１８は、下地金属配線１４の
上に存在する部分が三角形状（図３参照）となるように
堆積される。このようにして堆積されたTEOS膜１８は、
ＣＭＰ法により平坦化されることにより図６に示す状態
となる。
TEOSとO２ガスを反応ガスとするプラズマＣＶＤ法によ
りTEOS膜１８が形成されている。このようなＣＶＤ法で
形成される膜の表面には、その下地の形状が忠実に反映
される。このため、TEOS膜１８は、下地金属配線１４の
上に存在する部分が三角形状（図３参照）となるように
堆積される。このようにして堆積されたTEOS膜１８は、
ＣＭＰ法により平坦化されることにより図６に示す状態
となる。
【００３８】本実施形態において、平坦化されたTEOS膜
１８の上には、例えば２００nm程度の膜厚でSiH４系シ
リコン酸化膜３０が形成されている。SiH４系シリコン
酸化膜３０は、SiH４とO２とを反応ガスとしてプラズマ
ＣＶＤ法により形成された膜である。SiH４系シリコン
酸化膜３０は、TEOS膜１８に比して多くのダングリング
ボンドを含み、フッ素を捕獲し易い構造を有している。
尚、SiH４系シリコン酸化膜３０が有するSiと0との組成
比は、SiH４ガスとO２ガスの流量比、反応圧力、RFパワ
ーなどの条件により変化させることができる。本実施形
態で用いられるSiH４系シリコン酸化膜３０に関して
は、フッ素の捕獲に有効なダングリングボンドを多量と
するため、化学量論的な組成よりSiリッチとすることが
望ましい。より具体的には、SiH４系シリコン酸化膜３
０としては、屈折率ｎ＝１．５〜１．６（波長λ＝６３
２．８nm）の膜が好適である。
１８の上には、例えば２００nm程度の膜厚でSiH４系シ
リコン酸化膜３０が形成されている。SiH４系シリコン
酸化膜３０は、SiH４とO２とを反応ガスとしてプラズマ
ＣＶＤ法により形成された膜である。SiH４系シリコン
酸化膜３０は、TEOS膜１８に比して多くのダングリング
ボンドを含み、フッ素を捕獲し易い構造を有している。
尚、SiH４系シリコン酸化膜３０が有するSiと0との組成
比は、SiH４ガスとO２ガスの流量比、反応圧力、RFパワ
ーなどの条件により変化させることができる。本実施形
態で用いられるSiH４系シリコン酸化膜３０に関して
は、フッ素の捕獲に有効なダングリングボンドを多量と
するため、化学量論的な組成よりSiリッチとすることが
望ましい。より具体的には、SiH４系シリコン酸化膜３
０としては、屈折率ｎ＝１．５〜１．６（波長λ＝６３
２．８nm）の膜が好適である。
【００３９】SiH４系シリコン酸化膜３０、フッ素含有
シリコン酸化膜１６、およびTEOS膜１８には、下層金属
配線１４に通じるヴィアホール（図示せず）が開口され
る。そのヴィアホールの中には、タングステンプラグ
（図示せず）が形成される。ヴィアホールの開口および
タングステンプラグの形成は、写真製版、ドライエッチ
ング、スパッタ、ＣＶＤ法、およびエッチバック法など
の組み合わせにより行われる。
シリコン酸化膜１６、およびTEOS膜１８には、下層金属
配線１４に通じるヴィアホール（図示せず）が開口され
る。そのヴィアホールの中には、タングステンプラグ
（図示せず）が形成される。ヴィアホールの開口および
タングステンプラグの形成は、写真製版、ドライエッチ
ング、スパッタ、ＣＶＤ法、およびエッチバック法など
の組み合わせにより行われる。
【００４０】上記のタングステンプラグと導通するよう
に、TEOS膜１８の上に金属配線２０がパターニングさ
れ、更にその上層に、プラズマＣＶＤ法により、パッシ
ベーション膜として機能するシリコン窒化膜２２が形成
される。シリコン窒化膜２２にボンディングパッド部
（図示せず）が開口されることにより、本実施形態の半
導体装置が完成する。
に、TEOS膜１８の上に金属配線２０がパターニングさ
れ、更にその上層に、プラズマＣＶＤ法により、パッシ
ベーション膜として機能するシリコン窒化膜２２が形成
される。シリコン窒化膜２２にボンディングパッド部
（図示せず）が開口されることにより、本実施形態の半
導体装置が完成する。
【００４１】フッ素含有シリコン酸化膜１６に含まれて
いるフッ素は、半導体装置の製造過程において４００℃
程度の熱処理が実行されることによりTEOS膜１８、およ
びSiH４系シリコン酸化膜中３０へ拡散する。SiH４系シ
リコン酸化膜３０は、このようにして拡散されるフッ素
を適切に捕獲することができる。このため、本実施形態
の半導体装置によれば、金属配線２０の底面付近や、シ
リコン窒化膜２２の底面付近に、高い濃度でフッ素を含
む膜（図５に示すF膜２４に相当）が形成されるのを有
効に防ぐことができる。従って、本実施形態の半導体装
置、および上述した製造方法によれば、フッ素に起因す
る膜膨れや膜剥がれ、或いはパターン剥がれ等を防止し
て、優れた信頼性と高い歩留まりとを実現することがで
きる。
いるフッ素は、半導体装置の製造過程において４００℃
程度の熱処理が実行されることによりTEOS膜１８、およ
びSiH４系シリコン酸化膜中３０へ拡散する。SiH４系シ
リコン酸化膜３０は、このようにして拡散されるフッ素
を適切に捕獲することができる。このため、本実施形態
の半導体装置によれば、金属配線２０の底面付近や、シ
リコン窒化膜２２の底面付近に、高い濃度でフッ素を含
む膜（図５に示すF膜２４に相当）が形成されるのを有
効に防ぐことができる。従って、本実施形態の半導体装
置、および上述した製造方法によれば、フッ素に起因す
る膜膨れや膜剥がれ、或いはパターン剥がれ等を防止し
て、優れた信頼性と高い歩留まりとを実現することがで
きる。
【００４２】実施の形態２．次に、図７および図８を参
照して、本発明の実施の形態２について説明する。図７
は、上述した実施の形態１の半導体装置および製造方法
に含まれる問題を説明するための図を示す。上述した実
施の形態１において、SiH４系シリコン酸化膜３０は、
金属配線２０をパターニングするためのオーバーエッチ
ングの影響を受ける。このため、例えば１００nmの膜厚
で形成されたSiH４系シリコン酸化膜３０は、金属配線
２０に覆われていない部分において５０nm以下となるこ
とがある。
照して、本発明の実施の形態２について説明する。図７
は、上述した実施の形態１の半導体装置および製造方法
に含まれる問題を説明するための図を示す。上述した実
施の形態１において、SiH４系シリコン酸化膜３０は、
金属配線２０をパターニングするためのオーバーエッチ
ングの影響を受ける。このため、例えば１００nmの膜厚
で形成されたSiH４系シリコン酸化膜３０は、金属配線
２０に覆われていない部分において５０nm以下となるこ
とがある。
【００４３】SiH４系シリコン酸化膜３０が十分な膜厚
を有する場合は、フッ素含有シリコン酸化膜１６から拡
散してくるフッ素を捕獲しても、その膜中のフッ素濃度
は適切な範囲に抑えられる。しかし、オーバーエッチン
グの影響でその膜厚が過度に薄くなると、フッ素含有シ
リコン酸化膜１６から拡散してきたフッ素を捕獲するこ
とでSiH４系シリコン酸化膜３０中のフッ素濃度が許容
範囲を超えることがある。このため、本実施形態では、
かかる不都合を回避すべく、以下に説明する手順で半導
体装置の製造を行う。
を有する場合は、フッ素含有シリコン酸化膜１６から拡
散してくるフッ素を捕獲しても、その膜中のフッ素濃度
は適切な範囲に抑えられる。しかし、オーバーエッチン
グの影響でその膜厚が過度に薄くなると、フッ素含有シ
リコン酸化膜１６から拡散してきたフッ素を捕獲するこ
とでSiH４系シリコン酸化膜３０中のフッ素濃度が許容
範囲を超えることがある。このため、本実施形態では、
かかる不都合を回避すべく、以下に説明する手順で半導
体装置の製造を行う。
【００４４】図８は、本実施形態の製造方法で製造され
た半導体装置の断面図を示す。本実施形態では、実施の
形態１の場合と同様の手順で、TEOS膜１８の全面にSiH
４系シリコン酸化膜３０が堆積される。
た半導体装置の断面図を示す。本実施形態では、実施の
形態１の場合と同様の手順で、TEOS膜１８の全面にSiH
４系シリコン酸化膜３０が堆積される。
【００４５】次に、例えばスパッタ法などにより、SiH
４系シリコン酸化膜３０の上にアルミなどの金属膜が形
成される。この際、半導体ウェハには４００℃程度の熱
が加わる。以下、この熱処理を「第１の熱処理」と称
す。尚、第１の熱処理は、金属膜の形成処理とは別に実
行してもよい。
４系シリコン酸化膜３０の上にアルミなどの金属膜が形
成される。この際、半導体ウェハには４００℃程度の熱
が加わる。以下、この熱処理を「第１の熱処理」と称
す。尚、第１の熱処理は、金属膜の形成処理とは別に実
行してもよい。
【００４６】写真製版とエッチングとの組み合わせによ
って、上記の金属膜がパターニングされる。その結果、
金属配線２０が形成される。
って、上記の金属膜がパターニングされる。その結果、
金属配線２０が形成される。
【００４７】本実施形態では、次に、金属配線２０の下
に存在する部分を除き、SiH４系シリコン酸化膜３０を
除去する処理が実行される。その結果、SiH４系シリコ
ン酸化膜３０は、図８に示すように金属配線２０と同じ
形状にパターニングされる。
に存在する部分を除き、SiH４系シリコン酸化膜３０を
除去する処理が実行される。その結果、SiH４系シリコ
ン酸化膜３０は、図８に示すように金属配線２０と同じ
形状にパターニングされる。
【００４８】上記の如くSiH４系シリコン酸化膜３０が
パターニングされた後、本実施形態では、第２の熱処理
が実行される。第２の熱処理は、４００℃程度の温度で
行われる。第２の熱処理が実行されることにより、SiH
４系シリコン酸化膜３０の下地となる部分に存在してい
たフッ素は再び拡散してSiH４系シリコン酸化膜３０に
捕獲される。一方、TEOS膜１８の露出部分に存在してい
たフッ素は外気中に拡散する。
パターニングされた後、本実施形態では、第２の熱処理
が実行される。第２の熱処理は、４００℃程度の温度で
行われる。第２の熱処理が実行されることにより、SiH
４系シリコン酸化膜３０の下地となる部分に存在してい
たフッ素は再び拡散してSiH４系シリコン酸化膜３０に
捕獲される。一方、TEOS膜１８の露出部分に存在してい
たフッ素は外気中に拡散する。
【００４９】上述した処理が終了すると、以後、実施の
形態１の場合と同様の手順で、シリコン窒化膜２２が形
成される。本実施形態では、上記の如くSiH４系シリコ
ン酸化膜３０が金属配線２０の下にのみ形成される。金
属配線２０の下では、SiH４系シリコン酸化膜２０の膜
厚が常に十分に確保される。このため、本実施形態で
は、SiH４系シリコン酸化膜３０の膜厚不足に起因する
半導体装置の信頼性の劣化や歩留まりの低下を確実に防
止することができる。また、本実施形態では、TEOS膜１
８内のフッ素が外気に拡散されているため、TEOS膜１８
とシリコン酸化膜２２との境界付近にフッ素濃度の高い
層が形成されるのを防ぐことができる。このため、本実
施形態の半導体装置、およびその製造方法によれば、実
施の形態１の場合に比して更に安定に、優れた信頼性を
有し、高い歩留まりを実現し得る半導体装置を実現する
ことができる。
形態１の場合と同様の手順で、シリコン窒化膜２２が形
成される。本実施形態では、上記の如くSiH４系シリコ
ン酸化膜３０が金属配線２０の下にのみ形成される。金
属配線２０の下では、SiH４系シリコン酸化膜２０の膜
厚が常に十分に確保される。このため、本実施形態で
は、SiH４系シリコン酸化膜３０の膜厚不足に起因する
半導体装置の信頼性の劣化や歩留まりの低下を確実に防
止することができる。また、本実施形態では、TEOS膜１
８内のフッ素が外気に拡散されているため、TEOS膜１８
とシリコン酸化膜２２との境界付近にフッ素濃度の高い
層が形成されるのを防ぐことができる。このため、本実
施形態の半導体装置、およびその製造方法によれば、実
施の形態１の場合に比して更に安定に、優れた信頼性を
有し、高い歩留まりを実現し得る半導体装置を実現する
ことができる。
【００５０】実施の形態３．次に、図９を参照して、本
発明の実施の形態３について説明する。図９は、本実施
形態の半導体装置の断面図を示す。図９に示すように、
本実施形態の半導体装置は、下層金属配線１４の上に、
フッ素バリア膜４０を備えている。フッ素バリア膜４０
は、フッ素の拡散を防ぐ特性を有する膜であり、実施の
形態１で用いられたSiH４系シリコン酸化膜、またはシ
リコン酸窒化膜により形成される。
発明の実施の形態３について説明する。図９は、本実施
形態の半導体装置の断面図を示す。図９に示すように、
本実施形態の半導体装置は、下層金属配線１４の上に、
フッ素バリア膜４０を備えている。フッ素バリア膜４０
は、フッ素の拡散を防ぐ特性を有する膜であり、実施の
形態１で用いられたSiH４系シリコン酸化膜、またはシ
リコン酸窒化膜により形成される。
【００５１】上述した実施の形態１または２の半導体装
置においては、フッ素含有シリコン酸化膜１６中のフッ
素が、熱処理の実行に伴って下層金属配線１４の上面付
近に集まってF層を形成することがある。本実施形態で
は、下層金属配線１４の上にフッ素バリア膜４０が存在
するため、そのようなF膜の形成が確実に防止される。
このため、本実施形態の半導体装置によれば、下層金属
配線４０付近の膜膨れや膜剥がれを防止して、優れた信
頼性を有する半導体装置を実現することができる。
置においては、フッ素含有シリコン酸化膜１６中のフッ
素が、熱処理の実行に伴って下層金属配線１４の上面付
近に集まってF層を形成することがある。本実施形態で
は、下層金属配線１４の上にフッ素バリア膜４０が存在
するため、そのようなF膜の形成が確実に防止される。
このため、本実施形態の半導体装置によれば、下層金属
配線４０付近の膜膨れや膜剥がれを防止して、優れた信
頼性を有する半導体装置を実現することができる。
【００５２】実施の形態４．次に、図１０を参照して、
本発明の実施の形態４について説明する。図１０は、本
実施形態の半導体装置の断面図を示す。図１０に示すよ
うに、本実施形態の半導体装置は、金属配線２０の下に
のみ存在するSiH４系シリコン酸化膜３０と、下層金属
配線１４の上面を覆うフッ素バリア膜４０とを備えてい
る。つまり、本実施形態の半導体装置は、上述した実施
の形態２の構造と、上述した実施の形態３の構造とを組
み合わせたものである。
本発明の実施の形態４について説明する。図１０は、本
実施形態の半導体装置の断面図を示す。図１０に示すよ
うに、本実施形態の半導体装置は、金属配線２０の下に
のみ存在するSiH４系シリコン酸化膜３０と、下層金属
配線１４の上面を覆うフッ素バリア膜４０とを備えてい
る。つまり、本実施形態の半導体装置は、上述した実施
の形態２の構造と、上述した実施の形態３の構造とを組
み合わせたものである。
【００５３】図１０に示す構造では、フッ素含有シリコ
ン酸化膜１６と下層金属配線１４との間、およびTEOS膜
１８と金属配線２０との間に、それぞれフッ素の拡散を
防止する膜が配置されている。このため、本実施形態の
半導体装置では、実施の形態２または３の場合に比して
更に高い信頼性を実現することができる。
ン酸化膜１６と下層金属配線１４との間、およびTEOS膜
１８と金属配線２０との間に、それぞれフッ素の拡散を
防止する膜が配置されている。このため、本実施形態の
半導体装置では、実施の形態２または３の場合に比して
更に高い信頼性を実現することができる。
【００５４】実施の形態５．次に、図１１を参照して、
本発明の実施の形態５について説明する。図１１は、本
実施形態の半導体装置の断面図を示す。図１１に示すよ
うに、本実施形態の半導体装置は、実施の形態３の装置
と同様に、金属配線２０の下にのみ存在するSiH４系シ
リコン酸化膜３０を備えている。また、本実施形態の半
導体装置は、TEOS膜１８の上に、シリコン酸化膜５０と
シリコン窒化膜２２とからなるパッシベーション膜を備
えている。
本発明の実施の形態５について説明する。図１１は、本
実施形態の半導体装置の断面図を示す。図１１に示すよ
うに、本実施形態の半導体装置は、実施の形態３の装置
と同様に、金属配線２０の下にのみ存在するSiH４系シ
リコン酸化膜３０を備えている。また、本実施形態の半
導体装置は、TEOS膜１８の上に、シリコン酸化膜５０と
シリコン窒化膜２２とからなるパッシベーション膜を備
えている。
【００５５】本実施形態において、TEOS膜１８は、実施
の形態１乃至４の場合と同様に、フッ素含有シリコン酸
化膜１６の上に堆積された後、ＣＭＰ法により平坦化さ
れる。このＣＭＰは、フッ素含有シリコン酸化膜１６が
露出しない条件で実行されるが、種々の条件が変動する
ことにより、フッ素含有シリコン酸化膜１６の三角形状
部分がTEOS膜１８の表面に露出することが考えられる。
の形態１乃至４の場合と同様に、フッ素含有シリコン酸
化膜１６の上に堆積された後、ＣＭＰ法により平坦化さ
れる。このＣＭＰは、フッ素含有シリコン酸化膜１６が
露出しない条件で実行されるが、種々の条件が変動する
ことにより、フッ素含有シリコン酸化膜１６の三角形状
部分がTEOS膜１８の表面に露出することが考えられる。
【００５６】実施の形態１乃至４の構造では、このよう
な場合に、TEOS膜１８表面に露出したフッ素含有シリコ
ン酸化膜１６がシリコン窒化膜２２と直接接触する事態
が生ずる。この場合、その接触部において、特にフッ素
が高濃度となり膜膨れや膜剥がれが生じ易くなる。
な場合に、TEOS膜１８表面に露出したフッ素含有シリコ
ン酸化膜１６がシリコン窒化膜２２と直接接触する事態
が生ずる。この場合、その接触部において、特にフッ素
が高濃度となり膜膨れや膜剥がれが生じ易くなる。
【００５７】本実施形態の構造では、フッ素含有シリコ
ン酸化膜１６がTEOS膜１８表面に露出しても、パッシベ
ーション膜の下層にシリコン酸化膜５０が存在するた
め、フッ素含有シリコン酸化膜１６とシリコン窒化膜２
２とは直接接触しない。このため、本実施形態の半導体
装置によれば、実施の形態１乃至４の場合に比して、更
に優れた信頼性および歩留まりを実現することができ
る。
ン酸化膜１６がTEOS膜１８表面に露出しても、パッシベ
ーション膜の下層にシリコン酸化膜５０が存在するた
め、フッ素含有シリコン酸化膜１６とシリコン窒化膜２
２とは直接接触しない。このため、本実施形態の半導体
装置によれば、実施の形態１乃至４の場合に比して、更
に優れた信頼性および歩留まりを実現することができ
る。
【００５８】ところで、本実施形態において、パッシベ
ーション膜の下層を構成するシリコン酸化膜５０は、屈
折率が１．４８未満の低屈折率シリコン酸化膜で形成さ
れている。シリコン酸化膜５０のカバレッジ特性は、そ
の屈折率が低いほど向上する。本実施形態では、フッ素
含有シリコン酸化膜１６とシリコン窒化膜２２との直接
接触を防止するという目的を達成するため、シリコン酸
化膜５０には優れたカバレッジ特性を付与することが必
要である。
ーション膜の下層を構成するシリコン酸化膜５０は、屈
折率が１．４８未満の低屈折率シリコン酸化膜で形成さ
れている。シリコン酸化膜５０のカバレッジ特性は、そ
の屈折率が低いほど向上する。本実施形態では、フッ素
含有シリコン酸化膜１６とシリコン窒化膜２２との直接
接触を防止するという目的を達成するため、シリコン酸
化膜５０には優れたカバレッジ特性を付与することが必
要である。
【００５９】また、パッシベーション膜の上層となるシ
リコン窒化膜２２のカバレッジは、その下地となるシリ
コン酸化膜５０が良好なカバレッジを示すほど良好とな
る。パッシベーション膜は、半導体装置を保護するため
の膜である。このため、パッシベーション膜には良好な
カバレッジ特性が求められる。シリコン酸化膜５０に
は、この点からも優れたカバレッジ特性を付与する必要
がある。
リコン窒化膜２２のカバレッジは、その下地となるシリ
コン酸化膜５０が良好なカバレッジを示すほど良好とな
る。パッシベーション膜は、半導体装置を保護するため
の膜である。このため、パッシベーション膜には良好な
カバレッジ特性が求められる。シリコン酸化膜５０に
は、この点からも優れたカバレッジ特性を付与する必要
がある。
【００６０】本実施形態では、上記の如く、良好なカバ
レッジ特性を示す低屈折膜でシリコン酸化膜５０を構成
している。このため、本実施形態の構造によれば、フッ
素含有シリコン酸化膜１６とシリコン窒化膜２２との直
接接触を防止するという所期の目的を達成し、かつ、パ
ッシベーション膜に優れた保護特性を付与することがで
きる。
レッジ特性を示す低屈折膜でシリコン酸化膜５０を構成
している。このため、本実施形態の構造によれば、フッ
素含有シリコン酸化膜１６とシリコン窒化膜２２との直
接接触を防止するという所期の目的を達成し、かつ、パ
ッシベーション膜に優れた保護特性を付与することがで
きる。
【００６１】実施の形態６．次に、図１２を参照して、
本発明の実施の形態６の製造方法について説明する。図
１２は、本実施形態の製造方法の主要部を説明するため
の図を示す。本実施形態の製造方法では、実施の形態１
の場合と同様の手順で、フッ素含有シリコン酸化膜１６
の上にTEOS膜１８が形成される。
本発明の実施の形態６の製造方法について説明する。図
１２は、本実施形態の製造方法の主要部を説明するため
の図を示す。本実施形態の製造方法では、実施の形態１
の場合と同様の手順で、フッ素含有シリコン酸化膜１６
の上にTEOS膜１８が形成される。
【００６２】ＣＭＰ法で平坦化されたTEOS膜１８の上に
は、所定の膜厚（例えば１００nm）でフッ素捕獲膜６０
が形成される。フッ素捕獲膜６０は、具体的には、SiH
４とO ２とを反応ガスとするプラズマＣＶＤ法で形成さ
れるSiH４系シリコン酸化膜、或いはNH３ガスを反応ガ
スとするプラズマＣＶＤ法で形成されるシリコン窒化膜
により構成される。
は、所定の膜厚（例えば１００nm）でフッ素捕獲膜６０
が形成される。フッ素捕獲膜６０は、具体的には、SiH
４とO ２とを反応ガスとするプラズマＣＶＤ法で形成さ
れるSiH４系シリコン酸化膜、或いはNH３ガスを反応ガ
スとするプラズマＣＶＤ法で形成されるシリコン窒化膜
により構成される。
【００６３】次に、本実施形態では、４００℃を越える
温度（例えば４３０℃）で所定の熱処理が実行される。
上記の熱処理が実行されることにより、フッ素含有シリ
コン酸化膜１６内のフッ素が拡散して、フッ素捕獲膜６
０により捕獲される。この際、フッ素捕獲膜６０には適
当な膜厚（例えば１００nm）が付与されているため、膜
剥がれ等は生じない。
温度（例えば４３０℃）で所定の熱処理が実行される。
上記の熱処理が実行されることにより、フッ素含有シリ
コン酸化膜１６内のフッ素が拡散して、フッ素捕獲膜６
０により捕獲される。この際、フッ素捕獲膜６０には適
当な膜厚（例えば１００nm）が付与されているため、膜
剥がれ等は生じない。
【００６４】次に、ドライエッチング、またはウェット
エッチングによって、フッ素捕獲膜６０が除去される。
この際、フッ素捕獲膜６０の内部に捕獲されているフッ
素は、フッ素捕獲膜６０と共に除去される。
エッチングによって、フッ素捕獲膜６０が除去される。
この際、フッ素捕獲膜６０の内部に捕獲されているフッ
素は、フッ素捕獲膜６０と共に除去される。
【００６５】フッ素捕獲膜６０が除去された後、TEOS膜
１８の上に、従来の製造方法と同じ手順で金属配線２０
およびシリコン窒化膜２２が形成される（図１参照）。
尚、フッ素捕獲膜６０が除去された後に半導体ウェハに
加えられる温度は、４００℃以下とすることが望まし
い。
１８の上に、従来の製造方法と同じ手順で金属配線２０
およびシリコン窒化膜２２が形成される（図１参照）。
尚、フッ素捕獲膜６０が除去された後に半導体ウェハに
加えられる温度は、４００℃以下とすることが望まし
い。
【００６６】上述した本実施形態の製造方法によれば、
フッ素含有シリコン酸化膜１６に含まれるフッ素は、４
００℃を越える高温の熱処理で強制的に拡散させられ
る。そして、TEOS膜１８の上面を越えて拡散するフッ素
は、フッ素捕獲膜６０と共に除去される。このため、以
後、４００℃以下の熱処理が加えられても、金属配線２
０の底面付近やシリコン窒化膜２２の底面付近に不当に
高い濃度でフッ素を含むF層が形成されることはない。
従って、本実施形態の製造方法によれば、優れた信頼性
を有する半導体装置を高い歩留まりで製造することがで
きる。
フッ素含有シリコン酸化膜１６に含まれるフッ素は、４
００℃を越える高温の熱処理で強制的に拡散させられ
る。そして、TEOS膜１８の上面を越えて拡散するフッ素
は、フッ素捕獲膜６０と共に除去される。このため、以
後、４００℃以下の熱処理が加えられても、金属配線２
０の底面付近やシリコン窒化膜２２の底面付近に不当に
高い濃度でフッ素を含むF層が形成されることはない。
従って、本実施形態の製造方法によれば、優れた信頼性
を有する半導体装置を高い歩留まりで製造することがで
きる。
【００６７】実施の形態７．次に、図１３を参照して、
本発明の実施の形態７の製造方法について説明する。図
１３は、本実施形態の製造方法の主要部を説明するため
の図を示す。本実施形態の製造方法では、実施の形態１
の場合と同様の手順で、フッ素含有シリコン酸化膜１６
の上にTEOS膜１８が形成される。
本発明の実施の形態７の製造方法について説明する。図
１３は、本実施形態の製造方法の主要部を説明するため
の図を示す。本実施形態の製造方法では、実施の形態１
の場合と同様の手順で、フッ素含有シリコン酸化膜１６
の上にTEOS膜１８が形成される。
【００６８】ＣＭＰ法で平坦化されたTEOS膜１８の上に
は、所定の膜厚でフッ素捕獲膜７０が形成される。本実
施形態において、フッ素捕獲膜７０は、例えばスパッタ
法により形成されるTi膜で構成される。
は、所定の膜厚でフッ素捕獲膜７０が形成される。本実
施形態において、フッ素捕獲膜７０は、例えばスパッタ
法により形成されるTi膜で構成される。
【００６９】次に、４００℃を越える温度（例えば４３
０℃）で所定の熱処理が実行される。上記の熱処理が実
行されることにより、フッ素含有シリコン酸化膜１６内
のフッ素はフッ素捕獲膜７０の底面付近にまで拡散す
る。その結果、フッ素捕獲膜７０のTiがFと反応してTiF
膜が生成される。
０℃）で所定の熱処理が実行される。上記の熱処理が実
行されることにより、フッ素含有シリコン酸化膜１６内
のフッ素はフッ素捕獲膜７０の底面付近にまで拡散す
る。その結果、フッ素捕獲膜７０のTiがFと反応してTiF
膜が生成される。
【００７０】次に、ドライエッチング、またはウェット
エッチングによって、TiF膜を含むフッ素捕獲膜７０が
除去される。その結果、TEOS膜１８の上面を越えて拡散
してきたフッ素がフッ素捕獲膜７０と共に除去される。
エッチングによって、TiF膜を含むフッ素捕獲膜７０が
除去される。その結果、TEOS膜１８の上面を越えて拡散
してきたフッ素がフッ素捕獲膜７０と共に除去される。
【００７１】フッ素捕獲膜７０が除去された後、TEOS膜
１８の上に、従来の製造方法と同じ手順で金属配線２０
およびシリコン窒化膜２２が形成される（図１参照）。
尚、フッ素捕獲膜６０が除去された後に半導体ウェハに
加えられる温度は、４００℃以下とすることが望まし
い。
１８の上に、従来の製造方法と同じ手順で金属配線２０
およびシリコン窒化膜２２が形成される（図１参照）。
尚、フッ素捕獲膜６０が除去された後に半導体ウェハに
加えられる温度は、４００℃以下とすることが望まし
い。
【００７２】上述した本実施形態の製造方法によれば、
フッ素含有シリコン酸化膜１６に含まれるフッ素は、４
００℃を越える高温の熱処理で強制的に拡散させられ
る。そして、TEOS膜１８の上面を越えて拡散するフッ素
は、TIF膜の形態で除去される。このため、以後、４０
０℃以下の熱処理が加えられても、金属配線２０の底面
付近やシリコン窒化膜２２の底面付近に不当に高い濃度
でフッ素を含むF層が形成されることはない。従って、
本実施形態の製造方法によれば、優れた信頼性を有する
半導体装置を高い歩留まりで製造することができる。
フッ素含有シリコン酸化膜１６に含まれるフッ素は、４
００℃を越える高温の熱処理で強制的に拡散させられ
る。そして、TEOS膜１８の上面を越えて拡散するフッ素
は、TIF膜の形態で除去される。このため、以後、４０
０℃以下の熱処理が加えられても、金属配線２０の底面
付近やシリコン窒化膜２２の底面付近に不当に高い濃度
でフッ素を含むF層が形成されることはない。従って、
本実施形態の製造方法によれば、優れた信頼性を有する
半導体装置を高い歩留まりで製造することができる。
【００７３】実施の形態８．次に、図１４を参照して、
本発明の実施の形態８の製造方法について説明する。図
１４は、本実施形態の半導体装置の断面図を示す。図１
４に示す構成要素のうち、TEOS膜１８以下の層は、従来
の製造方法（図２乃至図４参照）、実施の形態６の方法
（図１２参照）、または実施の形態７の方法（図１３参
照）と同じ手順で形成される。
本発明の実施の形態８の製造方法について説明する。図
１４は、本実施形態の半導体装置の断面図を示す。図１
４に示す構成要素のうち、TEOS膜１８以下の層は、従来
の製造方法（図２乃至図４参照）、実施の形態６の方法
（図１２参照）、または実施の形態７の方法（図１３参
照）と同じ手順で形成される。
【００７４】本実施形態において、平坦化されたTEOS膜
１８の上には、積層構造の金属配線８０が設けられる。
この金属配線８０は、最も下層に、難フッ化金属膜８
２、すなわち、フッ素と反応し難い金属で形成された膜
８２を有している。難フッ化金属膜８２は、具体的に
は、Ta膜、TaN膜、或いはそれらの積層膜で構成され
る。難フッ化金属膜８２の上には、AlCu膜８４およびTi
N膜８６が形成されている。
１８の上には、積層構造の金属配線８０が設けられる。
この金属配線８０は、最も下層に、難フッ化金属膜８
２、すなわち、フッ素と反応し難い金属で形成された膜
８２を有している。難フッ化金属膜８２は、具体的に
は、Ta膜、TaN膜、或いはそれらの積層膜で構成され
る。難フッ化金属膜８２の上には、AlCu膜８４およびTi
N膜８６が形成されている。
【００７５】クォーターミクロン以下の設計ルールが用
いられる半導体装置では、アルミ系金属をTi系金属で挟
み込んだ金属配線が一般に用いられる。しかし、このよ
うな金属配線が、フッ素含有シリコン酸化膜と組み合わ
せて用いられると、バリアメタルとして機能すべきTi系
金属がフッ素と反応して、膜剥がれ等の不具合が生じ易
い。
いられる半導体装置では、アルミ系金属をTi系金属で挟
み込んだ金属配線が一般に用いられる。しかし、このよ
うな金属配線が、フッ素含有シリコン酸化膜と組み合わ
せて用いられると、バリアメタルとして機能すべきTi系
金属がフッ素と反応して、膜剥がれ等の不具合が生じ易
い。
【００７６】本実施形態の構造では、金属配線８０の底
面、すなわち、TEOS膜１８を越えて拡散してくるフッ素
と接触する面が、難フッ化金属膜８２で構成されてい
る。このため、金属配線８０の底面がフッ素とは反応せ
ず、膜剥がれ等の不具合を有効に防止することができ
る。従って、本実施形態の製造方法によれば、従来の製
造方法、或いは、実施の形態６または７の製造方法に比
して、半導体装置の信頼性および歩留まりを更に高める
ことができる。
面、すなわち、TEOS膜１８を越えて拡散してくるフッ素
と接触する面が、難フッ化金属膜８２で構成されてい
る。このため、金属配線８０の底面がフッ素とは反応せ
ず、膜剥がれ等の不具合を有効に防止することができ
る。従って、本実施形態の製造方法によれば、従来の製
造方法、或いは、実施の形態６または７の製造方法に比
して、半導体装置の信頼性および歩留まりを更に高める
ことができる。
【００７７】実施の形態９．次に、図１５を参照して、
本発明の実施の形態９について説明する。図１５は、本
実施形態においてフッ素含有シリコン酸化膜１６の内部
に形成されるフッ素濃度分布を示す。尚、本実施形態の
半導体装置は、上述した実施の形態１乃至８で説明した
何れかの方法で製造された半導体装置に、或いは従来の
製造方法で製造された半導体装置に、図１５に示すフッ
素濃度分布を組み合わせることにより実現される。
本発明の実施の形態９について説明する。図１５は、本
実施形態においてフッ素含有シリコン酸化膜１６の内部
に形成されるフッ素濃度分布を示す。尚、本実施形態の
半導体装置は、上述した実施の形態１乃至８で説明した
何れかの方法で製造された半導体装置に、或いは従来の
製造方法で製造された半導体装置に、図１５に示すフッ
素濃度分布を組み合わせることにより実現される。
【００７８】図１５において、横軸は膜厚方向の位置を
示す。この図に示すように、本実施形態において、フッ
素含有シリコン酸化膜１６は、膜厚方向の位置が低い領
域に低いフッ素濃度を有し、また、膜厚方向の位置が高
い領域に高いフッ素濃度を有している。換言すると、本
実施形態におけるフッ素含有シリコン酸化膜１６は、下
層金属配線１４の近傍に低いフッ素濃度を有し、下層金
属配線１４から離れた領域に高いフッ素濃度を有してい
る。
示す。この図に示すように、本実施形態において、フッ
素含有シリコン酸化膜１６は、膜厚方向の位置が低い領
域に低いフッ素濃度を有し、また、膜厚方向の位置が高
い領域に高いフッ素濃度を有している。換言すると、本
実施形態におけるフッ素含有シリコン酸化膜１６は、下
層金属配線１４の近傍に低いフッ素濃度を有し、下層金
属配線１４から離れた領域に高いフッ素濃度を有してい
る。
【００７９】上述したフッ素濃度分布を有するフッ素含
有シリコン酸化膜１６は、プラズマＣＶＤ法によりフッ
素含有シリコン酸化膜１６を形成するステップにおい
て、先ず、フッ素濃度の低い条件でＣＶＤを実行し、次
に、フッ素濃度の高い条件でＣＶＤを実行することで形
成することができる。
有シリコン酸化膜１６は、プラズマＣＶＤ法によりフッ
素含有シリコン酸化膜１６を形成するステップにおい
て、先ず、フッ素濃度の低い条件でＣＶＤを実行し、次
に、フッ素濃度の高い条件でＣＶＤを実行することで形
成することができる。
【００８０】本実施形態の半導体装置では、フッ素含有
シリコン酸化膜１６内のフッ素濃度が上記の如き分布を
有するため、その内部のフッ素濃度が一様である場合に
比して下層金属配線１４の近傍におけるフッ素濃度を低
くすることができる。このため、本実施形態の半導体装
置では、層間絶縁膜の容量を抑制しつつ、下層金属配線
１６付近での膜剥がれの発生を有効に防止することがで
きる。
シリコン酸化膜１６内のフッ素濃度が上記の如き分布を
有するため、その内部のフッ素濃度が一様である場合に
比して下層金属配線１４の近傍におけるフッ素濃度を低
くすることができる。このため、本実施形態の半導体装
置では、層間絶縁膜の容量を抑制しつつ、下層金属配線
１６付近での膜剥がれの発生を有効に防止することがで
きる。
【００８１】実施の形態１０．次に、図１６（Ａ）およ
び図１６（Ｂ）を参照して、本発明の実施の形態１０に
ついて説明する。図１６（Ａ）は、本実施形態において
フッ素含有シリコン酸化膜１６の内部に形成されるフッ
素濃度分布の一例を示す。また、図１６（Ｂ）は、本実
施形態においてフッ素含有シリコン酸化膜１６の内部に
形成されるフッ素濃度分布の他の例を示す。尚、本実施
形態の半導体装置は、上述した実施の形態１乃至８で説
明した何れかの方法で製造された半導体装置に、或いは
従来の製造方法で製造された半導体装置に、図１６
（Ａ）または図１６（Ｂ）に示すフッ素濃度分布を組み
合わせることにより実現される。
び図１６（Ｂ）を参照して、本発明の実施の形態１０に
ついて説明する。図１６（Ａ）は、本実施形態において
フッ素含有シリコン酸化膜１６の内部に形成されるフッ
素濃度分布の一例を示す。また、図１６（Ｂ）は、本実
施形態においてフッ素含有シリコン酸化膜１６の内部に
形成されるフッ素濃度分布の他の例を示す。尚、本実施
形態の半導体装置は、上述した実施の形態１乃至８で説
明した何れかの方法で製造された半導体装置に、或いは
従来の製造方法で製造された半導体装置に、図１６
（Ａ）または図１６（Ｂ）に示すフッ素濃度分布を組み
合わせることにより実現される。
【００８２】図１６（Ａ）および図１６（Ｂ）におい
て、横軸は膜厚方向の位置を示す。これらの図に示すよ
うに、本実施形態において、フッ素含有シリコン酸化膜
１６は、下層金属配線１４に近い第１領域に低いフッ素
濃度を有し、かつ、下層金属配線１４から離れた第２領
域に高いフッ素濃度を有している。更に、第２領域のフ
ッ素濃度は、膜厚方向の位置が高くなるに連れて、すな
わち、TEOS膜１８に近づくに連れて低くなるように調整
されている。
て、横軸は膜厚方向の位置を示す。これらの図に示すよ
うに、本実施形態において、フッ素含有シリコン酸化膜
１６は、下層金属配線１４に近い第１領域に低いフッ素
濃度を有し、かつ、下層金属配線１４から離れた第２領
域に高いフッ素濃度を有している。更に、第２領域のフ
ッ素濃度は、膜厚方向の位置が高くなるに連れて、すな
わち、TEOS膜１８に近づくに連れて低くなるように調整
されている。
【００８３】上述したフッ素濃度分布を有するフッ素含
有シリコン酸化膜１６は、プラズマＣＶＤ法によりフッ
素含有シリコン酸化膜１６を形成するステップにおい
て、先ず、フッ素濃度の低い条件でＣＶＤを実行し、次
に、フッ素濃度の高い条件で、連続的に、或いは段階的
に、フッ素濃度を低くしながらＣＶＤを実行することで
形成することができる。
有シリコン酸化膜１６は、プラズマＣＶＤ法によりフッ
素含有シリコン酸化膜１６を形成するステップにおい
て、先ず、フッ素濃度の低い条件でＣＶＤを実行し、次
に、フッ素濃度の高い条件で、連続的に、或いは段階的
に、フッ素濃度を低くしながらＣＶＤを実行することで
形成することができる。
【００８４】本実施形態の半導体装置では、下層金属配
線１４の近傍におけるフッ素濃度を低くすることができ
ると共に、TEOS膜１８を越えて金属配線２０に到達する
フッ素の濃度を低くすることができる。このため、本実
施形態の半導体装置によれば、層間絶縁膜の容量を抑制
しつつ、下層金属配線１６付近での膜剥がれ、金属配線
２０付近での膜剥がれなどを有効に防止することができ
る。
線１４の近傍におけるフッ素濃度を低くすることができ
ると共に、TEOS膜１８を越えて金属配線２０に到達する
フッ素の濃度を低くすることができる。このため、本実
施形態の半導体装置によれば、層間絶縁膜の容量を抑制
しつつ、下層金属配線１６付近での膜剥がれ、金属配線
２０付近での膜剥がれなどを有効に防止することができ
る。
【００８５】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項１
または８記載の発明では、金属配線の下にのみSiH４系
シリコン酸化膜が配置される。この場合、金属配線で覆
われていない部分からは、フッ素含有シリコン酸化膜に
含まれるフッ素を外気中に拡散させることができる。従
って、本発明によれば、フッ素を不当に高い濃度で含む
F層が形成されるのを防止して、半導体装置の信頼性と
歩留まりを高めることができる。
ているので、以下に示すような効果を奏する。請求項１
または８記載の発明では、金属配線の下にのみSiH４系
シリコン酸化膜が配置される。この場合、金属配線で覆
われていない部分からは、フッ素含有シリコン酸化膜に
含まれるフッ素を外気中に拡散させることができる。従
って、本発明によれば、フッ素を不当に高い濃度で含む
F層が形成されるのを防止して、半導体装置の信頼性と
歩留まりを高めることができる。
【００８６】請求項２または９記載の発明によれば、下
層金属配線の上に拡散してくるフッ素をSiH４系シリコ
ン酸化膜で捕獲することができる。このため、本発明に
よれば、下層金属配線付近の膜剥がれ等を有効に防止す
ることができる。
層金属配線の上に拡散してくるフッ素をSiH４系シリコ
ン酸化膜で捕獲することができる。このため、本発明に
よれば、下層金属配線付近の膜剥がれ等を有効に防止す
ることができる。
【００８７】請求項３または１０記載の発明によれば、
下層金属配線の上に拡散してくるフッ素をシリコン酸窒
化膜で捕獲することができる。このため、本発明によれ
ば、下層金属配線付近の膜剥がれ等を有効に防止するこ
とができる。
下層金属配線の上に拡散してくるフッ素をシリコン酸窒
化膜で捕獲することができる。このため、本発明によれ
ば、下層金属配線付近の膜剥がれ等を有効に防止するこ
とができる。
【００８８】請求項４または１１記載の発明によれば、
パッシベーション膜がシリコン酸化膜を含んでいるた
め、フッ素含有シリコン膜とシリコン窒化膜との直接接
触を防止することができる。
パッシベーション膜がシリコン酸化膜を含んでいるた
め、フッ素含有シリコン膜とシリコン窒化膜との直接接
触を防止することができる。
【００８９】請求項５または１２記載の発明によれば、
パッシベーション膜に含まれるシリコン酸化膜が低屈折
率の膜で構成される。この場合、そのシリコン酸化膜が
良好なカバレッジ特性を示すため、フッ素含有シリコン
膜とシリコン窒化膜との直接接触を防止するという所期
の目的を確実に達成しつつ、パッシベーション膜の信頼
性を高めることができる。
パッシベーション膜に含まれるシリコン酸化膜が低屈折
率の膜で構成される。この場合、そのシリコン酸化膜が
良好なカバレッジ特性を示すため、フッ素含有シリコン
膜とシリコン窒化膜との直接接触を防止するという所期
の目的を確実に達成しつつ、パッシベーション膜の信頼
性を高めることができる。
【００９０】請求項６、７、１３または１４記載の発明
によれば、金属配線の底面に難フッ化金属膜（Taまたは
TaN）が形成されているため、金属配線の底面付近にフ
ッ素が拡散しても、その底面付近で膜剥がれ等が生ずる
のを防止することができる。
によれば、金属配線の底面に難フッ化金属膜（Taまたは
TaN）が形成されているため、金属配線の底面付近にフ
ッ素が拡散しても、その底面付近で膜剥がれ等が生ずる
のを防止することができる。
【００９１】請求項１５乃至１８の何れか１項記載の発
明によれば、フッ素含有シリコン酸化膜から拡散してく
るフッ素をフッ素捕獲膜の中に捕獲し、そのフッ素捕獲
膜ごと除去することができる。このため、本発明によれ
ば、フッ素に起因する膜剥がれ等を有効に防止し、半導
体装置の信頼性と歩留まりを高めることができる。
明によれば、フッ素含有シリコン酸化膜から拡散してく
るフッ素をフッ素捕獲膜の中に捕獲し、そのフッ素捕獲
膜ごと除去することができる。このため、本発明によれ
ば、フッ素に起因する膜剥がれ等を有効に防止し、半導
体装置の信頼性と歩留まりを高めることができる。
【図１】 ２層構造を有する従来の半導体装置の断面図
である。
である。
【図２】 図１に示す従来の半導体装置の製造方法を説
明するための図（その１である）。
明するための図（その１である）。
【図３】 図１に示す従来の半導体装置の製造方法を説
明するための図（その２である）。
明するための図（その２である）。
【図４】 図１に示す従来の半導体装置の製造方法を説
明するための図（その３である）。
明するための図（その３である）。
【図５】 図１に示す従来の半導体装置が有する問題を
説明するための図である。
説明するための図である。
【図６】 本発明の実施の形態１の半導体装置の主要部
を表す図である。
を表す図である。
【図７】 実施の形態１で用いられる製造方法に含まれ
る問題を説明するための図である。
る問題を説明するための図である。
【図８】 本発明の実施の形態２の半導体装置の主要部
を表す図である。
を表す図である。
【図９】 本発明の実施の形態３の半導体装置の主要部
を表す図である。
を表す図である。
【図１０】 本発明の実施の形態４の半導体装置の主要
部を表す図である。
部を表す図である。
【図１１】 本発明の実施の形態５の半導体装置の主要
部を表す図である。
部を表す図である。
【図１２】 本発明の実施の形態６の半導体装置の製造
方法を説明するための図である。
方法を説明するための図である。
【図１３】 本発明の実施の形態７の半導体装置の製造
方法を説明するための図である。
方法を説明するための図である。
【図１４】 本発明の実施の形態８の半導体装置の製造
方法を説明するための図である。
方法を説明するための図である。
【図１５】 本発明の実施の形態９の半導体装置におい
て用いられるフッ素濃度分布を説明するための図であ
る。
て用いられるフッ素濃度分布を説明するための図であ
る。
【図１６】 本発明の実施の形態１０の半導体装置にお
いて用いられるフッ素濃度分布を説明するための図であ
る。
いて用いられるフッ素濃度分布を説明するための図であ
る。
１０ シリコン基板、 １２ 第１層間絶縁膜、 １
４ 下層金属配線、１６ フッ素含有シリコン酸化膜、
１８ TEOS膜、 ２０；８０ 金属配線、 ２
２ シリコン窒化膜、 ２４ F膜、 ３０ SiH４
系シリコン酸化膜、 ４０ フッ素バリア膜、 ５
０ シリコン酸化膜、 ６０；７０ フッ素捕獲膜、
８２ 難フッ化金属膜。
４ 下層金属配線、１６ フッ素含有シリコン酸化膜、
１８ TEOS膜、 ２０；８０ 金属配線、 ２
２ シリコン窒化膜、 ２４ F膜、 ３０ SiH４
系シリコン酸化膜、 ４０ フッ素バリア膜、 ５
０ シリコン酸化膜、 ６０；７０ フッ素捕獲膜、
８２ 難フッ化金属膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/318 Ｈ０１Ｌ 21/90 Ｍ (72)発明者 竹若 博基 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 HH07 HH08 HH09 HH21 HH32 HH33 JJ19 KK07 MM08 MM13 QQ09 QQ10 QQ11 QQ31 QQ37 QQ48 QQ74 RR04 RR06 RR08 RR11 RR20 SS01 SS02 SS04 SS15 TT02 XX14 XX24 5F045 AA08 AB32 AB33 BB17 CB04 CB05 DC51 DC62 GH03 HA16 HA22 5F058 BA10 BD01 BD04 BD10 BD18 BF07 BF25 BH01 BJ02 BJ03
Claims (18)
- 【請求項１】 フッ素含有シリコン酸化膜で形成された
層間酸化膜を有する半導体装置であって、 前記フッ素含有シリコン酸化膜の上層に形成される金属
配線と、 前記金属配線と前記フッ素含有シリコン酸化膜との間に
のみ存在するSiH４系シリコン酸化膜と、 を備えることを特徴とする半導体装置。 - 【請求項２】 前記フッ素含有シリコン酸化膜の下層に
形成される下層金属配線と、 前記下層金属配線と前記フッ素含有シリコン酸化膜との
間に存在する第２のSiH４系シリコン酸化膜と、 を更に備えることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記フッ素含有シリコン酸化膜の下層に
形成される下層金属配線と、 前記下層金属配線と前記フッ素含有シリコン酸化膜との
間に存在するシリコン酸窒化膜と、 を更に備えることを特徴とする請求項１記載の半導体装
置。 - 【請求項４】 前記フッ素含有シリコン酸化膜の上層
に、前記金属配線を覆うように形成されたパッシベーシ
ョン膜を備え、 前記パッシベーション膜は、シリコン酸化膜と、当該シ
リコン酸化膜の上に形成されたシリコン窒化膜とを含む
ことを特徴とする請求項１乃至３の何れか１項記載の半
導体装置。 - 【請求項５】 フッ素含有シリコン酸化膜で形成された
層間酸化膜を有する半導体装置であって、 前記フッ素含有シリコン酸化膜の上層に形成される金属
配線と、 前記フッ素含有シリコン酸化膜の上層に、前記金属配線
を覆うように形成されたパッシベーション膜とを備え、 前記パッシベーション膜は、屈折率が１．４８未満の低
屈折率シリコン酸化膜と、当該低屈折率シリコン酸化膜
の上に形成されたシリコン窒化膜とを含むことを特徴と
する半導体装置。 - 【請求項６】 フッ素含有シリコン酸化膜で形成された
層間酸化膜を有する半導体装置であって、 前記フッ素含有シリコン酸化膜の上層に形成される金属
配線を備え、 前記金属配線は、その底面に、フッ素と反応し難い難フ
ッ化金属層を有することを特徴とする半導体装置。 - 【請求項７】 前記難フッ化金属は、TaまたはTaNを含
むことを特徴とする請求項６記載の半導体装置。 - 【請求項８】 フッ素含有シリコン酸化膜で形成された
層間酸化膜を有する半導体装置の製造方法であって、 前記フッ素含有シリコン酸化膜を形成するステップと、 前記フッ素含有シリコン酸化膜の上層にSiH４系シリコ
ン酸化膜を形成するステップと、 前記SiH４系シリコン酸化膜の形成後に、前記フッ素含
有シリコン酸化膜中のフッ素が前記SiH４系シリコン酸
化膜中に拡散するように、第１の熱処理を実行するステ
ップと、 前記SiH４系シリコン酸化膜の上に配線用金属膜を形成
するステップと、 前記配線用金属膜および前記SiH４系シリコン酸化膜を
所定のパターンにパターニングして金属配線を形成する
ステップと、 前記金属配線の形成後に、前記フッ素含有シリコン酸化
膜の露出部分からフッ素が放出されるように第２の熱処
理を実行するステップと、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項９】 前記フッ素含有シリコン酸化膜の形成に
先立って、下層金属配線と、その下層金属配線を覆う第
２のSiH４系シリコン酸化膜とを形成するステップを更
に含むことを特徴とする請求項８記載の半導体装置の製
造方法。 - 【請求項１０】 前記フッ素含有シリコン酸化膜の形成
に先立って、下層金属配線と、その下層金属配線を覆う
シリコン酸窒化膜とを形成するステップを更に含むこと
を特徴とする請求項８記載の半導体装置の製造方法。 - 【請求項１１】 前記フッ素含有シリコン酸化膜の上層
に、前記金属配線を覆うようにパッシベーション膜を形
成するステップを更に含み、 前記パッシベーション膜を形成するステップは、シリコ
ン酸化膜を形成するサブステップと、前記シリコン酸化
膜の上にシリコン窒化膜を形成するサブステップとを含
むことを特徴とする請求項８乃至１０の何れか１項記載
の半導体装置の製造方法。 - 【請求項１２】 フッ素含有シリコン酸化膜で形成され
た層間酸化膜を有する半導体装置の製造方法であって、 前記SiH４系シリコン酸化膜の上に金属配線を形成する
ステップと、 前記フッ素含有シリコン酸化膜の上層に、前記金属配線
を覆うようにパッシベーション膜を形成するステップと
を含み、 前記パッシベーション膜を形成するステップは、屈折率
が１．４８未満の低屈折率シリコン酸化膜を形成するサ
ブステップと、前記低屈折率シリコン酸化膜の上にシリ
コン窒化膜を形成するサブステップとを含むことを特徴
とする半導体装置の製造方法。 - 【請求項１３】 フッ素含有シリコン酸化膜で形成され
た層間酸化膜を有する半導体装置の製造方法であって、 前記フッ素含有シリコン酸化膜の上層に金属配線を形成
するステップを含み、 前記金属配線を形成するステップは、フッ素と反応し難
い難フッ化金属層を形成するサブステップと、前記難フ
ッ化金属層の上に低抵抗金属層を形成するサブステップ
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項１４】 前記難フッ化金属は、TaまたはTaNを
含むことを特徴とする請求項１３記載の半導体装置の製
造方法。 - 【請求項１５】 フッ素含有シリコン酸化膜で形成され
た層間酸化膜を有する半導体装置の製造方法であって、 前記フッ素含有シリコン酸化膜を形成するステップと、 前記フッ素含有シリコン酸化膜の上層にフッ素捕獲膜を
形成するステップと、 前記フッ素捕獲膜の形成後に、前記フッ素含有シリコン
酸化膜中のフッ素が前記フッ素捕獲膜中に拡散するよう
に、所定の熱処理を実行するステップと、 前記所定の熱処理の後に前記フッ素捕獲膜を除去するス
テップと、 前記フッ素捕獲膜の除去後に、前記フッ素含有シリコン
酸化膜の上層に金属配線を形成するステップと、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項１６】 前記フッ素捕獲膜は、SiH４系シリコ
ン酸化膜であることを特徴とする請求項１５記載の半導
体装置の製造方法。 - 【請求項１７】 前記フッ素捕獲膜は、シリコン窒化膜
であることを特徴とする請求項１５記載の半導体装置の
製造方法。 - 【請求項１８】 前記フッ素捕獲膜は、Ti膜であること
を特徴とする請求項１５記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001051172A JP2002252280A (ja) | 2001-02-26 | 2001-02-26 | 半導体装置およびその製造方法 |
| US09/909,781 US6586838B2 (en) | 2001-02-26 | 2001-07-23 | Semiconductor device |
| TW090122983A TW516178B (en) | 2001-02-26 | 2001-09-19 | Semiconductor device and manufacturing method thereof |
| KR10-2001-0058832A KR100403527B1 (ko) | 2001-02-26 | 2001-09-22 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001051172A JP2002252280A (ja) | 2001-02-26 | 2001-02-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002252280A true JP2002252280A (ja) | 2002-09-06 |
| JP2002252280A5 JP2002252280A5 (ja) | 2008-03-21 |
Family
ID=18912012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001051172A Pending JP2002252280A (ja) | 2001-02-26 | 2001-02-26 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6586838B2 (ja) |
| JP (1) | JP2002252280A (ja) |
| KR (1) | KR100403527B1 (ja) |
| TW (1) | TW516178B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273873A (ja) * | 2006-03-31 | 2007-10-18 | Tokyo Electron Ltd | 半導体装置及び半導体装置の製造方法 |
| US20100224922A1 (en) * | 2009-03-05 | 2010-09-09 | Elpida Memory, Inc. | Semiconductor device and method of manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060038293A1 (en) * | 2004-08-23 | 2006-02-23 | Rueger Neal R | Inter-metal dielectric fill |
| KR20150007000A (ko) | 2013-07-10 | 2015-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201985A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH08111395A (ja) * | 1994-10-12 | 1996-04-30 | Sony Corp | 平坦化絶縁膜の形成方法 |
| JPH11284067A (ja) * | 1998-03-27 | 1999-10-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2000174119A (ja) * | 1998-12-02 | 2000-06-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4419809A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Fabrication process of sub-micrometer channel length MOSFETs |
| JP2859288B2 (ja) * | 1989-03-20 | 1999-02-17 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
| JPH0744218B2 (ja) * | 1989-10-03 | 1995-05-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE69224583T2 (de) * | 1991-10-15 | 1998-07-23 | Canon Kk | Trägermaterial für Flüssigkeitsaufzeichnungskopf, Herstellungsverfahren dafür, Flüssigkeitsaufzeichnungskopf und Flüssigkeitsaufzeichnungsvorrichtung |
| JP2773530B2 (ja) * | 1992-04-15 | 1998-07-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5753564A (en) * | 1992-11-24 | 1998-05-19 | Sumitomo Metal Industries, Ltd. | Method for forming a thin film of a silicon oxide on a silicon substrate, by BCR plasma |
| JP3279737B2 (ja) | 1993-07-09 | 2002-04-30 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| JP2917897B2 (ja) * | 1996-03-29 | 1999-07-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3323055B2 (ja) * | 1996-04-03 | 2002-09-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH1098102A (ja) | 1996-09-25 | 1998-04-14 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JPH10270554A (ja) | 1997-03-24 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH10335461A (ja) | 1997-04-02 | 1998-12-18 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| JP3660799B2 (ja) * | 1997-09-08 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP3215382B2 (ja) | 1998-02-17 | 2001-10-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US6313003B1 (en) * | 2000-08-17 | 2001-11-06 | Taiwan Semiconductor Manufacturing Company | Fabrication process for metal-insulator-metal capacitor with low gate resistance |
-
2001
- 2001-02-26 JP JP2001051172A patent/JP2002252280A/ja active Pending
- 2001-07-23 US US09/909,781 patent/US6586838B2/en not_active Expired - Fee Related
- 2001-09-19 TW TW090122983A patent/TW516178B/zh not_active IP Right Cessation
- 2001-09-22 KR KR10-2001-0058832A patent/KR100403527B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201985A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH08111395A (ja) * | 1994-10-12 | 1996-04-30 | Sony Corp | 平坦化絶縁膜の形成方法 |
| JPH11284067A (ja) * | 1998-03-27 | 1999-10-15 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2000174119A (ja) * | 1998-12-02 | 2000-06-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273873A (ja) * | 2006-03-31 | 2007-10-18 | Tokyo Electron Ltd | 半導体装置及び半導体装置の製造方法 |
| US20100224922A1 (en) * | 2009-03-05 | 2010-09-09 | Elpida Memory, Inc. | Semiconductor device and method of manufacturing the same |
| JP2010206094A (ja) * | 2009-03-05 | 2010-09-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100403527B1 (ko) | 2003-10-30 |
| US6586838B2 (en) | 2003-07-01 |
| US20020117755A1 (en) | 2002-08-29 |
| KR20020070074A (ko) | 2002-09-05 |
| TW516178B (en) | 2003-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI271841B (en) | Dual damascene with via liner and method for fabricating the same | |
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP4302231B2 (ja) | 銅相互接続構造の形成方法 | |
| US6140224A (en) | Method of forming a tungsten plug | |
| JP4012381B2 (ja) | 導電層の剥離を抑制できる半導体素子及びその製造方法 | |
| JP2003023069A (ja) | 半導体素子の金属配線層形成方法 | |
| JPH04271144A (ja) | 半導体装置 | |
| JPH09270461A (ja) | 半導体装置 | |
| JP2001358214A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| US6114235A (en) | Multipurpose cap layer dielectric | |
| KR20020089715A (ko) | 반도체장치의 금속도전막 형성방법 | |
| JP2000021983A (ja) | 半導体装置およびその製造方法 | |
| TWI690003B (zh) | 用於形成雙鑲嵌互連結構的方法 | |
| JP2002252280A (ja) | 半導体装置およびその製造方法 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| JP5178025B2 (ja) | 半導体メモリ素子の製造方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP3613768B2 (ja) | 半導体装置 | |
| JPH11330067A (ja) | 半導体装置およびその製造方法 | |
| JP2001326242A (ja) | 半導体装置およびその製造方法 | |
| US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
| KR100840880B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100574645B1 (ko) | 텅스텐 플러그 형성 방법 | |
| JPH08139190A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080131 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080131 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |