JPH0744218B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0744218B2 JPH0744218B2 JP25928889A JP25928889A JPH0744218B2 JP H0744218 B2 JPH0744218 B2 JP H0744218B2 JP 25928889 A JP25928889 A JP 25928889A JP 25928889 A JP25928889 A JP 25928889A JP H0744218 B2 JPH0744218 B2 JP H0744218B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- silicon oxide
- oxide film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置およびその製造方法に関し、特
に、その間に絶縁層を介して形成された複数の導電層か
らなる多層配線構造を有する半導体装置およびその製造
方法に関するものである。
に、その間に絶縁層を介して形成された複数の導電層か
らなる多層配線構造を有する半導体装置およびその製造
方法に関するものである。
［従来の技術］ 第３図は、従来の半導体装置における配線構造の一例を
示す部分断面図である。図において、シリコン等の半導
体基板１の上にはDRAM（Dynamic Random Access Mem
ory）セル２が形成されている。このDRAMセル２の上に
は、第１の絶縁層３が形成されている。この第１の絶縁
層３の上には、互いに所定の間隔を隔てて第１の配線層
４が形成されている。第１の配線層４を覆うように、第
１の絶縁層３の上には第２の絶縁層５が形成されてい
る。この第２の絶縁層５を介して、その上に形成された
第２の配線層６と、第１の配線層４とが互いに絶縁され
ている。
示す部分断面図である。図において、シリコン等の半導
体基板１の上にはDRAM（Dynamic Random Access Mem
ory）セル２が形成されている。このDRAMセル２の上に
は、第１の絶縁層３が形成されている。この第１の絶縁
層３の上には、互いに所定の間隔を隔てて第１の配線層
４が形成されている。第１の配線層４を覆うように、第
１の絶縁層３の上には第２の絶縁層５が形成されてい
る。この第２の絶縁層５を介して、その上に形成された
第２の配線層６と、第１の配線層４とが互いに絶縁され
ている。
第３図に示される従来の配線構造においては、第１の配
線層４の上に形成される第２の絶縁層５には、その上に
形成される第２の配線層６のパターニングを良好にし、
かつ配線の信頼性を向上させるために、十分な平坦性が
要求される。以下、第３図に示される配線構造の製造方
法について、特に第２の絶縁層５の形成に着目して説明
する。第4A図〜第4F図は、上記の配線構造の形成を工程
順に示す部分断面図である。なお、第１の配線層４およ
び第２の配線層６には、アルミニウム、高融点金属等の
金属配線層、および高融点金属シリサイド配線層、多結
晶シリコン配線層等が用いられるが、ここでは、第１の
配線層４および第２の配線層６がアルミニウム配線層で
ある場合について説明する。
線層４の上に形成される第２の絶縁層５には、その上に
形成される第２の配線層６のパターニングを良好にし、
かつ配線の信頼性を向上させるために、十分な平坦性が
要求される。以下、第３図に示される配線構造の製造方
法について、特に第２の絶縁層５の形成に着目して説明
する。第4A図〜第4F図は、上記の配線構造の形成を工程
順に示す部分断面図である。なお、第１の配線層４およ
び第２の配線層６には、アルミニウム、高融点金属等の
金属配線層、および高融点金属シリサイド配線層、多結
晶シリコン配線層等が用いられるが、ここでは、第１の
配線層４および第２の配線層６がアルミニウム配線層で
ある場合について説明する。
第4A図を参照して、半導体基板１の主表面に、DRAMセル
（スタック・セル）２が形成される。このDRAMセル２
は、素子分離用酸化膜301、トランスファ・ゲート電極3
02、不純物拡散層303、ワード線304、記憶ノード305、
キャパシタ絶縁膜306、セルプレート307および絶縁層30
9から構成されている。
（スタック・セル）２が形成される。このDRAMセル２
は、素子分離用酸化膜301、トランスファ・ゲート電極3
02、不純物拡散層303、ワード線304、記憶ノード305、
キャパシタ絶縁膜306、セルプレート307および絶縁層30
9から構成されている。
第4B図を参照して、DRAMセル２の形成された半導体基板
１の全面上に第１の絶縁層３が形成される。その後、写
真製版技術やエッチング技術を用いて第１の絶縁層３の
所定の部分にコンタクト孔308が開孔される。このコン
タクト孔308を介して不純物拡散層303に電気的に接触す
るように、ビット線として、第１の配線層４であるアル
ミニウム配線層が形成される。
１の全面上に第１の絶縁層３が形成される。その後、写
真製版技術やエッチング技術を用いて第１の絶縁層３の
所定の部分にコンタクト孔308が開孔される。このコン
タクト孔308を介して不純物拡散層303に電気的に接触す
るように、ビット線として、第１の配線層４であるアル
ミニウム配線層が形成される。
第4C図を参照して、第１の配線層４の上には、たとえ
ば、シラン（SiH4）と、酸素（O2）あるいは亜酸化窒素
（N2O）とを用いて、300〜450℃の膜堆積温度において
熱やプラズマを用いた化学気相薄膜成長法（CVD;Chemic
al Vapor Deposition）により、シリコン酸化膜11が
堆積される。
ば、シラン（SiH4）と、酸素（O2）あるいは亜酸化窒素
（N2O）とを用いて、300〜450℃の膜堆積温度において
熱やプラズマを用いた化学気相薄膜成長法（CVD;Chemic
al Vapor Deposition）により、シリコン酸化膜11が
堆積される。
第4D図を参照して、シリコン酸化膜11の上には、シラノ
ール｛Si（OH）４｝等を主成分とする無機塗布絶縁膜12
が形成される。その後、400℃以上の温度でベーキング
処理が施されることにより、その表面が平坦化される。
ール｛Si（OH）４｝等を主成分とする無機塗布絶縁膜12
が形成される。その後、400℃以上の温度でベーキング
処理が施されることにより、その表面が平坦化される。
第4E図を参照して、第4C図で示された方法と同様の方法
によりシリコン酸化膜13が無機塗布絶縁膜12の上に堆積
される。
によりシリコン酸化膜13が無機塗布絶縁膜12の上に堆積
される。
最後に、第4F図を参照して、シリコン酸化膜11,13と無
機塗布絶縁膜12とからなる第２の絶縁層５の上には、第
２の配線層６として、たとえば、アルミニウム配線層が
形成される。このようにして、第３図に示される配線構
造が完成する。
機塗布絶縁膜12とからなる第２の絶縁層５の上には、第
２の配線層６として、たとえば、アルミニウム配線層が
形成される。このようにして、第３図に示される配線構
造が完成する。
［発明が解決しようとする課題］ 従来の配線構造における第２の絶縁層５を、上述の方法
によって形成する場合、以下のような問題点があった。
によって形成する場合、以下のような問題点があった。
配線の微細化に伴ない、配線間隔が狭くなる。この配線
間隔がサブミクロン・オーダになると、配線層間に堆積
される無機塗布絶縁膜12の厚みt0が大きくなる。そのた
め、後工程においてベーキング処理が施されると、第５
図に示されるように無機塗布絶縁膜12にクラック14が発
生する。これは、無機塗布絶縁膜12がベーキング処理の
工程において急激な体積収縮を伴なうことに起因する。
たとえば、シラノール｛Si（OH）４｝等を主成分とする
無機塗布絶縁膜12の場合、その厚みt0が0.5μｍ以上に
なるとクラック14が発生しやすくなる。
間隔がサブミクロン・オーダになると、配線層間に堆積
される無機塗布絶縁膜12の厚みt0が大きくなる。そのた
め、後工程においてベーキング処理が施されると、第５
図に示されるように無機塗布絶縁膜12にクラック14が発
生する。これは、無機塗布絶縁膜12がベーキング処理の
工程において急激な体積収縮を伴なうことに起因する。
たとえば、シラノール｛Si（OH）４｝等を主成分とする
無機塗布絶縁膜12の場合、その厚みt0が0.5μｍ以上に
なるとクラック14が発生しやすくなる。
このように、無機塗布絶縁膜12にクラック14が生じる
と、その上にシリコン酸化膜13が堆積されても、無機塗
布絶縁膜12の形状がシリコン酸化膜13に反映され、第２
の配線層６のパターニングが阻害される。第６図に示さ
れるように、クラック14が発生した部分においてステッ
プ・カバレッジが悪くなるために、第２の配線層６が断
線することになる。このように第２の絶縁層に発生した
クラックが配線の信頼性に重大な影響を及ぼす。
と、その上にシリコン酸化膜13が堆積されても、無機塗
布絶縁膜12の形状がシリコン酸化膜13に反映され、第２
の配線層６のパターニングが阻害される。第６図に示さ
れるように、クラック14が発生した部分においてステッ
プ・カバレッジが悪くなるために、第２の配線層６が断
線することになる。このように第２の絶縁層に発生した
クラックが配線の信頼性に重大な影響を及ぼす。
そこで、このような無機塗布絶縁膜12の欠点を解消する
方法として、CVD法によって形成した絶縁膜のみで平坦
化を図るという試みがある。その１つとして、有機シラ
ン、たとえば、TEOS｛（tetraethyl ortho silicat
e），テトラエトキシシラン;Si（OC2H5）４｝と酸素を
用い、300〜450℃の膜堆積温度でプラズマCVD法により
堆積されるシリコン酸化膜、あるいはTEOSと酸素を用
い、600〜800℃の膜堆積温度で熱CVD法により堆積され
るシリコン酸化膜が平坦化のために用いられる。また、
もう１つの例として、同様にTEOS等の有機シランとオゾ
ン（O3）を用い、300〜450℃の膜堆積温度で熱CVD法に
より堆積されるシリコン酸化膜が平坦化のために用いら
れる。
方法として、CVD法によって形成した絶縁膜のみで平坦
化を図るという試みがある。その１つとして、有機シラ
ン、たとえば、TEOS｛（tetraethyl ortho silicat
e），テトラエトキシシラン;Si（OC2H5）４｝と酸素を
用い、300〜450℃の膜堆積温度でプラズマCVD法により
堆積されるシリコン酸化膜、あるいはTEOSと酸素を用
い、600〜800℃の膜堆積温度で熱CVD法により堆積され
るシリコン酸化膜が平坦化のために用いられる。また、
もう１つの例として、同様にTEOS等の有機シランとオゾ
ン（O3）を用い、300〜450℃の膜堆積温度で熱CVD法に
より堆積されるシリコン酸化膜が平坦化のために用いら
れる。
上記のシリコン酸化膜は、いずれも有機シランを用いる
ことにより化学気相反応時の基板表面における反応の割
合が増加するので、従来のシラン（SiH4）と酸素あるい
は亜酸化窒素とを用いた場合に比べて、ステップ・カバ
レッジに優れたシリコン酸化膜となる。
ことにより化学気相反応時の基板表面における反応の割
合が増加するので、従来のシラン（SiH4）と酸素あるい
は亜酸化窒素とを用いた場合に比べて、ステップ・カバ
レッジに優れたシリコン酸化膜となる。
しかしながら、前者のTEOS＋O2系プラズマCVD・シリコ
ン酸化膜またはTEOS＋O2系熱CVD・シリコン酸化膜21
は、第7B図に示されるように、従来のシラン（SiH4）を
用いたシリコン酸化膜20（第7A図）に比べると、ステッ
プ・カバレッジは良好であるが、サブミクロン・オーダ
の配線間を埋め込んで平坦化することはできない。これ
は、プラズマCVD法または熱CVD法を用いているため、プ
ラズマ中における化学気相反応の割合、または気相中で
の化学気相反応の割合が比較的多いからである。したが
って、配線間隔の狭い部分では、第7B図に示すように空
洞22が生じてしまう。
ン酸化膜またはTEOS＋O2系熱CVD・シリコン酸化膜21
は、第7B図に示されるように、従来のシラン（SiH4）を
用いたシリコン酸化膜20（第7A図）に比べると、ステッ
プ・カバレッジは良好であるが、サブミクロン・オーダ
の配線間を埋め込んで平坦化することはできない。これ
は、プラズマCVD法または熱CVD法を用いているため、プ
ラズマ中における化学気相反応の割合、または気相中で
の化学気相反応の割合が比較的多いからである。したが
って、配線間隔の狭い部分では、第7B図に示すように空
洞22が生じてしまう。
また、後者のTEOS＋O3系熱CVD・シリコン酸化膜23は、
第８図に示されるように、その膜厚が大きくなると、ク
ラック24が発生しやすい。これは、基板表面における化
学気相反応（表面縮合化反応）が主であるため、非常に
良好なステップ・カバレッジを呈するが、膜厚は大きく
なると、膜自体の収縮応力が働くことに起因する。
第８図に示されるように、その膜厚が大きくなると、ク
ラック24が発生しやすい。これは、基板表面における化
学気相反応（表面縮合化反応）が主であるため、非常に
良好なステップ・カバレッジを呈するが、膜厚は大きく
なると、膜自体の収縮応力が働くことに起因する。
さらに、TEOSを用い、低温度で形成したシリコン酸化膜
の共通の課題として、膜中にOH基を含んでいるので、膜
の絶縁性においても従来のシラン系酸化膜に比べると劣
るという問題点があった。
の共通の課題として、膜中にOH基を含んでいるので、膜
の絶縁性においても従来のシラン系酸化膜に比べると劣
るという問題点があった。
そこで、この発明は、上記のような問題点を解消するた
めになされたもので、第１の配線層の上に形成される第
２の絶縁層として、クラック耐性に優れ、かつ平坦性や
絶縁性も良好な絶縁層が形成される半導体装置およびそ
の製造方法を提供することを目的とする。
めになされたもので、第１の配線層の上に形成される第
２の絶縁層として、クラック耐性に優れ、かつ平坦性や
絶縁性も良好な絶縁層が形成される半導体装置およびそ
の製造方法を提供することを目的とする。
［課題を解決するための手段］ この発明の第１の局面に従った半導体装置は、半導体基
板と、第１の絶縁層と、第１の導電層と、第２の絶縁層
と、第２の導電層とを備える。第１の絶縁層は、半導体
基板の主表面の上に形成されている。第１の導電層は、
第１の絶縁層の上に選択的に間隔を隔てて形成されてい
る。第２の絶縁層は、第１の絶縁層と第１の導電層の上
に形成されている。第２の絶縁層は、第１のシリコン酸
化物層と第２のシリコン酸化物層とが交互に積層されて
形成されている。第１のシリコン酸化物層は、有機シラ
ンとオゾンと酸素または亜酸化窒素とを主成分とする気
相からプラズマ励起により化学気相薄膜成長させられた
ものである。第２のシリコン酸化物層は、有機シランと
オゾンと酸素または亜酸化窒素とを主成分とする気相か
ら熱励起により化学気相薄膜成長させられたものであ
る。第２の絶縁層の上には第２の導電層が形成されてい
る。第１のシリコン酸化物層および第２のシリコン酸化
物層の各膜厚は、2000Å以下である。
板と、第１の絶縁層と、第１の導電層と、第２の絶縁層
と、第２の導電層とを備える。第１の絶縁層は、半導体
基板の主表面の上に形成されている。第１の導電層は、
第１の絶縁層の上に選択的に間隔を隔てて形成されてい
る。第２の絶縁層は、第１の絶縁層と第１の導電層の上
に形成されている。第２の絶縁層は、第１のシリコン酸
化物層と第２のシリコン酸化物層とが交互に積層されて
形成されている。第１のシリコン酸化物層は、有機シラ
ンとオゾンと酸素または亜酸化窒素とを主成分とする気
相からプラズマ励起により化学気相薄膜成長させられた
ものである。第２のシリコン酸化物層は、有機シランと
オゾンと酸素または亜酸化窒素とを主成分とする気相か
ら熱励起により化学気相薄膜成長させられたものであ
る。第２の絶縁層の上には第２の導電層が形成されてい
る。第１のシリコン酸化物層および第２のシリコン酸化
物層の各膜厚は、2000Å以下である。
この発明の第２の局面に従った半導体装置によれば、第
１のシリコン酸化物層は、シランと酸素または亜酸化窒
素とを主成分とする気相から熱励起またはプラズマ励起
により化学気相薄膜成長させられたものである。第２の
シリコン酸化物層は、有機シランとオゾンとを主成分と
する気相から熱励起またはプラズマ励起により化学気相
薄膜成長させられたものである。
１のシリコン酸化物層は、シランと酸素または亜酸化窒
素とを主成分とする気相から熱励起またはプラズマ励起
により化学気相薄膜成長させられたものである。第２の
シリコン酸化物層は、有機シランとオゾンとを主成分と
する気相から熱励起またはプラズマ励起により化学気相
薄膜成長させられたものである。
この発明の第３の局面に従った半導体装置によれば、第
１のシリコン酸化物層は、有機シランと酸素または亜酸
化窒素とを主成分とする気相から熱励起により化学気相
薄膜成長させられたものである。第２のシリコン酸化物
層は、有機シランとオゾンとを主成分とする気相から熱
励起により化学気相薄膜成長させられたものである。
１のシリコン酸化物層は、有機シランと酸素または亜酸
化窒素とを主成分とする気相から熱励起により化学気相
薄膜成長させられたものである。第２のシリコン酸化物
層は、有機シランとオゾンとを主成分とする気相から熱
励起により化学気相薄膜成長させられたものである。
この発明の第１の局面に従った半導体装置の製造方法に
よれば、まず、第１の絶縁層が半導体基板の主表面の上
に形成される。第１の絶縁層の上には、第１の導電層が
選択的に間隔を隔てて形成される。第１の絶縁層と第１
の導電層の上には、第２の絶縁層が形成される。第２と
絶縁層は、第１のシリコン酸化物層と第２のシリコン酸
化物層とが交互に積層されることによって形成される。
この第１および第２のシリコン酸化物層の形成は、化学
気相薄膜成長法を用いて、有機シランとオゾンと酸素ま
たは亜酸化窒素とを主成分とする気相中で間欠的にプラ
ズマを発生させることによって行なわれる。第２の絶縁
層の上には、第２の導電層が形成される。
よれば、まず、第１の絶縁層が半導体基板の主表面の上
に形成される。第１の絶縁層の上には、第１の導電層が
選択的に間隔を隔てて形成される。第１の絶縁層と第１
の導電層の上には、第２の絶縁層が形成される。第２と
絶縁層は、第１のシリコン酸化物層と第２のシリコン酸
化物層とが交互に積層されることによって形成される。
この第１および第２のシリコン酸化物層の形成は、化学
気相薄膜成長法を用いて、有機シランとオゾンと酸素ま
たは亜酸化窒素とを主成分とする気相中で間欠的にプラ
ズマを発生させることによって行なわれる。第２の絶縁
層の上には、第２の導電層が形成される。
この発明の第２の局面に従った半導体装置の製造方法に
よれば、第１のシリコン酸化物層と第２のシリコン酸化
物層の形成は、化学気相薄膜成長法を用いて、プラズマ
または熱が印加された雰囲気中に、シランと酸素または
亜酸化窒素とを主成分とするガス、および有機シランと
オゾンとを主成分とするガスを交互に導入することによ
って行なわれる。
よれば、第１のシリコン酸化物層と第２のシリコン酸化
物層の形成は、化学気相薄膜成長法を用いて、プラズマ
または熱が印加された雰囲気中に、シランと酸素または
亜酸化窒素とを主成分とするガス、および有機シランと
オゾンとを主成分とするガスを交互に導入することによ
って行なわれる。
この発明の第３の局面に従った半導体装置の製造方法に
よれば、第１のシリコン酸化物層と第２のシリコン酸化
物層との形成は、化学気相薄膜成長法を用いて、熱が印
加された雰囲気中に、有機シランと酸素または亜酸化窒
素とを主成分とするガス、および有機シランとオゾンと
を主成分とするガスを交互に導入することによって行な
われる。
よれば、第１のシリコン酸化物層と第２のシリコン酸化
物層との形成は、化学気相薄膜成長法を用いて、熱が印
加された雰囲気中に、有機シランと酸素または亜酸化窒
素とを主成分とするガス、および有機シランとオゾンと
を主成分とするガスを交互に導入することによって行な
われる。
［作用］ この発明においては、第２の絶縁層は、以下のようなシ
リコン酸化物層の組合わせからなる積層構造を有する。
リコン酸化物層の組合わせからなる積層構造を有する。
（ｉ） 有機シランとオゾンと酸素または亜酸化窒素と
を用いて形成されたプラズマCVD・シリコン酸化膜（第
１のシリコン酸化物層）と、 有機シランとオゾンと酸素または亜酸化窒素とを用いて
形成された熱CVD・シリコン酸化膜（第２のシリコン酸
化物層）。
を用いて形成されたプラズマCVD・シリコン酸化膜（第
１のシリコン酸化物層）と、 有機シランとオゾンと酸素または亜酸化窒素とを用いて
形成された熱CVD・シリコン酸化膜（第２のシリコン酸
化物層）。
（ii） シランと酸素または亜酸化窒素とを用いて形成
された熱（またはプラズマ）CVD・シリコン酸化膜（第
１のシリコン酸化物層）と、 有機シランとオゾンとを用いて形成された熱（またはプ
ラズマ）CVD・シリコン酸化膜（第２のシリコン酸化物
層）。
された熱（またはプラズマ）CVD・シリコン酸化膜（第
１のシリコン酸化物層）と、 有機シランとオゾンとを用いて形成された熱（またはプ
ラズマ）CVD・シリコン酸化膜（第２のシリコン酸化物
層）。
（iii） 有機シランと酸素または亜酸化窒素とを用い
て形成された熱CVD・シリコン酸化膜（第１のシリコン
酸化物層）と、 有機シランとオゾンとを用いて形成された熱CVD・シリ
コン酸化膜（第２のシリコン酸化物層）。
て形成された熱CVD・シリコン酸化膜（第１のシリコン
酸化物層）と、 有機シランとオゾンとを用いて形成された熱CVD・シリ
コン酸化膜（第２のシリコン酸化物層）。
上記のようなシリコン酸化膜の組合わせからなる第２の
絶縁層は、以下のような作用をもたらす。
絶縁層は、以下のような作用をもたらす。
第１のシリコン酸化物層はクラック耐性が大きいが、サ
ブミクロン・レベルの配線間の埋込を十分に行なうほど
のステップ・カバレッジを有していない。この第１のシ
リコン酸化物層の膜厚は2000Å以下であるので、サブミ
クロン・オーダの配線間隔の部分に第１のシリコン酸化
物層を堆積したとしても、第１の配線層間において第7B
図に示されるような空洞22を生じさせるほどの顕著なオ
ーバ・ハング形状が生じない。
ブミクロン・レベルの配線間の埋込を十分に行なうほど
のステップ・カバレッジを有していない。この第１のシ
リコン酸化物層の膜厚は2000Å以下であるので、サブミ
クロン・オーダの配線間隔の部分に第１のシリコン酸化
物層を堆積したとしても、第１の配線層間において第7B
図に示されるような空洞22を生じさせるほどの顕著なオ
ーバ・ハング形状が生じない。
一方、第２のシリコン酸化物層は、ステップ・カバレッ
ジが良好であるが、膜厚を大きくすると、クラックが発
生しやすい。そのため、第２のシリコン酸化物層の各層
の膜厚を2000Å以下にすることにより、クラック耐性に
対する余裕（マージン）を大きくする。また、この第２
のシリコン酸化物層は、基板表面での化学気相反応（表
面縮合化反応）により、その堆積が行なわれる。そのた
め、この第２のシリコン酸化物層がサブミクロン・レベ
ルの配線間隔の段差部に堆積されると、この段差部分の
平坦化が図られ得る。
ジが良好であるが、膜厚を大きくすると、クラックが発
生しやすい。そのため、第２のシリコン酸化物層の各層
の膜厚を2000Å以下にすることにより、クラック耐性に
対する余裕（マージン）を大きくする。また、この第２
のシリコン酸化物層は、基板表面での化学気相反応（表
面縮合化反応）により、その堆積が行なわれる。そのた
め、この第２のシリコン酸化物層がサブミクロン・レベ
ルの配線間隔の段差部に堆積されると、この段差部分の
平坦化が図られ得る。
したがって、クラック耐性に優れた第１のシリコン酸化
物層と、平坦性に優れた第２のシリコン酸化物層とが交
互に堆積された積層構造によって第２の絶縁層が形成さ
れるので、平坦性と絶縁性の両者において良好な第２の
絶縁層が得られる。そのため、この第２の絶縁層の上に
形成される第２の導電層が安定してパターニングされ、
かつ第２の導電層からなる配線の歩留りおよび信頼性が
向上する。
物層と、平坦性に優れた第２のシリコン酸化物層とが交
互に堆積された積層構造によって第２の絶縁層が形成さ
れるので、平坦性と絶縁性の両者において良好な第２の
絶縁層が得られる。そのため、この第２の絶縁層の上に
形成される第２の導電層が安定してパターニングされ、
かつ第２の導電層からなる配線の歩留りおよび信頼性が
向上する。
［実施例］ 以下、この発明の実施例を図について説明する。
第１図は、この発明に従った配線構造を示す部分断面図
である。図において、半導体基板１の上には、DRAMセル
（スタック・セル）２が形成されている。DRAMセル２の
上には第１の絶縁層３が形成されている。第２の絶縁層
３の上には、互いに間隔を隔てて第１の配線層４が形成
されている。第１の配線層４を覆うように、第１の絶縁
層３の上には第２の絶縁層100が堆積されている。
である。図において、半導体基板１の上には、DRAMセル
（スタック・セル）２が形成されている。DRAMセル２の
上には第１の絶縁層３が形成されている。第２の絶縁層
３の上には、互いに間隔を隔てて第１の配線層４が形成
されている。第１の配線層４を覆うように、第１の絶縁
層３の上には第２の絶縁層100が堆積されている。
第２の絶縁層100は、第１のシリコン酸化膜101,103,10
5,107と、第２のシリコン酸化膜102,104,106とからな
る。第２の絶縁層100は、以下の形成方法の異なって２
種類のシリコン酸化膜を組合わせたものである。
5,107と、第２のシリコン酸化膜102,104,106とからな
る。第２の絶縁層100は、以下の形成方法の異なって２
種類のシリコン酸化膜を組合わせたものである。
（ｉ） TEOSとO2とO3とのガスを用いてプラズマCVD法
により形成されたシリコン酸化膜（以下、TEOS＋O2＋O3
系プラズマCVD酸化膜と称する。）101,103,105,107と、 TEOSとO2とO3とのガスを用いて、熱CVD法により形成さ
れたシリコン酸化膜（以下、TEOS＋O2＋O3系熱CVD酸化
膜と称する。）102,104,106。
により形成されたシリコン酸化膜（以下、TEOS＋O2＋O3
系プラズマCVD酸化膜と称する。）101,103,105,107と、 TEOSとO2とO3とのガスを用いて、熱CVD法により形成さ
れたシリコン酸化膜（以下、TEOS＋O2＋O3系熱CVD酸化
膜と称する。）102,104,106。
（ii） SiH4とO2（またはN2O）とのガスを用いて熱
（またはプラズマ）CVD法により形成されたシリコン酸
化膜（以下、SiH4＋O2系CVD酸化膜と称する。）101,10
3,105,107と、 TEOSとO3とのガスを用いて熱（またはプラズマ）CVD法
により形成されたシリコン酸化膜（以下、TEOS＋O3系CV
D酸化膜と称する。）102,104,106。
（またはプラズマ）CVD法により形成されたシリコン酸
化膜（以下、SiH4＋O2系CVD酸化膜と称する。）101,10
3,105,107と、 TEOSとO3とのガスを用いて熱（またはプラズマ）CVD法
により形成されたシリコン酸化膜（以下、TEOS＋O3系CV
D酸化膜と称する。）102,104,106。
（iii） TEOSとO2（またはN2O）とのガスを用いて熱CV
D法により形成されたシリコン酸化膜（以下、TEOS＋O2
系CVD酸化膜と称する。）101,103,105,107と、 TEOSとO3とのガスを用いて熱CVD法により形成されたシ
リコン酸化膜（以下、TEOS＋O3系CVD酸化膜と称す
る。）102,104,106。
D法により形成されたシリコン酸化膜（以下、TEOS＋O2
系CVD酸化膜と称する。）101,103,105,107と、 TEOSとO3とのガスを用いて熱CVD法により形成されたシ
リコン酸化膜（以下、TEOS＋O3系CVD酸化膜と称す
る。）102,104,106。
第２の配線層108は、第２の絶縁層100の上に形成されて
いる。
いる。
次に、第１図に示される配線構造において特に第２の絶
縁層の形成方法について説明する。第2A図〜第2G図は、
第１図に示された配線構造の形成方法を工程順に示す部
分断面図である。
縁層の形成方法について説明する。第2A図〜第2G図は、
第１図に示された配線構造の形成方法を工程順に示す部
分断面図である。
まず、第2A図を参照して、シリコン等の半導体基板１の
上にDRAMセル（スタック・セル）２が形成される。この
DRAMセル２は、素子分離用酸化膜301、トランスファ・
ゲート電極302、不純物拡散層303、ワード線304、記憶
ノード305、キャパシタ絶縁膜306、セルプレート307お
よび絶縁膜309から構成される。
上にDRAMセル（スタック・セル）２が形成される。この
DRAMセル２は、素子分離用酸化膜301、トランスファ・
ゲート電極302、不純物拡散層303、ワード線304、記憶
ノード305、キャパシタ絶縁膜306、セルプレート307お
よび絶縁膜309から構成される。
第2B図を参照して、DRAMセル２の形成された半導体基板
１の全面上に第１の絶縁層３が堆積される。写真製版技
術やエッチング技術を用いて、この第１の絶縁層３の所
定の部分にコンタクト孔308が開孔される。このコンタ
クト孔308を介して不純物拡散層303の表面に電気的に接
触するように、ビット線として、第１の配線層４である
アルミニウム配線層等が形成される。これまでの工程
は、従来の半導体装置の製造工程と同様である。
１の全面上に第１の絶縁層３が堆積される。写真製版技
術やエッチング技術を用いて、この第１の絶縁層３の所
定の部分にコンタクト孔308が開孔される。このコンタ
クト孔308を介して不純物拡散層303の表面に電気的に接
触するように、ビット線として、第１の配線層４である
アルミニウム配線層等が形成される。これまでの工程
は、従来の半導体装置の製造工程と同様である。
第2C図を参照して、第１の配線層４を覆うように第１の
シリコン酸化膜101が形成される。この第１層目のシリ
コン酸化膜の形成は、シリコン酸化膜の種類にしたがっ
て以下のように行なわれる。
シリコン酸化膜101が形成される。この第１層目のシリ
コン酸化膜の形成は、シリコン酸化膜の種類にしたがっ
て以下のように行なわれる。
TEOS＋O2＋O3系プラズマCVD酸化膜を形成する場合、そ
の膜形成は、TEOSと酸素とオゾンとのガスを用いて300
〜450℃の膜堆積温度でプラズマCVD法により行なわれ
る。また、SiH4＋O2系CVD酸化膜を形成する場合、その
膜形成は、SiH4とO2（またはN2O）とのガスを用いて、3
00〜450℃の膜堆積温度で熱（またはプラズマ）CVD法に
より行なわれる。さらに、TEOS＋O2系熱CVD酸化膜の形
成は、TEOSとO2（またはN2O）とのガスを用いて、600〜
800℃の膜堆積温度で熱CVD法によって行なわれる。この
TEOS＋O2系熱CVD酸化膜が形成される場合には、第１の
配線層４はタングステン等の高融点金属配線層から構成
される。
の膜形成は、TEOSと酸素とオゾンとのガスを用いて300
〜450℃の膜堆積温度でプラズマCVD法により行なわれ
る。また、SiH4＋O2系CVD酸化膜を形成する場合、その
膜形成は、SiH4とO2（またはN2O）とのガスを用いて、3
00〜450℃の膜堆積温度で熱（またはプラズマ）CVD法に
より行なわれる。さらに、TEOS＋O2系熱CVD酸化膜の形
成は、TEOSとO2（またはN2O）とのガスを用いて、600〜
800℃の膜堆積温度で熱CVD法によって行なわれる。この
TEOS＋O2系熱CVD酸化膜が形成される場合には、第１の
配線層４はタングステン等の高融点金属配線層から構成
される。
この第１のシリコン酸化膜は、絶縁性やクラック耐性に
優れているが、ステップ・カバレッジは、サブミクロン
・レベルの配線間隔の埋込を行なうほど十分ではない。
たとえば、TEOS＋O2＋O3系プラズマCVD酸化膜は、TEOS
＋O2系プラズマCVD酸化膜と比較すれば、そのステップ
・カバレッジは向上する。これは、TEOSとO2とによるプ
ラズマ中での気相反応に加えて、TEOSとO3とによる基板
表面での化学気相反応（表面縮合化反応）が起こるため
である。しかしながら、このTEOS＋O2＋O3系プラズマCV
D酸化膜は、サブミクロン・レベルの配線間隔の埋込を
行なうほど十分なステップ・カバレッジを有しない。
優れているが、ステップ・カバレッジは、サブミクロン
・レベルの配線間隔の埋込を行なうほど十分ではない。
たとえば、TEOS＋O2＋O3系プラズマCVD酸化膜は、TEOS
＋O2系プラズマCVD酸化膜と比較すれば、そのステップ
・カバレッジは向上する。これは、TEOSとO2とによるプ
ラズマ中での気相反応に加えて、TEOSとO3とによる基板
表面での化学気相反応（表面縮合化反応）が起こるため
である。しかしながら、このTEOS＋O2＋O3系プラズマCV
D酸化膜は、サブミクロン・レベルの配線間隔の埋込を
行なうほど十分なステップ・カバレッジを有しない。
第9A図には、第１図のシリコン酸化膜101の膜厚t1が200
0Å以下の場合が示されている。第9B図に示すように、
第１のシリコン酸化膜109の膜厚t1が2000Åを越えるほ
ど大きくなると、第１の配線層４間の段差部においてオ
ーバハング110が生じてしまう。そのため、サブミクロ
ン・オーダの配線間隔を有する第１の配線層４の上に第
１のシリコン酸化膜を形成する場合、その膜厚t1は2000
Å以下とする必要がある。
0Å以下の場合が示されている。第9B図に示すように、
第１のシリコン酸化膜109の膜厚t1が2000Åを越えるほ
ど大きくなると、第１の配線層４間の段差部においてオ
ーバハング110が生じてしまう。そのため、サブミクロ
ン・オーダの配線間隔を有する第１の配線層４の上に第
１のシリコン酸化膜を形成する場合、その膜厚t1は2000
Å以下とする必要がある。
次に、第2D図を参照して、第１のシリコン酸化膜101の
上に、第２層目のシリコン酸化膜として第２のシリコン
酸化膜102が堆積される。この第２のシリコン酸化膜の
形成は、シリコン酸化膜の種類にしたがって以下のよう
に行なわれる。
上に、第２層目のシリコン酸化膜として第２のシリコン
酸化膜102が堆積される。この第２のシリコン酸化膜の
形成は、シリコン酸化膜の種類にしたがって以下のよう
に行なわれる。
TEOS＋O2＋O3系熱CVD酸化膜の形成は、TEOSと酸素とオ
ゾンとのガスを用いて、プラズマを発生させずに300〜4
50℃の膜堆積温度において熱CVD法により行なわれる。
また、TEOS＋O3系CVD酸化膜102を形成する場合、TEOSと
オゾンとのガスを用いて、300〜450℃の膜堆積温度にお
いて熱（またはプラズマ）CVD法により、その膜形成は
行なわれる。さらに、TEOS＋O3系熱CVD酸化膜を形成す
る場合、その膜形成は、TEOSとオゾンとのガスを用い
て、300〜450℃の膜堆積温度で熱CVD法により行なわれ
る。
ゾンとのガスを用いて、プラズマを発生させずに300〜4
50℃の膜堆積温度において熱CVD法により行なわれる。
また、TEOS＋O3系CVD酸化膜102を形成する場合、TEOSと
オゾンとのガスを用いて、300〜450℃の膜堆積温度にお
いて熱（またはプラズマ）CVD法により、その膜形成は
行なわれる。さらに、TEOS＋O3系熱CVD酸化膜を形成す
る場合、その膜形成は、TEOSとオゾンとのガスを用い
て、300〜450℃の膜堆積温度で熱CVD法により行なわれ
る。
この第２のシリコン酸化膜は、ステップ・カバレッジに
ついては非常に優れているが、クラック耐性に劣る。第
10A図には第２のシリコン酸化膜102の膜厚t2が2000Å以
下の場合が示されている。第10B図に示すように、第２
のシリコン酸化膜111の膜厚t2が2000Åを越えるほどに
大きくなると、この膜自体の収縮応力が大きいのでクラ
ック112が発生しやすい。そのため、サブミクロン・オ
ーダの配線間隔を有する第１の配線層４間の段差部に第
２のシリコン酸化膜を形成する場合、その膜厚t2を平坦
部において2000Å以下とする必要がある。この第２のシ
リコン酸化膜は、上述のようにステップ・カバレッジが
良好であるため、配線段差部の平坦化が図られ得る。
ついては非常に優れているが、クラック耐性に劣る。第
10A図には第２のシリコン酸化膜102の膜厚t2が2000Å以
下の場合が示されている。第10B図に示すように、第２
のシリコン酸化膜111の膜厚t2が2000Åを越えるほどに
大きくなると、この膜自体の収縮応力が大きいのでクラ
ック112が発生しやすい。そのため、サブミクロン・オ
ーダの配線間隔を有する第１の配線層４間の段差部に第
２のシリコン酸化膜を形成する場合、その膜厚t2を平坦
部において2000Å以下とする必要がある。この第２のシ
リコン酸化膜は、上述のようにステップ・カバレッジが
良好であるため、配線段差部の平坦化が図られ得る。
さらに、第2E図に示すように、第2C図に示された工程と
同様に、第３層目のシリコン酸化膜として第１のシリコ
ン酸化膜103が、第２のシリコン酸化膜102の上に堆積さ
れる。この場合も、上記と同様の理由により、そのシリ
コン酸化膜の膜厚を2000Å以下とする。
同様に、第３層目のシリコン酸化膜として第１のシリコ
ン酸化膜103が、第２のシリコン酸化膜102の上に堆積さ
れる。この場合も、上記と同様の理由により、そのシリ
コン酸化膜の膜厚を2000Å以下とする。
第2F図を参照して、第2D図に示される工程と同様に、第
４層目のシリコン酸化膜として第２のシリコン酸化膜10
4が、第１のシリコン酸化膜103の上に堆積される。この
場合も、上記と同様の理由により、そのシリコン酸化膜
の膜厚を平坦部において2000Å以下とする。
４層目のシリコン酸化膜として第２のシリコン酸化膜10
4が、第１のシリコン酸化膜103の上に堆積される。この
場合も、上記と同様の理由により、そのシリコン酸化膜
の膜厚を平坦部において2000Å以下とする。
第2G図に示すように、以下、同様にシリコン酸化膜を繰
返して堆積することにより、第５層目の第１のシリコン
酸化膜105、第６層目の第２のシリコン酸化膜106および
第７層目の第１のシリコン酸化膜107が順に形成され
る。このようにして、第１のシリコン酸化膜101,103,10
5,107と、第２のシリコン酸化膜102,104,106とが交互に
積層された第２の絶縁層100が形成される。
返して堆積することにより、第５層目の第１のシリコン
酸化膜105、第６層目の第２のシリコン酸化膜106および
第７層目の第１のシリコン酸化膜107が順に形成され
る。このようにして、第１のシリコン酸化膜101,103,10
5,107と、第２のシリコン酸化膜102,104,106とが交互に
積層された第２の絶縁層100が形成される。
最後に、第２の絶縁層100の上にアルミニウム配線層等
の第２の配線層108が形成される。これにより、第１図
に示される配線構造が完成する。
の第２の配線層108が形成される。これにより、第１図
に示される配線構造が完成する。
上述の工程において第２の絶縁層の形成は、たとえば、
第11図、第13図、または第15図に示される化学気相薄膜
成長装置を用いて容易に行なわれ得る。第11図は、TEOS
＋O2＋O3系プラズマCVD酸化膜と、TEOS＋O2＋O3系熱CVD
酸化膜とから構成される第２の絶縁層を形成する場合に
用いられる化学気相薄膜成長装置の一例を示す概略構成
図である。第13図は、SiH4＋O2系CVD酸化膜と、TEOS＋O
3系CVD酸化膜とから構成される第２の絶縁層を形成する
場合に用いられる化学気相薄膜成長装置の一例を示す概
略構成図である。第15図は、TEOS＋O2系熱CVD酸化膜
と、TEOS＋O3系熱CVD酸化膜とからなる第２の絶縁層を
形成する場合に用いられる化学気相薄膜成長装置の一例
を示す概略構成図である。
第11図、第13図、または第15図に示される化学気相薄膜
成長装置を用いて容易に行なわれ得る。第11図は、TEOS
＋O2＋O3系プラズマCVD酸化膜と、TEOS＋O2＋O3系熱CVD
酸化膜とから構成される第２の絶縁層を形成する場合に
用いられる化学気相薄膜成長装置の一例を示す概略構成
図である。第13図は、SiH4＋O2系CVD酸化膜と、TEOS＋O
3系CVD酸化膜とから構成される第２の絶縁層を形成する
場合に用いられる化学気相薄膜成長装置の一例を示す概
略構成図である。第15図は、TEOS＋O2系熱CVD酸化膜
と、TEOS＋O3系熱CVD酸化膜とからなる第２の絶縁層を
形成する場合に用いられる化学気相薄膜成長装置の一例
を示す概略構成図である。
以下、上記３つの化学気相薄膜成長装置の各々を用いて
膜堆積を行なう手順を説明する。
膜堆積を行なう手順を説明する。
まず、第11図を参照して、反応室チャンバ201の内部に
は、ガス分散ヘッド202と基板ホルダ204とが対向するよ
うに配置されている。基板ホルダ204の上には、絶縁層
が堆積されるべき半導体基板203が載置されている。基
板ホルダ204には、半導体基板203を所望の温度に加熱す
るためのヒータ205が設けられている。ガス分散ヘッド2
02には、TEOSガス供給ラインバルブ208と、O2ガス供給
ラインバルブ207と、O3ガス供給ラインバルブ209とを介
して、それぞれのガス供給ラインが接続されている。ガ
ス分散ヘッド202には、反応室チャンバ201の内部にプラ
ズマを発生させるために高周波電源210が接続されてい
る。この高周波電源210には、高周波電力のON/OFFスイ
ッチ211が設けられている。ガス分散ヘッド202に対向す
る基板ホルダ204は接地電位に保たれている。反応室チ
ャンバ201は、その内部を所定の真空状態に保つため
に、矢印で示されるように真空排気系212に接続されて
いる。
は、ガス分散ヘッド202と基板ホルダ204とが対向するよ
うに配置されている。基板ホルダ204の上には、絶縁層
が堆積されるべき半導体基板203が載置されている。基
板ホルダ204には、半導体基板203を所望の温度に加熱す
るためのヒータ205が設けられている。ガス分散ヘッド2
02には、TEOSガス供給ラインバルブ208と、O2ガス供給
ラインバルブ207と、O3ガス供給ラインバルブ209とを介
して、それぞれのガス供給ラインが接続されている。ガ
ス分散ヘッド202には、反応室チャンバ201の内部にプラ
ズマを発生させるために高周波電源210が接続されてい
る。この高周波電源210には、高周波電力のON/OFFスイ
ッチ211が設けられている。ガス分散ヘッド202に対向す
る基板ホルダ204は接地電位に保たれている。反応室チ
ャンバ201は、その内部を所定の真空状態に保つため
に、矢印で示されるように真空排気系212に接続されて
いる。
このような第11図に示される化学気相薄膜成長装置を用
いて、半導体基板203が基板ホルダ204の上に置かれた
後、所望の温度、たとえば、300〜450℃までヒータ205
により加熱される。その後、真空排気系212を用いて反
応室チャンバ201の内部が所望の真空度、たとえば、10
-4Torr程度に達するまで排気される。
いて、半導体基板203が基板ホルダ204の上に置かれた
後、所望の温度、たとえば、300〜450℃までヒータ205
により加熱される。その後、真空排気系212を用いて反
応室チャンバ201の内部が所望の真空度、たとえば、10
-4Torr程度に達するまで排気される。
TEOS＋O2＋O3系プラズマCVD酸化膜を堆積する場合に
は、TEOSガス供給ラインバルブ208と、O2ガス供給ライ
ンバルブ207と、O3ガス供給ラインバルブ209とが開かれ
る。TEOSガスとO2ガスとO3ガスとが、所定の流量でガス
分散ヘッド202を介して反応室チャンバ201の内部に10〜
100Torr程度の圧力下で供給される。この状態下におい
て、高周波電力ON/OFFスイッチ211をONにすることによ
り、反応室チャンバ201の内部にプラズマ213が発生させ
られる。このプラズマ励起により、半導体基板203の上
にシリコン酸化膜が化学気相薄膜成長させられる。
は、TEOSガス供給ラインバルブ208と、O2ガス供給ライ
ンバルブ207と、O3ガス供給ラインバルブ209とが開かれ
る。TEOSガスとO2ガスとO3ガスとが、所定の流量でガス
分散ヘッド202を介して反応室チャンバ201の内部に10〜
100Torr程度の圧力下で供給される。この状態下におい
て、高周波電力ON/OFFスイッチ211をONにすることによ
り、反応室チャンバ201の内部にプラズマ213が発生させ
られる。このプラズマ励起により、半導体基板203の上
にシリコン酸化膜が化学気相薄膜成長させられる。
また、続けて、TEOS＋O2＋O3系熱CVD酸化膜を堆積する
場合には、TEOSガス、O2ガス、O3ガスとが供給された状
態のままで、高周波電力ON/OFFスイッチ211がOFFにされ
る。ガス分散ヘッド202を介して反応室チャンバ201の内
部に、10〜100Torr程度の圧力下において、所定の流量
のガスが供給される。これにより、半導体基板203の表
面上において、熱励起による化学気相反応が起こり、シ
リコン酸化膜が堆積される。
場合には、TEOSガス、O2ガス、O3ガスとが供給された状
態のままで、高周波電力ON/OFFスイッチ211がOFFにされ
る。ガス分散ヘッド202を介して反応室チャンバ201の内
部に、10〜100Torr程度の圧力下において、所定の流量
のガスが供給される。これにより、半導体基板203の表
面上において、熱励起による化学気相反応が起こり、シ
リコン酸化膜が堆積される。
TEOS＋O2＋O3系プラズマCVD酸化膜と、TEOS＋O2＋O3系
熱CVD酸化膜とを同一の反応室内で連続的に交互に繰返
して堆積するためには、上述の操作を交互に繰返せばよ
い。つまり、TEOSガスとO2ガスとO3ガスとを反応室内に
供給した状態で、高周波電力を間欠的に電極間（ガス分
散ヘッド202と基板ホルダ204との間）に印加し、間欠的
にプラズマを発生させる。これにより、同一の反応室内
で連続的に上記２種類のシリコン酸化膜を交互に繰返し
て堆積した構造の絶縁層を形成することが可能になる。
熱CVD酸化膜とを同一の反応室内で連続的に交互に繰返
して堆積するためには、上述の操作を交互に繰返せばよ
い。つまり、TEOSガスとO2ガスとO3ガスとを反応室内に
供給した状態で、高周波電力を間欠的に電極間（ガス分
散ヘッド202と基板ホルダ204との間）に印加し、間欠的
にプラズマを発生させる。これにより、同一の反応室内
で連続的に上記２種類のシリコン酸化膜を交互に繰返し
て堆積した構造の絶縁層を形成することが可能になる。
また、第13図に示される化学気相薄膜成長装置によれ
ば、ガス分散ヘッド202にはSiH4ガス供給ラインバルブ2
06を介して、SiH4ガス供給ラインが接続されている。高
周波電源210は、ガス分散ヘッド202に接続されていな
い。その他の構成は、第11図に示された化学気相薄膜成
長装置と同様である。
ば、ガス分散ヘッド202にはSiH4ガス供給ラインバルブ2
06を介して、SiH4ガス供給ラインが接続されている。高
周波電源210は、ガス分散ヘッド202に接続されていな
い。その他の構成は、第11図に示された化学気相薄膜成
長装置と同様である。
このような第13図に示される化学気相薄膜成長装置を用
いて、上述の第11図の化学気相薄膜成長装置を用いる場
合と同様にして、半導体基板203が所望の温度、たとえ
ば、300〜450℃まで加熱される。また、反応室チャンバ
201内は、所望の真空度、たとえば、10-4Torr程度に達
するまで排気される。
いて、上述の第11図の化学気相薄膜成長装置を用いる場
合と同様にして、半導体基板203が所望の温度、たとえ
ば、300〜450℃まで加熱される。また、反応室チャンバ
201内は、所望の真空度、たとえば、10-4Torr程度に達
するまで排気される。
まず、SiH4＋O2系CVD酸化膜を堆積する場合には、SiH4
ガス供給ラインバルブ206と、O2ガス供給ラインバルブ2
07とか開かれる。SiH4ガスとO2ガスとが、所定の流量で
ガス分散ヘッド202を介して反応室チャンバ201の内部に
10〜100Torr程度の圧力下で供給される。これにより、
半導体基板203の表面上において熱励起による化学気相
反応が起こり、シリコン酸化膜が堆積される。
ガス供給ラインバルブ206と、O2ガス供給ラインバルブ2
07とか開かれる。SiH4ガスとO2ガスとが、所定の流量で
ガス分散ヘッド202を介して反応室チャンバ201の内部に
10〜100Torr程度の圧力下で供給される。これにより、
半導体基板203の表面上において熱励起による化学気相
反応が起こり、シリコン酸化膜が堆積される。
また、続けて、TEOS＋O3系CVD酸化膜を堆積する場合に
は、SiH4ガス供給ラインバルブ206とO2ガス供給ライン
バルブ207とが閉じられた後、TEOSガス供給ラインバル
ブ208とO3ガス供給ラインバルブ209とが開かれる。ガス
分散ヘッド202を介して反応室チャンバ210の内部に、10
〜100Torr程度の圧力下で、たとえば、10000〜50000ppm
のO3を含むO2ガスが供給される。これにより、半導体基
板203の表面上において熱励起による化学気相反応が起
こり、シリコン酸化膜が堆積される。
は、SiH4ガス供給ラインバルブ206とO2ガス供給ライン
バルブ207とが閉じられた後、TEOSガス供給ラインバル
ブ208とO3ガス供給ラインバルブ209とが開かれる。ガス
分散ヘッド202を介して反応室チャンバ210の内部に、10
〜100Torr程度の圧力下で、たとえば、10000〜50000ppm
のO3を含むO2ガスが供給される。これにより、半導体基
板203の表面上において熱励起による化学気相反応が起
こり、シリコン酸化膜が堆積される。
SiH4＋O2系CVD酸化膜と、TEOS＋O3系CVD酸化膜とを同一
の反応室内で連続的に交互に繰返して堆積するために
は、上述の操作を交互に繰返せばよい。つまり、SiH4と
O2とを主成分とするガス、TEOSとO3とを主成分とするガ
スを交互に反応室内に供給することにより、同一の反応
室内で連続的に上記２種類のシリコン酸化膜を交互に繰
返して堆積した構造の絶縁層を形成することができる。
の反応室内で連続的に交互に繰返して堆積するために
は、上述の操作を交互に繰返せばよい。つまり、SiH4と
O2とを主成分とするガス、TEOSとO3とを主成分とするガ
スを交互に反応室内に供給することにより、同一の反応
室内で連続的に上記２種類のシリコン酸化膜を交互に繰
返して堆積した構造の絶縁層を形成することができる。
さらに、第15図に示される化学気相薄膜成長装置によれ
ば、高周波電源210がガス分散ヘッド202に接続されてい
ない。その他の構成は、第11図に示される化学気相薄膜
成長装置と同様である。
ば、高周波電源210がガス分散ヘッド202に接続されてい
ない。その他の構成は、第11図に示される化学気相薄膜
成長装置と同様である。
このような第15図に示される化学気相薄膜成長装置を用
いて、半導体基板203が基板ホルダ204の上に置かれた
後、所望の温度、たとえば、600〜800℃まで加熱され
る。その後、真空排気系212を用いて反応室チャンバ201
の内部が所望の真空度、たとえば、10-4Torr程度に達す
るまで排気される。
いて、半導体基板203が基板ホルダ204の上に置かれた
後、所望の温度、たとえば、600〜800℃まで加熱され
る。その後、真空排気系212を用いて反応室チャンバ201
の内部が所望の真空度、たとえば、10-4Torr程度に達す
るまで排気される。
まず、TEOS＋O2系熱CVD酸化膜を堆積する場合には、TEO
S＋O2ガス供給ラインバルブ208と、O2ガス供給ラインバ
ルブ207とが開かれる。TEOSガスとO2ガスとが、所定の
流量でガス分散ヘッド202を介して反応室チャンバ201の
内部に10〜100Torr程度の圧力下で供給される。これに
より、半導体基板203の表面上において熱励起による化
学気相反応が起こり、シリコン酸化膜が堆積される。
S＋O2ガス供給ラインバルブ208と、O2ガス供給ラインバ
ルブ207とが開かれる。TEOSガスとO2ガスとが、所定の
流量でガス分散ヘッド202を介して反応室チャンバ201の
内部に10〜100Torr程度の圧力下で供給される。これに
より、半導体基板203の表面上において熱励起による化
学気相反応が起こり、シリコン酸化膜が堆積される。
また、続けて、TEOS＋O3系熱CVD酸化膜を堆積する場合
には、TEOSガス供給ラインバルブ208とO2ガス供給ライ
ンバルブ207とが閉じられた後、半導体基板203の加熱温
度を300〜450℃に設定し、TEOSガス供給ラインバルブ20
8とO3ガス供給ラインバルブ209とが開かれる。ガス分散
ヘッド202を介して反応室チャンバ201の内部に、10〜10
0Torr程度の出力下において、所定の流量のガス、たと
えば、10000〜50000ppmのO3を含むO2ガスが供給され
る。これにより、半導体基板203の表面上において熱励
起による化学気相反応が起こり、シリコン酸化膜が堆積
される。
には、TEOSガス供給ラインバルブ208とO2ガス供給ライ
ンバルブ207とが閉じられた後、半導体基板203の加熱温
度を300〜450℃に設定し、TEOSガス供給ラインバルブ20
8とO3ガス供給ラインバルブ209とが開かれる。ガス分散
ヘッド202を介して反応室チャンバ201の内部に、10〜10
0Torr程度の出力下において、所定の流量のガス、たと
えば、10000〜50000ppmのO3を含むO2ガスが供給され
る。これにより、半導体基板203の表面上において熱励
起による化学気相反応が起こり、シリコン酸化膜が堆積
される。
TEOS＋O2系熱CVD酸化膜と、TEOS＋O3系熱CVD酸化膜とを
同一の反応室内で連続的に交互に繰返して堆積するため
には、上述の操作を交互に繰返せばよい。つまり、TEOS
とO2とを主成分とするガス、TEOSとO3とを主成分とする
ガスを交互に反応室内に供給することにより、同一の反
応室内で連続的に上記２種類のシリコン酸化膜を交互に
繰返して堆積した構造の絶縁層を形成することが可能に
なる。
同一の反応室内で連続的に交互に繰返して堆積するため
には、上述の操作を交互に繰返せばよい。つまり、TEOS
とO2とを主成分とするガス、TEOSとO3とを主成分とする
ガスを交互に反応室内に供給することにより、同一の反
応室内で連続的に上記２種類のシリコン酸化膜を交互に
繰返して堆積した構造の絶縁層を形成することが可能に
なる。
なお、上記実施例においては、第２の絶縁層100の最下
層および最上層が、共に第１のシリコン酸化膜である場
合を示している。しかしながら、本発明の目的とすると
ころは、2000Å以下の比較的薄い膜厚を有する２種類の
シリコン酸化膜を交互に堆積することであり、その最下
層および最上層のいずれか、あるいは両者が第２のシリ
コン酸化膜であっても、同様の効果を奏する。
層および最上層が、共に第１のシリコン酸化膜である場
合を示している。しかしながら、本発明の目的とすると
ころは、2000Å以下の比較的薄い膜厚を有する２種類の
シリコン酸化膜を交互に堆積することであり、その最下
層および最上層のいずれか、あるいは両者が第２のシリ
コン酸化膜であっても、同様の効果を奏する。
また、上記実施例においては、第１のシリコン酸化膜と
第２のシリコン酸化膜とを交互に堆積することにより、
第２の絶縁層のすべてを形成する場合について述べてい
る。しかしながら、第２の絶縁層の平坦性をさらに向上
させる目的で、上記２種類のシリコン酸化膜からなる絶
縁層と、塗布絶縁膜とを組合わせたり、あるいは上記２
種類のシリコン酸化膜からなる絶縁層を堆積した後に反
応性イオン・エッチングやスパッタ・エッチングとを用
いてエッチバックを行なっても同様の効果を奏する。す
なわち、本発明に従った形成方法を用いて堆積された第
１のシリコン酸化膜と第２のシリコン酸化膜とを第２の
絶縁層の一部として用いても、同様の効果を奏する。
第２のシリコン酸化膜とを交互に堆積することにより、
第２の絶縁層のすべてを形成する場合について述べてい
る。しかしながら、第２の絶縁層の平坦性をさらに向上
させる目的で、上記２種類のシリコン酸化膜からなる絶
縁層と、塗布絶縁膜とを組合わせたり、あるいは上記２
種類のシリコン酸化膜からなる絶縁層を堆積した後に反
応性イオン・エッチングやスパッタ・エッチングとを用
いてエッチバックを行なっても同様の効果を奏する。す
なわち、本発明に従った形成方法を用いて堆積された第
１のシリコン酸化膜と第２のシリコン酸化膜とを第２の
絶縁層の一部として用いても、同様の効果を奏する。
さらに、上記実施例においては、有機シランの一例とし
て、TEOSを用いた場合を示している。しかしながら、他
の有機シラン、たとえば、Si（OCH3）４［テトラ・メト
キシ・シラン］、Si（OiC3H7）４［テトラ・イソプロポ
キシ・シラン］、（tC4H9O2）Si（OOCCH3）２［DADBS;
ジターシャリブトキシ・アセトキシ・シラン］などの有
機シランを用いても同様の効果を奏する。
て、TEOSを用いた場合を示している。しかしながら、他
の有機シラン、たとえば、Si（OCH3）４［テトラ・メト
キシ・シラン］、Si（OiC3H7）４［テトラ・イソプロポ
キシ・シラン］、（tC4H9O2）Si（OOCCH3）２［DADBS;
ジターシャリブトキシ・アセトキシ・シラン］などの有
機シランを用いても同様の効果を奏する。
上記実施例においては、有機シランと酸素、有機シラン
とオゾン、有機シランとオゾンと酸素、あるいはシラン
と酸素のみを用いて、膜形成を行なう場合について述べ
ている。これらのガスを主成分とし、膜のクラック耐性
をさらに向上させる目的で、リン（Ｐ）やボロン（Ｂ）
等の不純物をシリコン酸化膜中にドーピングする手段と
して、PO（OCH3）３［リン酸トリメチルエステル］やＢ
（OC2H5）３［ボロン・エチラート］等のガスを添加し
た場合でも同様の効果を奏する。
とオゾン、有機シランとオゾンと酸素、あるいはシラン
と酸素のみを用いて、膜形成を行なう場合について述べ
ている。これらのガスを主成分とし、膜のクラック耐性
をさらに向上させる目的で、リン（Ｐ）やボロン（Ｂ）
等の不純物をシリコン酸化膜中にドーピングする手段と
して、PO（OCH3）３［リン酸トリメチルエステル］やＢ
（OC2H5）３［ボロン・エチラート］等のガスを添加し
た場合でも同様の効果を奏する。
また、上記実施例では、第１のシリコン酸化膜としてTE
OS＋O2＋O3系プラズマCVD酸化膜を堆積する方法とし
て、第２のシリコン酸化膜としてのTES＋O2＋O3系熱CVD
酸化膜の成膜条件をほとんど変えずに、高周波電力を間
欠的に印加する方法について述べている。しかしなが
ら、TEOS＋O2＋O3系プラズマCVD酸化膜の膜質やステッ
プ・カバレッジをさらに向上させる目的で、その成膜条
件をTEOS＋O2＋O3系熱CVD酸化膜の成膜条件と意識的に
異ならせてもよい。
OS＋O2＋O3系プラズマCVD酸化膜を堆積する方法とし
て、第２のシリコン酸化膜としてのTES＋O2＋O3系熱CVD
酸化膜の成膜条件をほとんど変えずに、高周波電力を間
欠的に印加する方法について述べている。しかしなが
ら、TEOS＋O2＋O3系プラズマCVD酸化膜の膜質やステッ
プ・カバレッジをさらに向上させる目的で、その成膜条
件をTEOS＋O2＋O3系熱CVD酸化膜の成膜条件と意識的に
異ならせてもよい。
たとえば、第12図に示すように、電極間に高周波電力を
印加するときに同期させて、O3の流量を増加させる。こ
のとき、時間ＡにおいてTEOS＋O2＋O3系プラズマCVD酸
化膜が堆積される。これによれば、半導体基板表面付近
のO3の濃度を高めることができるので、TEOSとO3との基
板表面での表面縮合化反応による膜堆積（表面反応）の
割合が増加する。また、プラズマ中においてTEOSとO2と
が解離することによって発生する反応性ラジカルによる
膜堆積（気相反応）に対する、上記の表面縮合化反応に
よる膜堆積の相対的な割合が増加する。そのため、O3の
流量を変化させない場合に比べて、さらにステップ・カ
バレッジの優れたTEOS＋O2＋O3系プラズマCVD酸化膜を
得ることができる。なお、第12図において時間ＢではTE
OS＋O2＋O3系熱CVD酸化膜が堆積される。
印加するときに同期させて、O3の流量を増加させる。こ
のとき、時間ＡにおいてTEOS＋O2＋O3系プラズマCVD酸
化膜が堆積される。これによれば、半導体基板表面付近
のO3の濃度を高めることができるので、TEOSとO3との基
板表面での表面縮合化反応による膜堆積（表面反応）の
割合が増加する。また、プラズマ中においてTEOSとO2と
が解離することによって発生する反応性ラジカルによる
膜堆積（気相反応）に対する、上記の表面縮合化反応に
よる膜堆積の相対的な割合が増加する。そのため、O3の
流量を変化させない場合に比べて、さらにステップ・カ
バレッジの優れたTEOS＋O2＋O3系プラズマCVD酸化膜を
得ることができる。なお、第12図において時間ＢではTE
OS＋O2＋O3系熱CVD酸化膜が堆積される。
上記実施例では、TEOS＋O3系CVD酸化膜を堆積する方法
として、SiH4＋O2系CVD酸化膜の成膜条件をほとんど変
えずに、供給するガスの種類のみを変更する方法につい
て述べている。しかしながら、TEOS＋O3系CVD酸化膜の
膜質やステップ・カバレッジをさらに向上させる目的
で、その成膜条件をSiH4＋O2系CVD酸化膜の成膜条件と
意識的に異ならせてもよい。
として、SiH4＋O2系CVD酸化膜の成膜条件をほとんど変
えずに、供給するガスの種類のみを変更する方法につい
て述べている。しかしながら、TEOS＋O3系CVD酸化膜の
膜質やステップ・カバレッジをさらに向上させる目的
で、その成膜条件をSiH4＋O2系CVD酸化膜の成膜条件と
意識的に異ならせてもよい。
たとえば、第14図に示すように、TEOSとO3とのガスを供
給するのに同期させて、膜形成温度を低くする。このと
き、時間ＤにおいてTEOS＋O3系CVD酸化膜が堆積され
る。なお、時間ＣにおいてはSiH4＋O2系CVD酸化膜が堆
積される。これによれば、気相中で発生する反応性ラジ
カルの量が減るので、気相中における反応が抑制され
る。また、TEOSとO3との基板表面での表面縮合化反応に
よる膜堆積（表面反応）の割合が相対的に増加する。し
たがって、成膜条件を変化させない場合に比べて、さら
にステップ・カバレッジの優れたTEOS＋O3系CVDシリコ
ン酸化膜を得ることができる。
給するのに同期させて、膜形成温度を低くする。このと
き、時間ＤにおいてTEOS＋O3系CVD酸化膜が堆積され
る。なお、時間ＣにおいてはSiH4＋O2系CVD酸化膜が堆
積される。これによれば、気相中で発生する反応性ラジ
カルの量が減るので、気相中における反応が抑制され
る。また、TEOSとO3との基板表面での表面縮合化反応に
よる膜堆積（表面反応）の割合が相対的に増加する。し
たがって、成膜条件を変化させない場合に比べて、さら
にステップ・カバレッジの優れたTEOS＋O3系CVDシリコ
ン酸化膜を得ることができる。
さらに、上記実施例では、TEOS＋O3系熱CVD酸化膜を堆
積する方法として、TEOS＋O2系熱CVD酸化膜の成膜条件
をほとんど変えずに、加熱温度のみを変える方法につい
て述べている。しかしながら、TEOS＋O3系熱CVD酸化膜
の膜質やステップ・カバレッジをさらに向上させる目的
で、その成膜条件をTEOS＋O2系熱CVD酸化膜の成膜条件
と意識的に異ならせてもよい。
積する方法として、TEOS＋O2系熱CVD酸化膜の成膜条件
をほとんど変えずに、加熱温度のみを変える方法につい
て述べている。しかしながら、TEOS＋O3系熱CVD酸化膜
の膜質やステップ・カバレッジをさらに向上させる目的
で、その成膜条件をTEOS＋O2系熱CVD酸化膜の成膜条件
と意識的に異ならせてもよい。
たとえば、第16図に示すように、TEOSとO3とのガスを供
給するのに同期させて、膜形成圧力を高くする。このと
き、時間ＦにおいてTEOS＋O3系熱CVD酸化膜が堆積され
る。なお、時間ＥにおいてはTEOS＋O2系熱CVD酸化膜が
堆積される。これによれば、TEOSとO3との基板表面での
表面縮合化反応による膜堆積（表面反応）の割合が相対
的に増加する。そのため、さらにステップ・カバレッジ
の優れたTEOS＋O3系熱CVD酸化膜を得ることができる。
給するのに同期させて、膜形成圧力を高くする。このと
き、時間ＦにおいてTEOS＋O3系熱CVD酸化膜が堆積され
る。なお、時間ＥにおいてはTEOS＋O2系熱CVD酸化膜が
堆積される。これによれば、TEOSとO3との基板表面での
表面縮合化反応による膜堆積（表面反応）の割合が相対
的に増加する。そのため、さらにステップ・カバレッジ
の優れたTEOS＋O3系熱CVD酸化膜を得ることができる。
また、上記実施例では、シランや有機シランと反応さ
せ、シリコン酸化膜を形成するための酸化性ガスとし
て、酸素（O2）、オゾン（O3）を用いた場合を示してい
る。しかしながら、熱やプラズマによって励起された雰
囲気中において解離し、同様の働きをする亜酸化窒素
（N2O）を用いても同様の効果を奏する。
せ、シリコン酸化膜を形成するための酸化性ガスとし
て、酸素（O2）、オゾン（O3）を用いた場合を示してい
る。しかしながら、熱やプラズマによって励起された雰
囲気中において解離し、同様の働きをする亜酸化窒素
（N2O）を用いても同様の効果を奏する。
上記実施例では、第１の配線層が主にアルミニウム配線
層の場合について述べているが、第１の配線層が高融点
金属（Ｗ、Mo、Tiなど）からなる金属配線層、高融点金
属シリサイド（WSi2、MoSi2、TiSi2など）からなる配線
層、あるいは多結晶シリコン配線層であっても同様の効
果を奏する。なお、第１の配線層の上に、TEOS＋O2系熱
CVD酸化膜が形成される場合には、高融点金属からなる
金属配線層、高融点金属シリサイドからなる配線層、あ
るいは多結晶シリコン配線層によって、第１の配線層が
構成されてもよいが、アルミニウム配線層は除外され
る。
層の場合について述べているが、第１の配線層が高融点
金属（Ｗ、Mo、Tiなど）からなる金属配線層、高融点金
属シリサイド（WSi2、MoSi2、TiSi2など）からなる配線
層、あるいは多結晶シリコン配線層であっても同様の効
果を奏する。なお、第１の配線層の上に、TEOS＋O2系熱
CVD酸化膜が形成される場合には、高融点金属からなる
金属配線層、高融点金属シリサイドからなる配線層、あ
るいは多結晶シリコン配線層によって、第１の配線層が
構成されてもよいが、アルミニウム配線層は除外され
る。
また、第２の配線層は高融点金属からなる金属配線層、
高融点金属シリサイド配線層、あるいは多結晶シリコン
配線層に加えて、Al、Al−Si、Al−Si−Cu、Al−Cu等の
アルミニウム配線層であってもよい。
高融点金属シリサイド配線層、あるいは多結晶シリコン
配線層に加えて、Al、Al−Si、Al−Si−Cu、Al−Cu等の
アルミニウム配線層であってもよい。
さらに、上記実施例では、半導体基板の表面にDRAMセル
が形成された半導体装置に適用される場合について述べ
ているが、他の他層配線構造を有する半導体装置に適用
しても同様の効果を奏する。
が形成された半導体装置に適用される場合について述べ
ているが、他の他層配線構造を有する半導体装置に適用
しても同様の効果を奏する。
たとえば、第17図は、半導体基板の主表面にSRAM（Stat
ic Random Access Memory）セルを形成したものに、
本発明による第２の絶縁層を適用する場合の断面構造を
示す。以下、このSRAMセルを形成した構造について、そ
の主な構成を述べる。シリコン半導体基板１の表面には
SRAMセル310が形成されている。このSRAMセル310は、ダ
ブルウェル・CMOS（Complementary Metal Oxide Sem
iconductor）構造を有する。半導体基板１には、互いに
隣接するようにｐ型ウェル領域311とｎ型ウェル領域312
とが形成されている。ｐ型ウェル領域311とｎ型ウェル
領域312とは、それぞれ電気的に分離され得るように、
その周囲に素子分離用酸化膜313が形成されている。ゲ
ート電極314は、半導体基板１の上に絶縁膜を介して形
成されている。ｎ型不純物拡散領域315は、ｐ型ウェル
領域311に形成され、ｐ型不純物拡散領域316は、ｎ型ウ
ェル領域312に形成されている。第１の配線層４は、コ
ンタクト孔318を介してｎ型不純物拡散領域315またはｐ
型不純物拡散領域316に電気的に接触するように形成さ
れている。多結晶シリコン配線層317は、絶縁膜309の上
に互いに間隔を隔てて形成されている。
ic Random Access Memory）セルを形成したものに、
本発明による第２の絶縁層を適用する場合の断面構造を
示す。以下、このSRAMセルを形成した構造について、そ
の主な構成を述べる。シリコン半導体基板１の表面には
SRAMセル310が形成されている。このSRAMセル310は、ダ
ブルウェル・CMOS（Complementary Metal Oxide Sem
iconductor）構造を有する。半導体基板１には、互いに
隣接するようにｐ型ウェル領域311とｎ型ウェル領域312
とが形成されている。ｐ型ウェル領域311とｎ型ウェル
領域312とは、それぞれ電気的に分離され得るように、
その周囲に素子分離用酸化膜313が形成されている。ゲ
ート電極314は、半導体基板１の上に絶縁膜を介して形
成されている。ｎ型不純物拡散領域315は、ｐ型ウェル
領域311に形成され、ｐ型不純物拡散領域316は、ｎ型ウ
ェル領域312に形成されている。第１の配線層４は、コ
ンタクト孔318を介してｎ型不純物拡散領域315またはｐ
型不純物拡散領域316に電気的に接触するように形成さ
れている。多結晶シリコン配線層317は、絶縁膜309の上
に互いに間隔を隔てて形成されている。
同様に、半導体基板１の表面に形成される素子は、DRAM
セルやSRAMセル以外の他の素子、たとえば、EPROM（Era
sable and Programmable Read Only Memory）セ
ル、E2PROM（Electrically Erasable and Programma
ble Read Only Memory）セル、マイクロ・コンピュ
ータ回路素子、CMOS論理回路素子、バイポーラ・トラン
ジスタ素子等であってもよい。
セルやSRAMセル以外の他の素子、たとえば、EPROM（Era
sable and Programmable Read Only Memory）セ
ル、E2PROM（Electrically Erasable and Programma
ble Read Only Memory）セル、マイクロ・コンピュ
ータ回路素子、CMOS論理回路素子、バイポーラ・トラン
ジスタ素子等であってもよい。
［発明の効果］ 以上のように、この発明によれば、ステップ・カバレッ
ジは十分ではなく、絶縁性やクラック耐性に優れる第１
のシリコン酸化物層と、ステップ・カバレッジは非常に
良好であり、クラック耐性に劣る第２のシリコン酸化物
層とを、2000Å以下の比較的薄い膜厚で交互に繰返して
堆積するようにしたので、絶縁性やクラック耐性にも勝
れ、かつ平坦性も良好な第２の絶縁層が形成され得る。
したがって、この第２の絶縁層の上に形成される第２の
配線層のパターニングが安定になり、かつ第２の配線層
の信頼性も向上する。その結果、高い歩留りと高い信頼
性を有する半導体装置が提供され得る。
ジは十分ではなく、絶縁性やクラック耐性に優れる第１
のシリコン酸化物層と、ステップ・カバレッジは非常に
良好であり、クラック耐性に劣る第２のシリコン酸化物
層とを、2000Å以下の比較的薄い膜厚で交互に繰返して
堆積するようにしたので、絶縁性やクラック耐性にも勝
れ、かつ平坦性も良好な第２の絶縁層が形成され得る。
したがって、この第２の絶縁層の上に形成される第２の
配線層のパターニングが安定になり、かつ第２の配線層
の信頼性も向上する。その結果、高い歩留りと高い信頼
性を有する半導体装置が提供され得る。
第１図は、この発明に従った半導体装置の配線構造の一
実施例を示す部分断面図である。 第2A図、第2B図、第2C図、第2D図、第2E図、第2F図、第
2G図は、第１図に示された配線構造において絶縁層の形
成方法を工程順に示す部分断面図である。 第３図は、従来の半導体装置における配線構造を示す部
分断面図である。 第4A図、第4B図、第4C図、第4D図、第4E図、第4F図は、
第３図に示された従来の配線構造において絶縁層の形成
方法を工程順に示す部分断面図である。 第５図、第６図は、従来の配線構造において塗布絶縁膜
の問題点を示す部分断面図である。 第7A図、第7B図は、従来の配線構造において、シランと
亜酸化窒素を用いて形成されるシリコン酸化膜と、TEOS
と酸素を用いて形成されるシリコン酸化膜の問題点を示
す部分断面図である。 第８図は、従来の配線構造において、TEOSとオゾンとを
用いて形成されるシリコン酸化膜の問題点を示す部分断
面図である。 第9A図、第9B図は、TEOSと酸素とオゾンとを用いてプラ
ズマCVD法によって形成されるシリコン酸化膜、SiH4と
酵素とを用いて熱（またはプラズマ）CVD法により形成
されるシリコン酸化膜、あるいはTEOSと酸素とを用いて
熱CVD法により形成されるシリコン酸化膜の膜厚の大小
による相違を比較して示す部分断面図である。 第10A図、第10B図は、TEOSと酸素とオゾン、あるいはTE
OSとオゾンとを用いて熱（またはプラズマ）CVD法によ
って形成されるシリコン酸化膜の膜厚の大小による相違
を比較して示す部分断面図である。 第11図、第13図、第15図は、この発明に従った配線構造
における絶縁層の堆積方法を実施することが可能な化学
気相薄膜成長装置の例を示す概略構成図である。 第12図、第14図、第16図は、この発明の他の実施例によ
る絶縁層の堆積方法において成膜条件を示す図である。 第17図は、この発明に従った配線構造が適用され得る半
導体装置の他の実施例を示す部分断面図である。 図において、１は半導体基板、３は第１の絶縁層、４は
第１の配線層、100は第２の絶縁層、108は第２の配線
層、101,103,105,107は第１のシリコン酸化膜（TEOS＋O
2＋O3系プラズマCVD酸化膜、SiH4＋O2系CVD酸化膜、ま
たはTEOS＋O2系熱CVD酸化膜）、102,104,106は第２のシ
リコン酸化膜（TEOS＋O2＋O3系熱CVD酸化膜、TEOS＋O3
系CVD酸化膜、またはTEOS＋O3系熱CVD酸化膜）である。 なお、各図中、同一符号は同一または相当部分を示す。
実施例を示す部分断面図である。 第2A図、第2B図、第2C図、第2D図、第2E図、第2F図、第
2G図は、第１図に示された配線構造において絶縁層の形
成方法を工程順に示す部分断面図である。 第３図は、従来の半導体装置における配線構造を示す部
分断面図である。 第4A図、第4B図、第4C図、第4D図、第4E図、第4F図は、
第３図に示された従来の配線構造において絶縁層の形成
方法を工程順に示す部分断面図である。 第５図、第６図は、従来の配線構造において塗布絶縁膜
の問題点を示す部分断面図である。 第7A図、第7B図は、従来の配線構造において、シランと
亜酸化窒素を用いて形成されるシリコン酸化膜と、TEOS
と酸素を用いて形成されるシリコン酸化膜の問題点を示
す部分断面図である。 第８図は、従来の配線構造において、TEOSとオゾンとを
用いて形成されるシリコン酸化膜の問題点を示す部分断
面図である。 第9A図、第9B図は、TEOSと酸素とオゾンとを用いてプラ
ズマCVD法によって形成されるシリコン酸化膜、SiH4と
酵素とを用いて熱（またはプラズマ）CVD法により形成
されるシリコン酸化膜、あるいはTEOSと酸素とを用いて
熱CVD法により形成されるシリコン酸化膜の膜厚の大小
による相違を比較して示す部分断面図である。 第10A図、第10B図は、TEOSと酸素とオゾン、あるいはTE
OSとオゾンとを用いて熱（またはプラズマ）CVD法によ
って形成されるシリコン酸化膜の膜厚の大小による相違
を比較して示す部分断面図である。 第11図、第13図、第15図は、この発明に従った配線構造
における絶縁層の堆積方法を実施することが可能な化学
気相薄膜成長装置の例を示す概略構成図である。 第12図、第14図、第16図は、この発明の他の実施例によ
る絶縁層の堆積方法において成膜条件を示す図である。 第17図は、この発明に従った配線構造が適用され得る半
導体装置の他の実施例を示す部分断面図である。 図において、１は半導体基板、３は第１の絶縁層、４は
第１の配線層、100は第２の絶縁層、108は第２の配線
層、101,103,105,107は第１のシリコン酸化膜（TEOS＋O
2＋O3系プラズマCVD酸化膜、SiH4＋O2系CVD酸化膜、ま
たはTEOS＋O2系熱CVD酸化膜）、102,104,106は第２のシ
リコン酸化膜（TEOS＋O2＋O3系熱CVD酸化膜、TEOS＋O3
系CVD酸化膜、またはTEOS＋O3系熱CVD酸化膜）である。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (6)
- 【請求項１】その間に絶縁層を介して形成された複数の
導電層からなる配線構造を有する半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の主表面の上に形成された第１の絶縁層
と、 前記第１の絶縁層の上に選択的に間隔を隔てて形成され
た第１の導電層と、 前記第１の絶縁層および前記第１の導電層の上に形成さ
れ、有機シランとオゾンと酸素または亜鉛化窒素とを主
成分とする気相からプラズマ励起により化学気相薄膜成
長させられた第１のシリコン酸化物層と、有機シランと
オゾンと酸素または亜酸化窒素とを主成分とする気相か
ら熱励起により化学気相薄膜成長させられた第２のシリ
コン酸化物層とが交互に積層された構造を有する第２の
絶縁層と、 前記第２の絶縁層の上に形成された第２の導電層とを備
え、 前記第１のシリコン酸化物層および前記第２のシリコン
酸化物層の各膜厚は、2000Å以下である、半導体装置。 - 【請求項２】その間に絶縁層を介して形成された複数の
導電層からなる配線構造を有する半導体装置の製造方法
であって、 半導体基板の主表面の上に第１の絶縁層を形成する工程
と、 前記第１の絶縁層の上に選択的に間隔を隔てて第１の導
電層を形成する工程と、 有機シランとオゾンと酸素または亜酸化窒素とを主成分
とする気相中で間欠的にプラズマを発生させることによ
って、前記第１の絶縁層および前記第１の導電層の上に
化学気相薄膜成長させられた第１のシリコン酸化物層と
第２のシリコン酸化物層とを交互に積層して、第２の絶
縁層を形成する工程と、 前記第２の絶縁層の上に第２の導電層を形成する工程と
を備えた、半導体装置の製造方法。 - 【請求項３】その間に絶縁層を介して形成された複数の
導電層からなる配線構造を有する半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の主表面の上に形成された第１の絶縁層
と、 前記第１の絶縁層の上に選択的に間隔を隔てて形成され
た第１の導電層と、 前記第１の絶縁層および前記第１の導電層の上に形成さ
れ、シランと酸素または亜酸化窒素とを主成分とする気
相から熱励起またはプラズマ励起により化学気相薄膜成
長させられた第１のシリコン酸化物層と、有機シランと
オゾンとを主成分とする気相か熱励起またはプラズマ励
起により化学気相薄膜成長させられた第２のシリコン酸
化物層とが交互に積層された構造を有する第２の絶縁層
と、 前記第２の絶縁層の上に形成された第２の導電層とを備
え、 前記第１のシリコン酸化物層および前記第２のシリコン
酸化物層の各膜厚は、2000Å以下である、半導体装置。 - 【請求項４】その間に絶縁層を介して形成された複数の
導電層からなる配線構造を有する半導体装置の製造方法
であって、 半導体基板の主表面の上に第１の絶縁層を形成する工程
と、 前記第１の絶縁層の上に選択的に間隔を隔てて第１の導
電層を形成する工程と、 プラズマまたは熱が印加された雰囲気中に、シランと酸
素または亜酸化窒素とを主成分とするガス、および有機
シランとオゾンとを主成分とするガスを交互に導入する
ことによって、前記第１の絶縁層および前記第１の導電
層の上に化学気相薄膜成長させられた第１のシリコン酸
化物層と第２のシリコン酸化物層とを交互に積層して、
第２の絶縁層を形成する工程と、 前記第２の絶縁層の上に第２の導電層を形成する工程と
を備えた、半導体装置の製造方法。 - 【請求項５】その間に絶縁層を介して形成された複数の
導電層からなる配線構造を有する半導体装置であって、 主表面を有する半導体基板と、 前記半導体基板の主表面の上に形成された第１の絶縁層
と、 前記第１の絶縁層の上に選択的に間隔を隔てて形成され
た第１の導電層と、 前記第１の絶縁層および前記第１の導電層の上に形成さ
れ、有機シランと酸素または亜酸化窒素とを主成分とす
る気相から熱励起により化学気相薄膜成長させられた第
１のシリコン酸化物層と、有機シランとオゾンとを主成
分とする気相から熱励起により化学気相薄膜成長させら
れた第２のシリコン酸化物層とが交互に積層された構造
を有する第２の絶縁層と、 前記第２の絶縁層の上に形成された第２の導電層とを備
え、 前記第１のシリコン酸化物層および前記第２のシリコン
酸化物層の各膜厚は、2000Å以下である、半導体装置。 - 【請求項６】その間に絶縁層を介して形成された複数の
導電層からなる配線構造を有する半導体装置の製造方法
であって、 半導体基板の主表面の上に第１の絶縁層を形成する工程
と、 前記第１の絶縁層の上に選択的に間隔を隔てて第１の導
電層を形成する工程と、 熱が印加された雰囲気中に、有機シランと酸素または亜
酸化窒素とを主成分とするガス、および有機シランとオ
ゾンとを主成分とするガスを交互に導入することによっ
て前記第１の絶縁層および前記第１の導電層の上に化学
気相薄膜成長させられた第１のシリコン酸化物層と第２
のシリコン酸化物層とを交互に積層して、第２の絶縁層
を形成する工程と、 前記第２の絶縁層の上に第２の導電層を形成する工程と
を備えた、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25928889A JPH0744218B2 (ja) | 1989-10-03 | 1989-10-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25928889A JPH0744218B2 (ja) | 1989-10-03 | 1989-10-03 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03120744A JPH03120744A (ja) | 1991-05-22 |
| JPH0744218B2 true JPH0744218B2 (ja) | 1995-05-15 |
Family
ID=17332003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25928889A Expired - Lifetime JPH0744218B2 (ja) | 1989-10-03 | 1989-10-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744218B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218010A (ja) * | 1992-02-04 | 1993-08-27 | Nissin Electric Co Ltd | 薄膜デバイスの絶縁膜形成方法 |
| JP2684942B2 (ja) * | 1992-11-30 | 1997-12-03 | 日本電気株式会社 | 化学気相成長法と化学気相成長装置および多層配線の製造方法 |
| JP2820070B2 (ja) * | 1995-08-11 | 1998-11-05 | 日本電気株式会社 | プラズマ化学気相成長法とその装置 |
| JP2002252280A (ja) * | 2001-02-26 | 2002-09-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1989
- 1989-10-03 JP JP25928889A patent/JPH0744218B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03120744A (ja) | 1991-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721156A (en) | Method of manufacturing a semiconductor device with a planarized integrated circuit | |
| JP2636755B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20040082126A1 (en) | Semiconductor device incorporated therein high K capacitor dielectric and method for the manufacture thereof | |
| JPH06244364A (ja) | 半導体装置の製造方法 | |
| US5569618A (en) | Method for planarizing insulating film | |
| JPH07161827A (ja) | 半導体装置の製造方法 | |
| JPH0786190A (ja) | 膜形成方法およびその形成装置 | |
| US20070264842A1 (en) | Insulation film deposition method for a semiconductor device | |
| KR100403435B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| JP3109485B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH0744218B2 (ja) | 半導体装置およびその製造方法 | |
| JP2659600B2 (ja) | 半導体装置の製造方法 | |
| JPH0744219B2 (ja) | 半導体装置およびその製造方法 | |
| JP3171246B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH0760851B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03149818A (ja) | 半導体装置およびその製造方法 | |
| KR19990006042A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH0828357B2 (ja) | 多層構造の形成方法 | |
| KR100445063B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| JPH09232316A (ja) | 中間金属誘電層平坦化方法 | |
| JP3270245B2 (ja) | 半導体装置とその製造方法 | |
| JP2795277B2 (ja) | 半導体装置 | |
| JPH0669361A (ja) | 半導体装置とその製造方法 | |
| JP2554398B2 (ja) | 半導体装置の製造方法 |