JP2795277B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2795277B2
JP2795277B2 JP18797097A JP18797097A JP2795277B2 JP 2795277 B2 JP2795277 B2 JP 2795277B2 JP 18797097 A JP18797097 A JP 18797097A JP 18797097 A JP18797097 A JP 18797097A JP 2795277 B2 JP2795277 B2 JP 2795277B2
Authority
JP
Japan
Prior art keywords
titanium nitride
film
nitride film
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18797097A
Other languages
English (en)
Other versions
JPH1064852A (ja
Inventor
夏樹 横山
憲治 日野出
喜夫 本間
喜一郎 向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18797097A priority Critical patent/JP2795277B2/ja
Publication of JPH1064852A publication Critical patent/JPH1064852A/ja
Application granted granted Critical
Publication of JP2795277B2 publication Critical patent/JP2795277B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、詳しくは、アスペクト比が大きな開口
部、孔もしくは溝(本明細書では、これらを総称して孔
と記す)の表面上に、良好な窒化チタン膜が形成された
半導体装置に関する。
【0002】
【従来の技術】近年における半導体装置の著しい集積密
度増大にともない、コンタクト孔の直径には著しく小さ
くなり、半導体基板の表面領域内に形成される不純物ド
ープ領域の深さは極めて浅くなって来た。このような極
度に浅い不純物ドープ領域の表面に、コンタクト孔を介
して、アルミニウムもしくはアルミニウム合金膜からな
る配線を接続し、接続部の信頼性を高めるための熱処理
を行なうと、アルミニウムが不純物ドープ領域内を拡散
して、pn接合を突き抜け、それによってpn接合が破
製される、という障害が発生する。
【0003】このような障害を防止するため、アルミニ
ウムもしくはその合金膜からなる配線と半導体基板表面
との間に、窒化チタン膜からなるバリヤ層を介在させ、
これによって、アルミニウムと半導体基板の間の反を防
止する方法が提案されている。
【0004】窒化チタンは、比較的低抵抗で、耐熱性や
化学的安定性もすぐれているので、この層をバリヤ層と
して用いると、配線と半導体基板の間の反応を防止し
て、半導体装置の信頼性を向上させることが可能であ
る。
【0005】窒化チタン膜の製造には、従来、反応性ス
パッタリング法が最も広く用いられた。高純度の窒化チ
タンのターゲットを得るのは困難なため、高い純度のチ
タン・ターゲットを用い、放電ガス中の窒素と反応させ
て、窒化チタン膜を形成する方法が、通常行なわれてい
る。このような反応性スパッタリングによる窒化チタン
膜の形成については、ジャーナル・オブ・バキユーム・
アンド・サイエンス・テクノロジー(J.Vac.Sci.Techno
l.),A4(4),1986,1850頁〜1854頁に説
明されている。
【0006】
【発明が解決しようとする課題】一方、上記のように、
上記孔の幅や直径が極めて小さくなり、アスペクト比
(孔の高さ/孔の幅または直径)が大きくなると、この
ような孔の内面上に、均一な膜厚を有する窒化チタン膜
を、上記反応性スパッタリングによって形成するものは
極めて困難である。
【0007】すなわち、反応性スパッタリングによって
窒化チタン膜を形成すると、孔内の窒化チタン膜の膜厚
は均一にならず端部において、窒化チタン膜の膜厚が極
めて薄くなって、バリヤ層としての機能が著しく低下し
てしまう。また、得られた窒化チタン膜は膜厚が均一で
ないため、その上に、アルミニウムやアルミニウム合金
を堆積して配線を形成すると、内部に空洞が生じて、半
導体装置の信頼性が低下してしまう。
【0008】窒化チタン膜の製法としては、上記反応性
スパッタリングの他に蒸着法(ジャーナル・オブ・バキ
ューム・アンド・サイエンス・テクノロジ:J.Vac.Sci.
Technol.,21(1),May/June,1982,page14〜1
8)や低圧CVD(米国特許第4,570,328号,特開昭61-
69969)が、それぞれ提案されている。しかし、上記のよ
うな、非常に微細で、かつ、アスペクト比の大きな孔内
に、均一な膜厚の窒化チタン膜を形成することについて
は言及されておらず、寸法が微細でアスペクト比が大き
い孔の内面上に、膜厚の均一な窒化チタン膜をそなえた
半導体装置が強く要望されていた。
【0009】本発明の目的は、上記従来の問題を解決
し、非常に微細でアスペクト比が大きく、かつ、側面が
実質的に垂直な孔内に、均一な膜厚の窒化チタン膜が形
成されている、高集積密度で高信頼の半導体装置を提供
することである。
【0010】
【0011】
【課題を解決するための手段】記目的は、段差部また
は開口部に、窒化チタン膜のX線回折の(200)面の
ピーク高さが、(111)面のピーク高さに対し、10
倍以上である、半導体装置を提供することによって達成
される。この窒化チタン膜は、半導体基板の温度を、反
応容器の壁面の温度よりも高く保って行うことにより得
ることができる。このようにすることで、幅もしくは直
径が1μm以下でアスペクト比が0.7以上の孔内にお
いても良好な段差被覆性で窒化チタン膜を形成すること
が可能となる。
【0012】
【作用】低圧CVDを用いることにより、反応性スパッ
タリングや蒸着を用いた場合よりも、窒化チタン膜の被
膜性は向上し、他の方法では不可能であった上記微細な
孔内に、良好な窒化チタン膜を形成できる。この際、半
導体基板の温度を反応容器の壁面の温度より高くして、
上記低圧CVDを行なうと(この方法をコールドウオー
ル法という)、反応容器の壁面の温度を半導体基板の温
度より高くするホットウオール法を用いた場合よりも、
塩素の含有量が低く、アルミニウムとシリコンの間の反
応を阻止するためのバリヤとしての特性が良好になるこ
とが見出された。このようにして形成された窒化チタン
膜は、窒化チタン膜のX線回折の(200)面のピーク
高さが、(111)面のピーク高さに対し、10倍以上
となっている。
【0013】すなわち、たとえば上記米国特許4,570,32
6号のように、反応室の壁面の温度よりも半導体基板の
温度を低く保ち、低圧CVDによって窒化チタン膜の堆
積を行なうと、段差被覆性は、反応性スパッタ法を用い
た場合よりはやや良好ではあったが、直径1μm以下、
アスペクト比0.7以上という極めて微細な孔の内面上
に、良好な窒化チタン膜を形成するのは困難であること
が見出された。
【0014】また、原料ガスとして、四塩化チタンを用
い、同様の装置を用いると、得られた窒化チタン膜中に
は、約10at%の塩基が含まれ、アルミニウムとシリ
コンとの反応を阻止するためのバリヤ性が極めて低いこ
とも認められた。
【0015】しかし、このような問題は、本発明によっ
て、半導体基板の温度を反応室の壁面の温度より高く保
った状態で、低圧CVDを行うことによって、X線回折
の(200)面のピーク高さが、(111)面のピーク
高さに対し、10倍以上である窒化チタン膜を得ること
によって解決され、上記微細な孔の内面上に、バリヤ性
の優れた窒化チタン膜を、良好な段差被覆性で形成でき
ることが確認された。このようなすぐれた結果は、チタ
ンの原料ガスとして四塩化チタンを用いた場合のみでは
なく、テトラジメチルメチルアミンチタン等の有機チタ
ン塩を用いた場合にも、同様に確認された。
【0016】
【実施例】(参考例1) 図1aに示すように、単結晶シリコン基板11に、ホト
レジスト膜をマスクとして用いる周知の反応性イオンエ
ッチングによって、直径0.85μm、深さ5μmの孔
10を形成した後、周知の酸素プラズマによってホトレ
ジスト膜を除去する。
【0017】上記基板11を、周知の洗浄処理を施した
後、図2に示した装置の反応室20内に設けられてあ
る、ヒータを内蔵した基板ホルダ21上に置いた。メカ
ニカルブースタポンプ22とロータリポンプ23を用い
て、上記反応室20内を排気して2.0×10−8Torr
にした。内蔵されたヒータを動作させて上記基板11の
温度を700℃に保ち、ガス吹出口25から、四塩化チ
タン、ガスノズル24からアンモニヤを、それぞれ反応
室20内に導入して、上記シリコン基板11の表面上
に、窒化チタン膜を形成した。四塩化チタンおよびアン
モニヤの流量は、それぞれ9SCCM(standard cubic
centimeter per minute)および900SCCMとし、
反応室20内の圧力は0.35Torrに保った。なお、四
塩化チタン28は、25℃に保たれた容器26内で気化
され、45℃に保温された配管27を通り、ガス吹出口
25から、基板11の表面へ導入した。反応室20の内
壁温度はヒータによって150°〜200℃に加熱し
て、内壁面上への塩化アンモニウムの付着を防止した。
【0018】上記条件によって、窒化チタン膜の形成を
8分間行なった後、四塩化チタンとアンモニヤの導入を
停止し、基板ホルダ21に内蔵されているヒータへの通
電を止めた後、反応室20内を窒素でパージして、基板
11を100℃まで冷却させた。基板11を取出して調
べたところ、図1bに示したように、基板11上面のみ
でなく、上記孔10の内面上にも窒化チタン膜12が形
成され、その膜厚は、平坦な上面上では200nm,孔
10内における最も薄い部分の膜厚は160nmであっ
た。窒化チタン膜の形成時間を5分間と短かくした場合
の、平坦な上面上における窒化チタン膜の膜厚は125
nm、孔10内における最も薄い部分の膜厚は100n
mであり、いずれの場合においても、直径が極めて小さ
く、しかも、アスペクト比が大きい孔の内面上に、良好
な窒化チタン膜を形成できることが確認された。なお、
窒化チタンの堆積を18分間行なうと、平坦な上面上に
おける窒化チタン膜の膜厚は450nmとなり、図1c
に示したように、溝10内は窒化チタン12によって完
全に充填された。
【0019】上記窒化チタン薄膜の形成温度は700℃
としたが200℃乃至900℃のいずれの温度でも膜形
成は可能であり、望ましい温度範囲は400℃乃至90
0℃である。これは基板温度400℃未満で形成した窒
化チタン薄膜中には2at%以上の塩素が含まれるためで
ある。窒化チタン薄膜中に含まれる塩素の量が少ない方
が膜は低抵抗となり、バリア性が良好となる。窒化チタ
ン薄膜形成中の反応室内の圧力は0.01Torr乃至10T
orrとすればよいが、0.01Torr乃至1Torrの範囲内で
ある場合に最も高い段差被覆性が得られる。四塩化チタ
ンとアンモニアの流量は図11の装置においてはそれぞ
れ1SCCM乃至1SLM,10SCCM乃至50SL
Mの範囲であれば良好な窒化チタン薄膜の形成が可能で
あった。原料としては、四塩化チタンとアンモニアの組
合せの他、四塩化チタンと窒素を含まないシクロバンタ
ジエニル化合物等からなる窒素を含まないチタン化合物
の群から選択された少なくとも一者と、アンモニア,窒
素,ヒドラジン,三升化窒素からなる選択された少なく
とも一者とが含まれていればよい。窒化チタン薄膜形成
中の反応室20の内壁の温度は室温から加熱温度を高め
るに従い、生成され付着する塩化アンモニウムの量が減
少し350℃以上とするとほぼ皆無となる。
【0020】図3は窒化チタン薄膜をそなえた、薄型キ
ャパシタを具備した。MOS型素子を用いたメモリー回
路を備える半導体装置を示す。シリコン基板40にドラ
イエッチング法により直径0.7μm,深さ3μmの深
孔41が開口され酸化膜42が形成された後、上述の方
法,条件により図2に示した装置を用いて平坦部上の膜
厚が100nmの窒化チタン薄膜43が形成され、加工
を施されている。窒化チタン薄膜43はセル・プレート
として機能する。かかる窒化チタン薄膜43上にキャパ
シタの誘電体層として二酸化シリコンもしくは酸化タン
タルからなる薄膜44を形成,加工後、深孔内を不純物
をドープした多結晶シリコン45で埋込んだ。さらにニ
酸化シリコン層52多結晶シリコン層46、タングステ
ンシリサイドからなるワード線47、不純物をドープし
た多結晶シリコンからなるビット線48や層間絶縁膜4
9が形成されている。50,51は高濃度の不純物をイ
オン打ち込みすることによって形成された拡散層であ
る。
【0021】上述の窒化チタン薄膜の抵抗率は115μ
Ω・cmである。従来、窒化チタンの代りに用いられてい
た不純物がドープされた多結晶シリコンの抵抗率は約1
mΩ・cmであった。窒化チタンを用いることによりセル
・プレートの膜厚を従来の多結晶シリコン膜の場合の約
1/3としても、従来よりも低抵抗のセル・プレートが
得られた。このため、本発明の窒化チタン薄膜を用いた
半導体装置は従来の装置に比してより微細化され、高性
能となる。セル1ケ当りの占有面積は従来比87%であ
る。
【0022】(参考例2) 図4は本参考例の半導体装置を説明するための図であ
る。シリコン基板60上に周知のLOCOS法によって
厚さ0.3μmの二酸化シリコン膜61が形成されてお
り、かかる基板60上に形成した厚さ1μmの二酸化シ
リコン膜63に直径0.9μmのコンタクトホール62
が開口され、高濃度リンがイオン打込みされた拡散層6
6が形成されしかる後バリア層として機能する平坦部上
の厚さ135nmの窒化チタン薄膜64を参考例1と同
様の方法、条件で形成されている。コンタクトホール6
2内部に形成された窒化チタン薄膜64の最小膜厚は平
坦部上の膜厚の約80%である。しかる後、スパッタ法
によりアルミニウム1%のシリコンと0.5%の銅とを
含むアルミニウムを主成分とする厚さ0.5μmの薄膜
65を形成し、窒化チタン薄膜とともに通常のホトリソ
グラフィー技術、ドライエッチング技術によりパターニ
ングを施した。
【0023】図5は従来の方法によって形成された半
体装置を示す図である。図15の装置と同寸法のコンタ
クトホール70の開口後、平坦部上の膜が135nm
の窒化チタン薄膜71を従来公知の反応性スパッタ法に
よって形成した。コンタクトホール70内の最も薄い部
分の窒化チタン薄膜71の膜厚は40nm以下である。
厚さ0.5μmのアルミニウムを主成分とする薄膜72
は上記参考例と同様の方法、条件で形成した。
【0024】図4に示した構造の場合は、直径0.7μ
mのコンタクトホール62の接触抵抗は278Ωであ
る。これに対し図5に示した従来の構造の場合は292
Ωであった。アルミニウムを主成分とする薄膜62,7
2の抵抗を含めたコンタクト部の抵抗は本発明による構
造の方法が低抵抗である。これはアルミニウムを主成分
とする薄膜62,62の被覆形状の差に起因する。段差
被覆性の高い本発明の窒化チタン薄膜64上のアルミニ
ウムを主成分とする薄膜62は、段差被覆性が低い従来
の窒化チタン薄膜70上の該薄膜72よりもコンタクト
ホール内部での最小膜厚が大であるためである。
【0025】図4および図5に示した装置を、それぞれ
470℃10時間の熱処理を施し、再び接触抵抗の測定
を行った。直径0.7μmのコンタクトホールの接触抵
抗は図4に示した本発明の装置では275Ω、図5に示
した従来の装置では380Ωであった。本発明の装置の
窒化チタン薄膜64はコンタクトホール62内でも平坦
部上の80%以上の膜厚を有するため、バリヤ性が高
い。従来のスパッタ法によりコンタクトホール内部の最
小膜厚を本発明の装置と同等とすると、アルミニウムを
主成分とする薄膜をコンタクトホール内部に形成するこ
とが著しく困難となる。またアルミニウムを主成分とす
る薄膜と窒化チタン薄膜の積層膜の膜厚の増加により加
工精度が低下するという問題もあり、微細化の進んだ半
導体装置への適用はほとんど不可能である。
【0026】本発明の窒化チタン薄膜を用いた半導体装
置は従来の装置に比して信頼性が向上し、高性能化が達
成される。
【0027】(参考例3) 図6を用いて本参考例を説明する。本参考例は本発明を
積上げ型キャパシタを具備したMOS型素子を用いた
メモリー回路を備える相補型MOS半導体装置に適用し
参考例である。
【0028】図6において、シリコン基板80の主表面
には、厚さ0.3μmのフィールド酸化膜81が形成さ
れ不純物をドープした多結晶シリコンからなるゲートお
よび配線層82が設置されている。ゲート長は全て0.
7μmである。該ゲート,配線82上に、ニ酸化シリコ
ンを主成分とする薄膜83を形成し、加工を施した後、
窒化チタン薄膜84を実施例1と同様の方法,条件で形
成した、窒化チタン薄膜84の膜厚は、120nmであ
る。さらにニ酸化シリコン薄膜85,不純物をドープし
た多結晶シリコン薄膜86を形成,加工し、該多結晶シ
リコン薄膜86上に電荷を蓄えるキャパシタの誘電体層
となる二酸化シリコン薄膜と窒化シリコン薄膜との積層
膜を厚さ50nm形成し、加工した後、不純物をドープ
した多結晶シリコン薄膜87を形成,加工する。層間絶
縁膜88の表面は減圧化学気相成長法による酸素とリン
とを含有するニ酸化シリコンを主成分とする薄膜の形成
と熱処理による流動化およびハッチバックにより、図6
のように平坦化されている。直径0.6μm、深さ3μ
mのコンタクトホール89をドライエッチング技術によ
り、基板80の表面とほぼ垂直に開口した後、窒化チタ
ン薄膜90を形成した、形成方法は窒化チタン薄膜84
と同様であり、平坦部上の膜厚は0.35μmである。
直径0.3μmのコンタクトホール89は窒化チタン薄
膜90で完全に埋込まれている。該窒化チタン薄膜90
上に、1%のシリコンと、1.5%の銅とを含むアルミ
ニウム合金薄膜91をスパッタ法により形成し、窒化チ
タン薄膜90と共に加工を施した。
【0029】従来の導電層84として多結晶シリコン薄
膜を用い、コンタクトホール89内を化学気相成長法に
よって形成した多結晶シリコン薄膜をエッチバックする
ことにより埋め込んだ装置と比較して、本参考例の装置
はアクセス時間が15%短縮され高性能化が達成され
た。また、従来の装置では本参考例の如き相補型MOS
半導体装置の場合、コンタクト部の不純物の型(pまた
はn)に応じて、コンタクトホール内に埋込む多結晶
シリコンに不純物をドープすることが必要であったが、
窒化チタンを埋込むことにより不要となった。また、コ
ンタクトホール89内に多結晶シリコンを用いた場合、
二酸化シリコンを主成分とする薄膜88中の酸素もしく
はリンが、該薄膜表面を流動化により平坦化するために
行う処理中等に、多結晶シリコン中に拡散し、不良の
原因となることがあったが、本参考例の装置ではかかる
不良は発生しなかった。なお、コンタクトホール89内
を他の導電体層、例えばタングステンによって埋込むこ
ともできる。この場合、窒化チタン薄膜84は処理中
のタングステンのシリサイド化反応を防止するバリア層
として機能する。
【0030】本発明の窒化チタン薄膜を用いた半導体装
置は従来の装置に比べて、高性能かつ高信頼である。上
記実施例1乃至3において示したように、本発明は特に
急峻な段差を表面に有する半導体装置において有効であ
るが、他の電子回路装置に適用した場合にも高性能化。
高信頼化の効果がもたらされることは言うまでもなく、
また、かかる電子回路装置を具備する電子機器において
も同様の効果がもたらされることも明らかである。
【0031】(参考例4) 図7および図8を用いて説明する。図1(a)に示した
のは、(100)のボロンをドープした抵抗率0.1Ω
・cmのシリコン基板110上に図8に示した装置を用い
て減圧化学気相成長法により窒化チタン膜111を形成
した試料である。
【0032】シリコン基板110を図8の装置の反応室
120内のヒータを内蔵した基板ホルダ121上に設置
し、反応室120を液体窒素トラップ,メカニカルブー
スタポンプ,ロータリーポンプからなる排気系122に
より3.0×10−3Torrまで排気した。しかる後、基
板ホルダ121内のヒータ(図示せず)に通電し、シリ
コン基板110の表面温度を450℃とした。次にガス
ノズル23からビスシクロベンタジエニルチタン,ガス
ノズル24からアンモニアをそれぞれ反応室120内に
導入した。ビスシクロぺンタジエニルチタンは蒸発容器
125内で気化して導入した。蒸発容器125および導
入配管126はシースヒータ127により80℃に保温
されている。ビスミクロペンタジエニル化合物を10S
CCM,アンモニアを600SCCM導入し、反応室1
20内の圧力を0.3Torrとし、5分間で120nmの
窒化チタン膜111をシリコン基板110上に形成し
た。次に、ガスを遮断し、ヒーターへの通電を停止し、
反応室120内を再び3.0×10−8Torrまで排気し
た。基板110を100℃まで冷却し、大気中に取出し
たところ図1の如くなった。窒化チタン膜111の抵抗
率は115μΩ・cmであり、反応性スパッタ法による膜
と同等の低い値であった。
【0033】図7(a)の試料上にスパッタ法によってア
ルミニウム膜112を形成すると図7(b)のようになっ
た。アルミニウム膜112の厚さは0.7μmであっ
た。
【0034】かかる試料に470℃15時間の熱処理を
施しオージェ光電子分光法により、アルミニウム,シリ
コンの深さ方向の分布を測定し熱処理前の測定データと
比較した。その結果熱処理によるアルミニウム,シリコ
ンの相互拡散反応の進行はオージェ光電子分光法の検出
限界以下のレベルであり窒化チタン膜111が有効なバ
リア層として機能したことが明らかとなった。基板温度
450℃で四塩化チタンとアンモニアとを原料として同
膜厚の窒化チタン膜111をホットウオール法のCVD
装置によって形成した試料に同条件の熱処理を施し、オ
ージェ光電子分光法による測定を行うと、アルミニウ
ム,シリコンが相互に拡散した様子が観測され、本実施
例によって形成された窒化膜の方がバリア性において優
れていることがわかった。また、本実施例によれば、装
置内での塩化アンモニウムの生成がないため、塩化アン
モニアのパーティクルの付着のない、清浄な半導体装置
の製造が可能である。
【0035】なお、ビスシクロペンタジエニル化合物と
アンモニアとを原料として窒化チタン膜を形成する際の
基板温度を本参考例中の450℃よりも高温とした場
合、さらにバリア性が向上することも明らかとなった。
また、基板温度が等しい場合には、本発明による窒化チ
タン膜の方が従来の四塩化チタンを用いる方法による膜
よりもバリア性が高いことを明らかとした。従って特に
低温での窒化チタン膜形成を必要としない場合において
も、本発明は、従来の方法に比べて、パーティクルの発
生がなく、バリア性が向上するという優位性を有してい
る。
【0036】(参考例5) 図9および図10を用いて説明する。
【0037】図9においてシリコン基板10の表面には
LOCOS法によって選択的に形成したニ酸化シリコン
膜131が形成されている。厚さ0.3μmのニ酸化シ
リコン膜131上に実施例4と同様の装置,方法で厚さ
0.3μmの窒化チタン膜132を形成し、通常のホト
リソグラフィー技術とドライエッチング技術とを用いて
窒化チタン膜132にパターニングを施した。窒化チタ
ン膜132形成時の基板温度は650℃であり、基板温
度以外の膜形成条件は実施例4と同じである。かかる窒
化チタン膜132上にフォスフォシリケートグラス(P
SG)膜133を常圧CVD法によって厚さ0.8μm
形成し、直径0.7μmのコンタクトホール134を開
口した。次に厚さ0.5μmのアルミニウム膜135、
さらにその上層に厚さ0.1μmの窒化チタン膜136
を形成した。窒化チタン膜136の形成は図4の装置を
用いてバイアスプラズマCVD法によって行った。
【0038】図10はロード・ロック室を具備したバイ
アスプラズマCVD装置を示す。基板130はロードロ
ック室を介して、13.56MHzの高周波電源150
によりバイアス電圧を印加可能な基板ホルダ142上に
設置した。基板ホルダ142は接地された反応室壁14
3とは絶縁材144により絶縁されている。反応室14
5をターボ分子ポンプを備えた排気系146により3×
10−8Torrまで排気した。基板ホルダ142に内蔵さ
れたヒーターにより基板30を350℃まで昇温後、ガ
ス導入口47から、10SCCMのビスシクロペンタジ
エニルチタン,ガスノズル48から300SCCMのア
ンモニアと300SCCMのアルゴンとを反応室145
に導入して反応室45内圧力を0.3Torrとした。ガス
導入口47,ガスノズル48は絶縁材49により接地さ
れた反応室143とは絶縁されており、周波数13.5
6MHzの高周波電力を電源140により印加可能であ
る。ガス導入を開始、反応室145内の圧力を0.3Tor
rに調整後、電源140および150より電力を印加し
た。電源140よりガスノズル48等に印加したのは、
0.2W/cm2の高周波電力であり、電源150より基板
ホルダ142を介して基板30に印加したのは−50V
の実効バイアス電圧である。かかる条件を3分間維持し
て基板30上に図1のように厚さ0.1μmの窒化チタ
ン膜136をバイアスプラズマCVD法で形成した。形
成された窒化チタン膜136の段差被覆性は四塩化チタ
ンとアンモニアとを原料として用いた場合と同等に優れ
ており、アミノチタン等を原料として用いた場合と比較
すると大幅に向上した。窒化チタン膜136とアルミニ
ウム膜135との積層膜に通常のホトリソグラフィー技
術とドライエッチング技術により同時にパターニングを
施した。
【0039】かかる試料に450℃30分の水素雰囲気
中熱処理を施した後、直径0.7μmのコンタクトホー
ルのコンタクト抵抗を測定したところ、310mΩであ
り、従来の反応性スパッタ法による窒化チタン膜132
を用いた場合の318mΩとほぼ等しかった。本発明に
よる窒化チタン膜132は熱処理中のアルミニウム膜1
35とシリコン基板130との間の反応を防止する有効
なバリア膜として機能した。
【0040】次に半導体基板130上に併せて作製した
10μm角の、ニ酸化シリコン膜を誘電対として用いた
キャパシタの耐圧を測定した。300個のキャパシタの
うち耐圧不良品は0個であった。従来、アルミニウム膜
35上の窒化チタン膜136を、四塩化チタンとアンモ
ニアとを原料として図10の装置を用いて、バイアスプ
ラズマCVD法によって形成した場合、同じキャパシタ
300個中の、耐圧不良品は19個であった。本発明の
窒化チタン膜形成法によれば、塩化アンモニウムのパー
ティクルの発生がないため、上記の如く、パーティクル
に起因する不良品の発生率を大幅に低減できる。
【0041】なお、窒化チタン膜136をアルミニウム
配線135上に形成することによる配線層の耐エレクト
ロマイグレーション性向上および耐ストレスマイグレー
ション性向上の効果は、従来の四塩化チタンとアンモニ
アとを原料としたバイアスプラズマ化学気相成長法によ
る膜を用いた場合と比較し、大幅に向上した。これは、
本発明の方法による窒化チタン膜中には塩素が全く含ま
れていないことの効果と発明者らは推定している。
【0042】上述のごとき、本発明の薄膜形成方法がも
たらす効果は窒化チタン膜に限定されるものではなく、
他の遷移金属窒化物薄膜の形成に適用した場合も同等の
効果がもたらされることはいうまでもない。
【0043】(実施例) 図11および図12を用いて説明する図11は本発明
を適用したバイポーラメモリの一部分を示す図である。
シリコン基板210上にはLOCOS法で選択的に形成
された二酸化シリコン膜211があり、さらにその上層
に常圧化学気相成長法によってフォスフォシリケースガ
ラス膜212が形成されている。コンタクトホール21
3を開口し、拡散層214を形成した後不純物をドープ
した多結晶シリコン配線層215が作製され、しかる
後、その多結晶シリコン配線層215上の一部に厚さ7
0nmの白金シリサイド層216がある。白金シリサイ
ド層216は白金を蒸着してパターニングを施した後、
熱処理によってシリサイド化反応を生じさせて形成し
た。バイアススパッタ法により厚さ800nmの二酸化
シリコン膜217を形成し、ヴィアホール218を開口
した。ヴィアホール218の直径は0.8μmである、
かかるシリコン基板210上に図12に示す装置を用い
て窒化チタン膜を形成した。
【0044】基板210を図12に示した装置のロード
ロック室(図示せず)から反応室220内の加熱ランプ
を内蔵した基板ホルダ221上に転送した。反応室22
0はメカニカルブースタポンプ222とロータリーポン
プにより2.0×10−8Torrまで排気されている。加
熱ランプにより基板を600℃まで昇温した後ガスノズ
ル224からアンモニアを、ガス吹出口225から四塩
化チタンを反応室220内に導入して減圧化学気相成長
法により基板210上に窒化チタン膜の形成を行った。
四塩化チタンの流量は9SCCM,アンモニアの流量は
1SLMあり、膜形成中の反応室220内の圧力は0.
25Torrに保った。なお四塩化チタンは25℃に保った
容器を226内で気化され、45℃に保温された配管2
27を経由してガス吹出し口225から基板上210へ
と導いた。さらに反応室220内壁への塩化アンモニウ
ムの付着を防止するため、反応室220内壁温度は、ヒ
ータにより100〜150℃に加熱した。上記の条件を
5分間維持した後、アンモニアと四塩化チタンの導入を
停止し基板ホルダ221内の加熱ランプへの通電を停止
して反応室220内を窒素でパージした、窒素中100
℃まで冷熱した後、基板210をロードロック室に転送
し、さらに大気中へと取り出した。X線回析法により測
定した窒化チタン膜の結晶配向は(200)面が主な配
向であった。(200)に対応するX線回析ピークは
(111)等の他のピークの80倍以上の強度であり、
同様の方法・条件で(100)シリコン基板上に形成し
た窒化チタン膜の結晶配向もほぼ等しく、下地による影
響はほとんどないといえる。また、膜の抵抗率は100
μΩ・cmである膜中の酸素・炭素含有量はそれぞれ1at
%以下、および3at%である。
【0045】このようにして、形成された厚さ12.0
nmの窒化チタン膜219上に1.5%のシリコンと0.
5%の銅とを含有する厚さ500nmのアルミニウム合
金膜200をスパッタ法により形成し、アルミニウムと
合金,窒化チタンの積層膜を通常のホトリソグラフィー
技術とドライエッチング技術とを用いて同時に加工し、
積層配線層を形成した。しかる後、バイアススパッタ法
により厚さ1.5μmの窒化珪素パッシベーション膜2
01を形成した。さらに、試料に450℃1時間の水素
雰囲気中熱処理を施した。
【0046】かかる試料100個の白金シリサイド層2
16と多結晶シリコン層215との間に形成されたショ
ットキー・ダイオードのショットキー・バリア高さを測
定したところ、平均0.75eVであり最小値は0.72e
V、最大値は0.78eVであった。窒化チタン層として
同じ膜厚の、従来の反応性スパッタ法による(111)
面に主な配向である抵抗率が120μΩ・cmの膜を用い
て、同様の測定をすると、平均値は0.62eV、最小値
は0.47eV,最大値は0.67eVであった。これは従
来の反応性スパッタ法による。(111)面が主な配向
である窒化チタン膜を用いた場合、バリア性の不足によ
り450℃,1時間の熱処理中にAl合金配線層20と
多結晶シリコン配線層215の間で相互拡散反応が生じ
たためであると考えられる。(200)面に主に配向し
た膜を用いたことにより、ショットキー・ダイオードの
熱的劣化のないバイポーラメモリの製造が可能となっ
た。
【0047】なお、図12に示した装置は13.56M
Hzの高周波電源228を備えておりプラズマ化学気相
成長法による膜形成も可能である。基板温度450℃で
プラズマ化学相成長法によって形成した(200)面が
主な配向の同膜厚の窒化チタン膜を用いた場合、図11
に示したショットキーダイオード200個のショットキ
ーバリア高さは0.68eVであり、この場合も従来の
反応性スパッタ法による膜よりもバリア性が改善され
た。基板にバイアスを印加しつつバイアスプラズマ化学
気相成長法によって形成した膜のバリア性は、本実施例
中の減圧化学気相成長法による膜とほぼ同等であった。
【0048】本実施例中では、窒化チタンバリア層を多
結晶シリコン配線層もしくは白金シリサイド層と、アル
ミニウム合金配線層との間のヴイアホール部に用いた
が、シリコン基板とアルミニウム合金配線層との間等の
コンタクトホール部に用いても同様の効果が得られるこ
とは言うまでもない。また、本実施例中で述べた四塩化
チタンとアンモニアの他、四塩化チタンと窒素等、他の
材料を原料として膜を形成した場合にも同一の面方位を
示し、同等の効果が得られることも発明者らは見出して
いる。
【0049】(実施例) 図13を用いて説明する。図13は本発明によるバリア
性の改良効果を説明するための図である。図中のデータ
は全て(100)シリコン基板上に厚さ100nmの窒
化チタン膜を形成し、さらに厚さ500nmのアルミニ
ウム膜を重ねて形成した試料のデータであり、アルミニ
ウムの抵抗率は試料を450℃10時間窒素雰囲気中で
熱処理した後の値である。図13の横軸は窒化チタン膜
形成後にX線回折法によって測定した窒化チタン膜の
(200)面に対応する20〜42.9°のピークの高
さ/(111)面に対応する20〜36.8°ピークの
高さである。縦軸は窒化チタン膜上に形成した厚さ50
0nmの純アルミニウム膜の抵抗率(熱処理後の値)で
ある。熱処理前の抵抗率は、275μΩ・cmである。
【0050】○は減圧化学気相成長法、●はバイアスプ
ラズマ化学気相成長法、Δは反応性スパッタ法によって
形成した窒化チタン膜を用いた試料のデータであり、図
中に示した窒化チタン膜の抵抗率はチタン膜形成直後の
値である。
【0051】図13より明らかなように、(200)配
向の度合が増すにつれて、熱処理後のアルミニウム膜の
抵抗増加が減少する。すなわち、横軸が10以上の(2
00)面が主な配向である膜は、バリア性が高く熱処理
中のシリコン基板とアルミニウム膜との相互拡散反応を
防止する効果が大である。
【0052】また、図13より反応性スパッタ法による
窒化チタン膜も(200)配向成分を増すにつれてバリ
ア性は増すものの、窒化チタン膜の抵抗率が増加するこ
ともわかる。これに対し、減圧化学気相成長法、バイア
スプラズマ化学気相成長法による膜は、低抵抗で、か
つ、バリア性も優れている。
【0053】(参考例6) 図14および図15を用いて説明する。図14(a)は
化学気相成長法により厚さ1μmの二酸化シリコン膜3
11を形成しコンタクトホール312を開口した抵抗率
約10Ω・cmのP型シリコン基板310を示す。コンタ
クトホール312の直径は0.8μmである。コンタク
トホール312の開口後、開口部のシリコン基板310
のボロンをイオン注入してp+領域313を形成してあ
る。かかるシリコン基板310上に図15に示す減圧化
学気相成長装置を用いて窒化チタン膜を形成した。
【0054】基板310を図15に示した装置の反応室
320内のヒータが内蔵された基板ホルダ321上に設
置した後反応室320をターボ分子ポンププ322とロ
ータリーポンプ323により排気した。3.0×10−
8Torrまで排気後、基板ホルダ321に内蔵されたヒー
タ(図示せず)に通電し基板を550℃に昇温した。し
かる後、ガスノズル324からアンモニアを、ガス吹出
し口325からの四塩化チタンを反応室320内に導入
して減圧化学気相成長法により基板310上に窒化チタ
ン膜の形成を行った。四塩化チタンの流量は10SCC
M,アンモニアの流量は900SCCMであり、膜形成
中の反応室320内の圧力は0.35Torrに保った。な
お、四塩素チタンは30℃に保った容器326内で気化
され、50℃に保温された配管327を経由してガス吹
出し口325から導いた。さらに反応室320の内壁は
塩化アンモニウムの生成を防止するため、反応室320
の外壁に備えられたヒータにより120℃に加熱した。
上記の条件を5分間維持した後、アンモニア,四塩化チ
タンの導入を停止し、基板ホルダ321内のヒータへの
通電を停止し再び反応室320を約3.0×10−8Tor
rまで排気した。反応室320内で150℃まで冷却し
た後、基板310を大気中に取出した。
【0055】図14(b)は上記の手順で窒化チタン膜3
14を形成した後のシリコン基板310を示す。窒化チ
タン膜314の厚さは150nmである。なお、直径2
インチ、厚さ200μmのシリコン基板に同条件で窒化
チタン膜を形成し、膜形成前後の基板の反りの差から求
めた。窒化チタン膜の内部応力は0.77GPaの引っ
張り応力であった。従って窒化チタン膜314の内部応
力も約0.77GPaの引っ張り応力であるといえる。
かかる窒化チタン膜14上にスパッタ法により厚さ50
0nmの1.5%Siを含むアルミニウム合金膜15を
形成すると図14(c)の如くなった。しかる後、通常の
ホトリソグラフィ技術,ドライエッチング技術等によ
り、アルミニウム合金膜315と窒化チタン膜314と
に同時にパターニングを施し、積層配線層を形成した。
【0056】プラズマ化学気相成長法によって厚さ50
0nmの窒化シリコンパッシペーション膜を全面に形成
した。
【0057】かかる試料の直径0.8μmのコンタクト
ホールのコンタクト抵抗を測定したところ250Ωであ
った。なお、同構造の圧縮応力の窒化チタン膜を用いた
試料の直径0.8μmのコンタクトホールのコンタクト
抵抗は240Ωである。圧縮応力を有する窒化チタン膜
の形成は反応性スパッタ法によった。膜形成時の基板温
度は150℃である。
【0058】引っ張り応力と圧縮応力の窒化チタン膜を
用いた上記ニ試料に500℃10時間の窒素雰囲気中熱
処理を施した後、再びコンタクト抵抗を測定した。直径
0.8μmのコンタクトホールのコンタクト抵抗は引っ
張り応力の窒化チタン膜を用いた試料では280Ω、圧
縮応力の窒化チタン膜を用いた試料では410Ωであっ
た。引っ張り応力を有する窒化チタン膜の方がコンタク
トホール部において高いバリア性を有することが認めら
れた。
【0059】一方、引っ張り応力と圧縮応力の窒化チタ
ン膜を用いたニ仕様の試料の積層配線に対し、高温通電
寿命試験と高温非通電寿命試験を行った。試験を行った
積層配線の幅はいずれも1μmである。
【0060】高温通電寿命試験の条件は周囲温度250
℃、電流密度は2.0×108A/cm2である。それぞれ
の仕様で各200個の試料の試験を行ったところ、引っ
張り応力の窒化チタン膜を用いた試料の平均寿命は8.
3時間であった。圧縮応力の窒化チタン膜を用いた試験
の平均寿命5.7時間に比べて大幅に寿命が長かった。
引っ張り応力の窒化チタン膜を用いることにより、アル
ミニウム合金,窒化チタン積層配線層の耐エレクトロマ
イグレーション性を向上することができた。
【0061】高温非通電(放置)試験の条件は周囲温度
250℃である。引っ張り応力の窒化チタン膜を用いた
200個の試料の平均寿命は283時間であり、圧縮応
力の窒化チタン膜を用いた200個の試料の平均寿命は
107時間であった。引っ張り応力を有する磁化チタン
膜を用いることにより、アルミニウム合金と窒化チタン
膜の積層配線層の耐ストレスマイグレーション性を大幅
に向上することができた。さらに窒化チタン膜の原料と
して四塩化チタンと窒素等、他の材料を用いた場合にも
同等の効果が得られた。
【0062】なお、図15に示した装置を用いて六フッ
化タングステンとアンモニアとを原料として減圧化学気
相成長法により内部応力が引っ張り応力の窒化タングス
テン膜を形成したところ、反応性スパッタ法により形成
した圧縮応力の膜に比べ、バリア性が優れていることが
わかった。また、1.5%のSiを含有するアルミニウ
ム合金と窒化タングステンの積層配線の耐エレクトロス
グレーション性,耐ストレスマイグレーション性は、共
に、引っ張り応力の窒化タングステン膜を用いた場合の
方が、圧縮応力の膜を用いた場合よりも高かった。な
お、窒化タングステン膜の原料として六フッ化タングス
テンと窒素等、他の材料を用いた場合にも同等の効果が
得られた。
【0063】内部応力が引っ張り応力である窒化チタン
膜、窒化タングステン膜の形成は、上記の減圧化学気相
成長法の他、プラズマ化学気相成長法によっても可能で
ある。さらに、バイアスプラズマ化学気相成長法(基板
にバイアス電圧を印加しつつ行うプラズマ化学気相成長
法)によって形成することもできる。バイアスプラズマ
化学気相成長法の膜の方がプラズマ化学気相成長法によ
る膜よりも高密度で、バリア性は優れていた。反応性ス
パッタ法で基板温度を600℃以上に保って膜形成を行
うことによっても内部応力が引っ張り応力の膜形成がで
きた。いずれの方法で形成した引っ張り応力の膜も、本
参考例中の減圧化学気相成長法による窒化チタン膜と同
様の効果が得られた。
【0064】本発明においては、コールドウオール型C
VD装置を用い、低圧CVDによって窒化チタン膜を形
成することが必要である。反応室内のかつ圧力が高い常
圧CVDでは、直径もしくは幅が1μm以下で、アスペ
クト比(孔の深さ/孔の直径または幅)が0.7以上と
いう孔に、高い段差被覆で窒化チタン膜を形成すること
は困難である。また、反応室の壁面の温度が基板の温度
よりも高くなるポットウオール型のCVD装置を用いる
と、たとえ反応室内のガス圧力を常圧より低くし、低圧
CVDによって窒化チタン膜を形成しても、十分な段階
被覆性が得られないばかりでなく、シリコンとアルミニ
ウムの反応を阻止するためのバリヤとしての特性が低下
してしまう。従って、反応室の壁面の温度が半導体基板
の温度よりも低くなる、コールドウオール型CVD装置
を用い、低圧CVDに窒化チタン膜を形成することが重
要である。
【0065】本発明において、溝の外において絶縁膜上
に形成された部分における窒化チタン膜の膜厚は500
m〜0.7μmであることが望ましい。この部分におけ
る膜厚が50nmより薄いと、バリヤ層と1つの特性が
不十分になり、0.7μmより厚いと、クラックが生じ
やすくなる。
【0066】窒化チタン膜を形成する際の半導体基板の
温度は400℃〜900℃とすることが好ましい。この
際の温度が400℃より低いと、後の工程で行なわれる
熱処理によって、窒化チタン膜に割れが生じやすく、9
00℃より高いと、窒化チタンを堆積する際に割れが生
じやすい。また、窒化チタン膜を形成する際の、反応室
の壁面の温度は、上記半導体基板の温度より300℃以
上低くすることが好ましい。両者の温度差が小さくなる
と、コールドウオール型CVD装置を用いたことによっ
て得られる効果が低下し、窒化チタン膜の段差被覆性と
バリヤ層としての特性が低下する。また、窒化チタン膜
を形成する際の反応室の圧力は0.05Torr〜1Torrと
することが好ましい。上記圧力が0.05Torrより低い
と、窒化チタンの堆積速度が著しく低下して、酸素の混
入などによって膜の特性が低下し、1Torrより高いと、
上記微細でアスペクト比の大きい孔内に、窒化チタン膜
を形成することが困難になる。また上記アルミニウム合
金としては、Al−Si合金,Al−Cu合金もしくは
Al−Mn合金など、半導体装置の配線として用いられ
る各種アルミニウム合金を使用できる。
【0067】
【発明の効果】以上、詳細に説明したように、極めて微
細な孔の内面上に、バリヤ性がすぐれ、かつ高い段差被
覆性の窒化チタン膜を有する装置を得ることができ、微
で信頼性の高い半導体装置を得ることが可能になっ
た。
【図面の簡単な説明】
【図1】一参考例を示す工程図。
【図2】参考例に用いるCVD装置の一例を示す図。
【図3】異なる参考例を示す図。
【図4】異なる参考例を示す図。
【図5】従来の方法で形成された窒化チタン膜の断面形
状を示す図。
【図6】さらに他の参考例を示す断面図。
【図7】さらに他の参考例を示す断面図。
【図8】さらに他の参考例で使用した装置を示す図。
【図9】さらに他の参考例を示す断面図。
【図10】さらに他の参考例で使用した装置を示す図。
【図11】本発明の実施例を示す断面図。
【図12】本発明の実施例で使用した装置を示す図。
【図13】本発明の効果の一例を示す図。
【図14】さらに他の参考例を示す断面図。
【図15】さらに他の参考例で使用した装置を示す図。

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】表面に段差を有する基体と、 X線回折の(200)面のピーク高さが、(111)面
    のピーク高さに対し、10倍以上である、前記段差部に
    形成された窒化チタン膜を有することを特徴とする半導
    体装置。
  2. 【請求項2】前記窒化チタン膜上には、さらに第2の導
    電膜が形成されていることを特徴とする請求項1記載の
    半導体装置。
  3. 【請求項3】前記第2の導電膜は、アルミニウム膜また
    はアルミニウム合金膜であることを特徴とする請求項2
    記載の半導体装置。
  4. 【請求項4】開口部を有する基体と、 前記開口部から前記開口部の周辺の前記基体上面にかけ
    て形成された窒化チタン膜とを有し、 前記窒化チタン膜のX線回折の(200)面のピーク高
    さは、(111)面のピーク高さに対し、10倍以上で
    あることを特徴とする半導体装置。
  5. 【請求項5】前記窒化チタン膜上には、さらにアルミニ
    ウム膜が形成されていることを特徴とする請求項4記載
    の半導体装置。
  6. 【請求項6】開口部を有する基体と、 前記開口部から前記開口部の周辺の前記基体上面にかけ
    て形成された窒化チタン膜とを有し、 前記窒化チタン膜のX線回折の(200)面のピーク高
    さは、(111)面のピーク高さに対し、80倍以上で
    あることを特徴とする半導体装置。
  7. 【請求項7】 幅もしくは直径が1μm以下でアスペクト
    比が0.7以上の開口部を有する基体と、 前記開口部内に形成された窒化チタン膜とを有し、 前記窒化チタン膜のX線回折の(200)面のピーク高
    さは、(111)面のピーク高さに対し、10倍以上で
    あることを特徴とする半導体装置。
JP18797097A 1997-07-14 1997-07-14 半導体装置 Expired - Lifetime JP2795277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18797097A JP2795277B2 (ja) 1997-07-14 1997-07-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18797097A JP2795277B2 (ja) 1997-07-14 1997-07-14 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP63091556A Division JP2776826B2 (ja) 1988-04-15 1988-04-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1064852A JPH1064852A (ja) 1998-03-06
JP2795277B2 true JP2795277B2 (ja) 1998-09-10

Family

ID=16215342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18797097A Expired - Lifetime JP2795277B2 (ja) 1997-07-14 1997-07-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2795277B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4559866B2 (ja) * 2005-01-17 2010-10-13 パナソニック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH1064852A (ja) 1998-03-06

Similar Documents

Publication Publication Date Title
JP2776826B2 (ja) 半導体装置およびその製造方法
JP3330495B2 (ja) 電気的相互接続用薄膜金属バリア層
US6022802A (en) Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
JP3358328B2 (ja) 高融点金属膜の成膜方法
US20050023686A1 (en) Multilayer diffusion barrier for copper interconnections
US20060246714A1 (en) Method of forming a conductive contact
US6114242A (en) MOCVD molybdenum nitride diffusion barrier for Cu metallization
JPH09237838A (ja) 金属配線構造及びその形成方法
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
JP4169383B2 (ja) チタンと窒素を含有する薄膜の蒸着法
EP0645471B1 (en) Stacked thin film assembly and method of forming same
US6569756B1 (en) Method for manufacturing a semiconductor device
US7199043B2 (en) Method of forming copper wiring in semiconductor device
JP2795277B2 (ja) 半導体装置
JP2000174019A (ja) 半導体装置及びその製造方法
JP2800818B2 (ja) 半導体装置の製造方法
JPH09199445A (ja) 半導体装置の製造方法
TWI323497B (en) Method of fabricating a dual-damascene copper structure
JP2003203975A (ja) 半導体素子の金属配線形成方法
JP2000124310A (ja) 半導体装置およびその製造方法
JPH07201779A (ja) 電極配線およびその形成方法
JP2981366B2 (ja) 半導体装置の製造方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JP4006720B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080626

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080626