JPH09237838A - 金属配線構造及びその形成方法 - Google Patents
金属配線構造及びその形成方法Info
- Publication number
- JPH09237838A JPH09237838A JP9024472A JP2447297A JPH09237838A JP H09237838 A JPH09237838 A JP H09237838A JP 9024472 A JP9024472 A JP 9024472A JP 2447297 A JP2447297 A JP 2447297A JP H09237838 A JPH09237838 A JP H09237838A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- silicon oxide
- forming
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 43
- 239000002184 metal Substances 0.000 title claims abstract description 43
- 230000015572 biosynthetic process Effects 0.000 title description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 21
- 239000000126 substance Substances 0.000 abstract description 6
- 239000007789 gas Substances 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- -1 Cu3 P Chemical class 0.000 abstract description 3
- 239000012159 carrier gas Substances 0.000 abstract description 3
- 150000001875 compounds Chemical class 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 56
- 239000010410 layer Substances 0.000 description 27
- 230000004888 barrier function Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 229910010055 TiB Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008938 W—Si Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【課題】 Ｃｕを用いた金属配線においてＣｕの拡散及
び寄生容量の増加を防いで素子の信頼性を高めることが
できる金属配線構造及び形成方法を提供する。 【解決手段】 本発明金属配線構造は、導電線と隣接し
た絶縁膜の一部の密度を増加させたり、不純物の含有さ
れた変質層とする。また、本発明の金属配線形成方法
は、半導体基板に形成されたシリコン酸化膜の所定領域
にトレンチを形成する段階と、前記シリコン酸化膜の表
面に変質層を形成する段階と、前記変質層上に導電性物
質を堆積して導電線を形成する段階を有する。
び寄生容量の増加を防いで素子の信頼性を高めることが
できる金属配線構造及び形成方法を提供する。 【解決手段】 本発明金属配線構造は、導電線と隣接し
た絶縁膜の一部の密度を増加させたり、不純物の含有さ
れた変質層とする。また、本発明の金属配線形成方法
は、半導体基板に形成されたシリコン酸化膜の所定領域
にトレンチを形成する段階と、前記シリコン酸化膜の表
面に変質層を形成する段階と、前記変質層上に導電性物
質を堆積して導電線を形成する段階を有する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子に係り、
特にＣｕを用いた金属配線においてＣｕの拡散及び寄生
容量の増加を防いで素子の信頼性を高めるのに適した金
属配線構造及び形成方法に関する。
特にＣｕを用いた金属配線においてＣｕの拡散及び寄生
容量の増加を防いで素子の信頼性を高めるのに適した金
属配線構造及び形成方法に関する。
【０００２】
【従来の技術】一般に、アルミニウムとその合金薄膜は
電気伝導度が高く、乾式エッチングによるパタ−ン形成
が容易であり、シリコン酸化膜との接着性に優れると共
に、比較的安価なので半導体回路の配線材料として幅広
く使われてきた。しかし、集積回路の集積度が増加する
につれ素子が小さくなり、配線の微細化、多層化により
段差を有する部分や、コンタクトやビアなどの接続ホ−
ルの内部での段差における被覆性が大事になった。
電気伝導度が高く、乾式エッチングによるパタ−ン形成
が容易であり、シリコン酸化膜との接着性に優れると共
に、比較的安価なので半導体回路の配線材料として幅広
く使われてきた。しかし、集積回路の集積度が増加する
につれ素子が小さくなり、配線の微細化、多層化により
段差を有する部分や、コンタクトやビアなどの接続ホ−
ルの内部での段差における被覆性が大事になった。
【０００３】すなわち、従来の金属配線膜形成方法であ
るスパッタリングを適用すればこのように段差を有する
部分ではシャドウ効果により部分的に配線膜が薄く形成
され、特に横縦比が１以上の接続ホ−ルでは深刻に現れ
る。従って、かかる物理的な堆積方法の代わりに均一な
厚さで堆積できる気相成長法（ＣＶＤ）が導入されタン
グステン膜を低圧ＣＶＤで形成することにより段差被覆
性を改善する研究が進んできたが、タングステン配線膜
はアルミニウム配線膜に比べて比抵抗が２倍以上となる
ので配線膜としての使用が困難である。
るスパッタリングを適用すればこのように段差を有する
部分ではシャドウ効果により部分的に配線膜が薄く形成
され、特に横縦比が１以上の接続ホ−ルでは深刻に現れ
る。従って、かかる物理的な堆積方法の代わりに均一な
厚さで堆積できる気相成長法（ＣＶＤ）が導入されタン
グステン膜を低圧ＣＶＤで形成することにより段差被覆
性を改善する研究が進んできたが、タングステン配線膜
はアルミニウム配線膜に比べて比抵抗が２倍以上となる
ので配線膜としての使用が困難である。
【０００４】従って、現在の半導体素子の製造工程のお
いては接続ホ−ルに埋没層を形成して金属配線を形成す
る方法が多く研究されている。前記のようなプラグを用
いた金属配線形成において、ＣＶＤによるアルミニウム
配線膜の形成は段差被覆性が改善されると共に、写真エ
ッチング工程などの既存のスパッタリングによるアルミ
ニウム配線膜の形成技術の関連工程との連続性を保てる
ので有利である。
いては接続ホ−ルに埋没層を形成して金属配線を形成す
る方法が多く研究されている。前記のようなプラグを用
いた金属配線形成において、ＣＶＤによるアルミニウム
配線膜の形成は段差被覆性が改善されると共に、写真エ
ッチング工程などの既存のスパッタリングによるアルミ
ニウム配線膜の形成技術の関連工程との連続性を保てる
ので有利である。
【０００５】そして、Ｃｕはアルミニウムに比べて比抵
抗が低く電子移動やストレス移動特性に優れるので、信
頼性をさらに改善できる。Ｃｕを用いた金属配線膜の形
成にスパッタリングやＣＶＤを用いる方法が研究されて
いる。しかし、Ｃｕは室温でシリコン内における拡散係
数が約１０-8ｃｍ2 ／ｓｅｃと極めて早い格子間拡散速
度を示す。シリコン内に拡散されたＣｕは再結合中心と
して働くので少数キャリヤの寿命を縮めて素子の特性を
低下させる。
抗が低く電子移動やストレス移動特性に優れるので、信
頼性をさらに改善できる。Ｃｕを用いた金属配線膜の形
成にスパッタリングやＣＶＤを用いる方法が研究されて
いる。しかし、Ｃｕは室温でシリコン内における拡散係
数が約１０-8ｃｍ2 ／ｓｅｃと極めて早い格子間拡散速
度を示す。シリコン内に拡散されたＣｕは再結合中心と
して働くので少数キャリヤの寿命を縮めて素子の特性を
低下させる。
【０００６】したがって、Ｃｕを用いた金属配線形成に
おいては、Ｃｕとシリコン基板との間に拡散防止層とし
て障壁層を形成すべきである。その拡散障壁層としては
Ｗ、Ｎｉ60Ｎｂ40、非晶質Ｗ−Ｓｉ、Ｔａ、ＴｉＢ2 、
Ｔａ−Ｓｉ−ＮそしてＴｉＮなどがある。この物質のう
ちＴｉＮは現在アルミニウム配線の障壁層として多用さ
れているので、有機化合物を用いた有機金属ＣＶＤ法が
研究されている。そして、金属配線が微細化されれば、
障壁層とＣｕ膜の積層構造においては障壁層の占有比率
が増えるのでＣｕ膜の使用による抵抗減少効果が低下す
る。
おいては、Ｃｕとシリコン基板との間に拡散防止層とし
て障壁層を形成すべきである。その拡散障壁層としては
Ｗ、Ｎｉ60Ｎｂ40、非晶質Ｗ−Ｓｉ、Ｔａ、ＴｉＢ2 、
Ｔａ−Ｓｉ−ＮそしてＴｉＮなどがある。この物質のう
ちＴｉＮは現在アルミニウム配線の障壁層として多用さ
れているので、有機化合物を用いた有機金属ＣＶＤ法が
研究されている。そして、金属配線が微細化されれば、
障壁層とＣｕ膜の積層構造においては障壁層の占有比率
が増えるのでＣｕ膜の使用による抵抗減少効果が低下す
る。
【０００７】導電性物質を主として用いる障壁層の代わ
りにＣｕ膜をシリコン酸化膜以外の絶縁膜で被覆するこ
とによりＣｕの拡散を抑制する方法が現在提案されてい
る。しかし、前述した従来の金属配線においてはシリコ
ン酸化膜以外のシリコン窒化膜やアルミナなどは誘電率
がシリコン酸化膜に比べて極めて大きいので、金属配線
の寄生容量が増大する。さらに、Ｃｕ配線の酸化及び拡
散障壁層の金属または金属化合物は導電線の間隔を実質
的に減少させる。
りにＣｕ膜をシリコン酸化膜以外の絶縁膜で被覆するこ
とによりＣｕの拡散を抑制する方法が現在提案されてい
る。しかし、前述した従来の金属配線においてはシリコ
ン酸化膜以外のシリコン窒化膜やアルミナなどは誘電率
がシリコン酸化膜に比べて極めて大きいので、金属配線
の寄生容量が増大する。さらに、Ｃｕ配線の酸化及び拡
散障壁層の金属または金属化合物は導電線の間隔を実質
的に減少させる。
【０００８】
【発明が解決しようとする課題】本発明は前述した従来
の半導体素子の金属配線の問題点を解決するために案出
されたもので、その目的はＣｕを用いた金属配線におい
てＣｕの拡散を防げる物質層を形成して効率よく素子の
信頼性を高めた金属配線構造及び形成方法を提供するこ
とである。
の半導体素子の金属配線の問題点を解決するために案出
されたもので、その目的はＣｕを用いた金属配線におい
てＣｕの拡散を防げる物質層を形成して効率よく素子の
信頼性を高めた金属配線構造及び形成方法を提供するこ
とである。
【０００９】
【課題を解決するための手段】前述した目的を達成する
ために本発明による金属配線構造は、絶縁膜の導電線と
隣接した部分を密度を増加させたり、不純物を含ませて
たりして金属の拡散を抑制する変質層とさせたことを特
徴とする。本発明の金属配線形成方法は、半導体基板に
形成されたシリコン酸化膜の所定領域にトレンチを形成
する段階と、シリコン酸化膜の表面に変質層を形成する
段階と、前記変質層上に導電性物質を堆積させて導電線
を形成する段階とを有することを特徴とする。
ために本発明による金属配線構造は、絶縁膜の導電線と
隣接した部分を密度を増加させたり、不純物を含ませて
たりして金属の拡散を抑制する変質層とさせたことを特
徴とする。本発明の金属配線形成方法は、半導体基板に
形成されたシリコン酸化膜の所定領域にトレンチを形成
する段階と、シリコン酸化膜の表面に変質層を形成する
段階と、前記変質層上に導電性物質を堆積させて導電線
を形成する段階とを有することを特徴とする。
【００１０】
【発明の実施の形態】以下、添付した図面に基づき本発
明の金属配線構造及び形成方法について詳述する。図１
は本発明の第１実施形態による金属配線の工程断面図で
ある。本発明はＣｕを用いた半導体素子の配線におい
て、隣接する導電性領域にＣｕが拡散されるのを効率よ
く防げるシリコン酸化膜の改善に係り、次のような構造
を有する。導電線とこれを電気的に絶縁させるための絶
縁膜より構成される配線構造において、導電線と隣接し
た絶縁膜の一部の密度を増加させるか、又は不純物を含
有した変質層とする構成である。
明の金属配線構造及び形成方法について詳述する。図１
は本発明の第１実施形態による金属配線の工程断面図で
ある。本発明はＣｕを用いた半導体素子の配線におい
て、隣接する導電性領域にＣｕが拡散されるのを効率よ
く防げるシリコン酸化膜の改善に係り、次のような構造
を有する。導電線とこれを電気的に絶縁させるための絶
縁膜より構成される配線構造において、導電線と隣接し
た絶縁膜の一部の密度を増加させるか、又は不純物を含
有した変質層とする構成である。
【００１１】前述した構造を有する本発明の金属配線形
成工程は次の通りである。まず、シリコン酸化膜１１な
どの絶縁膜が形成された半導体基板にトレンチ１２を形
成し（図１ａ）、圧力を０．５〜１０ｔｏｒｒにし、Ｒ
ｆパワ−を０．５〜２Ｗ／ｃｍ2 にして、３５０〜４５
０℃の温度で１０〜１８０秒間、ＢＨ3、ＰＨ3 、Ｓｉ
Ｈ4、Ｓｉ2Ｈ6、ＮＨ3、Ｎ2ＯのガスをＮ2、Ａｒなどの
キャリヤガスと共に前記シリコン酸化膜１１内に注入す
る（図１ｂ）。
成工程は次の通りである。まず、シリコン酸化膜１１な
どの絶縁膜が形成された半導体基板にトレンチ１２を形
成し（図１ａ）、圧力を０．５〜１０ｔｏｒｒにし、Ｒ
ｆパワ−を０．５〜２Ｗ／ｃｍ2 にして、３５０〜４５
０℃の温度で１０〜１８０秒間、ＢＨ3、ＰＨ3 、Ｓｉ
Ｈ4、Ｓｉ2Ｈ6、ＮＨ3、Ｎ2ＯのガスをＮ2、Ａｒなどの
キャリヤガスと共に前記シリコン酸化膜１１内に注入す
る（図１ｂ）。
【００１２】この注入によって、図１ｃに示すように、
シリコン酸化膜１１の密度が増え、シリコン酸化膜１１
の一部がＣｕの拡散を防げる物質に変わって変質層１３
が形成される（一般に、ＰＥＣＶＤ酸化膜の密度は２．
２２ｇ／ｃｍ3 であるが、Ｓｉ−ｒｉｃｈ酸化膜は２．
２６と密度が増える）。
シリコン酸化膜１１の密度が増え、シリコン酸化膜１１
の一部がＣｕの拡散を防げる物質に変わって変質層１３
が形成される（一般に、ＰＥＣＶＤ酸化膜の密度は２．
２２ｇ／ｃｍ3 であるが、Ｓｉ−ｒｉｃｈ酸化膜は２．
２６と密度が増える）。
【００１３】次いで、図１ｄのようにＣｕをスパッタリ
ングまたは（ｈａｆｃ）Ｃｕ（ＶＴＭＳ９などのソ−ス
を用いたＣＶＤで導電性物質層１４を形成し、ＣＭＰな
どの工程でエッチバックして導電線を形成する。このと
き、Ｃｕ膜とシリコン酸化膜１１との接着性や拡散防止
のためにＴｉＮなどの障壁合金層をさらに形成してもよ
い。
ングまたは（ｈａｆｃ）Ｃｕ（ＶＴＭＳ９などのソ−ス
を用いたＣＶＤで導電性物質層１４を形成し、ＣＭＰな
どの工程でエッチバックして導電線を形成する。このと
き、Ｃｕ膜とシリコン酸化膜１１との接着性や拡散防止
のためにＴｉＮなどの障壁合金層をさらに形成してもよ
い。
【００１４】前述した本発明の第１実施形態による金属
配線形成工程においては、Ｐ、Ｓｉ、Ｎ、Ｂなどの元素
を注入してあるので、Ｃｕ膜から拡散されるＣｕ原子や
イオンが、Ｃｕ3Ｐ、Ｃｕ3Sｉ、Ｃｕ2Ｎ、Ｃｕ3Ｂ2など
の化合物又はＣｕ3（ＰＯ4)2、ＣｕＳｉＯ4、Ｃｕ（Ｎ
Ｏ3）2、Ｃｕ（ＢＯ2)2などの酸化物となり、Ｃｕの拡
散を抑制することになる。
配線形成工程においては、Ｐ、Ｓｉ、Ｎ、Ｂなどの元素
を注入してあるので、Ｃｕ膜から拡散されるＣｕ原子や
イオンが、Ｃｕ3Ｐ、Ｃｕ3Sｉ、Ｃｕ2Ｎ、Ｃｕ3Ｂ2など
の化合物又はＣｕ3（ＰＯ4)2、ＣｕＳｉＯ4、Ｃｕ（Ｎ
Ｏ3）2、Ｃｕ（ＢＯ2)2などの酸化物となり、Ｃｕの拡
散を抑制することになる。
【００１５】図２は本発明の第２実施形態による金属配
線の工程断面図である。この例では、上部導電線と下部
導電線とのビアホ−ルにシリコン酸化膜のプラズマ処理
を施し、下部導電線の表面部に金属障壁を形成してＣｕ
の拡散を抑制している。
線の工程断面図である。この例では、上部導電線と下部
導電線とのビアホ−ルにシリコン酸化膜のプラズマ処理
を施し、下部導電線の表面部に金属障壁を形成してＣｕ
の拡散を抑制している。
【００１６】まず、図２ａのように、Ｔｉ、Ｔａ、Ｗな
どを用いた高融点金属膜１６が表面に積層された下部導
電線１５とシリコン酸化膜などの層間絶縁膜１８が形成
された半導体基板に接続ホ−ル１７を形成して下部導電
線１５に積層された高融点金属膜１６を選択的に露出さ
せる。次いで、図２ｂのように、圧力を０．５〜１０ｔ
ｏｒｒにし、Ｒｆパワ−を０．５〜２Ｗ／ｃｍ２ に
し、３５０〜４５０℃の温度で、１０〜１８０秒間、Ｓ
ｉＨ4、Ｓｉ2Ｈ6、ＮＨ3などのガスをＮ2、Ａｒなどの
キャリヤガスと共に前記シリコン酸化膜内に注入させ
る。この注入によって、同時にシリコン酸化膜の密度が
増え、図２ｃのようにシリコン酸化膜の一部がＣｕの拡
散を防げる物質に変わって、変質層１４が形成される。
そして、露出された高融点金属膜１６の表面には部分的
にシリサイドまたはナイトライドなどの金属変質層１９
が形成される。すなわち、ＴｉＳｉ2、 ＷＳｉ2 などの
シリサイドや、ＴｉＮ、ＴａＮ、ＷＮなどのナイトライ
ドが形成される。
どを用いた高融点金属膜１６が表面に積層された下部導
電線１５とシリコン酸化膜などの層間絶縁膜１８が形成
された半導体基板に接続ホ−ル１７を形成して下部導電
線１５に積層された高融点金属膜１６を選択的に露出さ
せる。次いで、図２ｂのように、圧力を０．５〜１０ｔ
ｏｒｒにし、Ｒｆパワ−を０．５〜２Ｗ／ｃｍ２ に
し、３５０〜４５０℃の温度で、１０〜１８０秒間、Ｓ
ｉＨ4、Ｓｉ2Ｈ6、ＮＨ3などのガスをＮ2、Ａｒなどの
キャリヤガスと共に前記シリコン酸化膜内に注入させ
る。この注入によって、同時にシリコン酸化膜の密度が
増え、図２ｃのようにシリコン酸化膜の一部がＣｕの拡
散を防げる物質に変わって、変質層１４が形成される。
そして、露出された高融点金属膜１６の表面には部分的
にシリサイドまたはナイトライドなどの金属変質層１９
が形成される。すなわち、ＴｉＳｉ2、 ＷＳｉ2 などの
シリサイドや、ＴｉＮ、ＴａＮ、ＷＮなどのナイトライ
ドが形成される。
【００１７】次いで、図２ｄのようにＣｕスパッタリン
グまたは（ｈｆａｃ）Ｃｕ（ＶＴＭＳ）などのソ−スを
用いたＣＶＤ法で導電性物質層１４を形成し、ＣＭＰ工
程でエッチバックして上部導電線を形成する。この際、
選択堆積法でプラグを形成し、Ｃｕをスパッタリングし
て上部導電線を形成することもできる。そして、Ｃｕ膜
とシリコン酸化膜との接着性や拡散防止のためにＴｉＮ
などの障壁合金層をさらに形成し得る。
グまたは（ｈｆａｃ）Ｃｕ（ＶＴＭＳ）などのソ−スを
用いたＣＶＤ法で導電性物質層１４を形成し、ＣＭＰ工
程でエッチバックして上部導電線を形成する。この際、
選択堆積法でプラグを形成し、Ｃｕをスパッタリングし
て上部導電線を形成することもできる。そして、Ｃｕ膜
とシリコン酸化膜との接着性や拡散防止のためにＴｉＮ
などの障壁合金層をさらに形成し得る。
【００１８】図３は本発明の第３実施形態による金属配
線の工程断面図である。本発明の第３実施形態による金
属配線形成方法は、まずＣｕ膜のパタ−ンを形成し、シ
リコン酸化膜を堆積して被覆する際、初期堆積過程にお
いてＢＨ3 、ＰＨ3、ＳｉＨ4、Ｓｉ2Ｈ6、ＮＨ3、Ｎ2Ｏ
のうち一つ以上のドープガスをさらに注入させＣｕパタ
−ンに隣接した部分のシリコン酸化膜中に不純物を含有
させＣｕの拡散を抑制させる。図３ａのように、半導体
基板に形成されたシリコン酸化膜１１上にＣｕを堆積し
パタニングして導電性物質層１４を形成する。次いで図
３ｂのように、プラズマやＥＣＲ、その他の高密度プラ
ズマ（ＨＤＰ）蒸着装置を用いてＢＨ3、ＰＨ3、ＳｉＨ
4、ＳｉＦ4、Ｏ2 等の主反応ガスを用い、ＰＨ3、Ｓｉ
Ｆ4、Ｓｉ2Ｈ6、ＮＨ3、ＮＯ2などの不純物元素を含有
したドープガスを導入させ３００〜４００℃で１０秒以
上堆積して変質層１３を形成し、全面に層間絶縁膜１８
を形成する。前述した本発明の第３実施形態による金属
配線工程では、導電性物質層１４に隣接した部分におい
て、シリコン酸化膜１１の不純物濃度が低下した部分よ
り少なくとも部分的に不純物濃度が高くなったり密度を
増やしたりして、Ｃｕの拡散を防げることができる。
線の工程断面図である。本発明の第３実施形態による金
属配線形成方法は、まずＣｕ膜のパタ−ンを形成し、シ
リコン酸化膜を堆積して被覆する際、初期堆積過程にお
いてＢＨ3 、ＰＨ3、ＳｉＨ4、Ｓｉ2Ｈ6、ＮＨ3、Ｎ2Ｏ
のうち一つ以上のドープガスをさらに注入させＣｕパタ
−ンに隣接した部分のシリコン酸化膜中に不純物を含有
させＣｕの拡散を抑制させる。図３ａのように、半導体
基板に形成されたシリコン酸化膜１１上にＣｕを堆積し
パタニングして導電性物質層１４を形成する。次いで図
３ｂのように、プラズマやＥＣＲ、その他の高密度プラ
ズマ（ＨＤＰ）蒸着装置を用いてＢＨ3、ＰＨ3、ＳｉＨ
4、ＳｉＦ4、Ｏ2 等の主反応ガスを用い、ＰＨ3、Ｓｉ
Ｆ4、Ｓｉ2Ｈ6、ＮＨ3、ＮＯ2などの不純物元素を含有
したドープガスを導入させ３００〜４００℃で１０秒以
上堆積して変質層１３を形成し、全面に層間絶縁膜１８
を形成する。前述した本発明の第３実施形態による金属
配線工程では、導電性物質層１４に隣接した部分におい
て、シリコン酸化膜１１の不純物濃度が低下した部分よ
り少なくとも部分的に不純物濃度が高くなったり密度を
増やしたりして、Ｃｕの拡散を防げることができる。
【００１９】
【発明の効果】以上述べたように、本発明の金属配線の
形成方法においてはＣｕ配線などの酸化及び拡散速度の
早い導電性物質の配線を形成する際に、シリコン酸化膜
の一部をＣｕの拡散を防げる物質に変質させたり、シリ
コン酸化膜の誘電率を保ちながら密度を増やして寄生容
量の増加させたので、Ｃｕの拡散を効率よく抑制させ素
子の信頼性を高めることができる。
形成方法においてはＣｕ配線などの酸化及び拡散速度の
早い導電性物質の配線を形成する際に、シリコン酸化膜
の一部をＣｕの拡散を防げる物質に変質させたり、シリ
コン酸化膜の誘電率を保ちながら密度を増やして寄生容
量の増加させたので、Ｃｕの拡散を効率よく抑制させ素
子の信頼性を高めることができる。
【図１】 本発明の第１実施形態による金属配線の工程
断面図である。
断面図である。
【図２】 本発明の第２実施形態による金属配線の工程
断面図である。
断面図である。
【図３】 本発明の第３実施形態による金属配線の工程
断面図である。
断面図である。
１１ シリコン窒化膜 １２ トレンチ １３ 変質層 １４ 導電性物質層 １５ 下部導電線 １６ 高融点金属膜 １７ 接続ホ−ル １８ 層間絶縁膜 １９ 金属変質層
Claims (7)
- 【請求項１】 導電線とこれを電気的に絶縁させるため
の絶縁膜よりなる配線構造において、 前記導電線と隣接した絶縁膜の部分を密度を増加させた
り、不純物を含有させたりして変質層としたことを特徴
とする金属配線構造。 - 【請求項２】 前記変質層の密度は２．２２ｇ／ｃｍ3
より高いことを特徴とする請求項１に記載の金属配線構
造。 - 【請求項３】 前記変質層はＢ、Ｐ、Ｓｉ、Ｎの元素の
うち一つ以上の不純物を含有することを特徴とする請求
項１に記載の金属配線構造。 - 【請求項４】 半導体素子の金属配線形成工程におい
て、 半導体基板に形成されたシリコン酸化膜の所定領域にト
レンチを形成する段階と、 前記シリコン酸化膜の表面に変質層を形成する段階と、 前記変質層上に導電性物質を堆積して導電線を形成する
段階とを有することを特徴とする金属配線形成方法。 - 【請求項５】 前記変質層は圧力を０．５〜１０ｔｏｒ
ｒにし、Ｒｆパワ−を０．５〜２Ｗ／ｃｍ2 にして３５
０〜４５０℃の温度で、１０〜１８０秒間プラズマ処理
して形成することを特徴とする請求項４に記載の金属配
線形成方法。 - 【請求項６】 半導体素子の金属配線形成方法におい
て、 表面に導電性物質が積層された下部導電線を含む半導体
基板の全面に形成されたシリコン酸化膜の一部をエッチ
ングして前記下部導電線の表面を選択的に露出させる段
階と、 前記シリコン酸化膜の表面に変質層を形成する段階と、 前記変質層上に導電性物質を堆積して上部導電線を形成
する段階とを有することを特徴とする金属配線形成方
法。 - 【請求項７】 半導体素子の金属配線形成工程におい
て、 半導体基板上に導電性物質よりなる導電線を形成する段
階と、 前記導電線を電気的に絶縁させるために少なくとも部分
的に密度を増加させたり、不純物を含有させた絶縁膜を
形成する段階とを有することを特徴とする金属配線形成
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005000A KR100198678B1 (ko) | 1996-02-28 | 1996-02-28 | 금속 배선 구조 및 형성방법 |
| KR5000/1996 | 1996-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237838A true JPH09237838A (ja) | 1997-09-09 |
| JP3049487B2 JP3049487B2 (ja) | 2000-06-05 |
Family
ID=19452006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9024472A Expired - Lifetime JP3049487B2 (ja) | 1996-02-28 | 1997-01-24 | 金属配線構造及びその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6013578A (ja) |
| JP (1) | JP3049487B2 (ja) |
| KR (1) | KR100198678B1 (ja) |
| DE (1) | DE19700650B4 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
| JP2007065689A (ja) * | 2006-11-15 | 2007-03-15 | Lg Philips Lcd Co Ltd | 電子機器用基板及びその製造方法と電子機器 |
| US7199044B2 (en) | 2003-06-18 | 2007-04-03 | Fujitsu Limited | Method for manufacturing semiconductor device |
| KR100780681B1 (ko) * | 2001-12-28 | 2007-11-30 | 매그나칩 반도체 유한회사 | 반도체장치의 제조 방법 |
| JP2014072296A (ja) * | 2012-09-28 | 2014-04-21 | Canon Inc | 半導体装置 |
| JP2017103345A (ja) * | 2015-12-02 | 2017-06-08 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3015717B2 (ja) | 1994-09-14 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法および半導体装置 |
| US20010048147A1 (en) * | 1995-09-14 | 2001-12-06 | Hideki Mizuhara | Semiconductor devices passivation film |
| US6326318B1 (en) | 1995-09-14 | 2001-12-04 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
| US6268657B1 (en) | 1995-09-14 | 2001-07-31 | Sanyo Electric Co., Ltd. | Semiconductor devices and an insulating layer with an impurity |
| US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
| KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
| US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
| JP2975934B2 (ja) | 1997-09-26 | 1999-11-10 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP3149846B2 (ja) * | 1998-04-17 | 2001-03-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP2000040679A (ja) * | 1998-07-24 | 2000-02-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6326306B1 (en) * | 2001-02-15 | 2001-12-04 | United Microelectronics Corp. | Method of forming copper dual damascene structure |
| JP3559026B2 (ja) * | 2001-08-24 | 2004-08-25 | キヤノン販売株式会社 | 半導体装置の製造方法 |
| US6917110B2 (en) * | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
| DE102005024945B4 (de) * | 2005-05-31 | 2008-06-26 | Infineon Technologies Austria Ag | Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung |
| KR101932532B1 (ko) | 2012-06-22 | 2018-12-27 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US11842958B2 (en) * | 2022-03-18 | 2023-12-12 | Chun-Ming Lin | Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure |
| US11764153B1 (en) | 2022-07-28 | 2023-09-19 | Chun-Ming Lin | Interconnect structure and manufacturing method for the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06169019A (ja) * | 1992-11-30 | 1994-06-14 | Sony Corp | 半導体装置の製造方法 |
| JPH07307338A (ja) * | 1993-10-29 | 1995-11-21 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495668B1 (ja) * | 1970-04-03 | 1974-02-08 | ||
| JP2533078B2 (ja) * | 1984-11-27 | 1996-09-11 | ソニー株式会社 | 不純物拡散方法 |
| US5024724A (en) * | 1987-03-27 | 1991-06-18 | Sanyo Electric Co., Ltd. | Dry-etching method |
| JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
| JP2730695B2 (ja) * | 1989-04-10 | 1998-03-25 | 忠弘 大見 | タングステン膜の成膜装置 |
| US5654245A (en) * | 1993-03-23 | 1997-08-05 | Sharp Microelectronics Technology, Inc. | Implantation of nucleating species for selective metallization and products thereof |
| US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
-
1996
- 1996-02-28 KR KR1019960005000A patent/KR100198678B1/ko not_active IP Right Cessation
-
1997
- 1997-01-10 DE DE19700650A patent/DE19700650B4/de not_active Expired - Fee Related
- 1997-01-24 JP JP9024472A patent/JP3049487B2/ja not_active Expired - Lifetime
- 1997-02-28 US US08/808,634 patent/US6013578A/en not_active Expired - Lifetime
-
1999
- 1999-11-02 US US09/431,876 patent/US6365972B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06169019A (ja) * | 1992-11-30 | 1994-06-14 | Sony Corp | 半導体装置の製造方法 |
| JPH07307338A (ja) * | 1993-10-29 | 1995-11-21 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
| KR100780681B1 (ko) * | 2001-12-28 | 2007-11-30 | 매그나칩 반도체 유한회사 | 반도체장치의 제조 방법 |
| US7199044B2 (en) | 2003-06-18 | 2007-04-03 | Fujitsu Limited | Method for manufacturing semiconductor device |
| KR100709161B1 (ko) * | 2003-06-18 | 2007-04-19 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| JP2007065689A (ja) * | 2006-11-15 | 2007-03-15 | Lg Philips Lcd Co Ltd | 電子機器用基板及びその製造方法と電子機器 |
| JP4593551B2 (ja) * | 2006-11-15 | 2010-12-08 | エルジー ディスプレイ カンパニー リミテッド | 電子機器用基板及びその製造方法と電子機器 |
| JP2014072296A (ja) * | 2012-09-28 | 2014-04-21 | Canon Inc | 半導体装置 |
| JP2017103345A (ja) * | 2015-12-02 | 2017-06-08 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100198678B1 (ko) | 1999-06-15 |
| KR970063577A (ko) | 1997-09-12 |
| DE19700650B4 (de) | 2005-07-07 |
| US6365972B1 (en) | 2002-04-02 |
| US6013578A (en) | 2000-01-11 |
| DE19700650A1 (de) | 1997-09-04 |
| JP3049487B2 (ja) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049487B2 (ja) | 金属配線構造及びその形成方法 | |
| US5278100A (en) | Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers | |
| US5773363A (en) | Semiconductor processing method of making electrical contact to a node | |
| US6067680A (en) | Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening | |
| US20020019127A1 (en) | Interconnect structure and method of making | |
| US20050023686A1 (en) | Multilayer diffusion barrier for copper interconnections | |
| US8618668B2 (en) | Semiconductor contact barrier | |
| US6822299B2 (en) | Boron-doped titanium nitride layer for high aspect ratio semiconductor devices | |
| JPH11150087A (ja) | 窒化チタン障壁層の形成方法及び窒化チタン障壁層を含む半導体デバイス | |
| JP3277855B2 (ja) | 半導体装置の配線形成方法 | |
| US6153507A (en) | Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion | |
| US6368962B2 (en) | Semiconductor processing method of forming a conductive line, and buried bit line memory circuitry | |
| US20030042607A1 (en) | Diffusion barrier layer for semiconductor wafer fabrication | |
| US6649518B2 (en) | Method of forming a conductive contact | |
| US5759905A (en) | Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening | |
| US6750146B2 (en) | Method for forming barrier layer | |
| KR950010283B1 (ko) | 매립전극을 가지는 반도체장치 및 그의 제조방법 | |
| US7645699B2 (en) | Method of forming a diffusion barrier layer using a TaSiN layer and method of forming a metal interconnection line using the same | |
| JPH0845878A (ja) | 半導体装置の製造方法 | |
| KR20030050430A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100322886B1 (ko) | 반도체장치의 금속 콘택 형성 방법 | |
| US6245631B1 (en) | Method of forming buried bit line memory circuitry and semiconductor processing method of forming a conductive line | |
| KR100265357B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100571387B1 (ko) | 반도체 소자의 구리 배선 제조 방법 | |
| KR100231732B1 (ko) | 반도체 소자의 전하저장전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080331 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |