KR20030050430A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20030050430A
KR20030050430A KR1020010080860A KR20010080860A KR20030050430A KR 20030050430 A KR20030050430 A KR 20030050430A KR 1020010080860 A KR1020010080860 A KR 1020010080860A KR 20010080860 A KR20010080860 A KR 20010080860A KR 20030050430 A KR20030050430 A KR 20030050430A
Authority
KR
South Korea
Prior art keywords
dopant
layer
gas
titanium
forming
Prior art date
Application number
KR1020010080860A
Other languages
English (en)
Other versions
KR100402428B1 (ko
Inventor
장현진
윤종윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0080860A priority Critical patent/KR100402428B1/ko
Priority to US10/321,925 priority patent/US6797619B2/en
Priority to JP2002367122A priority patent/JP2003203976A/ja
Publication of KR20030050430A publication Critical patent/KR20030050430A/ko
Application granted granted Critical
Publication of KR100402428B1 publication Critical patent/KR100402428B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 티타늄막/티타늄나이트라이드막 증착전에 하부 접합층의 도펀트와 동일한 도펀트를 추가하는 공정을 통해 비트라인 콘택 표면에 도펀트를 추가하여 티타늄 실리사이드막 형성시 열처리에 의해 소모되는 접합부내의 도펀트 확산을 최대한 억제시키고 접합부 내에 존재하는 도펀트 농도를 증가시킴으로써 접촉 저항 증가를 억제하고 접합 누설 전류를 감소시킬 수 있어 반도체 소자의 신뢰성을 확보할 수 있는 이점이 있다.

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR}
본 발명은 티타늄막/티타늄나이트라이드막 증착전에 하부 접합층의 도펀트와 동일한 도펀트를 추가하는 공정을 통해 비트라인 콘택 표면에 도펀트를 추가하여 티타늄 실리사이드막 형성시 열처리에 의해 소모되는 접합부내의 도펀트 확산을 최대한 억제시키고 접합부 내에 존재하는 도펀트 농도를 증가시킴으로써 접촉 저항 증가를 억제하고 접합 누설 전류를 감소시킬 수 있어 반도체 소자의 신뢰성을 확보할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자가 고집적화 되어감에 따라 접합부의 깊이가 낮아지고 콘택홀의 크기가 줄어들고 있다. 이에 따라 금속 콘택 공정시 콘택홀을 양호하게 채우기가 어렵고, 또한 콘택 저항이 증가되어 소자의 전기적 특성을 저하시키게 된다.
이를 해결하기 위하여, 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 증착한 후 열처리하여 콘택홀 기저부에 티타늄 실리사이드(TiSi2)를 갖는 장벽 금속층을 형성한다. 또한, 반도체 소자가 고집적화 되어감에 따라 낮은 저항을 갖는 금속 배선을 형성하여야 한다. 금속 배선의 재료로 텅스텐(W), 알루미늄(Al), 티타늄(Ti), 코발트(Co), 아연(Zn), 구리(Cu), 실리콘(Si), 백금(Pt), 금(Au) 등이 사용되는데, 통상적으로 생산 단가 절감을 위해 비저항이 비교적 낮고 증착 공정이 용이한 텅스텐과 알루미늄이 주로 사용된다.
그러나 소자가 더욱 고집적화 되어감에 따라 접합부 내에 존재하는 이온 농도가 감소하여 금속 배선의 저항이 점차로 증가하고 콘택 사이즈 역시 감소하여 접촉 면적의 감소로 인한 접촉저항의 문제가 발생하고 있다.
도 1은 종래 기술에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 단면도이다.
먼저, 도 1에 도시된 바와 같이 접합부(11)가 형성된 반도체 기판(10)상에 층간 절연막(12)을 형성한 후 층간 절연막(12)의 선택된 부분을 식각 하여 접합부 (11)가 노출되도록 콘택홀을 형성한 후에 주변의 소자와의 전기적 절연을 위해 콘택홀 측벽에 스페이서 절연막(13)을 이 형성한다.
이어서 콘택홀을 포함한 층간 절연막(12) 상부에 스퍼터링(sputtering) 방식으로 티타늄층(14) 및 티타늄 나이트라이드층(15)을 순차적으로 형성하여 금속 장벽층(16)이 형성한 후 질소(N2) 또는 암모늄(NH3) 가스 분위기에서 급속 열공정 (Rapid Thermal Process; RTP)을 실시하여 콘택홀 기저부에 티타늄 실리사이드층 (17)을 형성한다. 티타늄 실리사이드층(17)은 급속 열공정 동안에 반도체 기판(10)의 실리콘 원자(Si)와 티타늄층(14)의 티타늄 원자(Ti)가 상호 반응함에 의해 형성된다.
그리고, 금속 장벽층(16)을 포함한 전체 구조상에 텅스텐층(18)을 화학적 기상 증착(Chemical VaporDeposition; CVD) 방식으로 증착한 후 텅스텐층(18)을 패터닝하여 금속배선을 형성한다.
그러나 이와 같이 종래 기술에 의한 금속 배선 형성 방법은 금속 층인 티타늄(14)층과 반도체 기판의 실리콘 계면 사이에서 티타늄 실리사이드 층이 형성됨으로써 B+이온이 금속층 내부로 확산되어 메탈-실리콘 계면에서의 B+도펀트가 감소되어 저항이 증가되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 티타늄막/티타늄나이트라이드막 증착전에 하부 접합층의 도펀트와 동일한 도펀트를 추가하는 공정을 통해 비트라인 콘택 표면에 도펀트를 추가하여 티타늄 실리사이드막 형성시 열처리에 의해 소모되는 접합부내의 도펀트 확산을 최대한 억제시키고 접합부 내에 존재하는 도펀트 농도를 증가시킴으로써 접촉 저항 증가를 억제하고 접합 누설 전류를 감소시킬 수 있어 반도체 소자의 신뢰성을 확보할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것이다.
도 1은 종래 기술에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 단면도이다.
도 2a 내지 도2c는 본 발명의 제 1 실시예에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 단면도들이다.
도 3a 내지 도3e는 본 발명의 제 2 실시예에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
10,20 : 반도체 기판 11,21 : 접합부
12,22 : 층간 절연막 13,23 : 스페이서 절연막
14,24 : 티타늄막 15,25 : 티타늄나이트라이드막
16,26 : 금속 장벽층 17,27 : 티타늄실리사이드막
18,28 : 텅스텐층 A : B+
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 소자의 금속 배선 형성 방법에 있어서, 접합부가 형성된 반도체 기판상에 층간 절연막을 형성 하는 단계와, 상기 층간 절연막을 식각 하여 접합부가 노출되도록 콘택홀을 형성하는 단계와, 상기 콘택홀 측벽에 스페이서 절연막을 형성하고 하부 접합층의 도펀트와 동일한 도펀트 추가하는 단계와, 상기 콘택홀을 포함한 층간 절연막 상에 티타늄막 및티타늄 나이트라이드막을 순차적으로 증착하여 금속 장벽층을 형성하는 단계와, 상기 금속 장벽층이 형성된 결과물 상에 티타늄 실리사이드막을 형성하는 단계와, 상기 티타늄 나이트라이드막 상에 텅스텐층을 형성한 후 상기 텅스텐층을 패터닝하여 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
이때, 상기 티타늄 실리사이드막은 급속 열처리 공정을 실시하여 형성하고, 상기 텅스텐막은 CVD 방식으로 형성하는 것을 특징으로 한다.
또한, 상기 하부 접합층의 도펀트와 동일한 도펀트 추가 공정과 티타늄막 및 티타늄 나이트라이드막 형성 공정은 인-시튜로 진행하여 증착하거나, 상기 하부 접합층의 도펀트와 동일한 도펀트 추가하고 대기에 노출시킨 후 티타늄막 및 티타늄 나이트라이드막 형성은 인-시튜로 진행하여 증착하는 것을 특징으로 한다.
또한, 상기 티타늄 실리사이드막은 질소(N2) 또는 암모늄(NH3) 가스 분위기에서 급속 열처리 공정을 실시하여 형성하는 단계는 것을 특징으로 하며, 상기 하부 접합층과 동일한 도펀트를 추가하는 단계는 CVD 플라즈마 처리 또는 급속 열처리 방식을 이용하며, 상기 CVD 플라즈마 처리는 350℃~800℃의 온도에서 0.5㎾~5㎾의 RF파워로 60초~60분 동안 실시하는 것을 특징으로 한다.
또한, 상기 CVD 플라즈마 처리를 통해 하부 접합층의 도펀트와 동일한 도펀트 추가시 가스는 B2H6가스, PH3가스 또는 BF3가스를 사용하고, 상기 급속 열처리 방식을 이용하여 하부 접합층의 도펀트와 동일한 도펀트 추가하는 단계는 650℃~800℃의 온도에서 0.5㎾~5㎾의 RF파워로 60초~60분 동안 실시하는 것을 특징으로 한다.
이때, 상기 급속 열처리를 통해 하부 접합층의 도펀트와 동일한 도펀트 추가시 가스는 B2H6가스, PH3가스 또는 BF3가스를 사용하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 2a 내지 도2c는 본 발명의 제 1 실시예에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 단면도들이다.
먼저 도2a에 도시된 바와 같이 접합부(21)가 형성된 반도체 기판(20)상에 층간 절연막(22)이 형성 한 후 층간 절연막(22)의 선택된 부분을 식각 하여 접합부 (21)가 노출되도록 콘택홀을 형성한 후 주변의 소자와의 전기적 절연을 위해 콘택홀 측벽에 스페이서 절연막(23)을 형성하고 CVD 챔버 내에서 B2H6가스를 이용하여 플라즈마 처리한다.
이때, B2H6 플라즈마 처리는 0.5㎾ ~5㎾의 RF 파워를 사용하여 360℃~800℃의 온도로 60초~60분 동안 실시한다.
이어서 도2b에 도시된 바와 같이 콘택홀을 포함한 층간 절연막(22)상에 스퍼터링(sputtering) 방식으로 티타늄막(24) 및 티타늄 나이트라이드막을 순차적으로적층하여 금속 장벽층(26)을 형성한다.
그리고 도2c에 도시된 바와 같이 질소(N2) 또는 암모늄(NH3) 가스 분위기에서 급속 열공정(Rapid Thermal Process; RTP) 실시하여 티타늄막(24)과 접합부(21)의 계면에서 티타늄 이온과 실리콘 이온의 반응으로 티타늄 실리사이드막(27)이 형성되도록 한 후 티타늄 나이트라이드막(25)상에 화학 기상 증착법으로 텅스텐층(28)을 형성한다.
이후, 텅스텐층(28)을 패턴닝하여 금속 배선(미도시함)을 형성 한다.
도 3a 내지 도3e는 본 발명의 제 2 실시예에 의한 반도체 소자의 금속 배선 형성 방법을 나타낸 단면도들이다.
먼저 도3a에 도시된 바와 같이 접합부(21)가 형성된 반도체 기판(20)상에 층간 절연막(22)이 형성 한 후 층간 절연막(22)의 선택된 부분을 식각 하여 접합부(21)가 노출되도록 콘택홀을 형성한 후 주변의 소자와의 전기적 절연을 위해 콘택홀 측벽에 스페이서 절연막(23)을 형성한다.
이어서 도3b에 도시된 바와 같이 콘택홀을 포함한 층간 절연막(22)상에 스퍼터링(sputtering) 방식으로 티타늄막(24)을 증착한 후 도3c에 도시된 바와 같이 CVD 챔버 내에서 B2H6가스를 이용하여 플라즈마 처리한다.
이때, B2H6 플라즈마 처리는 0.5㎾ ~5㎾의 RF 파워를 사용하여 360℃~800℃의 온도로 60초~60분 동안 실시한다.
이어서 도3d에 도시된 바와 같이 스퍼터링 방식으로 티타늄 나이트라이드막(25)을 증착하여 금속 장벽층(26)을 형성한다.
그리고 도3e에 도시된 바와 같이 질소(N2) 또는 암모늄(NH3) 가스 분위기에서 급속 열공정(Rapid Thermal Process; RTP) 실시하여 티타늄막(24)과 접합부(21)의 계면에서 티타늄 이온과 실리콘 이온의 반응으로 티타늄 실리사이드막(27)이 형성되도록 한 후 티타늄 나이트라이드막(25)상에 화학 기상 증착법으로 텅스텐층(28)을 형성한다.
이후, 텅스텐층(28)을 패턴닝하여 금속 배선(미도시함)을 형성 한다.
이와 같이, 본 발명에서는 금속 배선의 콘택 저항을 낮추기 위해, 티타늄/티타늄 나이트 라이드막 증착전 B2H6플라즈마 처리를 함으로써 접합부의 콘택 저항을 개선시킨다.
상기한 바와 같이 본 발명은 티타늄막/티타늄나이트라이드막 증착전에 하부 접합층의 도펀트와 동일한 도펀트를 추가하는 공정을 통해 비트라인 콘택 표면에 도펀트를 추가하여 티타늄 실리사이드막 형성시 열처리에 의해 소모되는 접합부내의 도펀트 확산을 최대한 억제시키고 접합부 내에 존재하는 도펀트 농도를 증가시킴으로써 접촉 저항 증가를 억제하고 접합 누설 전류를 감소시킬 수 있어 반도체 소자의 신뢰성을 확보할 수 있는 이점이 있다.

Claims (13)

  1. 반도체 소자의 금속 배선 형성 방법에 있어서, 접합부가 형성된 반도체 기판상에 층간 절연막을 형성 하는 단계와,
    상기 층간 절연막을 식각 하여 접합부가 노출되도록 콘택홀을 형성하는 단계와,
    상기 콘택홀 측벽에 스페이서 절연막을 형성하고 하부 접합층의 도펀트와 동일한 도펀트 추가하는 단계와,
    상기 콘택홀을 포함한 층간 절연막 상에 티타늄막 및 티타늄 나이트라이드막을 순차적으로 증착하여 금속 장벽층을 형성하는 단계와,
    상기 금속 장벽층이 형성된 결과물 상에 티타늄 실리사이드막을 형성하는 단계와,
    상기 티타늄 나이트라이드막 상에 텅스텐층을 형성한 후 상기 텅스텐층을 패터닝하여 금속 배선을 형성하는 단계,
    를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1항에 있어서, 상기 티타늄 실리사이드막은 급속 열처리 공정을 실시하여
    형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1항에 있어서, 상기 텅스텐막은 CVD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1항에 있어서, 상기 하부 접합층의 도펀트와 동일한 도펀트 추가 공정과 티타늄막 및 티타늄 나이트라이드막 형성 공정은 인-시튜로 진행하여 증착하는 것을 특징으로 반도체 소자의 금속 배선 형성 방법.
  5. 제 1항에 있어서, 상기 하부 접합층의 도펀트와 동일한 도펀트 추가하고 대기에 노출시킨 후 티타늄막 및 티타늄 나이트라이드막 형성은 인-시튜로 진행하여 증착하는 것을 특징으로 반도체 소자의 금속 배선 형성 방법.
  6. 제 1항에 있어서, 상기 티타늄 실리사이드막은 질소(N2) 또는 암모늄(NH3) 가스 분위기에서 급속 열처리 공정을 실시하여 형성하는 단계는 것을 특징으로 반도체 소자의 금속 배선 형성 방법.
  7. 제 1항에 있어서, 상기 하부 접합층과 동일한 도펀트를 추가하는 단계는 CVD 플라즈마 처리 또는 급속 열처리 방식을 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  8. 제 7항에 있어서, 상기 CVD 플라즈마 처리는 350℃~800℃의 온도에서 0.5㎾~5㎾의 RF파워로 60초~60분 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  9. 제 8항에 있어서, 상기 CVD 플라즈마 처리를 통해 하부 접합층의 도펀트와 동일한 도펀트 추가시 가스는 B2H6가스를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  10. 제 8항에 있어서, 상기 CVD 플라즈마 처리를 통해 하부 접합층의 도펀트와 동일한 도펀트 추가시 가스는 PH3가스 또는 BF3가스를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  11. 제 7항에 있어서, 상기 급속 열처리 방식을 이용하여 하부 접합층의 도펀트와 동일한 도펀트 추가하는 단계는 650℃~800℃의 온도에서 0.5㎾~5㎾의 RF파워로 60초~60분 동안 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  12. 제 11항에 있어서, 상기 급속 열처리를 통해 하부 접합층의 도펀트와 동일한 도펀트 추가시 가스는 B2H6가스를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  13. 제 11항에 있어서, 상기 급속 열처리를 통해 하부 접합층의 도펀트와 동일한 도펀트 추가시 가스는 PH3가스 또는 BF3가스를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR10-2001-0080860A 2001-12-18 2001-12-18 반도체 소자의 금속 배선 형성 방법 KR100402428B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0080860A KR100402428B1 (ko) 2001-12-18 2001-12-18 반도체 소자의 금속 배선 형성 방법
US10/321,925 US6797619B2 (en) 2001-12-18 2002-12-17 Method of forming metal wire of semiconductor device
JP2002367122A JP2003203976A (ja) 2001-12-18 2002-12-18 半導体素子の金属配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0080860A KR100402428B1 (ko) 2001-12-18 2001-12-18 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030050430A true KR20030050430A (ko) 2003-06-25
KR100402428B1 KR100402428B1 (ko) 2003-10-17

Family

ID=19717198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0080860A KR100402428B1 (ko) 2001-12-18 2001-12-18 반도체 소자의 금속 배선 형성 방법

Country Status (3)

Country Link
US (1) US6797619B2 (ko)
JP (1) JP2003203976A (ko)
KR (1) KR100402428B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523618B1 (ko) * 2002-12-30 2005-10-24 동부아남반도체 주식회사 반도체 장치의 콘택트 홀 형성 방법
KR100555505B1 (ko) * 2003-07-09 2006-03-03 삼성전자주식회사 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법
KR100607194B1 (ko) 2004-12-29 2006-08-01 삼성전자주식회사 트랜지스터의 전기 노드들 및 그의 형성방법들
JP4916444B2 (ja) * 2005-08-26 2012-04-11 株式会社日立製作所 半導体装置の製造方法
KR100714476B1 (ko) * 2005-11-25 2007-05-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8415734B2 (en) * 2006-12-07 2013-04-09 Spansion Llc Memory device protection layer
US9093266B2 (en) * 2011-04-11 2015-07-28 Micron Technology, Inc. Forming high aspect ratio isolation structures
US10629494B2 (en) * 2017-06-26 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721163A (en) * 1996-06-10 1998-02-24 Chartered Semiconductor Manufacturing Pte, Ltd. Method of manufacture of thin film transistor SRAM device with a titanium nitride or silicide gate
JPH10284617A (ja) 1997-04-03 1998-10-23 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
EP0942460A1 (fr) 1998-03-13 1999-09-15 STMicroelectronics SA Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu
US6074812A (en) * 1999-05-14 2000-06-13 Eastman Kodak Company Method for desalting and dewatering of silver halide emulsions by electrodialysis
US6420752B1 (en) * 2000-02-11 2002-07-16 Advanced Micro Devices, Inc. Semiconductor device with self-aligned contacts using a liner oxide layer

Also Published As

Publication number Publication date
US20030113999A1 (en) 2003-06-19
JP2003203976A (ja) 2003-07-18
US6797619B2 (en) 2004-09-28
KR100402428B1 (ko) 2003-10-17

Similar Documents

Publication Publication Date Title
US5670432A (en) Thermal treatment to form a void free aluminum metal layer for a semiconductor device
JPH09237838A (ja) 金属配線構造及びその形成方法
KR100402428B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20090200672A1 (en) Method for manufacturing semiconductor device
KR100322886B1 (ko) 반도체장치의 금속 콘택 형성 방법
JPH0661359A (ja) 半導体装置の配線接続部及びその形成方法
KR100545538B1 (ko) 반도체 소자의 도핑 영역과의 컨택트 제조 방법
KR20030049591A (ko) 반도체 소자의 금속 배선 형성 방법
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0124489B1 (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
JP2871943B2 (ja) 半導体装置の製造方法
KR100265357B1 (ko) 반도체장치의콘택홀형성방법
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR100750194B1 (ko) 오믹콘택막의 형성 방법 및 이를 이용한 반도체 장치의금속배선 형성 방법
KR100691935B1 (ko) 반도체 소자의 금속배선 형성방법
KR0176197B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR20030050846A (ko) 반도체소자의 금속 배선 형성방법
KR100291518B1 (ko) 반도체 소자의 금속배선 형성방법
KR100321738B1 (ko) 반도체 소자의 금속배선 형성방법
US20080067612A1 (en) Semiconductor Device Including Nickel Alloy Silicide Layer Having Uniform Thickness and Method of Manufacturing the Same
KR100369352B1 (ko) 반도체 장치 및 그 제조방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100560292B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee