KR100523618B1 - 반도체 장치의 콘택트 홀 형성 방법 - Google Patents

반도체 장치의 콘택트 홀 형성 방법 Download PDF

Info

Publication number
KR100523618B1
KR100523618B1 KR10-2002-0086347A KR20020086347A KR100523618B1 KR 100523618 B1 KR100523618 B1 KR 100523618B1 KR 20020086347 A KR20020086347 A KR 20020086347A KR 100523618 B1 KR100523618 B1 KR 100523618B1
Authority
KR
South Korea
Prior art keywords
contact hole
forming
silicon
film
semiconductor device
Prior art date
Application number
KR10-2002-0086347A
Other languages
English (en)
Other versions
KR20040059842A (ko
Inventor
정병현
서보민
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2002-0086347A priority Critical patent/KR100523618B1/ko
Priority to US10/721,978 priority patent/US6911382B2/en
Publication of KR20040059842A publication Critical patent/KR20040059842A/ko
Priority to US11/115,516 priority patent/US20050186787A1/en
Application granted granted Critical
Publication of KR100523618B1 publication Critical patent/KR100523618B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 콘택트 홀 형성 방법에 관한 것으로, 홀 크기가 0.2㎛이하, 단차비가 5 이상인 미세 콘택트 홀에서의 확산 방지막의 특성을 개선하기 위하여 LPCVD 방식으로 실리콘을 증착한 후 이방성 식각으로 실리콘 스페이서(Si spacer)를 형성하고, 콘택트 홀 벽면에 있는 실리콘에 같은 식각 장비에서 ICP(Inductive Coupled Plasma) 방식으로 NH3 플라즈마 처리를 하거나, N2 또는 NH3 분위기의 열처리 장비에서 어닐링(annealing) 처리를 하여 SiN 스페이서를 형성함으로써 이후 증착되는 CVD TiN의 확산 방지막의 콘택트 홀 측벽을 통한 누설 전류 특성을 개선함을 특징으로 한다. 본 발명에 의하면, 배선 신뢰도를 향상시키고 나아가서 반도체 수율을 높이는 효과가 있다.

Description

반도체 장치의 콘택트 홀 형성 방법{METHOD FOR FORMING A CONTACT HOLE IN A SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 콘택트 홀 형성 기술에 관한 것으로, 특히, 확산방지막의 콘택트 홀 측벽을 통한 누설전류 특성을 개선하는데 적합한 반도체 장치의 콘택트 홀 형성 방법에 관한 것이다.
도 1은 종래의 전형적인 반도체 장치의 콘택트 홀 형성 기술을 설명하기 위한 공정 단면도이다.
도 1에 도시한 바와 같이, 반도체 기판(1)상에 절연막을 형성하고, 이러한 절연막을 부분적으로 식각하여 반도체 기판(1)의 활성영역을 노출시키는 콘택트 홀(2)을 갖는 절연막 패턴을 형성한다.
이 미세 콘택트 홀(2) 내부에 스텝 커버리지(step coverage)가 우수한 CVD TiN막을 증착하여 확산 방지막(3)을 형성한다.
그리고, 콘택트 홀(2) 내부에 텅스텐(4)을 매립한 다음 Al 배선막(5)을 증착시킨다.
이때, 이러한 TiN막(3)은 MOCVD 방식으로 증착하여 막내에 C, N, O의 불순물 원자들이 많아 저항이 높고 누설 전류 특성이 열악하기 때문에, N2와 H2 플라즈마 처리로 막질 특성을 개선할 필요가 있다.
그러나, 이러한 플라즈마 처리 방법으로는 콘택트 홀(2)의 바닥과 홀(2) 윗 부분은 처리되지만, 홀(2)의 측벽은 처리되지 않아 측벽을 통한 확산 방지막(3) 특성 저하로 측면 홀로의 누설 전류가 발생하여 배선 신뢰도가 떨어질 수 있다는 문제가 야기되었다.
본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로, 홀 내의 측벽에만 Si가 남도록 이방성 식각한 후 플라즈마 또는 열처리 공정에 의해 누설 전류 억제막인 SiN막을 측벽에 형성함으로써 배선 신뢰도를 향상시킬 수 있는 반도체 장치의 콘택트 홀 형성 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 기판상에 절연막을 형성하고, 상기 절연막을 부분 식각하여 상기 반도체 기판의 활성영역을 노출시키는 콘택트 홀을 갖는 절연막 패턴이 형성되는 반도체 장치의 콘택트 홀 형성 방법으로서, 상기 콘택트 홀 측면에 실리콘막을 증착하되, 상기 실리콘막은 500 내지 700℃의 온도에서 0.1 내지 1 Torr 압력으로 SiH4 가스를 1 내지 5 slm 주입하여 증착되는 단계와, Cl2와 HBr 가스 분위기의 식각 장비내에서 이방성 식각으로 실리콘 스페이서를 형성하는 단계와, 상기 식각 장비내에서 플라즈마 밀도를 증가시켜 상기 콘택트 홀 측벽을 NH3 플라즈마 처리하여 상기 콘택트 홀 측벽에 실리콘 질화막 스페이서를 형성하는 단계와, 상기 실리콘 질화막 스페이서 상에 확산 방지막을 증착하는 단계와, 상기 콘택트 홀을 텅스텐으로 매립한 후 CMP 공정을 수행하는 단계와, 상기 CMP 처리된 패턴 상에 상기 Al 배선막을 증착하는 단계를 포함하는 반도체 장치의 콘택트 홀 형성 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 장치의 콘택트 홀 형성 방법을 설명하기 위한 공정 단면도이다.
먼저, 반도체 기판(1)상에 절연막을 형성하고, 이러한 절연막을 부분적으로 식각하여 반도체 기판(1)의 활성영역을 노출시키는 콘택트 홀을 갖는 절연막 패턴을 형성한다.
그리고, 도 2a에 도시한 바와 같이 고단차, 미세 콘택트 홀에서 홀 측면의 누설 전류 특성을 개선하기 위한 실리콘막(6)을 일정 두께, 예를 들면 50 내지 200Å 정도의 두께로 증착한다.
이러한 실리콘막(6)은 500 내지 700℃의 온도에서 SiH4 가스를 1 내지 5slm 주입하고 0.1 내지 1 Torr의 노(furnace) 압력에서 증착됨을 특징으로 한다.
이후, 도 2b에서는 Cl2와 HBr 가스 분위기에서 챔버 압력이 1 내지 50mTorr를 유지하는 이방성 식각으로 실리콘 스페이서(7)를 형성한다.
이때, 이러한 식각 가스를 챔버내에 주입하는데 있어서, Cl2는 10 내지 50sccm, HBr은 100 내지 300sccm으로 설정하는 것이 바람직하다.
도 2c에서는, 동일한 식각 장비내에서 플라즈마 밀도를 증가시켜 측벽에 실리콘막(6)의 질화가 잘 되도록 ICP(Inductive Coupled Plasma) 방식으로 NH3 플라즈마 처리함으로써, 콘택트 홀 측벽에 실리콘 질화막 스페이서(8)를 형성한다. 이때, 챔버는, 바람직하게는, 1 내지 100mTorr 압력과 10 내지 100sccm의 NH3 가스 분위기를 유지한다.
또한, 다른 실시예로서, 플라즈마 처리 대신 N2 또는 NH3의 가스의 열처리 분위기에서 어닐링 처리하여 실리콘 질화막 스페이서를 형성할 수도 있다. 이때, 열처리 조건은 5 내지 20slm의 N2와 NH3 가스 주입, 600 내지 800℃의 온도분위기에서 실시한다.
이후, 도 2d에서는 실리콘 질화막 스페이서(8) 상에 확산 방지막, 예를 들면 CVD TiN 막(3)을 증착한다. 이러한 확산 방지막(3)은, 바람직하게는 25 내지 150Å 두께로 증착될 수 있다.
도 2e에서는, CVD 기법에 의해 콘택트 홀을 텅스텐(W)(4)으로 매립한 후 CMP 공정을 수행하여 콘택트 홀에만 텅스텐(4)이 남도록 한다.
끝으로, CMP 처리된 패턴 상부에 Al 배선막(5)을 증착하여 본 공정을 종료한다.
본 발명에 의하면, 미세 콘택트 홀 내의 누설 전류 특성을 개선하기 위하여 실리콘을 홀 내의 측벽에만 남도록 이방성 식각한 후, 동일 장비에서 NH3 플라즈마 처리 또는 N2와 NH3 열처리로 측벽에 누설 전류 억제막인 실리콘 질화막을 형성하여 배선 신뢰도를 향상시키는 이점이 있다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 후술하는 특허청구범위의 기술적 사상과 범주내에서 여러 가지 변형이 가능한 것은 물론이다.
도 1은 종래의 반도체 장치의 콘택트 홀 형성 과정을 설명하기 위한 공정 단면도,
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 반도체 장치의 콘택트 홀 형성 과정을 설명하기 위한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판 2 : 콘택트 홀
3 : 확산방지막 4 : 텅스텐
5 : 금속배선 6 : Si
7 : Si 스페이서 8 : SiN 스페이서

Claims (7)

  1. 삭제
  2. 반도체 기판상에 절연막을 형성하고, 상기 절연막을 부분 식각하여 상기 반도체 기판의 활성영역을 노출시키는 콘택트 홀을 갖는 절연막 패턴이 형성되는 반도체 장치의 콘택트 홀 형성 방법으로서,
    상기 콘택트 홀 측면에 실리콘막을 증착하되, 상기 실리콘막은 500 내지 700℃의 온도에서 0.1 내지 1 Torr 압력으로 SiH4 가스를 1 내지 5 slm 주입하여 증착되는 단계와,
    Cl2와 HBr 가스 분위기의 식각 장비내에서 이방성 식각으로 실리콘 스페이서를 형성하는 단계와,
    상기 식각 장비내에서 플라즈마 밀도를 증가시켜 상기 콘택트 홀 측벽을 NH3 플라즈마 처리하여 상기 콘택트 홀 측벽에 실리콘 질화막 스페이서를 형성하는 단계와,
    상기 실리콘 질화막 스페이서 상에 확산 방지막을 증착하는 단계와,
    상기 콘택트 홀을 텅스텐으로 매립한 후 CMP 공정을 수행하는 단계와,
    상기 CMP 처리된 패턴 상에 상기 Al 배선막을 증착하는 단계
    를 포함하는 반도체 장치의 콘택트 홀 형성 방법.
  3. 제 2 항에 있어서,
    상기 Cl2는 10 내지 50sccm, 상기 HBr은 100 내지 300sccm으로 챔버내에 주입되며, 상기 챔버 압력은 1 내지 50mTorr를 유지하는 것을 특징으로 하는 반도체 장치의 콘택트 홀 형성 방법.
  4. 제 2 항에 있어서,
    상기 NH3 플라즈마 처리에는 ICP(Inductive Coupled Plasma) 방식이 적용되는 것을 특징으로 하는 반도체 장치의 콘택트 홀 형성 방법.
  5. 제 2 항에 있어서,
    상기 NH3 플라즈마 처리는 1 내지 100mTorr 압력과 10 내지 100sccm의 NH3 가스 분위기를 유지하는 것을 특징으로 하는 반도체 장치의 콘택트 홀 형성 방법.
  6. 제 2 항에 있어서,
    상기 방법은,
    N2 또는 NH3 가스의 열처리 분위기에서 어닐링 처리하여 실리콘 질화막 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 콘택트 홀 형성 방법.
  7. 제 6 항에 있어서,
    상기 열처리 분위기 조건은 5 내지 20 slm의 N2와 NH3 가스 주입, 600 내지 800℃의 온도인 것을 특징으로 하는 반도체 장치의 콘택트 홀 형성 방법.
KR10-2002-0086347A 2002-12-30 2002-12-30 반도체 장치의 콘택트 홀 형성 방법 KR100523618B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0086347A KR100523618B1 (ko) 2002-12-30 2002-12-30 반도체 장치의 콘택트 홀 형성 방법
US10/721,978 US6911382B2 (en) 2002-12-30 2003-11-25 Method of forming a contact in a semiconductor device utilizing a plasma treatment
US11/115,516 US20050186787A1 (en) 2002-12-30 2005-04-27 Semiconductor devices and methods to form a contact in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0086347A KR100523618B1 (ko) 2002-12-30 2002-12-30 반도체 장치의 콘택트 홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20040059842A KR20040059842A (ko) 2004-07-06
KR100523618B1 true KR100523618B1 (ko) 2005-10-24

Family

ID=32653211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0086347A KR100523618B1 (ko) 2002-12-30 2002-12-30 반도체 장치의 콘택트 홀 형성 방법

Country Status (2)

Country Link
US (2) US6911382B2 (ko)
KR (1) KR100523618B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004042812A1 (ja) * 2002-11-08 2004-05-21 Fujimi Incorporated 研磨用組成物及びリンス用組成物
US7199498B2 (en) * 2003-06-02 2007-04-03 Ambient Systems, Inc. Electrical assemblies using molecular-scale electrically conductive and mechanically flexible beams and methods for application of same
JP2005268665A (ja) * 2004-03-19 2005-09-29 Fujimi Inc 研磨用組成物
JP2005268667A (ja) * 2004-03-19 2005-09-29 Fujimi Inc 研磨用組成物
US7217660B1 (en) 2005-04-19 2007-05-15 Spansion Llc Method for manufacturing a semiconductor component that inhibits formation of wormholes
US9202758B1 (en) 2005-04-19 2015-12-01 Globalfoundries Inc. Method for manufacturing a contact for a semiconductor component and related structure
US7704878B2 (en) * 2005-10-03 2010-04-27 Advanced Micro Devices, Inc, Contact spacer formation using atomic layer deposition
US8415734B2 (en) * 2006-12-07 2013-04-09 Spansion Llc Memory device protection layer
KR100861837B1 (ko) * 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
KR20090128900A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 Coms 이미지 센서의 제조방법
US9093455B2 (en) * 2013-07-16 2015-07-28 Taiwan Semiconductor Manufacturing Company Limited Back-end-of-line (BEOL) interconnect structure
KR102004242B1 (ko) 2013-12-13 2019-07-26 삼성전자주식회사 반도체 소자 및 그의 형성 방법
US11328951B2 (en) * 2016-04-01 2022-05-10 Intel Corporation Transistor cells including a deep via lined wit h a dielectric material

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514900A (en) * 1994-03-31 1996-05-07 Crosspoint Solutions, Inc. Mutlilayered antifuse with intermediate metal layer
US6686288B1 (en) * 1996-02-21 2004-02-03 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US5998873A (en) * 1998-12-16 1999-12-07 National Semiconductor Corporation Low contact resistance and low junction leakage metal interconnect contact structure
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
US6624066B2 (en) * 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
US6362012B1 (en) * 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US6468858B1 (en) * 2001-03-23 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of forming a metal insulator metal capacitor structure
US6878615B2 (en) * 2001-05-24 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method to solve via poisoning for porous low-k dielectric
KR100402428B1 (ko) * 2001-12-18 2003-10-17 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US20030139034A1 (en) * 2002-01-22 2003-07-24 Yu-Shen Yuang Dual damascene structure and method of making same
US6686662B2 (en) * 2002-05-21 2004-02-03 Agere Systems Inc. Semiconductor device barrier layer
TWI296844B (en) * 2002-07-12 2008-05-11 Winbond Electronics Corp A plug structure having low contact resistance and manufacturing method thereof

Also Published As

Publication number Publication date
KR20040059842A (ko) 2004-07-06
US20040127017A1 (en) 2004-07-01
US6911382B2 (en) 2005-06-28
US20050186787A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
KR101225642B1 (ko) H2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
KR20050017585A (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
KR100523618B1 (ko) 반도체 장치의 콘택트 홀 형성 방법
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
KR100596775B1 (ko) 반도체 소자의 제조방법
JP2008305921A (ja) 半導体装置及びその製造方法
KR100357224B1 (ko) 컨택 플러그 제조 방법
JP2702007B2 (ja) 半導体装置の製造方法
KR100529388B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100382543B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100641501B1 (ko) 반도체 디바이스의 금속 라인 형성 방법
KR100855263B1 (ko) 반도체 소자의 커패시터 제조방법
KR100459945B1 (ko) 반도체 소자의 제조 방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
KR20090078109A (ko) 반도체 소자의 제조 방법
US6828196B2 (en) Trench filling process for preventing formation of voids in trench
KR100609045B1 (ko) 반도체 소자의 제조 방법
KR100458295B1 (ko) 반도체소자의콘택플러그형성방법
KR100575874B1 (ko) 비트라인 형성방법
CN112635395A (zh) 半导体器件的制备方法及半导体器件
KR20030003333A (ko) 반도체 소자 제조 방법
KR20050122642A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20030060181A (ko) 부동태막 형성 방법
JPH05109647A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080930

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee