KR20090128900A - Coms 이미지 센서의 제조방법 - Google Patents
Coms 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR20090128900A KR20090128900A KR1020080054877A KR20080054877A KR20090128900A KR 20090128900 A KR20090128900 A KR 20090128900A KR 1020080054877 A KR1020080054877 A KR 1020080054877A KR 20080054877 A KR20080054877 A KR 20080054877A KR 20090128900 A KR20090128900 A KR 20090128900A
- Authority
- KR
- South Korea
- Prior art keywords
- image sensor
- contact hole
- cmos image
- tin
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 229910010037 TiAlN Inorganic materials 0.000 claims description 4
- 229910010055 TiB Inorganic materials 0.000 claims description 4
- 229910010060 TiBN Inorganic materials 0.000 claims description 4
- 229910007950 ZrBN Inorganic materials 0.000 claims description 4
- 229910001000 nickel titanium Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000002161 passivation Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 CMOS 이미지 센서에 있어서, 배선 들뜸 현상에 의해 발생되는 힐록(hillock)형 결함을 방지할 수 있는 CMOS 이미지 센서의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 제1 금속배선이 형성된 기판을 준비하는 단계와, 상기 제1 금속배선 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 식각하여 상기 제1 금속배선이 일부 노출되는 콘택홀을 형성하는 단계와, 상기 콘택홀의 내부면을 따라 상기 층간 절연막 상에 완충막을 형성하는 단계와, 열처리 공정을 실시하는 단계와, 상기 완충막을 식각하여 상기 콘택홀 내측벽에 스페이서를 형성하는 단계와, 상기 스페이서를 포함하는 상기 층간 절연막 상부면을 따라 장벽 금속층을 형성하는 단계와, 상기 콘택홀이 매립되도록 상기 장벽 금속층 상에 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그와 접속되도록 상기 층간 절연막 상에 제2 금속배선을 형성하는 단계를 포함하는 CMOS 이미지 센서의 제조방법을 제공한다.
CMOS 이미지 센서, 금속배선, 들뜸 현상, 힐록
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 다층 구조의 금속배선을 포함하는 CMOS 이미지 센서의 제조방법에 있어서, 콘택 플러그 형성방법에 관한 것이다.
CMOS 이미지 센서의 제조방법에 있어서, 암(dark) 특성을 개선하기 위해 패시베이션막(passivation layer) 증착 후 고온의 열처리를 진행하고 있다. 그러나, 이러한 고온의 열처리로 인하여 도 1에 도시된 바와 같이 배선 들뜸 현상이 초래되어 소자의 수율 저하 및 소자 결함의 원인이 되고 있다. 이러한 현상의 주원인은 패시베이션막 형성 후 고온에서 장시간 열처리를 실시하기 때문인 것으로 알려져 있다.
따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, CMOS 이미지 센서에 있어서, 배선 들뜸 현상에 의해 발생되는 힐록(hillock)형 결함을 방지할 수 있는 CMOS 이미지 센서의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 제1 금속배선이 형성된 기판을 준비하는 단계와, 상기 제1 금속배선 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 식각하여 상기 제1 금속배선이 일부 노출되는 콘택홀을 형성하는 단계와, 상기 콘택홀의 내부면을 따라 상기 층간 절연막 상에 완충막을 형성하는 단계와, 열처리 공정을 실시하는 단계와, 상기 완충막을 식각하여 상기 콘택홀 내측벽에 스페이서를 형성하는 단계와, 상기 스페이서를 포함하는 상기 층간 절연막 상부면을 따라 장벽 금속층을 형성하는 단계와, 상기 콘택홀이 매립되도록 상기 장벽 금속층 상에 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그와 접속되도록 상기 층간 절연막 상에 제2 금속배선을 형성하는 단계를 포함하는 CMOS 이미지 센서의 제조방법을 제공한다.
바람직하게, 상기 완충막은 질화막으로 형성한다.
바람직하게, 상기 열처리 공정은 수소(H2) 어닐링(annealing) 방식으로 실시한다.
바람직하게, 상기 열처리 공정은 400~700℃의 온도에서 실시한다.
바람직하게, 상기 수소(H2) 어닐링 방식에서 수소(H2)의 농도는 1~80%로 한다.
바람직하게, 상기 스페이서를 형성하는 단계는 건식식각공정 또는 습식식각공정으로 실시한다.
바람직하게, 상기 건식식각공정은 에치백(etch back) 또는 블랭켓(blanket) 방식으로 실시한다.
바람직하게, 상기 장벽 금속층은 Ti, TiN, Ta, TaN, AlSiTiN, NiTi, TiBN, ZrBN, TiAlN, TiB2, Ti/TiN 또는 Ta/TaN로 이루어진 그룹 중에서 선택된 어느 하나로 형성한다.
바람직하게, 상기 제2 금속배선은 Ti/Al/TiN, Ti/Al/Ti/TiN 또는 Ti/TiN/Al/Ti/TiN로 이루어진 그룹 중에서 선택된 어느 하나로 형성한다.
상기한 구성을 포함하는 본 발명에 의하면, CMOS 이미지 센서의 제조방법에 있어서, CMOS 이미지 센서의 암 특성을 개선하기 위한 열처리 공정을 콘택홀 형성 후 완충막을 보호막으로 실시하여 패시베이션 공정 후 실시하는 열처리 공정 시간을 감소시키거나 생략함으로써 열버짓(thermal burget)을 감소시켜 배선 들뜸 현상 을 방지할 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층, 영역 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층, 영역 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마공정 등을 통해 일부가 변형된 것을 의미한다.
실시예
도 2a 내지 도 2g는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 도시한 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 수광소자인 포토다이오드(potodiode)와 복수 개의 트랜지스터 등을 포함하는 반도체 구조물이 형성된 기판(100) 상에 제1 금속배선(102)을 형성한다. 이때, 제1 금속배선(102)은 알루미늄(Al), 구리(Cu), 텅스텐(W) 또는 백금(Pt)으로 형성할 수 있다. 바람직하게는 알루미늄(Al)으로 형성한다.
이어서, 제1 금속배선(102)을 덮도록 기판(100) 상에 층간 절연막(104)을 형성한다. 이때, 층간 절연막(104)은 산화막, 바람직하게는 실리콘이 함유된 산화 막(SiO2)으로 형성한다. 예컨대, BPSG(BoroPhosphoSilicate Glass), PSG(PhosphoSilicate Glass), BSG(BoroSilicate Glass), USG(Un-doped Silicate Glass), PE-TEOS(Plasma Enhanced-Tetra Ethyle Ortho Silicate), HDP(High Density Plasma)막 또는 FSG(Fluorinated Silicate Glass)막으로 이루어진 그룹 중에서 선택된 어느 하나의 막으로 형성한다. 이외에, SOG(Spin On Glass) 계열의 산화막으로 도포할 수도 있다. 또한, 전술한 막이 2층 이상 적층된 적층막으로 형성할 수도 있다. 예컨대, 적층막의 경우 SOG막/PE-TEOS막, FSG막/PE-TEOS으로 형성한다.
이어서, 도시되진 않았지만, 층간 절연막(104)에 단차가 존재하는 경우 화학적기계적연마(Chemical Mechanical Polishing, CMP) 공정을 이용하여 평탄화할 수도 있다.
이어서, 층간 절연막(104)을 식각하여 제1 금속배선(102)이 일부 노출되는 콘택홀(106)을 형성한다. 이때, 식각공정은 건식식각 또는 습식식각공정으로 실시한다.
이어서, 도 2b에 도시된 바와 같이, 콘택홀(106, 도 2a참조) 내부면을 따라 층간 절연막(104) 상에 완충막(108)을 형성한다. 이때, 완충막(108)은 질화막, 바람직하게는 실리콘질화막(SixNy, 여기서, x, y는 자연수)으로 형성한다. 이러한, 완충막(108)은 PECVD(Plasma Enhanced Chemical Vapor Deposition), ALD(Atomic Layer Deposition) 또는 MOCVD(Metal Organic CVD) 방식 중 선택된 어느 하나의 증 착방식으로 형성할 수 있다.
이어서, 도 2c에 도시된 바와 같이, 암(dark) 특성을 개선하기 위한 열처리 공정(110)을 실시한다. 이때, 열처리 공정(110)은 완충막(108)을 보호막으로 사용하며, 400~700℃의 온도에서 수소(H2) 어닐링(annealing)으로 실시한다. 그리고, 수소(H2) 어닐링시 수소(H2)의 농도는 1~80%가 되도록 한다.
이어서, 도 2d에 도시된 바와 같이, 완충막(108)을 식각하여 콘택홀(106) 내측벽에 스페이서(108A)를 형성한다. 이때, 식각공정은 건식식각 또는 습식식각공정으로 실시한다. 건식식각공정은 에치백(etch back) 또는 블랭켓(blanket) 공정 모두 가능하다.
이어서, 도 2e에 도시된 바와 같이, 콘택홀(106) 내부면을 따라 스페이서(108A), 제1 금속배선(102) 및 층간 절연막(104) 상에 장벽 금속층(112)을 형성한다. 이때, 장벽 금속층(112)은 Ti, TiN, Ta, TaN, AlSiTiN, NiTi, TiBN, ZrBN, TiAlN, TiB2, Ti/TiN 또는 Ta/TaN로 이루어진 그룹 중에서 선택된 어느 하나로 형성할 수 있다.
이어서, 도 2f에 도시된 바와 같이, 콘택홀(106)이 매립되도록 장벽 금속층(112A) 상에 콘택 플러그용 도전물질을 증착한 후 에치백 또는 화학적기계적연마 공정을 실시하여 평탄화하여 콘택 플러그(114)를 형성한다. 이때, 평탄화 공정은 층간 절연막(112) 상부면이 노출될 때까지 실시한다. 즉, 평탄화 공정시 제1 층간 절연막(112)은 식각 정지막 또는 연마 정지막으로 기능한다. 이때, 콘택 플러 그(114)는 텅스텐(W) 또는 다결정실리콘막으로 형성한다. 바람직하게는 텅스텐(W)으로 형성한다.
이어서, 도 2g에 도시된 바와 같이, 콘택 플러그(114)와 접속되도록 콘택 플러그(114)와 층간 절연막(104) 상에 제2 금속배선(116)을 형성한다. 이때, 제2 금속배선(116)은 Ti/Al/TiN, Ti/Al/Ti/TiN 또는 Ti/TiN/Al/Ti/TiN로 이루어진 구조 중 어느 하나로 형성할 수 있다. 또한, 제2 금속배선(116)은 장벽 금속층/Al/장벽 금속층 구조로 형성할 수 있다. 이때, 장벽 금속층은 Ta, TaN, AlSiTiN, NiTi, TiBN, ZrBN, TiAlN, TiB2 또는 Ta/TaN로 이루어진 그룹 중에서 선택된 어느 하나일 수 있다.
이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 이렇듯, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 CMOS 이미지 센서의 제조방법에서 발생되는 힐록을 도시한 도면.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판
102 : 제1 금속배선
104 : 층간 절연막
106 : 콘택홀
108 : 완충막
112 : 장벽 금속층
114 : 콘택 플러그
116 : 제2 금속배선
Claims (9)
- 제1 금속배선이 형성된 기판을 준비하는 단계;상기 제1 금속배선 상에 층간 절연막을 형성하는 단계;상기 층간 절연막을 식각하여 상기 제1 금속배선이 일부 노출되는 콘택홀을 형성하는 단계;상기 콘택홀의 내부면을 따라 상기 층간 절연막 상에 완충막을 형성하는 단계;열처리 공정을 실시하는 단계;상기 완충막을 식각하여 상기 콘택홀 내측벽에 스페이서를 형성하는 단계;상기 스페이서를 포함하는 상기 층간 절연막 상부면을 따라 장벽 금속층을 형성하는 단계; 및상기 콘택홀이 매립되도록 상기 장벽 금속층 상에 콘택 플러그를 형성하는 단계; 및상기 콘택 플러그와 접속되도록 상기 층간 절연막 상에 제2 금속배선을 형성하는 단계를 포함하는 CMOS 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 완충막은 질화막으로 형성하는 CMOS 이미지 센서의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 열처리 공정은 수소(H2) 어닐링(annealing) 방식으로 실시하는 CMOS 이미지 센서의 제조방법.
- 제 3 항에 있어서,상기 열처리 공정은 400~700℃의 온도에서 실시하는 CMOS 이미지 센서의 제조방법.
- 제 3 항에 있어서,상기 수소(H2) 어닐링 방식에서 수소(H2)의 농도는 1~80%인 CMOS 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 스페이서를 형성하는 단계는 건식식각공정 또는 습식식각공정으로 실시하는 CMOS 이미지 센서의 제조방법.
- 제 6 항에 있어서,상기 건식식각공정은 에치백(etch back) 또는 블랭켓(blanket) 방식으로 실시하는 CMOS 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 장벽 금속층은 Ti, TiN, Ta, TaN, AlSiTiN, NiTi, TiBN, ZrBN, TiAlN, TiB2, Ti/TiN 또는 Ta/TaN로 이루어진 그룹 중에서 선택된 어느 하나로 형성하는 CMOS 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 제2 금속배선은 Ti/Al/TiN, Ti/Al/Ti/TiN 또는 Ti/TiN/Al/Ti/TiN로 이루어진 그룹 중에서 선택된 어느 하나로 형성하는 CMOS 이미지 센서의 제조방법.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080054877A KR20090128900A (ko) | 2008-06-11 | 2008-06-11 | Coms 이미지 센서의 제조방법 |
US12/996,873 US20110180895A1 (en) | 2008-06-11 | 2009-06-10 | Method of manufacturing a cmos image sensor |
PCT/KR2009/003112 WO2009151273A2 (ko) | 2008-06-11 | 2009-06-10 | Coms 이미지 센서의 제조방법 |
CN2009801220896A CN102099914B (zh) | 2008-06-11 | 2009-06-10 | Cmos图像传感器的制造方法 |
CN2012103907897A CN102931132A (zh) | 2008-06-11 | 2009-06-10 | 互补金属氧化物半导体图像传感器的制造方法 |
JP2011513421A JP5453405B2 (ja) | 2008-06-11 | 2009-06-10 | Cmosイメージセンサの製造方法 |
EP09762660A EP2320461A4 (en) | 2008-06-11 | 2009-06-10 | METHOD FOR MANUFACTURING CMOS IMAGE SENSOR |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080054877A KR20090128900A (ko) | 2008-06-11 | 2008-06-11 | Coms 이미지 센서의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090128900A true KR20090128900A (ko) | 2009-12-16 |
Family
ID=41417246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080054877A KR20090128900A (ko) | 2008-06-11 | 2008-06-11 | Coms 이미지 센서의 제조방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20110180895A1 (ko) |
EP (1) | EP2320461A4 (ko) |
JP (1) | JP5453405B2 (ko) |
KR (1) | KR20090128900A (ko) |
CN (2) | CN102931132A (ko) |
WO (1) | WO2009151273A2 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104637865B (zh) * | 2013-11-14 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的孔洞中金属丢失的解决方法 |
CN111916394A (zh) * | 2020-08-11 | 2020-11-10 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
CN117855186A (zh) * | 2021-07-20 | 2024-04-09 | 福建省晋华集成电路有限公司 | 金属互连结构及半导体器件 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62145771A (ja) * | 1985-12-19 | 1987-06-29 | Toshiba Corp | 固体撮像装置 |
JPH06326099A (ja) * | 1993-05-13 | 1994-11-25 | Sony Corp | 半導体装置の配線形成方法 |
JPH08222629A (ja) * | 1995-02-17 | 1996-08-30 | Sanyo Electric Co Ltd | 配線構造及び配線構造の製造方法 |
JPH08306783A (ja) * | 1995-05-02 | 1996-11-22 | Sony Corp | 半導体装置のコンタクト形成方法 |
KR100498595B1 (ko) * | 1998-06-29 | 2005-09-20 | 매그나칩 반도체 유한회사 | 액티브층에 근접된 광차단막을 갖는 이미지센서 |
JP2001168092A (ja) * | 1999-01-08 | 2001-06-22 | Toshiba Corp | 半導体装置およびその製造方法 |
US6646346B1 (en) * | 2000-10-27 | 2003-11-11 | Agilent Technologies, Inc. | Integrated circuit metallization using a titanium/aluminum alloy |
JP2003204055A (ja) * | 2002-01-09 | 2003-07-18 | Sony Corp | 固体撮像装置およびその製造方法 |
US6812140B2 (en) * | 2002-03-26 | 2004-11-02 | Winbond Electronics Corporation | Method for contact profile improvement |
KR100872290B1 (ko) * | 2002-09-25 | 2008-12-05 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 및 그 제조 방법 |
JP2004165236A (ja) * | 2002-11-11 | 2004-06-10 | Sony Corp | 固体撮像装置の製造方法 |
KR100523618B1 (ko) * | 2002-12-30 | 2005-10-24 | 동부아남반도체 주식회사 | 반도체 장치의 콘택트 홀 형성 방법 |
TWI228793B (en) * | 2003-04-28 | 2005-03-01 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
JP2005093887A (ja) * | 2003-09-19 | 2005-04-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR20050041176A (ko) * | 2003-10-30 | 2005-05-04 | 매그나칩 반도체 유한회사 | 시모스 이미지센서의 제조방법 |
US7338903B2 (en) * | 2004-04-24 | 2008-03-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer |
JP2006032864A (ja) * | 2004-07-21 | 2006-02-02 | Sony Corp | 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法 |
JP2006108442A (ja) * | 2004-10-06 | 2006-04-20 | Nec Electronics Corp | 固体撮像素子およびその製造方法 |
US20070131988A1 (en) * | 2005-12-12 | 2007-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS image sensor devices and fabrication method thereof |
KR100790237B1 (ko) * | 2005-12-29 | 2008-01-02 | 매그나칩 반도체 유한회사 | 이미지 센서의 금속배선 형성방법 |
JP2007234743A (ja) * | 2006-02-28 | 2007-09-13 | Seiko Epson Corp | 半導体記憶装置および半導体記憶装置の製造方法 |
-
2008
- 2008-06-11 KR KR1020080054877A patent/KR20090128900A/ko active IP Right Grant
-
2009
- 2009-06-10 WO PCT/KR2009/003112 patent/WO2009151273A2/ko active Application Filing
- 2009-06-10 CN CN2012103907897A patent/CN102931132A/zh active Pending
- 2009-06-10 JP JP2011513421A patent/JP5453405B2/ja not_active Expired - Fee Related
- 2009-06-10 US US12/996,873 patent/US20110180895A1/en not_active Abandoned
- 2009-06-10 CN CN2009801220896A patent/CN102099914B/zh not_active Expired - Fee Related
- 2009-06-10 EP EP09762660A patent/EP2320461A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP2320461A2 (en) | 2011-05-11 |
US20110180895A1 (en) | 2011-07-28 |
CN102099914B (zh) | 2013-02-20 |
JP2011524089A (ja) | 2011-08-25 |
WO2009151273A2 (ko) | 2009-12-17 |
WO2009151273A3 (ko) | 2010-03-25 |
CN102931132A (zh) | 2013-02-13 |
CN102099914A (zh) | 2011-06-15 |
JP5453405B2 (ja) | 2014-03-26 |
EP2320461A4 (en) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5731024B2 (ja) | 背面照射型イメージセンサ及びその製造方法 | |
US20090146148A1 (en) | Backside illuminated image sensor | |
JP6157102B2 (ja) | Bsiイメージセンサー用の半導体装置とその形成方法 | |
KR20080061030A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR20090128900A (ko) | Coms 이미지 센서의 제조방법 | |
KR101053768B1 (ko) | 후면 조사 이미지 센서 및 그 제조방법 | |
KR100852207B1 (ko) | 절연막 제거방법 및 금속 배선 형성방법 | |
KR20070087856A (ko) | 반도체 장치의 금속 배선 및 그 형성 방법 | |
CN103515308B (zh) | 铜内连结构及其制造方法 | |
JP2006179950A (ja) | 半導体集積回路装置の製造方法 | |
KR100938723B1 (ko) | 후면 조사 이미지 센서 및 그 제조방법 | |
KR100443148B1 (ko) | 반도체소자의 제조방법 | |
KR100718451B1 (ko) | 반도체 장치의 금속 배선 및 그 제조 방법 | |
JP2009094477A (ja) | 半導体素子の金属配線形成方法 | |
KR100791707B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
KR101098920B1 (ko) | 반도체 소자의 제조방법 | |
KR100574560B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
KR100881491B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
KR100924867B1 (ko) | 반도체 소자의 제조 방법 | |
KR100617046B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US9349873B1 (en) | Oxide semiconductor device and method of fabricating the same | |
KR101017043B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR20080060360A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR20070036518A (ko) | 엠아이엠 캐패시터 형성방법 및 이미지 센서 제조방법 | |
KR20080081578A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |