JP6157102B2 - Bsiイメージセンサー用の半導体装置とその形成方法 - Google Patents

Bsiイメージセンサー用の半導体装置とその形成方法 Download PDF

Info

Publication number
JP6157102B2
JP6157102B2 JP2012272941A JP2012272941A JP6157102B2 JP 6157102 B2 JP6157102 B2 JP 6157102B2 JP 2012272941 A JP2012272941 A JP 2012272941A JP 2012272941 A JP2012272941 A JP 2012272941A JP 6157102 B2 JP6157102 B2 JP 6157102B2
Authority
JP
Japan
Prior art keywords
layer
image sensor
semiconductor substrate
polysilicon layer
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012272941A
Other languages
English (en)
Other versions
JP2013125970A (ja
Inventor
旭珂 張簡
旭珂 張簡
科維 陳
科維 陳
英郎 王
英郎 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2013125970A publication Critical patent/JP2013125970A/ja
Application granted granted Critical
Publication of JP6157102B2 publication Critical patent/JP6157102B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

この出願は、2011年12月15日に出願された“BSI Image Sensor Chips and Methods for Forming the Same”と題された米国特許出願: 出願番号第61/576,231号から利点を主張するものであり、その内容は引用によって本願に援用される。
光子を捕捉するのが高効率であるため、背面照射 (BSI)イメージセンサーチップは正面照射センサーチップに置き換えられている。BSIイメージセンサーチップの形成において、イメージセンサーおよび論理回路がウェハのシリコン基板上に形成され、続いて、シリコン基板正面上に相互接続構造を形成する。相互接続構造は、底部金属層M1から頂部金属層Mtopを有する複数の金属層を含む。その後、パッシベーション層が相互接続構造上に形成される。
イメージセンサーチップの形成は、背面研磨、p型不純物注入およびアニール工程を含む。プロセスは、続いて、シリコン基板背面上に、背面接触パッド、カラーフィルター、レンズ等を形成する。
本発明は、BSIイメージセンサー用の半導体装置とその形成方法を提供するものである。
本発明に係るBSIイメージセンサー用の半導体装置は、正面と背面を含む半導体基板と、この半導体基板の背面上のポリシリコン層であって、このポリシリコン層は、ポリシリコン層の中間層に分布したp型不純物を含み、ポリシリコン層の上部層及び底部層はp型不純物を含まず、上部層は中間層の上に、底部層は中間層の下にあることと、半導体基板の背面上の誘電体層であって、ポリシリコン層は、半導体基板と誘電体層の間にあることと、半導体基板の正面上に設置される第一イメージセンサーと、半導体基板の正面上に設置され、第一イメージセンサーと電気的に接続する相互接続構造と、を含むものである。
また、本発明に係る半導体装置は、半導体基板と、この半導体基板の前表面の第一および第二イメージセンサーと、半導体基板の後表面上にあり、これと接触する酸化物層と、酸化物層上のポリシリコン層であって、このポリシリコン層は、ポリシリコン層の中間層に分布したp型不純物を含み、ポリシリコン層の上部層及び底部層はp型不純物を含まず、上部層は中間層の上に、底部層は中間層の下にあることと、ポリシリコン層上の金属シールド層であって、この金属シールド層は、第一イメージセンサー上にあって、これに位置合わせされることと、金属シールド層上のパッシベーション層と、を含むものである。
また、本発明に係るBSIイメージセンサー用の半導体の形成方法は、半導体基板の前表面に第一イメージセンサーおよび第二イメージセンサーを形成する工程と、半導体基板の正面上に、第一イメージセンサーおよび第二イメージセンサーと電気的に接続する相互接続構造を形成する工程と、半導体基板の背面を研削する工程であって、半導体基板の残り部分が後表面を有する工程と、半導体基板の後表面上にポリシリコン層を蒸着する工程であって、このポリシリコン層は、半導体基板の背面にある工程とを含み、ポリシリコン層を蒸着する工程は、ポリシリコン層の第一層を蒸着する工程であって、このポリシリコン層の第一層を蒸着する工程の間中、p型不純物がドープされない工程と、ポリシリコン層の第二層を第一層上に蒸着する工程であって、ポリシリコン層の第二層を蒸着する工程の間中、p型不純物がドープされる工程とを備え、ポリシリコン層を蒸着する工程は、さらに、ポリシリコン層の第三層を第二層上に蒸着する工程であって、ポリシリコン層の第三層を蒸着する工程の間中、p型不純物がドープされない工程と、を含むものである。
さらに、本発明に係るBSIイメージセンサー用の半導体の形成方法は、半導体基板を研削する工程後で、ポリシリコン層を蒸着する工程の前に水素アニールを半導体基板の後表面に実行する工程であって、水素アニールの間中、半導体基板の後表面層が酸化されて、酸化物層を形成する工程と、ポリシリコン層を蒸着する工程後、誘電体層をポリシリコン層上に形成する工程と、金属シールド層を誘電体層上に形成する工程と、金属シールド層をパターン化する工程であって、パターン化された金属シールド層は、第二イメージセンサーに位置合わせされるが、第一イメージセンサーに位置合わせされないことと、を含むものである。
本発明にかかる半導体装置よれば、ポリシリコン層のp型不純物の濃度プロファイルを容易に、かつ、最適に保つことができる。
本発明にかかる半導体装置の形成方法よれば、ポリシリコン層のp型不純物の濃度プロファイルの制御を容易に、かつ、最適に行なうことができる。
実施例及び利点の理解を更に完全にするために、次の詳細な説明を添付図面と併せて参考にすることができる。
本発明にかかる実施例の背面照射によるBSIイメージセンサー用半導体装置の製造の中間段階を示す断面図である。 本発明にかかる実施例の背面照射によるBSIイメージセンサー用半導体装置の製造の中間段階を示す断面図である。 本発明にかかる実施例の背面照射によるBSIイメージセンサー用半導体装置の製造の中間段階を示す断面図である。 本発明にかかる実施例の背面照射によるBSIイメージセンサー用半導体装置の製造の中間段階を示す断面図である。 本発明にかかる実施例の背面照射によるBSIイメージセンサー用半導体装置の製造の中間段階を示す断面図である。 本発明にかかる実施例の背面照射によるBSIイメージセンサー用半導体装置の製造の中間段階を示す断面図である。
本発明の実施例の形成と使用について以下に詳述する。明細書の以下の開示内容は多くの異なる実施例または範例を提供して、本発明の異なる特徴を実施することである。特定の範例が説明されるが、本発明を限定するものではない。
各実施例によると、背面照射 (BSI)イメージセンサーウェハ/チップの背面構造の形成方法が提供される。BSIイメージセンサーウェハ/チップの形成の中間段階が図示される。実施例の変形例について論ぜられる。種々の観点及び説明からなる実施例を通じて、同様の部分については同じ参照符号が用いられている。
図1は、半導体基板22を含むイメージセンサーウェハ20を示す図である。ある態様において、半導体基板22は結晶性シリコン基板である。または、半導体基板22は別の半導体材料で形成される。イメージセンサー24 (24Aおよび24Bを含む) が半導体基板22の前表面22Aで形成され、前表面22Aから半導体基板22に延伸する。イメージセンサー24は、感光性トランジスタおよび/または感光性ダイオードを含む。このほか、24で示されるトランジスタのようなコアデバイスが、半導体基板22の前表面で形成される。イメージセンサー24は、光線を電気信号に転換することができる。
相互接続構造28が半導体基板22上に形成され、イメージセンサーウェハ20中の装置(たとえば、イメージセンサー24)に電気的に接続するのに用いられる。相互接続構造28は、半導体基板22上に形成される層間絶縁膜(ILD)30を含む。コンタクトプラグ26はILD30中に形成され、イメージセンサー24およびコアデバイスに電気的に結合される。
金属層は、M1、M2、Mtopと表記され、金属層M1は相互接続構造28の底部金属層、金属層Mtopは相互接続構造28の頂部金属層である。金属層は、誘電体層30中の金属線/パッド32およびビア34を含む。イメージセンサー24は、金属層M1からMtop中の金属線/パッド32およびビア34に電気的に結合される。例えば金属層M1からMtop中に金属線32およびビア34が形成される誘電体層30は、低k値を有する低k誘電体層である。低k誘電体層のk値は、約3.0より小さく、または2.5より小さい。誘電体層30は、3.9より大きいk値の非低k誘電体層(たとえば、Mtop層の誘電体層)も含む。パッシベーション層36は、頂部金属層Mtopと誘電体層30上に形成される。例えばパッシベーション層36は、酸化物、アンドープケイ酸塩ガラス(USG)により形成される。またパッシベーション層36は、複合層で、酸化ケイ素層と酸化ケイ素層上の窒化ケイ素層を含んでもよい。
図2を参照すると、イメージセンサーウェハ20の正面(パッシベーション層36の面)が、たとえば、接着剤42を介してキャリア40に接着される。例えばキャリア40は、ガラスウェハ、接着剤42は紫外線(UV)接着剤(glue)である。よって、半導体基板22の背面は上向きである。その後、背面研磨が半導体基板22に実行されて、薄化され、光線が、効率よく、背面から半導体基板22を貫通する。また半導体基板22の残りの厚さは、たとえば、約3μmより小さい。
次に、図3に示されるように、表面処理が、半導体基板22の後表面22Bに実行される。ある態様において、表面処理は、炉中で実行される炉処理である乾燥処理を含む。乾燥処理期間中、炉中の圧力は一気圧に近い。あるいは、表面処理はチャンバー(図示しない)で実行される。チャンバー内の圧力は一気圧より低く、ある態様では、約10Torrから約380Torrである。乾燥処理はプラズマを含まない。表面処理に用いられるプロセスガス (前駆体)は、水素(H2)を含む。ある態様において、プロセスガスは、実質上、水素以外の添加気体を含まない。他の態様において、添加気体、たとえば、窒素(N2)がプロセスガスに含まれる。表面処理中のウェハ20の温度は摂氏400度より低く、たとえば、摂氏25度から摂氏300度である。ある態様において、表面処理時間は、6分から30分である。表面処理がチャンバーで実施される時、水素の流量は、たとえば、1,000sccmから6,000sccmである。
ある態様において、プロセスガスは、非常に少量の酸素(O2)を含み、含量は、1個の容積百分率、0.1個の容積百分率または0.01個の容積百分率より低い。その結果、薄い酸化ケイ素層44が形成される。薄い酸化ケイ素層44の厚さは、10オングストロームより小さい。別の態様において、プロセスガスは、実質上、酸素を含まず、よって、表面処理後、実質上、酸化ケイ素層は半導体基板22の後表面22B上に形成されない。
図4を参照すると、ポリシリコン蒸着が実行されて、ポリシリコン層46を形成する。ある態様において、ポリシリコン蒸着が、化学気相蒸着(CVD)方法、たとえば、低圧CVD(LPCVD)または別の適用される方法を用いて実行される。ある態様において、ポリシリコン層46の厚さは50オングストロームより大きく、たとえば、100オングストロームから500オングストロームであるが、厚さがより大きいまたはより小さいものを採用してもよい。しかし、明細書中で開示される尺寸は単なる例にすぎず、異なる値に変化させてもよいことが理解できる。
ポリシリコン蒸着期間中、ポリシリコン蒸着プロセスの手順で、ボロン、インジウムまたはそれらの混合物であるp型不純物がその場(in−situ)ドープされる。ポリシリコン層46中のp型不純物の濃度は、たとえば、1E15/cmから9E19/cmである。ある態様において、ポリシリコン層46は、サンドイッチ構造を有し、底部層46A、中間層46Bおよび上部層46Cを含む。底部層46Aおよび上部層46Cは、中間層46Bのp型不純物濃度より低いp型不純物濃度を有する。ある態様において、底部層46Aおよび上部層46Cは、p型不純物を含まない(または実質上含まない)。一方、中間層46Bはp型不純物を含む。従って、底部層46Aおよび上部層46Cの蒸着期間中、p型不純物ソース(p型不純物を含む気体)がオフになり、p型不純物が底部層46Aおよび上部層46Cに導入されない。中間層46Bが形成される時、p型不純物ソースがオンになり、p型不純物が蒸着チャンバーに導入されて、ポリシリコン層46を形成する。
ポリシリコン層46の形成後すぐに、中間層46Bは、実質上、均一なp型不純物分布を有する。あるいは、中間層46Bは、勾配のあるp型不純物分布を有し、中間層46Bの中間部分は、中間層46Bの上部分と底部分より高いp型不純物濃度を有する。
図5を参照すると、表面処理後、誘電体層48が形成され、ポリシリコン層46と接触する。ある態様において、誘電体層48は2より大きい屈折率を有する。誘電体層48は高k誘電体材料も含み、炭化ケイ素、オキシ炭化けい素、ハフニウムベース酸化物、アルミニウムベース酸化物、ランタンベース酸化物、それらの組み合わせ、および、それらの多層を含む。誘電体層48は、CVD方法、プラズマ化学気相成長法 (PECVD)を用いて形成される。
図6は、BSI構造の残り部分の形成を示す図である。形成プロセスは、エッチング工程を実行して、スクライブライン領域300およびパッド領域400から、一部の誘電体層48、ポリシリコン層46、薄化酸化ケイ素層44および基板22を除去する工程を含む。さらに、エッチング工程後、開口が基板22中に形成され、後表面22Bから半導体基板22の前表面22Aに延伸する。電気パッド50が開口中に形成される。電気パッド50が用いられて、電気的接続、たとえば、ワイヤボンディング(図示しない)を形成し、回路およびイメージセンサー24に電気的に結合される。電気パッド50が、相互接続構造28により、イメージセンサー24に結合される。
図6にも示されるように、金属シールド層52が形成され、その後、パターン化される。その結果、金属シールド層52が、アクティブイメージセンサー画素領域100上から除去され、アクティブイメージセンサー画素領域100は、半導体基板22の前表面22Aで、イメージセンサー24Aを含む。金属シールド層52の一部は、黒色参照画素領域200上方にあり、黒色参照画素領域200と位置合わせされ、黒色参照画素領域200は、その中に形成された黒色参照イメージセンサー24Bを含む。黒色参照イメージセンサー24Bが用いられて、アクティブイメージセンサー、たとえば、24Aにより生成される信号を較正する。ある態様において、金属シールド層52はアルミニウム銅を含み、別の金属、たとえば、銀、ニッケル等が用いられてもよい。図6は、パッシベーション層54の形成を示し、パッシベーション層54は、アクティブイメージセンサー画素領域100と黒色参照画素領域200中に形成され、頂部誘電体層となる。
本発明の態様によると、p型不純物の半導体基板22の背面への導入は、ポリシリコン層が形成される時、現場ドーピングにより実行される。従って、p型不純物のプロファイルがうまく制御される。ある態様において、ポリシリコン層の形成後の工程は、たとえば、摂氏400度より低い温度で実行される低温プロセスである。よって、層46A、46Bおよび46C中のp型不純物濃度のプロファイルがうまく保たれる。このほか、p型不純物の導入は現場ドーピングによるので、基板22にダメージを与えず、よって、アニーリングによりダメージを解決する必要がない。
この態様において、装置は、正面と背面を有する半導体基板を含む。ポリシリコン層は半導体基板の背面上に設置される。ポリシリコン層は、p型不純物がドープされる部分を含む。誘電体層は半導体基板の背面上に設置され、ポリシリコン層は、半導体基板と誘電体層の間にある。
別の態様において、装置は、半導体基板、半導体基板の前表面の第一および第二イメージセンサー、および、半導体基板の後表面上に位置し、接触する酸化物層を含む。ポリシリコン層は酸化物層上に設置され、ポリシリコン層はp型不純物を含む。金属シールド層は、ポリシリコン層上に設置され、金属シールド層は、第一イメージセンサー上にあり、第一イメージセンサーと位置合わせされる。パッシベーション層は金属シールド層上に設置される。
さらに別の態様において、本方法は、半導体基板の背面を研削する工程を含み、半導体基板の残り部分は後表面を有する。ポリシリコン層は、半導体基板の後表面上に蒸着され、ポリシリコン層は半導体基板の背面上にある。ポリシリコン層を蒸着する工程中、p型不純物は、ポリシリコン層中に現場ドープされる。
本発明およびその利点が詳細に記述されたが、様々な変更、代用、および交替は、添付されている特許請求の範囲によって定義される本発明の範囲および精神から逸脱することなく、ここにおいて施すことができることが理解されるべきである。更に、本出願の範囲は、明細書において記述されたプロセス、機械、製造、組成物、手段、方法およびステップに関する特定の実施形態に制限されるようには意図されない。当業者は、ここに記述された対応する実施形態と実質的に同様の結果を達成するあるいは実質的に同様の機能を行う、現在存在しているまたは後ほど開発される、プロセス、機械、製造、組成物、手段、方法およびステップの開示が、本発明に従って利用されることができることを、本発明の開示から容易に理解するであろう。従って、添付されている特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法およびステップをその範囲内に含むように意図される。
20 イメージセンサーウェハ
22 半導体基板
22A 前表面
22B 後表面
24 イメージセンサー
24A 前表面
24B 後表面
26 コンタクトプラグ
28 相互接続構造
30 相間絶縁膜(ILD)、誘電体層
32 金属線/パッド
34 ビア
36 パッソベーション層
40 キャリア
42 接着剤
44 薄い酸化ケイ素層
46 ポリシリコン層
46A 底部層
46B 中間層
46C 上部層
48 誘電体層
50 電気パッド
52 金属シールド層
54 パッシベーション層
100 アクティブイメージセンサー画素領域
200 黒色参照画素領域
300 スクライブライン領域
400 パッド領域

Claims (7)

  1. 正面と背面を含む半導体基板と、
    半導体基板の背面上のポリシリコン層であって、このポリシリコン層は、前記ポリシリコン層の中間層に分布したp型不純物を含み、前記ポリシリコン層の上部層及び底部層はp型不純物を含まず、前記上部層は前記中間層の上に、前記底部層は前記中間層の下にあることと、
    前記半導体基板の前記背面上の誘電体層であって、前記ポリシリコン層は、前記半導体基板と前記誘電体層の間にあることと、
    前記半導体基板の前記正面上に設置される第一イメージセンサーと、
    前記半導体基板の前記正面上に設置され、前記第一イメージセンサーと電気的に接続する相互接続構造と、
    を含むBSIイメージセンサー用の半導体装置。
  2. 前記半導体基板の前記正面上に設置される第二イメージセンサーと、
    前記第二イメージセンサー上にあり、これに位置合わせされる金属シールド層であって、前記第一イメージセンサーは前記金属シールド層に位置合わせされず、且つ、前記ポリシリコン層は、前記金属シールド層と前記半導体基板の間にあり、前記第一イメージセンサー及び前記第二イメージセンサーに位置合わせされることと、
    前記半導体基板の後表面と前記ポリシリコン層の間にあり、前記後表面及び前記ポリシリコン層と接触する酸化物層であって、この酸化物層は、前記半導体基板の材料の酸化物を含むことと、を含むことを特徴とする請求項1に記載のBSIイメージセンサー用の半導体装置。
  3. 半導体基板と、
    前記半導体基板の前表面の第一および第二イメージセンサーと、
    前記半導体基板の後表面上にあり、これと接触する酸化物層と、
    前記酸化物層上のポリシリコン層であって、このポリシリコン層は、前記ポリシリコン層の中間層に分布したp型不純物を含み、前記ポリシリコン層の上部層及び底部層はp型不純物を含まず、前記上部層は前記中間層の上に、前記底部層は前記中間層の下にあることと、
    前記ポリシリコン層上の金属シールド層であって、この金属シールド層は、前記第一イメージセンサー上にあって、これに位置合わせされることと、
    前記金属シールド層上のパッシベーション層と、
    を含むBSIイメージセンサー用の半導体装置。
  4. 前記金属シールド層は前記第二イメージセンサーに位置合わせされないことを特徴とする請求項3に記載の半導体装置。
  5. 前記金属シールド層と前記ポリシリコン層間の誘電体層を含むことを特徴とする請求項3に記載の半導体装置。
  6. 半導体基板の前表面に第一イメージセンサーおよび第二イメージセンサーを形成する工程と、
    前記半導体基板の前記前表面上に、前記第一イメージセンサーおよび前記第二イメージセンサーと電気的に接続する相互接続構造を形成する工程と、
    前記半導体基板の背面を研削する工程であって、前記半導体基板の残り部分が後表面を有する工程と、
    前記半導体基板の前記後表面上にポリシリコン層を蒸着する工程であって、このポリシリコン層は、前記半導体基板の背面にある工程と、を含む半導体装置の形成方法において、前記ポリシリコン層を蒸着する工程は、
    前記ポリシリコン層の第一層を蒸着する工程であって、このポリシリコン層の第一層を蒸着する工程の間中、p型不純物がドープされない工程と、
    前記ポリシリコン層の第二層を前記第一層上に蒸着する工程であって、前記ポリシリコン層の前記第二層を蒸着する工程の間中、前記p型不純物がドープされる工程とを備え、
    前記ポリシリコン層を蒸着する工程は、さらに、前記ポリシリコン層の第三層を前記第二層上に蒸着する工程であって、前記ポリシリコン層の前記第三層を蒸着する工程の間中、p型不純物がドープされない工程と、を含むBSIイメージセンサー用の半導体装置の形成方法。
  7. 前記半導体基板を前記研削する工程後で、前記ポリシリコン層を蒸着する工程の前に水素アニールを前記半導体基板の前記後表面に実行する工程であって、前記水素アニールの間中、前記半導体基板の後表面層が酸化されて、酸化物層を形成する工程と、
    前記ポリシリコン層を前記蒸着する工程後、誘電体層を前記ポリシリコン層上に形成する工程と、
    金属シールド層を前記誘電体層上に形成する工程と、
    前記金属シールド層をパターン化する工程であって、パターン化された前記金属シールド層は、前記第二イメージセンサーに位置合わせされるが、前記第一イメージセンサーに位置合わせされないことと、
    を含むことを特徴とする請求項6に記載のBSIイメージセンサー用の半導体装置の形成方法。
JP2012272941A 2011-12-15 2012-12-14 Bsiイメージセンサー用の半導体装置とその形成方法 Active JP6157102B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161576231P 2011-12-15 2011-12-15
US61/576,231 2011-12-15
US13/352,980 2012-01-18
US13/352,980 US9356059B2 (en) 2011-12-15 2012-01-18 BSI image sensor chips and methods for forming the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015117594A Division JP6218776B2 (ja) 2011-12-15 2015-06-10 Bsiイメージセンサー用半導体装置とその形成方法

Publications (2)

Publication Number Publication Date
JP2013125970A JP2013125970A (ja) 2013-06-24
JP6157102B2 true JP6157102B2 (ja) 2017-07-05

Family

ID=48609215

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012272941A Active JP6157102B2 (ja) 2011-12-15 2012-12-14 Bsiイメージセンサー用の半導体装置とその形成方法
JP2015117594A Active JP6218776B2 (ja) 2011-12-15 2015-06-10 Bsiイメージセンサー用半導体装置とその形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015117594A Active JP6218776B2 (ja) 2011-12-15 2015-06-10 Bsiイメージセンサー用半導体装置とその形成方法

Country Status (3)

Country Link
US (1) US9356059B2 (ja)
JP (2) JP6157102B2 (ja)
TW (1) TWI474473B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112090B2 (en) * 2012-01-31 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. UV radiation recovery of image sensor
US8796805B2 (en) * 2012-09-05 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US8866250B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US8884390B2 (en) 2013-01-30 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination image sensor chips and methods for forming the same
JP2016131179A (ja) * 2015-01-13 2016-07-21 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
JP2018006443A (ja) 2016-06-29 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102558828B1 (ko) * 2018-10-10 2023-07-24 삼성전자주식회사 차광 패턴을 포함하는 이미지 센서
US11393866B2 (en) * 2019-09-30 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an image sensor
KR20220022504A (ko) * 2020-08-18 2022-02-28 삼성전자주식회사 이미지 센서
CN113921658A (zh) * 2021-10-20 2022-01-11 晶澳(扬州)太阳能科技有限公司 一种太阳能电池的制备方法及太阳能电池
CN114975602B (zh) * 2022-07-29 2022-11-08 深圳芯能半导体技术有限公司 一种高可靠性的igbt芯片及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383140B2 (ja) * 1995-10-02 2003-03-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
JPH09246493A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000114393A (ja) 1998-10-02 2000-04-21 Nec Corp 半導体装置の製造方法
JP2006261638A (ja) 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP5085092B2 (ja) 2006-10-31 2012-11-28 株式会社日立製作所 半導体装置およびその製造方法
JP2010003928A (ja) * 2008-06-20 2010-01-07 Toshiba Corp 固体撮像装置及びその製造方法
JP5306141B2 (ja) * 2009-10-19 2013-10-02 株式会社東芝 固体撮像装置
JP5360102B2 (ja) * 2011-03-22 2013-12-04 ソニー株式会社 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
JP2015159338A (ja) 2015-09-03
US9356059B2 (en) 2016-05-31
TWI474473B (zh) 2015-02-21
TW201324755A (zh) 2013-06-16
JP6218776B2 (ja) 2017-10-25
US20130153901A1 (en) 2013-06-20
JP2013125970A (ja) 2013-06-24

Similar Documents

Publication Publication Date Title
JP6157102B2 (ja) Bsiイメージセンサー用の半導体装置とその形成方法
US9478581B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
TWI709760B (zh) 影像感測器裝置及方法
JP5975617B2 (ja) 固体撮像装置およびその製造方法ならびにカメラ
TW201103134A (en) Solid-state imaging device and method for manufacturing same
TWI484652B (zh) 半導體裝置及其製作方法
TWI532159B (zh) 影像感測器裝置與其形成方法與影像感測器陣列元件
WO2014002353A1 (ja) 固体撮像素子及びその製造方法
KR102010703B1 (ko) 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법
JP2011014673A (ja) Soi基板とその製造方法およびそれを用いた固体撮像装置の製造方法
TWI717795B (zh) 影像感測器及其形成方法
US8802457B2 (en) Backside surface treatment of semiconductor chips
US20220384497A1 (en) Image Sensors With Stress Adjusting Layers
JP5453405B2 (ja) Cmosイメージセンサの製造方法
US11335817B2 (en) Composite etch stop layers for sensor devices
JP6164830B2 (ja) 光電変換装置の製造方法
US20150179867A1 (en) Method for manufacturing photoelectric conversion device
TWI815276B (zh) 畫素感測器及製造其的方法
JP2013105843A (ja) 固体撮像素子の製造方法及び固体撮像素子
KR20100037208A (ko) 이미지 센서 및 그 제조 방법
KR20100078083A (ko) 이미지 센서 및 그 제조 방법
JP2011134917A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140516

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140617

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150610

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150812

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170606

R150 Certificate of patent or registration of utility model

Ref document number: 6157102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250