JP6164830B2 - 光電変換装置の製造方法 - Google Patents

Description

本発明は、光電変換装置の製造方法に関する。

光電変換素子がシリコン基板に配列された光電変換装置などの半導体装置では、シリコン基板内のノイズ源を低減することが求められる。ノイズ源として、サーマルドナーが知られている。サーマルドナーを熱処理（サーマルドナー・キラー熱処理）によって除去することが特許文献１に記載されている。
特許文献２には裏面照射型のイメージセンサ（撮像装置）の製造方法が記載されている。

特開平６−２３２１４１号公報 米国特許出願公開ＵＳ２０１０／０１４０６７５号

半導体装置の製造過程において、サーマルドナーを除去するための熱処理を行った後に、再びサーマルドナーが発生しうることを本発明者は見出した。半導体装置の製造過程で生じたサーマルドナーが残留すると、半導体装置で得られる信号にノイズとして表れる。

上記課題を解決するための第１の観点は、トランジスタが設けられたシリコン基板に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件の水素終端処理を行い、前記水素終端処理の後に、前記シリコン基板の温度を６００℃以上にする熱処理を行うことを特徴とする。

また、上記課題を解決するための第２の観点は、コンタクトプラグが接続されたトランジスタが設けられたシリコン基板の上に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件の成膜処理を行い、前記成膜処理の後に、前記シリコン基板の温度を６００℃以上にする熱処理を行うことを特徴とする。

また、上記課題を解決するための第３の観点は、コンタクトプラグが接続されたトランジスタが設けられたシリコン基板の温度が３００℃以上５００℃以下となる状態を通算で１０分以上含み、前記シリコン基板の温度が６００℃未満である状態が持続する期間を有し、前記期間の後に前記シリコン基板の温度を６００℃以上にする熱処理を行うことを特徴とする。

本発明によれば、ノイズを低減した半導体装置を提供することが可能となる。

光電変換装置の断面模式図。 光電変換装置の製造方法を説明するための断面模式図。 光電変換装置の製造方法を説明するための断面模式図。 熱処理時の温度プロファイルの一例。 光電変換装置の製造方法を説明するための断面模式図。

図１に本実施形態の半導体装置の一例として、裏面照射型の撮像装置として用いることができる光電変換装置１の模式断面図を示す。

光電変換装置１は、シリコン層１００を含む素子構造１０を備える。また、光電変換装置１は、配線構造２０と、光学構造３０をさらに備える。本実施形態では、配線構造２０と光学構造３０との間に素子構造１０が位置する。また光電変換装置１は、配線構造２０に対して素子構造１０とは反対側に設けられた支持基板１２５を備える。支持基板１２５の上に配線構造２０、素子構造１０、光学構造３０がこの順で重なっている。

まず、素子構造１０について説明する。シリコン層１００は例えばエピタキシャル成長によって形成された単結晶シリコン層である。シリコン層１００は表面１２１と裏面１２２とを有する。シリコン層１００の厚み、すなわち表面１２１と裏面１２２との距離は１〜１０μｍ、典型的には、２〜５μｍである。

シリコン層１００の内部、つまり表面１２１と裏面１２２の間には、光電変換素子ＰＤが配列されている。光電変換素子ＰＤは、信号電荷が多数キャリアとなる第１導電型の第１半導体領域１０１と、信号電荷が少数キャリアとなる第２導電型の第２半導体領域１０２と、を有する。第１半導体領域１０１は第１半導体領域１０１および第２半導体領域１０２で生成された信号電荷を蓄積する電荷蓄積部となる。信号電荷が電子である場合、第１半導体領域１０１はＮ型半導体領域、第２半導体領域１０２はＰ型半導体領域である。第１半導体領域１０１は、第１半導体領域１０１の周囲の第２半導体領域１０２とＰＮ接合を成している。本例の第１半導体領域１０１は、表面１２１と裏面１２２の間であって、表面１２１と裏面１２２から等距離に位置する中間面の表面１２１側と裏面１２２側にまたがって位置する。

素子分離領域１０３は、互いに隣接する光電変換素子ＰＤの間に配され、光電変換素子ＰＤを電気的に分離する。素子分離の方法としては、電位障壁を用いた分離と、ＬＯＣＯＳやＳＴＩなどの絶縁物を用いた分離の少なくとも一方を用いることができる。本例における素子分離領域１０３は、光電変換素子ＰＤの第２半導体領域１０２よりも濃い、第２導電型の半導体領域である。第２半導体領域１０２と素子分離領域１０３との不純物濃度差により形成される電位勾配により分離がなされる。

シリコン層１００の裏面１２２と光電変換素子ＰＤの間には、暗電流を抑制するための第３半導体領域１２０が設けられている。第３半導体領域１２０は、第２半導体領域１０２よりも濃い、第２導電型の半導体領域である。第３半導体領域１２０を省略して、第２半導体領域１０２が裏面１２２まで延在している構成を採用することもできる。また、シリコン層１００の表面１２１と光電変換素子ＰＤの間に、第３半導体保護領域１２０と同様にして暗電流を抑制するための第２半導体領域１０２よりも濃い、第２導電型の第４半導体領域（不図示）を設けることもできる。

シリコン層１００の表面１２１側には、画素回路を構成するトランジスタが設けられている。図１では、画素を構成するトランジスタを代表して、電荷蓄積部１０１の電荷を転送するための転送トランジスタのポリシリコンからなるゲート電極１０４を示している。画素回路を構成するトランジスタとしては、転送トランジスタのほかに、増幅トランジスタやリセットトランジスタがあげられる。画素回路のトランジスタはＭＯＳＦＥＴなどの絶縁ゲート型トランジスタやＪＦＥＴなどの接合型トランジスタでありうる。

素子構造１０は、シリコン層１００のトランジスタ側の面である表面１２１の上に設けられた、接続部１０７を有する。接続部１０７は、ゲート電極１０４やシリコン層１００に接続された、コンタクトプラグ１０５とコンタクトプラグ１０５を支持する絶縁体膜１０６を含む。コンタクトプラグ１０５を構成する主たる材料としてタングステン、チタンなどを用いることができる。絶縁体膜１０６の材料は、酸化シリコンや、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのケイ酸塩ガラスである。絶縁体膜１０６は単層膜でもよいし多層膜でもよい。

次に、配線構造２０について説明する。配線構造２０はシリコン層１００の表面１２１から、実質的に接続部１０７の分だけ離れて位置している。配線構造２０は導電部１１５と絶縁部１１６とを有する。導電部１１５は、配線１１０、１１１、１１２およびビアプラグ１０８、１０９から構成されている。導電部１１５は、素子構造１０のコンタクトプラグ１０５を介して、シリコン層１００に形成されたトランジスタなどの半導体素子と接続されている。導電部１１５を構成する材料の主成分としてアルミニウム、銅、金、タングステン、チタン、タンタルなどを用いることができる。絶縁部１１６は、複数の層間絶縁体層で構成された多層膜である絶縁体膜で構成されている。絶縁部１１６（絶縁体膜）を構成する絶縁体層の材料は例えばケイ酸塩ガラスや酸化シリコン、窒化シリコン、炭化シリコンである。材料が異なる絶縁体層を交互に積層することもできる。絶縁体膜を構成する絶縁体層に有機材料を用いてもよい。

次に、光学構造３０について説明する。光学構造３０は、誘電体膜１３０と中間膜１３１を備える。誘電体膜１３０は、例えば反射防止膜や、パッシベーション膜として機能させることができる。誘電体膜１３０は、酸化シリコン層、窒化シリコン層、酸化ハフニウム層などの誘電体層を含み、上記誘電体層の１つを含む単層膜であっても、上記誘電体層の複数を含む多層膜であってもよい。中間膜１３１は、例えばカラーフィルタの下地膜や、平坦化膜として機能させることができる。中間膜１３１の上には、第１カラーフィルタ１３２１、第２カラーフィルタ１３２２が設けられている。これらはそれぞれ異なる色のカラーフィルタであり、交互に配列されてカラーフィルタアレイを構成している。例えば、第１カラーフィルタ１３２１が青（Ｂ）、第２カラーフィルタ１３２２が緑（Ｇ）である。更に、赤色（Ｒ）のカラーフィルタ（不図示）を設けてベイヤ配列とすることができる。マイクロレンズ１３３は、各カラーフィルタの上方に設けられて、マイクロレンズアレイを構成する。

支持基板１２５はシリコン層１００よりも厚い。支持基板１２５はシリコン基板やガラス基板を用いることができる。支持基板１２５をシリコン基板とする場合、このシリコン基板に、画素回路や周辺回路、信号処理回路等を構成する集積回路を形成することもできる。

次に、図１に示した光電変換装置の製造方法を説明する。本実施形態にかかる光電変換装置の製造方法では、製造工程を経て最終的にシリコン層１００となるシリコン基板には、３００℃以上５００℃以下となる第１の熱処理と、シリコン基板を６００℃以上にする第２の熱処理と、が行なわれている。第１の熱処理は例えば水素終端処理および成膜処理の少なくとも一方である。この製造方法によれば、ノイズを低減した光電変換装置を製造することが可能となる。ここで考慮されるノイズ源は例えば後述するサーマルドナーである。以下、本実施形態の光電変換装置の製造方法の具体例をについて図２〜５を用いて説明する。

まず、シリコンウエハ等のシリコン基板１０００を用意する。シリコン基板１０００は表面１２１とその反対面である裏面１２２０を有する。シリコン基板１０００は、単結晶シリコンのインゴットからスライスしたものや、基体上にシリコン層をエピタキシャル成長したものを用いることができる。シリコン基板１０００はＳＯＩ基板であってもよい。

素子分離領域１０３をシリコン基板１０００の表面１２１近傍の内部に形成する。続いて、フォトレジストパターンを形成して、イオン注入及び熱処理を行い、電荷蓄積部１０１となる不純物領域を形成する。次いで、トランジスタのゲート絶縁膜（図示せず）およびゲート電極（例えばゲート電極１０４）を形成する。トランジスタのゲート絶縁膜は表面１２１と界面を成す。その後、イオン注入により、トランジスタのソース及びドレインとなる不純物領域（図示せず）をシリコン基板１０００の表面１２１から基板内部にかけて形成する。ここで、ゲート電極、素子分離領域１０３及び不純物領域の形成方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上のようにして、図２（ａ）の構成が得られる。

次に、シリコン基板１０００の表面１２１上に絶縁体膜１０６を成膜し、平坦化する。絶縁体膜１０６の平坦化にはＣＭＰ法を用いることができる。絶縁体膜１０６の材料がケイ酸塩ガラスである場合には、絶縁体膜１０６の平坦化にリフロー法を用いることもでき、リフロー法とＣＭＰ法とを併用することもできる。リフロー法を用いる場合には絶縁体膜１０６を絶縁体膜１０６の軟化温度以上に加熱する必要がある。ケイ酸塩ガラスの軟化温度は組成にもよるが、６００〜１０００℃であるから、リフロー法を行う場合には、シリコン基板１０００もまた６００℃以上に加熱されることになる。

次に、平坦化した絶縁体膜１０６にコンタクトホールを形成する。次に、絶縁体膜１０６上に金属膜を堆積してコンタクトホールに金属膜を埋め込んだ後、ＣＭＰ法などで余分な金属膜を除去することにより、コンタクトホールにコンタクトプラグ１０５を形成する。このようにしてシリコン基板１０００の上に接続部１０７を形成し、素子構造１０が形成される。

更に、接続部１０７の上に、配線構造２０を形成する。配線構造２０における導電部１１５を構成する配線１１０、１１１、１１２およびビアプラグ１０８、１０９などの金属部材は、金属膜の成膜と金属膜のパターニングにより形成できる。金属膜のパターニングとしてはエッチング法やダマシン法を用いることができる。導電部１１５の形成に用いられる金属膜の主たる材料は、例えば銅やアルミニウム、タングステンである。金属膜は、タンタルやチタンあるいはこれらの窒化物や炭化物などからなるバリアメタル層を含む多層膜であってもよい。絶縁部１１６を構成する層間絶縁層の各々は、例えば絶縁膜の成膜を行い、必要に応じて絶縁膜のパターニングや絶縁膜の平坦化を行うことにより形成方法できる。以上のようにして、素子構造１０と配線構造２０を備えた図２（ｂ）の構成が得られる。

その後、配線構造２０と支持基板１２５を貼り合わせる。配線構造２０の絶縁部１１６と支持基板１２５の貼り合わせは、接着剤（図示せず）を介して行うか、プラズマ接合など接着剤を使用しない方法で接合してもよい。

続いて、基板１０００を反転させ、基板１０００の裏面１２２０側から基板１０００を薄化する。この薄化処理には、研削や研磨、エッチングなどを用いることができる。この薄化処理によって、シリコン基板１０００の表面１２１と裏面との距離が縮まる。ここで、薄化後のシリコン基板であるシリコン基板１００１の厚さは、例えば１〜１０μｍ、より好ましくは２〜５μｍである。このようにして薄化されたシリコン基板１００１が、図１を用いて説明した、表面１２１と裏面１２２とを有することになる。つまり、シリコン基板１００１は、光電変換装置１のシリコン層１００と同じ厚みになる。

続いて、裏面１２２を通じてイオン注入を施し、シリコン基板１００１の裏面１２２の近傍に、第２導電型の半導体領域である保護領域１２０を形成する。その後、裏面１２２の上に、誘電体膜１３０を成膜する。誘電体膜１３０を成膜した後に保護領域１２０を形成することもできる。

ここまで説明した、シリコン基板１０００あるいはシリコン基板１００１の上に膜を形成する成膜処理は、シリコン基板１００１の温度上昇を伴いうる。そして、成膜処理の少なくとも一部では、形成する膜が所望の厚みに達するまでの所定時間（成膜時間）、シリコン基板１００１の温度が３００℃以上５００℃以下となる条件で維持される。この時、光電変換素子ＰＤの温度が３００℃以上５００℃以下で一定時間維持されることになる。

次に、水素の存在下でシリコン基板１００１の温度が３００℃以上５００℃以下に加熱して一定時間維持することで、シリコン基板１００１に水素終端処理を施す。このとき、光電変換素子ＰＤの温度も３００℃以上５００℃以下で一定時間維持されることになる。この水素終端処理によって、シリコン基板１００１の表面１２１および裏面１２２の少なくとも一方の表面を不活性化して、この界面での界面準位密度が減少し、ノイズが低減する。特に、トランジスタが設けられた表面１２１に対する水素終端処理は、トランジスタで生じるノイズの低減に効果的である。例えば、画素回路の増幅トランジスタのノイズの低減は画質の向上に有効である。この水素終端処理は、水素アロイ処理、水素アニール処理あるいは水素シンター処理とも呼ばれる。水素終端処理においてシリコンのダングリングボンドに結合する水素は、シリコン基板１００１が配された装置内を水素雰囲気にすることにより供給される。あるいは、シリコン基板１００１の近傍に配された、水素含有部材から水素が拡散することにより供給される。窒化シリコン層は水素供給能力が高いため、水素含有部材として好適である。水素終端処理の際に、誘電体膜１３０、絶縁体膜１０６あるいは絶縁部１１６が窒化シリコン層を含むことで、これら窒化シリコン層から容易にシリコン基板１００１へ水素が供給される。もちろん、水素雰囲気と水素含有部材の両方を併用してもよい。水素終端処理の後に誘電体膜１３０を形成することも可能であるが、窒化シリコン層を含む誘電体膜１３０を水素終端処理の前に形成しておくことでノイズ低減の効果が向上する。以上によって、図３（ｃ）の構成が得られる。

ここまで説明した成膜処理あるいは水素終端処理における、光電変換素子ＰＤの温度が３００℃以上５００℃以下で一定時間維持する熱処理を「第１の熱処理」と称する。

続いて、シリコン基板１００１に熱処理を施す（図３（ｄ））。この熱処理では、シリコン基板１００１の温度が６００℃以上、より好ましくは７００℃以上になるように行われる。ここで説明した、シリコン基板１００１の温度を６００℃以上にする熱処理を「第２の熱処理」と称する。ここでいう一定時間は実用的には１０秒以上である。一定時間の間は３００℃以上５００℃以下の範囲で温度が変動してもよいし、３００℃以上５００℃以下の一定温度で維持されてもよい。

第２の熱処理時の雰囲気は特に限定されないが、窒素などの不活性ガスを用いることが好ましい。成膜処理や水素終端処理に引きづいて温度を上昇させてることもでき、この第２の熱処理を水素雰囲気中で行うこともできる。本例では、誘電体膜１３０の形成及び水素終端処理の後に第２の熱処理を行う例を示したが、第２の熱処理の後に、シリコン基板１００１が３００℃を超えない成膜条件で誘電体膜１３０を形成することもできる。また、第２の熱処理の前の第１の熱処理としては、成膜処理と水素終端処理の一方が行われれば他方を行わなくてもよい。

第２の熱処理の後、光学構造３０を形成する。光学構造３０としては、まず、中間膜１３１を形成する。この中間膜１３１は塗布による絶縁体膜で形成される。中間膜１３１は樹脂などの有機材料でもよいし、ＳＯＧのような無機材料でもよい。次に、中間膜１３１上に、塗布法を用いてカラーフィルタ１３２を形成し、さらにその上に集光のためのマイクロレンズ１３３を塗布法を用いて形成する。そして、シリコン基板１００１をダイシングにより複数に分割する。分割されたシリコン基板１００１の各々が個別の光電変換装置１のシリコン層１００となる。このようにして、図１に示した光電変換装置１を得ることができる。

「第１の熱処理」である成膜処理と水素終端処理について詳細に説明する。第１の熱処理としての成膜処理や水素終端処理は、光電変換素子ＰＤを含むシリコン基板１０００の温度が３００℃以上５００℃以下となる状態が維持される通算時間を長大化する要因である。１回の成膜処理における成膜時間は、堆積レートと目標とする膜厚に依存するが、少なくとも１０秒以上であり、典型的には３０秒以上である。複数回の成膜処理を行うと、３００℃以上５００℃以下に維持される時間は通算で例えば１分以上であり、１０分以上に及ぶ場合もある。さらに、水素終端処理の処理時間は例えば１０分以上であり、６０分以上に及ぶ場合もある。複数回の水素終端処理を行う場合には各水素終端処理の処理時間が通算される。

第１の熱処理は、シリコン基板１０００（および薄化後のシリコン基板１００１）の温度が、６００℃未満で持続する期間（以下、低温期間）内において、通算される。なお、低温期間以外の期間は、シリコン基板１０００（および薄化後のシリコン基板１００１）の温度が、６００℃以上である高温期間である。複数回の第１の熱処理の間に第２の熱処理が行われる場合、第１の熱処理の通算時間は、第２の熱処理を行うことでリセットして計算する。コンタクトプラグ１０５を形成する前に絶縁体膜１０６をリフローする場合、シリコン基板１０００は６００℃以上になりうるため、第２の熱処理が行われることになる。その場合、リフローの前に行われるような第１の熱処理の時間は、リフローの後の第１の熱処理の処理時間には加算しない。これはリフローの前後で低温期間が持続していないからである。絶縁体膜１０６のリフロー後であって、シリコン基板１０００の温度が６００℃未満である低温期間内において、シリコン基板の温度が３００℃以上５００℃以下となる状態の時間が、第１の熱処理の通算時間にカウントされる。低温期間内であっても、シリコン基板の温度が５００℃より高く６００℃より低い状態と、シリコン基板の温度が３００℃より低い状態は第１の熱処理の通算時間にはカウントされない。第１の熱処理の持続時間は１秒以上でありうるし、１分以上であり得る。低温期間の後に第２の熱処理を行うことでノイズの低減効果が顕著に見込まれる場合の、第１の熱処理の通算時間は、１０分以上であり得るし、６０分以上であり得る。

コンタクトプラグ１０５やビアプラグ１０８、１０９、配線１１０、１１１，１１２を形成するための金属膜の成膜には、ＣＶＤ法やスパッタ法、メッキ法などを用いることができる。これらの金属膜の成膜でも、基板温度を３００以上５００℃以下にする場合がある。例えば、コンタクトプラグ１０５やビアプラグ１０８、１０９を形成する際に、金属膜としてタングステンをＣＶＤ法によって成膜する場合には、基板温度は例えば４００℃以上５００℃以下である。また、配線１１０、１１１、１１２の金属膜として、アルミニウムをＣＶＤ法によって成膜する場合には、基板温度は例えば２５０℃以上３５０℃以下である。チタン層や窒化チタン層などのバリアメタルをスパッタ法で成膜する場合には、基板温度は例えば１５０℃以上２５０℃以下である。ＣＶＤ法やスパッタ法による成膜において、基板温度は材料に応じて適宜設定することができる。また、成膜した絶縁体膜あるいは金属膜のエッチング時に、基板温度を３００℃以上５００℃以下にする場合もある。

絶縁部１１６の層間絶縁層の形成には、平坦性を考慮するとＣＶＤ法による成膜が好適である。このＣＶＤ法による絶縁体膜の成膜の基板温度は３００℃以上５００℃以下でありうる。例えば酸化シリコンは３００℃以上４５０℃以下の基板温度でＣＶＤ法により成膜でき、窒化シリコンは４００℃以上５００℃以下の温度でＣＶＤ法により成膜できる。誘電体膜１３０の成膜時においても、基板温度が３００℃以上５００℃以下でありうる。誘電体膜１３０は、ＣＶＤ法のほか、基板温度が３００℃以上５００℃以下であるような熱酸化法や熱窒化法により形成することもできる。

配線構造２０を形成する際や配線構造２０を形成した後、配線構造２０の既存の部分の温度は、その構成材料の融点よりも低くされる。例えば、比較的融点の低い金属であるアルミニウムの融点は６６０℃であるから、配線などの金属部材の材料にアルミニウムを用いる際には６６０℃未満とする。配線構造２０の形成において、配線構造２０の既存の部分が５００℃を超えると導電部１１５を構成する金属部材の金属材料の拡散や化学反応などにより、配線構造２０が損なわれたり、信頼性が低下したりする可能性がある。このような現象は、金や銀、銅やアルミニウムなどの、シリコンよりも融点の低い金属を含む金属部材で生じうる。そのため、配線構造２０の形成における処理温度は５００℃を超えないことが望ましい。

「第２の熱処理」について、詳細に説明する。先に述べたように、この第２の熱処理では、シリコン基板１００１の温度が６００℃以上、より好ましくは７００℃以上になるように行われる。光電変換素子ＰＤの温度、とりわけ電荷蓄積部である第１半導体領域１０１の温度が６００℃以上になることが好ましい。光電変換素子の第１半導体領域１０１および第２半導体領域１０２について、表面１２１から１μｍ以上の深さに位置する部分が全て６００℃以上となることが好ましい。なお、第１の熱処理においても、光電変換素子ＰＤの温度、とりわけ電荷蓄積部である第１半導体領域１０１の温度が３００℃以上５００℃以上になる場合に、第２の熱処理は効果的である。また、第１の熱処理においても、光電変換素子ＰＤの第１半導体領域１０１および第２半導体領域１０２について、表面１２１から１μｍ以上の深さに位置する部分が全て３００℃以上５００℃以下になる場合に、第２の熱処理は効果的である。

シリコン基板１００１の一部（例えば裏面１２２）の温度は、１０００℃を超えてもよく、シリコン基板１００１の融点を超えてもよい（シリコンの融点は１４１０℃である）。しかし、シリコン基板１００１の最高温度を１２５０℃以下とすることが、スリップ転位の発生を抑制する上で好ましい。

第２の熱処理の際、熱処理中の配線構造２０の温度は５００℃以下に維持されることが望ましい。これは上述した理由と同様で、配線構造２０における配線１１０，１１１などの金属部材の信頼性を確保するためである。素子構造１０の一部である接続部１０７には、高融点金属であるタングステンがコンタクトプラグ１０５の材料に用いられている。そのため、接続部１０７の温度は５００℃以上とすることができる。ただし、接続部１０７の温度は、絶縁体膜１０６のガラス転移温度（軟化温度）未満とすることが望ましい。絶縁体膜１０６の材料として例示したケイ酸塩ガラスは、酸化シリコンに比べてガラス転移温度が低く、６００℃〜１０００℃程度である。絶縁体膜１０６としてケイ酸塩ガラスを用いる場合には表面１２１の温度を高くするのが難しくなるため、絶縁体膜１０６として、高密度プラズマＣＶＤ法などにより成膜した酸化シリコンを用いることが好ましい。

シリコン基板１００１の表面１２１の温度は６００℃以上であってもよい。しかし、シリコン基板１００１の表面１２１の温度は６００℃未満とすることが好ましく、５５０℃未満とすることがより好ましい。これにより、水素終端処理でシリコン基板１００１の表面１２１の近傍のダングンリグボンドに結合した水素がシリコンから脱離することを抑制することができる。実用的には、第２の熱処理において、シリコン基板１００１の、表面１２１からの深さが１μｍ未満の範囲にある部分については、６００℃以上にしなくてもよい。なお、第１の熱処理としての成膜処理の後に第２の熱処理を行い、さらにその後に水素終端処理を行う場合には、シリコン基板１００１の温度を６００℃以上とすることができる。

このように、第２の熱処理では、シリコン基板１００１の温度を６００℃以上する必要がある一方で、表面１２１側の温度は低く抑えることが好ましい。具体的には、表面１２１の温度を６００℃未満あるいは５５０℃未満にし、あるいは、配線構造２０の温度を５００℃以下に維持する。好適な熱処理方法としては、光を用いた加熱方法があげられる。シリコン基板１００１に対する吸収係数の大きな波長の光を、シリコン基板１００１の裏面１２２から照射することで、照射光はシリコン基板１００１の表面１２１に達する前に大部分がシリコン基板１００１に吸収される。これにより、シリコン基板１００１の温度を上昇させることができ、かつ、配線構造２０の温度上昇を抑制できる。この場合、表面１２１の温度は、裏面１２２の温度よりも高くなりうる。このようなに表面１２１が裏面１２２の温度より低くなる温度分布は、表面１２１に設けられたトンラジスタのソース・ドレイン領域の不純物の拡散を抑制するため好ましい。加熱に用いる光は、絶縁体膜１０６、１１６に対する吸収係数が、シリコン基板１０００に対する吸収係数よりも小さい波長の光であることも好ましい。仮に第２の熱処理に用いる光がシリコン基板１００１を透過したとしても絶縁体膜１０６、１１６の温度上昇を抑制できるためである。熱処理に用いる光は紫外光（波長：１０〜４００ｎｍ）、とりわけ近紫外光（波長：２００〜３８０ｎｍ）が好ましい。光の強度は、波長に基づくエネルギー、吸収係数に加えて、シリコン基板１００１の熱伝導特性、例えば熱拡散率や熱伝導率に基づいて、裏面１２２からの温度プロファイルを算出することで、決定することができる。温度プロファイルは、シリコン基板１００１や絶縁体膜等の厚みに依存する。また、水素終端処理後に第２の熱処理を行う場合に、表面１２１に達する紫外光の強度が強いと、紫外光のエネルギーによりシリコンと水素の結合（結合エネルギー：３．１〜３．５ｅＶ）を切断する可能性がある。従って、表面１２１近傍へ到達する紫外光を弱くすることが望ましい。図４には、横軸を裏面１２２からの距離（深さ）、縦軸をその深さにおける温度を示した、温度プロファイルの一例を示している。裏面１２２では１２００℃であり、裏面１２２から離れるにしたがって温度が低下し、表面１２１からの深さが１μｍ以上（裏面１２２からの深さが２μｍ以内）の領域ではその全体が６００℃以上となっている。表面１２１では５５０℃である。裏面１２２と表面１２１の間に位置する光電変換素子ＰＤの温度は６００℃以上となっている。絶縁体膜１０６において、温度は５５０℃から４００℃まで低下し、配線構造２０は４００℃以下となっている。

このような第２の熱処理は、レーザーアニールにより行うことができる。レーザーアニールの条件としては、例えば、波長３０８ｎｍのレーザー光を用いて、パルス幅を１００〜２００ｎｓ、エネルギーを１．０Ｊ／ｃｍ^２〜３．１Ｊ／ｃｍ^２程度とする。エネルギーを２．０Ｊ／ｃｍ^２以上とすることもできる。レーザーアニールに限定されることはなく、フラッシュランプアニールを用いることもできる。また、支持基板１２５側からの冷却により、配線構造２０の温度上昇を抑制することも可能である。

第２の熱処理の後には、シリコン基板１００１を３００℃以上５００℃以下に維持するような成膜処理や水素終端処理、エッチング処理、あるいはベークやアニールなどの単なる熱処理は行わないことが望ましい。また、第２の熱処理の後に一旦シリコン基板１００１の全体の温度が３００℃未満になった後には、シリコン基板１００１の温度を３００℃以上にしないことが好ましい。換言すれば、光電変換装置１の全製造工程の中で、第２の熱処理でシリコン基板の温度が６００℃以上になった後にシリコン基板の温度が３００℃以上であるのは、第２の熱処理からの降温時のみであることが好ましいのである。例えば、第２の熱処理の後に形成される光学構造３０を形成する際の成膜温度やベーク温度などはシリコン基板１００１の温度が３００℃未満となる条件で用いて行うことができる。なお、第２の熱処理の後には、６００℃から常温に戻す過程で必然的にシリコン基板１００１の温度が３００℃以上５００℃以下である状態が生じる。この３００℃以上５００℃以下となる状態は極力短時間、例えば１分未満とすることが望ましい。シリコン基板の温度が線型的に低下すると近似すれば２００℃／分＝３．３℃／秒以上の降温レートでシリコン基板１００１を冷却できればよい。第２の熱処理の前の低温期間においてシリコン基板１００１が３００℃以上５００℃以下である状態の通算時間よりも、第２の熱処理の後の低温期間においてシリコン基板１００１が３００℃以上５００℃以下である状態の通算時間が短ければよい。第２の熱処理の前の低温期間における通算時間が第２の熱処理の前の低温期間における通算時間の１／１０以下であることが子もましい。例えば、第２の熱処理の前の低温期間における通算時間が１０分以上であるのに対して、第２の熱処理の前の低温期間における通算時間が１分以下であればよい。

第１の熱処理と第２の熱処理の作用の一例を説明する。シリコン基板１００１が３００℃以上５００℃以下となる温度域では、シリコン基板１００１のシリコンがその内部に存在する酸素と結合して、不純物を形成する。この不純物はＳｉＯ_２で表されるような化学量論的組成比を有する安定な酸化物ではなく、不安定な複合物であると考えられている。この酸素に起因する不純物が不純物準位を形成するため、光が照射されると価電子帯から励起されたキャリア（電子）が不純物準位にトラップされる。そしてこの不純物は、トラップしたキャリア（電子）をトラップされた直後あるいはトラップされてしばらく経ってから放出する。このように複合物は、ドナーの性質を示しうるため、この不純物はサーマルドナーや酸素ドナーと呼ばれる。なお、サーマルドナーでトラップされるキャリアの励起は光に限定されずに、熱による励起であっても同様である。サーマルドナーは、４５０℃で最も生成されやすいと考えられる。また、光電変換素子ＰＤが３００℃以上５００℃以下となる時間（第１の熱処理の通算時間）が長ければ長いほどサーマルドナーが増加する。光電変換素子ＰＤにサーマルドナーが存在すると、画像に現れるノイズの原因となる。

サーマルドナーの原因となる酸素は、単結晶シリコンを生成する際に混入しうるが、雰囲気から取り込まれる場合もある。エピタキシャル成長によって単結晶シリコン層を形成することで酸素を低減することは可能であるが、酸素の存在はシリコン層の強度を増加させるので、シリコン層には微量の酸素を含有させることが望ましい。シリコン基体の上エピタキシャル層に酸素が拡散しうる。シリコン基板１０００に薄化処理を施すことで、シリコン基板１００１中の酸素の増加を抑制することができる。

このように、サーマルドナーの原因となる酸素は、製造工程のさまざまな局面でシリコン基板１００１中に存在しうる。そのため、シリコン基板１００１が３００℃以上５００℃以下の温度域で維持される工程の後には、シリコン基板１０００の中にはサーマルドナーが増加することになる。このサーマルドナーが増加する工程は、上述したような成膜処理や水素終端処理などの第１の熱処理時である。

本実施形態では、このようなサーマルドナーが増加する第１の熱処理の後に、第２の熱処理を行っている。サーマルドナーは、６００℃以上の加熱により安定な酸化物となって消失しうる。シリコン基板１００１を６００℃以上にすることにより、ノイズとなりうるサーマルドナーを低減することが可能となる。なお、５００℃と６００℃の間の温度域は、サーマルドナーの生成と消失が同程度で生じる平衡状態になると考えられる。以上のように、シリコン基板１００１に第２の熱処理を施すことで、サーマルドナーが低減されたシリコン層１００を得ることができる。また、第２の熱処理の後にサーマルドナーが再発生するような３００℃以上５００℃以下の温度の通算期間を極力短くすることで最終的にサーマルドナーが低減された光電変換装置を得ることができる。

図５は、本実施形態の変形例を示している。図５は、図１で説明した接続部１０７の絶縁体膜１０６を厚くした点がこれまで説明した例と異なる。サーマルドナーを消失させる第２の熱処理を効果的に行いつつ、配線構造２０の温度上昇を抑制するには、図４から理解されるように、絶縁体膜１０６で配線構造２０への熱伝導を抑制することが有効である。これは絶縁体膜１０６を厚くすることで達成できる。絶縁体膜１０６の厚みは、例えば０．５μｍ以上であるとよい。

絶縁体膜１０６の厚みに伴ってコンタクトホールが深くなると、高アスペクト比のコンタクトホールの形成や、微細なコンタクトホールへのコンタクトプラグ１０５のための金属膜の埋め込みが難しくなる。そこで、本変形例では、接続部１０７の形成において、第１の絶縁体層１０６１を形成して、第１の絶縁体層１０６１に第１のコンタクトホールを形成する。この第１のコンタクトホールはシリコン基板１０００やゲート電極を露出させる。そして、この第１のコンタクトホールに第１のコンタクトプラグ１０５１を形成する。この第１のコンタクトホールはシリコン基板１０００やゲート電極に接触する。その後、第２の絶縁体層１０６２を形成して、第２の絶縁体層１０６２に第２のコンタクトホールを形成する。この第２のコンタクトホールは第１のコンタクトプラグ１０５１を露出させる。そして、この第２のコンタクトホールに第２のコンタクトプラグ１０５２を形成する。この第２のコンタクトホールは第１のコンタクトプラグ１０５１に接触する。

このように、第１のコンタクトプラグ１０５１と第２のコンタクトプラグ１０５２を積層されたコンタクトプラグ１０５（いわゆるスタックトコンタクト構造）を採用することで、絶縁体膜１０６を厚くすることができる。これにより、配線構造２０とトランジスタとの接続の信頼性を確保しつつ、配線構造２０の温度上昇を抑制することができる。ここでは、コンタクトプラグを２段階で形成した例を示したが、３段階以上で形成してもよい。

以上、素子構造１０が配線構造２０と光学構造３０との間に配された、裏面照射型の撮像装置を例に挙げて説明を行った。しかし、本発明は、光学構造３０と素子構造１０との間に配線構造２０が位置する、いわゆる表面照射型の撮像装置にも適用できる。表面照射型であっても、シリコン基板の表面の上の配線構造２０の温度が５００℃を超えないように、シリコン基板の電荷蓄積部を６００℃以上、好ましくは７００℃以上にすればよい。この時にもシリコン基板の加熱には、シリコン基板の裏面からの光照射を用いることができる。通常、表面照射型の撮像装置のシリコン基板は裏面照射型に比べて厚い（１００μｍ以上）ため、照射時間を長くしたり、光を強くしたりすることで、受光面である表面近傍の温度を６００℃以上とすることができる。裏面から表面近傍までの光の到達を容易にするためには、シリコン基板の薄化処理（バックグラインド）を施すとよい。一般的な半導体ウエハの厚みは７５０μｍ程度であるが、薄化処理で１００〜５００μｍ程度に薄くするとよい。表面照射型の撮像装置の場合、配線構造２０の上にマイクロレンズなどの光学構造３０を形成した後に、サーマルドナーを消失させる熱処理を施すこともできる。光学構造３０の形成前であって配線構造２０の形成後、あるいは水素終端処理後に熱処理を行ってもよい。 以上説明したように、本実施形態にかかる製造方法では、シリコン基板の温度が３００℃以上５００℃以下となる条件で第１の熱処理を行った後に、シリコン基板の温度を６００℃以上にする第２の熱処理を行う。これによりノイズを低減することができる。

本発明は、本実施形態に限定されず、その技術的思想を逸脱しない範囲で適宜の改変が可能である。本発明は、光を利用する光電変換装置のみならず、光を利用しない記憶装置や演算装置など様々な半導体装置の製造にも利用が可能である。

１０００ シリコン基板
１０１ 電荷蓄積部
１０５ コンタクトプラグ
１０６ 絶縁体膜
１１６ 絶縁部

Claims (19)

1. トランジスタが設けられたシリコン基板に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件の水素終端処理を行い、
   前記水素終端処理の後に、前記シリコン基板の温度を６００℃以上にする熱処理を行い、
   前記熱処理は、前記シリコン基板の前記トランジスタが設けられた側とは反対側から前記シリコン基板への光の照射であることを特徴とする半導体装置の製造方法。
2. 前記水素終端処理の前に、前記シリコン基板の上に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件で成膜処理を行う請求項１に記載の半導体装置の製造方法。
3. コンタクトプラグが接続されたトランジスタが設けられたシリコン基板の上に、前記シリコン基板の温度が３００℃以上５００℃以下となる条件の成膜処理を行い、
   前記成膜処理の後に、前記シリコン基板の温度を６００℃以上にする熱処理を行い、前記熱処理中の前記コンタクトプラグの温度は、前記コンタクトプラグの融点より低く、
   前記熱処理は、前記シリコン基板の前記トランジスタが設けられた側とは反対側から前記シリコン基板への光の照射であることを特徴とする半導体装置の製造方法。
4. 前記成膜処理は、絶縁体膜をＣＶＤ法により形成する工程を含む請求項２または３に記載の半導体装置の製造方法。
5. コンタクトプラグが接続されたトランジスタが設けられたシリコン基板の温度が３００℃以上５００℃以下となる状態を通算で１０分以上含み、前記シリコン基板の温度が６００℃未満である状態が持続する期間を有し、
   前記期間の後に前記シリコン基板の温度を６００℃以上にする熱処理を行い、前記熱処理中の前記コンタクトプラグの温度は、前記コンタクトプラグの融点より低く、
   前記熱処理は、前記シリコン基板の前記トランジスタが設けられたの側とは反対側から前記シリコン基板への光の照射であることを特徴とする半導体装置の製造方法。
6. 前記熱処理の前に、前記トランジスタに接続された配線を有する配線構造が形成され、前記熱処理中の前記配線の温度は、前記配線の融点より低い請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
7. 前記コンタクトプラグはスタックトコンタクトである請求項３または５に記載の半導体装置の製造方法。
8. 前記熱処理の前に、前記シリコン基板の前記トランジスタの側とは反対側に誘電体膜を成膜する請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
9. 前記熱処理の前に、前記シリコン基板の前記トランジスタの側とは反対側から前記シリコン基板を薄くする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
10. 前記熱処理の前に、前記配線構造の、前記シリコン基板とは反対側に支持基板を貼りあわせる請求項６乃至９のいずれか１項に記載の半導体装置の製造方法。
11. 前記熱処理を、以下の条件（ａ）〜（ｃ）の少なくともいずれかを満たすように行う請求項１、２、及び５のいずれか１項に記載の半導体装置の製造方法。
    （ａ）前記シリコン基板の温度が１０００℃を超える。
    （ｂ）前記シリコン基板の上に形成された前記シリコン基板よりも融点の低い金属を含む金属部材の温度が５００℃を超えない。
    （ｃ）前記シリコン基板の前記トランジスタの側の面の温度が、前記シリコン基板の前記トランジスタの側とは反対側の面の温度よりも低くなる。
12. 前記熱処理において、前記シリコン基板の前記トランジスタの側の面の温度が６００℃を超えない請求項１乃至１１のいずれか１項に記載の半導体装置の製造方法。
13. 前記熱処理を、前記シリコン基板の前記トランジスタの側とは反対側から紫外光を照射することにより行う請求項１乃至１２のいずれか１項に記載の半導体装置の製造方法。
14. 前記熱処理の後、前記シリコン基板を冷却する際、前記シリコン基板の温度が３００℃以上５００℃以下である時間が１分未満である請求項１乃至１３のいずれか１項に記載の半導体装置の製造方法。
15. 前記熱処理の後に、一旦前記シリコン基板の全体の温度が３００℃未満になった後は、前記シリコン基板の温度を３００℃未満に維持する請求項１乃至１４のいずれか１項に記載の半導体装置の製造方法。
16. 前記シリコン基板には光電変換素子が設けられており、前記熱処理では、前記光電変換素子の電荷蓄積部の温度が６００℃以上になる請求項１乃至１５のいずれか１項に記載の半導体装置の製造方法。
17. 前記熱処理は、レーザーアニールである請求項１乃至１６のいずれか１項に記載の半導体装置の製造方法。
18. 前記熱処理は、フラッシュランプアニールである請求項１乃至１６のいずれか１項に記載の半導体装置の製造方法。
19. 前記シリコン基板の前記トランジスタと反対側に、カラーフィルタやマイクロレンズアレイが形成される請求項１乃至１８のいずれか１項に記載の半導体装置の製造方法。

Images