TWI796625B - 積體電路、影像感測器及其形成方法 - Google Patents

積體電路、影像感測器及其形成方法 Download PDF

Info

Publication number
TWI796625B
TWI796625B TW110100949A TW110100949A TWI796625B TW I796625 B TWI796625 B TW I796625B TW 110100949 A TW110100949 A TW 110100949A TW 110100949 A TW110100949 A TW 110100949A TW I796625 B TWI796625 B TW I796625B
Authority
TW
Taiwan
Prior art keywords
doped
photodiode
layer
liner
image sensing
Prior art date
Application number
TW110100949A
Other languages
English (en)
Other versions
TW202213750A (zh
Inventor
吳政達
杜友倫
曾國華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202213750A publication Critical patent/TW202213750A/zh
Application granted granted Critical
Publication of TWI796625B publication Critical patent/TWI796625B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本揭露實施例是有關於一種具有被背側深溝渠隔離 (BDTI)結構環繞的光電二極體的影像感測器及一種相關的形成方法。在一些實施例中，多個畫素區設置於影像感測晶粒內，且分別包括被配置成將輻射轉變成電訊號的光電二極體。光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，光電二極體摻雜柱具有第一摻雜類型，光電二極體摻雜層具有與第一摻雜類型不同的第二摻雜類型。背側深溝渠隔離結構設置於相鄰的畫素區之間且自影像感測晶粒的背側延伸至位於光電二極體摻雜層內的位置。背側深溝渠隔離結構包括具有第二摻雜類型的摻雜襯層且包括介電填充層。摻雜襯層襯於介電填充層的側壁表面。

Description

積體電路、影像感測器及其形成方法
本揭露實施例是有關於一種影像感測器及其形成方法。
諸多現代電子裝置包括使用影像感測器的光學成像裝置(例如，數位照相機)。影像感測器可包括畫素感測器陣列及支援邏輯。畫素感測器量測入射輻射(例如，光)並轉變成數位資料，且支援邏輯促進讀出所述量測。一種類型的影像感測器是背側照明式(backside illuminated，BSI)影像感測器裝置。BSI影像感測器裝置用於感測朝向基底的背側(與基底的前側相對，在前側上構建有包括多個金屬層及介電層的內連線結構)投射的光的量。與前側照明式(front-side illuminated，FSI)影像感測器裝置相較而言，BSI影像感測器裝置使得相消干涉減少。
一種影像感測器，包括：影像感測晶粒，具有前側及與所述前側相對的背側；多個畫素區，設置於所述影像感測晶粒內 且分別包括光電二極體，所述光電二極體被配置成將自所述影像感測晶粒的所述背側進入的輻射轉變成電訊號，所述光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型；以及背側深溝渠隔離(BDTI)結構，設置於相鄰的畫素區之間且自所述影像感測晶粒的所述背側延伸至位於所述光電二極體摻雜層內的位置。所述背側深溝渠隔離結構包括摻雜襯層及介電填充層，所述摻雜襯層具有所述第二摻雜類型，所述摻雜襯層襯於所述介電填充層的側壁表面。
一種形成影像感測器的方法，包括：自影像感測晶粒的前側形成多個畫素區的光電二極體，所述光電二極體中的光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型；藉由經由多個植入製程，將摻質植入至所述光電二極體摻雜層中，而自所述影像感測晶粒的所述前側形成摻雜隔離井；在所述影像感測晶粒的所述前側上形成閘極結構及金屬化堆疊，其中所述金屬化堆疊包括設置於一或多個層間介電層內的多個金屬內連線層；自所述影像感測晶粒的所述前側將所述影像感測晶粒接合至邏輯晶粒，其中所述邏輯晶粒包括邏輯裝置；藉由自所述影像感測晶粒的背側進行蝕刻，以在相鄰的畫素區之間形成深溝渠；形成襯於所述深溝渠的 側壁表面的摻雜襯層，所述摻雜襯層具有所述第二摻雜類型；以及形成填充所述深溝渠的內部空間的介電填充層，以形成背側深溝渠隔離(BDTI)結構。
一種積體電路，包括：影像感測晶粒，具有多個畫素區，所述多個畫素區分別包括被配置成將自背側進入所述影像感測晶粒的輻射轉變成電訊號的光電二極體，所述光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型；背側深溝渠隔離(BDTI)結構，設置於相鄰的畫素區之間且自所述影像感測晶粒的所述背側延伸至位於所述光電二極體摻雜層內的位置，其中所述背側深溝渠隔離結構包括摻雜襯層及介電填充層，所述摻雜襯層具有所述第二摻雜類型，所述摻雜襯層襯於所述介電填充層的側壁表面；摻雜隔離井，具有所述第二摻雜類型，設置於所述相鄰的畫素區之間且自所述影像感測晶粒的與所述背側相對的前側延伸至位於所述光電二極體摻雜層內的位置；金屬化堆疊，設置於所述前側上且包括設置於層間介電層內的多個金屬內連線層；以及邏輯晶粒，接合至所述影像感測晶粒的所述前側，所述邏輯晶粒包括邏輯裝置。
100、200、300、400、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000:剖視圖
102:加工基底
102’、140:基底
103a、103b:畫素區
104、104’:光電二極體
104a:光電二極體摻雜柱
106:層間介電(ILD)層
108、144:金屬化堆疊
110:摻雜隔離井/隔離井
110’:深隔離井
111、111’:背側深溝渠隔離(BDTI)結構
112:介電填充層
113:高介電常數介電襯層
114:摻雜襯層
116:彩色濾光器
118:微透鏡
120:入射輻射或入射光
122:前側
124:背側
126、304:中心線
128:光電二極體摻雜層
130:畫素陣列深n型井
132:畫素陣列深p型井
134、134’:影像感測晶粒
136:邏輯晶粒
138、148:中間接合介電層
142:邏輯裝置
146:層間介電層
150、152:接合接墊
202:轉移閘極
204:浮置擴散井
302:淺溝渠隔離(STI)結構
402:金屬層
404:介電層
406:複合柵格
408:介電襯層
500a、500b:示意模擬圖
506:金屬內連通孔
508:金屬線
1202:深溝渠
1302:保護層
1802:開口
2100:方法
2102、2104、2106、2108、2110、2112、2114、2116、2118、2120、2122:動作
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。注意，根據本行業中的標準慣例，各種特徵未必按比例 繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1說明具有光電二極體的互補金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)影像感測器的一些實施例的剖視圖，所述光電二極體由具有摻雜襯層的背側深溝渠隔離(back-side deep trench isolation，BDTI)結構環繞。
圖2說明包括光電二極體的影像感測器的一些其他實施例的剖視圖，所述光電二極體由具有摻雜襯層的BDTI結構環繞。
圖3說明包括光電二極體的影像感測器的一些其他實施例的剖視圖，所述光電二極體由具有摻雜襯層的BDTI結構環繞。
圖4說明包括接合在一起的影像感測晶粒與邏輯晶粒的積體晶片的一些實施例的剖視圖，其中影像感測晶粒具有由具有摻雜襯層的BDTI結構環繞的光電二極體。
圖5A說明包括光電二極體的影像感測器的示意圖，所述光電二極體由深隔離井及不具有摻雜襯層的BDTI結構隔離。
圖5B說明包括光電二極體的影像感測器的一些實施例的示意圖，所述光電二極體由淺隔離井及具有摻雜襯層的BDTI結構隔離。
圖6至圖20說明示出形成具有光電二極體的影像感測器的方法的剖視圖的一些實施例，所述光電二極體由具有共形的摻雜層的BDTI結構環繞。
圖21說明形成具有光電二極體的影像感測器的方法的一 些實施例的流程圖，所述光電二極體由具有共形的摻雜層的BDTI結構環繞。
以下揭露內容提供用於實施所提供標的的不同特徵的諸多不同的實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例而非旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有額外特徵以使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。此外，本揭露可在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清楚的目的，而非自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可使用例如「位於...之下」、「位於...下方」、「下部的」、「位於...上方」、「上部的」等空間相對性用語來闡述圖中所說明的一個元件或特徵與另一(其他)元件或特徵的關係。除圖中所繪示的定向之外，所述空間相對性用語亦旨在囊括裝置在使用或操作中的不同定向。設備可被另外定向(旋轉90度或處於其他定向)，且本文所使用的空間相對性描述語可同樣相應地加以解釋。
積體電路(Integrated circuit，IC)技術不斷演進。此種演進經常涉及按比例縮小裝置幾何形狀以達成更低的製作成本、 更高的裝置積體密度、更高的速度及更好的效能。由於裝置縮放，影像感測器的畫素感測器具有更小的尺寸且彼此更靠近。影像感測器的鄰近畫素之間的電性隔離及光學隔離需要改良以減少輝散(blooming)及串擾。可製作介電溝渠及植入井做為隔離影像感測器畫素的隔離結構。一種影像感測器製作製程包括穿過光電二極體的深度形成深植入井來做為隔離井的植入製程。然而，除製作複雜之外，這些植入製程亦涉及會減小曝光解析度的厚光阻層。舉例而言，若臨界尺寸小於0.2微米，則利用大於3微米的光阻層難以達成精確的微影製程。此外，為經由光電二極體的深度形成深植入井，所述深植入井的寬度隨著植入製程繼續而增大，因此，光電二極體面積將因為深植入井的存在而減小。光電二極體的面積減小將導致光電二極體可保存的電荷量減少，因此光電二極體的全井容量將減小，而且受植入分佈限制，此會對影像感測器的效能造成負面影響。
鑒於上文，本揭露是有關於一種包括具有摻雜襯層的背側深溝渠隔離(BDTI)結構的影像感測器及其相關的形成方法。在一些實施例中，影像感測器具有設置於影像感測晶粒內的多個書素區。畫素區分別具有被配置成將輻射轉變成電訊號的光電二極體。光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型。BDTI結構設置於相鄰的畫素區之間且自影像感測晶粒的背側延伸至位於 光電二極體摻雜層內的位置。所述BDTI結構包括具有第二摻雜類型的摻雜襯層且包括介電填充層。所述摻雜襯層襯於深溝渠的側壁表面，且所述介電填充層填充深溝渠的內部空間。在BDTI結構用作鄰近畫素之間的深空乏及隔離結構的情況下，不需要深植入。藉此，自基底的前側進行的植入製程不需要延伸得如之前相同的深度便能用作隔離及空乏結構，因此可執行的時間較短且得以簡化。此外，由於執行植入製程的時間比之前短，因此基底的前側上的摻雜區的寬度較窄。因此，個別光電二極體之間的邊界較窄而使得個別光電二極體的橫向面積可擴大且可將更多的畫素設置於特定晶片面積中，因此可提升曝光解析度。此外，如上文所述，當具有摻雜襯層的BDTI結構可較深植入井窄時，可擴大有效光電二極體面積，且可提升光電二極體的全井容量。
摻雜襯層可藉由各種技術形成。在一些實施例中，在首先在以保護層襯於相鄰的畫素區之間的深溝渠的底表面及側壁表面的情況下，藉由增強型電漿摻雜製程來形成摻雜襯層。所述保護層有助於避免直接植入所致的損壞且可使得摻雜襯層具有更均勻的厚度、更平滑的表面及更小的表面濃度。藉此，摻雜襯層的表面具有更少的缺陷且可顯著地改善影像感測器裝置的暗電流。然後，移除保護層，並在電漿摻雜製程之後執行低溫回火，以達到摻質活化。出於非限制性目的舉例而言，回火溫度可處於250攝氏度至約500攝氏度的範圍內。在一些替代實施例中，藉由低溫磊晶製程後續接著用於摻質活化的雷射或微波回火製程來形成 摻雜襯層。摻雜襯層的形成方法的更多細節將結合圖13至圖15來說明之。
圖1說明具有光電二極體的影像感測器的一些實施例的剖視圖100，所述光電二極體由具有共形的光電二極體摻雜層的BDTI結構環繞。影像感測晶粒134具有前側122及背側124。影像感測晶粒134包括可排列成包括列及/或行的陣列的多個畫素區，例如圖1中所示的畫素區103a、103b。畫素區103a、103b分別包括被配置成將入射輻射或入射光120(例如，光子)轉變成電訊號的光電二極體104。在一些實施例中，光電二極體104包括：第一區(例如光電二極體摻雜柱104a)，具有第一摻雜類型(例如，藉由例如硼、鋁、銦等摻質進行的p型摻雜)；及毗連的第二區(例如光電二極體摻雜層128)，具有與第一摻雜類型不同的第二摻雜類型(例如，藉由例如磷、砷、銻等摻質進行的n型摻雜)。
BDTI結構111設置於相鄰的畫素區103a、103b之間，且將相鄰的畫素區103a、103b隔離。BDTI結構111可自影像感測晶粒134的背側124延伸至位於光電二極體摻雜層128內的位置。在一些實施例中，BDTI結構111包括具有第一摻雜類型(例如，p型摻雜)的摻雜襯層114且包括介電填充層112。摻雜襯層114襯於光電二極體摻雜層128的深溝渠的側壁表面，且介電填充層112填充深溝渠的其餘空間。摻雜襯層114可包含硼或其他p型摻質(摻雜的矽或其他半導體材料)或者由硼或其他p型摻質製成。介電填充層112可由二氧化矽、氮化矽及/或其他可適用的 介電材料製成。在一些實施例中，BDTI結構111可具有介於約1.5微米與約5微米之間的深度範圍。BDTI結構111的橫向橫向尺寸可具有介於約0.1微米與約0.3微米之間的範圍。BDTI結構111的橫向橫向尺寸應足以在BDTI結構內執行摻雜襯層114及其他層的形成(例如，如下文結合圖13至圖16闡述者)。在一些實施例中，摻雜襯層114的摻質濃度可處於約5x1017個原子/立方公分至約1x1019個原子/立方公分之間的範圍內。摻雜襯層114的厚度可處於約4奈米與約20奈米之間的範圍內。摻雜襯層114自頂部至底部的共形度大於90%。摻雜襯層114的表面濃度小於1x1019/平方公分。摻雜襯層114的表面粗糙度亦得以改善。在一些實施例中，在存在保護層的情況下進行增強型電漿摻雜製程可以使得摻雜襯層114具有更均勻的厚度、更平滑的表面及更小的表面濃度。摻雜襯層的形成方法的更多細節將結合圖13至圖15來說明之。
在一些實施例中，摻雜隔離井110亦設置於相鄰的畫素區103a、103b之間，且將相鄰的畫素區103a、103b隔離，摻雜隔離井110自影像感測晶粒134的前側122延伸至光電二極體摻雜層128內的位置。摻雜隔離井110可具有第一摻雜類型(例如，p型摻雜)。摻雜隔離井110可與BDTI結構111在垂直方向上對齊(例如，共享共同的中心線126)。在一些實施例中，BDTI結構111的底部部分可設置於摻雜隔離井110的凹陷的頂表面內，如圖1中所述。在此種情形中，摻雜隔離井110可達到BDTI結構111的不及1/2或甚至不及¼的深度。在一些替代實施例中，摻雜隔離 井110可藉由光電二極體摻雜層128與BDTI結構111分隔開，如下圖2所示。藉由形成較淺的摻雜隔離井110，由於執行用於形成隔離井的植入製程的時間較之前短，因此隔離井110的寬度較窄。因此，個別光電二極體之間的邊界較窄而使得所述個別光電二極體的橫向面積可擴大，且可將更多的畫素排列於特定晶片面積中，此使得曝光解析度得以改善。此外，光電二極體面積可擴大，且光電二極體的全井容量得以改善。可在下文發現與圖5A至圖5B有關聯的淺摻雜隔離井的更多相關闡釋。BDTI結構111及摻雜隔離井110共同地用於隔離對畫素區103a、103b，以減小畫素區103a、103b之間的串擾及輝散。由於BDTI結構111及摻雜隔離井110為光電二極體104提供額外P型摻質，因此BDTI結構111及摻雜隔離井110亦共同地促進光電二極體104在操作期間空乏，以提升全井容量。
在一些實施例中，多個彩色濾光器116排列於影像感測晶粒134的背側124之上。所述多個彩色濾光器116分別被配置成透射入射輻射或入射光120的特定波長。舉例而言，第一彩色濾光器(例如，紅色濾光器)可透射波長在第一範圍內的光，而第二彩色濾光器可透射波長在與所述第一範圍不同的第二範圍內的光。在一些實施例中，所述多個彩色濾光器116可排列於上覆於光電二極體104上的柵格結構內。在一些實施例中，柵格結構可包括具有由介電材料環繞的金屬框架的堆疊柵格。在一些實施例中，介電材料層與堆疊柵格可具有相同的介電材料(例如，二 氧化矽(SiO2))。
多個微透鏡118排列於所述多個彩色濾光器116之上。相應的微透鏡118與彩色濾光器116在橫向上對齊且上覆於畫素區103a、103b上。在一些實施例中，所述多個微透鏡118具有與所述多個彩色濾光器116鄰接的實質上平整的底表面且具有彎曲上表面。彎曲上表面被配置成聚焦入射輻射或入射光120(例如，朝向下伏的畫素區103a、103b的光)。在影像感測器的操作期間，微透鏡118將入射輻射或入射光120聚焦至下伏的畫素區103a、103b。當具有充足能量的入射輻射或入射光照射光電二極體104時，光電二極體104產生會生成光電流的電子電洞對。注意，儘管圖1中將微透鏡118示出為固定至影像感測器上，但應瞭解，影像感測器可不包括微透鏡，且可以後在單獨的製造活動中將微透鏡貼合至影像感測器。
圖2說明包括光電二極體104的影像感測器的一些額外實施例的剖視圖200，光電二極體104由具有摻雜襯層114的BDTI結構環繞。如上文所述，在一些實施例中，摻雜隔離井110藉由光電二極體摻雜層128與BDTI結構111分隔開。在一些實施例中，BDTI結構111更包括設置於摻雜襯層114與介電填充層112之間且將摻雜襯層114與介電填充層112分隔開的高介電常數介電襯層113。高介電常數介電襯層113可以是共形層。舉例而言，高介電常數介電襯層113可包含氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉿矽(HfSiO)、氧化鉿鋁(HfAlO)、氧化鉭(Ta2O5)或氧化 鉿鉭(HfTaO)。其他可適用的高介電常數介電材料亦處於本揭露的範疇內。在一些實施例中，高介電常數介電襯層113可具有介於約30奈米與約100奈米之間的厚度範圍，且可由多種高介電常數介電材料的複合物製成。摻雜襯層114、高介電常數介電襯層113及介電填充層112可沿著影像感測晶粒134的背側124在橫向上延伸。圖2中所示的影像感測器可以是中間結構，且摻雜襯層114、高介電常數介電襯層113及介電填充層112可進行或可不進行平坦化製程，以改變層的頂表面。
在一些實施例中，浮置擴散井204自影像感測晶粒134的前側122至光電二極體摻雜層128內的位置，且設置於相鄰的畫素區103a、103b之間。轉移閘極202在橫向上位於光電二極體104與浮置擴散井204之間的位置處，設置於光電二極體摻雜層128之上。在操作期間，轉移閘極202控制自光電二極體104至浮置擴散井204的電荷轉移。若在浮置擴散井204內電荷位準足夠高，則啟動源極隨耦器電晶體(未示出)，並根據用於定址的列選擇電晶體(未示出)的操作選擇性地輸出電荷。在曝光週期之間可使用重置電晶體(未示出)將光電二極體104重置。
圖3說明包括光電二極體104的影像感測器的一些額外實施例的剖視圖300，光電二極體104由具有摻雜襯層114的BDTI結構111環繞。除上文參照圖1及圖2所示且所述的類似特徵之外，在一些實施例中，如圖3中所述，淺溝渠隔離(shallow trench isolation，STI)結構302自影像感測晶粒134的前側122至位於 光電二極體摻雜層128內的位置設置於相鄰的畫素區103a、103b之間。STI結構302與BDTI結構111可在垂直方向上對齊(例如共享共同的中心線304，STI結構302與BDTI結構111可與或可不與摻雜隔離井110共享中心線)。在一些實施例中，摻雜隔離井110自影像感測晶粒134的前側122延伸至位於光電二極體摻雜層128內的位置且環繞STI結構302。摻雜隔離井110可將STI結構302與光電二極體摻雜層128及/或BDTI結構111分隔開。應理解，圖1及圖2中所示以及上文所述的特徵可併入於與圖3相關的實施例中。舉例而言，儘管圖3示出摻雜隔離井110藉由光電二極體摻雜層與BDTI結構111分隔開，但摻雜隔離井110可到達BDTI結構111的上部部分，與圖1中所述的類似。在此種情形中，STI結構302可與BDTI結構111接觸或分隔開。BDTI結構111、摻雜隔離井110及STI結構302共同用於隔離畫素區103a與103b，以減小畫素區103a、103b之間的串擾及輝散。BDTI結構111的摻雜襯層114與摻雜隔離井110亦共同促進光電二極體104在操作期間空乏，以使得全井容量得以提升。
圖4說明包括接合在一起的影像感測晶粒134與邏輯晶粒136的積體晶片的一些實施例的剖視圖400，其中影像感測晶粒134具有由具有摻雜襯層114的BDTI結構111環繞的光電二極體104。在一些實施例中，影像感測晶粒134可具有上文與圖1至圖3相關聯地示出及闡述的結構。影像感測晶粒134可更包括在相鄰的畫素區103a、103b之間上覆於基底102’上的複合柵格406。複 合柵格406可包括在影像感測晶粒134的背側124處彼等堆疊的金屬層402及介電層404。介電襯層408襯於複合柵格406的側壁及頂部。金屬層402可以是或可包括鎢、銅、鋁銅或氮化鈦的一或多個層。金屬層402可具有約100奈米與約500奈米之間的厚度範圍。介電層404可以是或可包括二氧化矽、氮化矽的一或多個層或其組合。介電層404可具有約200奈米與約800奈米之間的厚度範圍。介電襯層408可以是或可包含氧化物，例如二氧化矽。介電襯層408可具有約5奈米與約50奈米之間的厚度範圍。其他可適用的金屬材料亦屬於本揭露的範疇內。金屬化堆疊108可設置於影像感測晶粒134的前側122上。金屬化堆疊108包括設置於一或多個層間介電(inter-level dielectric，ILD)層106內的多個金屬內連線層。ILD層106可包括低介電常數介電層(即，介電常數小於約3.9的介電質)、超低介電常數介電層或氧化物(例如，氧化矽)中的一或多者。
邏輯晶粒136可包括設置於基底140之上的邏輯裝置142。邏輯晶粒136可更包括設置於ILD層146內且上覆於邏輯裝置142上的金屬化堆疊144。影像感測晶粒134與邏輯晶粒136可面對面、面對背或背對背地接合。做為非限制性目的示例，圖4示出面對面接合結構，在所述面對面接合結構中，一對中間接合介電層138、148及接合接墊150、152設置於於影像感測晶粒134與邏輯晶粒136之間，且分別接合金屬化堆疊108與金屬化堆疊144。在一些實施例中，接合製程可包括熔融接合製程或共晶接合 製程。
圖5A說明包括光電二極體104’的影像感測晶粒134’的示意模擬圖500a，光電二極體104’由BDTI結構111’及深隔離井110’隔離。BDTI結構111’自影像感測晶粒134’的背側124延伸，且深隔離井110’自影像感測晶粒134’的前側122延伸。BDTI結構111’可不具有摻雜襯層。深隔離井110’在垂直方向上延伸至低深的位置且到達BDTI結構111’。深隔離井110’可跨越BDTI結構111’的一半或甚至超過¾的深度。光電二極體104’自前側122延伸且可由轉移閘極202讀取，如圖2相關闡述。深隔離井110’可藉由植入形成且為光電二極體104’提供隔離。然而，由於深隔離井110’的深度要求，深隔離井110’的形成是困難的。植入製程涉及減小曝光解析度的厚光阻層。此外，由於存在深隔離井110’，因此光電二極體104’的光電二極體面積減小，且深隔離井110’的全井容量受植入分佈限制，此會對影像感測晶粒134’的效能造成負面影響。
圖5B說明包括光電二極體104的改良的影像感測晶粒134的示意模擬圖500b，光電二極體104由自背側124延伸的具有摻雜襯層114的BDTI結構111且由自前側122延伸的摻雜隔離井110隔離。可淺地植入摻雜隔離井110。在一些實施例中，摻雜隔離井110與BDTI結構111在垂直方向上分隔開，與圖2中所示的類似。在一些替代實施例中，摻雜隔離井110到達BDTI結構111的上部部分，與圖1中所示的類似。在此種情形中，摻雜隔離 井110可達到BDTI結構111的不及一半或甚至小於¼的深度。藉由形成較淺的摻雜隔離井110，可提升曝光解析度且可簡化植入製程。此外，可擴大光電二極體面積，並提升光電二極體的全井容量。出於比較目的，在圖5B中重現圖5A的深隔離井110’及所得的較窄的光電二極體104’。光電二極體104的光電二極體面積較圖5A的影像感測晶粒134’的光電二極體104’的光電二極體面積大約5%至15%之間。光電二極體104的全井容量較圖5A的影像感測晶粒134’的光電二極體104’的全井容量大約10%。
圖6至圖20說明示出形成具有光電二極體的影像感測器的方法的剖視圖600至2000的一些實施例，所述光電二極體由具有摻雜襯層的BDTI結構環繞。儘管例如針對不同的摻雜區提供摻雜類型，但應瞭解，相反的摻雜類型可用於該些摻雜區以實現相反的影像感測器裝置結構。
如圖6的剖視圖600中所示，為影像感測晶粒134提供基底102’。在各種實施例中，基底102’可包括任何類型的半導體主體(例如，矽/鍺/CMOS塊、SiGe、絕緣體上矽(Silicon On Insulator，SOI)等)，例如半導體晶圓或位於晶圓上的一或多個晶粒、以及任何其他類型的半導體及/或形成於半導體上及/或以其他方式與半導體相關聯的磊晶層。舉例而言，可在加工基底102上形成畫素陣列深p型井132。加工基底102可以是或包括經高度摻雜p型基底層。在畫素陣列深p型井132上可形成畫素陣列深n型井130。畫素陣列深n型井130及畫素陣列深p型井132可藉由 植入製程形成。在一些實施例中，形成光電二極體摻雜層128做為基底102’的上部部分。光電二極體摻雜層128可藉由p型磊晶製程形成。在一些實施例中，在邊界處及/或在相鄰的畫素區103a、103b之間形成自影像感測晶粒134的前側122至位於光電二極體摻雜層128內的位置的多個淺溝渠隔離(STI)結構302。可藉由選擇性地蝕刻影像感測晶粒134的前側122以形成淺溝渠且隨後在所述淺溝渠內形成氧化物來形成所述一或多個STI結構302。
如圖7的剖視圖700中所示，將摻質物種植入至光電二極體摻雜層128中以形成摻雜區。藉由分別在畫素區103a、103b內植入n型摻質物種來形成多個光電二極體摻雜柱104a。可藉由在相鄰的畫素區103a、103b之間將p型摻質物種植入至光電二極體摻雜層128中來形成多個摻雜隔離井110。所述多個摻雜隔離井110可被形成為自影像感測晶粒134的前側122至較STI結構302深的位置。摻雜隔離井110可分別與STI結構302在中心對齊。在一些實施例中，可根據包含光阻的經圖案化罩幕層(未示出)對光電二極體摻雜層128進行選擇性地植入。
如圖8的剖視圖800中所示，在影像感測晶粒134的前側122之上形成轉移閘極202。可藉由在基底102’之上沈積閘極介電膜及閘極電極膜來形成轉移閘極202。隨後，將閘極介電膜及閘極電極膜圖案化以形成閘極介電層及閘極電極。可在閘極電極的外側壁上形成側壁間隙壁。在一些實施例中，可藉由如下方式 形成側壁間隙壁：將氮化物沈積至影像感測晶粒134的前側122上且選擇性地蝕刻所述氮化物以形成側壁間隙壁。在影像感測晶粒134的前側122內執行植入製程以沿著轉移閘極202的一側或一對轉移閘極202的相對側形成浮置擴散井204，如圖7中所示。
如圖9的剖視圖900中所示，可自影像感測晶粒134的前側122形成金屬化堆疊108。在一些實施例中，可藉由在影像感測晶粒134的前側122之上形成ILD層106來形成金屬化堆疊108，ILD層106包括一或多個ILD材料層。隨後，對ILD層106進行蝕刻，以形成通孔孔及/或金屬溝渠。然後，使用導電材料填充所述通孔孔及/或金屬溝渠，以形成所述多個金屬內連通孔506及金屬線508。在一些實施例中，可藉由物理氣相[刪除]沈積技術(例如，物理氣相沈積(physical vapor deposition，PVD)、化學氣相沈積(chemical vapor deposition，CVD)等)沈積ILD層106。可使用沈積製程及/或鍍覆製程(例如，電鍍覆、無電鍍覆等)形成所述多個金屬內連線層。在各種實施例中，所述多個金屬內連線層可包含例如鎢、銅或鋁銅。
如圖10的剖視圖1000中所示，然後，可將影像感測晶粒134接合至一或多個其他晶粒。舉例而言，可將影像感測晶粒134接合至被製備成具有邏輯裝置142的邏輯晶粒136。影像感測晶粒134與邏輯晶粒136可面對面、面對背或背對背地接合。舉例而言，接合製程可使用一對中間接合介電層138、148及接合接墊150、152，以將影像感測晶粒134的金屬化堆疊108、144與邏 輯晶粒136接合。接合製程可包括熔融接合製程或共晶接合製程。接合製程亦可包括混合接合製程，所述混合接合製程包括接合接墊150、152的金屬對金屬接合及中間接合介電層138、148的介電質對介電質接合。可在混合接合製程之後進行回火製程，舉例而言可在攝氏約250度至攝氏約450度之間的溫度範圍下執行回火製程，製程時間在約0.5小時至約4小時範圍內。
如圖11的剖視圖1100中所示，在與前側122相對的背側124上對影像感測晶粒134進行薄化。薄化製程可部分地或完全移除加工基底102(參見圖10)，且可輻射穿過影像感測晶粒134的背側124，而到光電二極體104。可藉由蝕刻影像感測晶粒134的背側124對基底102’進行薄化。做為另外一種選擇，可藉由機械研磨影像感測晶粒134的背側124來對基底102’進行薄化。做為非限制性目的示例，可首先將基底102’研磨至介於約17微米與約45微米之間的厚度範圍。然後，可應用侵蝕性濕式蝕刻，以將基底102’進一步薄化。蝕刻劑的實例可包括氫氟酸(HF)/硝酸/醋酸(HNA)。然後，可接著進行化學機械製程及氫氧化四甲銨(TMAH))濕式蝕刻，以將厚度範圍進一步薄化成介於約2.8微米與約7.2微米之間，以使輻射可穿過影像感測晶粒134的背側124，而到達光電二極體104。
如圖12的剖視圖1200中所示，選擇性地蝕刻基底102’以在影像感測晶粒134的背側124內形成深溝渠1202，從而在橫向上將光電二極體104分隔開。在一些實施例中，可藉由將罩幕 層形成至影像感測晶粒134的背側124上來蝕刻基底102’。然後，在未被罩幕層覆蓋的區中將基底102’暴露於蝕刻劑。蝕刻劑蝕刻基底102’以形成延伸至基底102’的深溝渠1202。在各種實施例中，罩幕層可包含使用光微影製程圖案化的光阻或氮化物(例如，SiN)。罩幕層亦可包括具有介於約200埃(Å)至約1000埃(Å)之間的厚度範圍的原子層沈積(atomic layer deposition，ALD)的氧化物層或電漿增強CVD的氧化物層。在各種實施例中，蝕刻劑可包括：乾式蝕刻劑，具有包含氟物種的蝕刻化學品(例如CF4、CHF3、C4F8等)；或濕式蝕刻劑(例如，氫氟酸(HF)或氫氧化四甲銨(TMAH))。深溝渠1202可具有介於約1.5微米與約5微米之間的深度範圍。臨界尺寸可具有介於約0.1微米與約0.3微米之間的範圍。在一些實施例中，深溝渠1202被形成為在垂直方向上延伸至摻雜隔離井110中且形成摻雜隔離井110的凹陷底表面。
圖13至圖15示出在具有保護層的情況下使用增強型電漿摻雜製程形成摻雜襯層114(參見圖14或15)的方法的一些實施例。
如圖13的剖視圖1300中所示，沿著深溝渠1202的側壁形成保護層1302。在一些實施例中，保護層1302包含介電材料(例如，二氧化矽、氮化矽或其組合)或由介電材料製成。保護層1302亦可包含光阻材料或由光阻材料製成。保護層1302可由沈積製程(例如，化學氣相沈積製程(CVD)或原子層沈積(ALD)製程)製成。做為非限制性目的示例，可在介於約250攝氏度至約350 攝氏度之間的溫度範圍下藉由ALD製程形成厚度處於約1奈米至約10奈米範圍內的介電層來製成保護層1302。
如圖14的剖視圖1400中所示，在保護層1302下形成摻雜襯層114。可藉由電漿摻雜製程形成摻雜襯層114。出於非限制性目的舉例而言，處理氣體可包括三氟化硼(BF3)、二硼烷(B2H6)、氦(He)、氬(Ar)或其他可適用的氣體。摻雜氣體(例如BF3、B2H6等)的劑量濃度可處於約1x1014個原子/平方公分與約2x1017個原子/平方公分之間的範圍內，能量處於約1千電子伏特與約12千電子伏特之間的範圍內，且流動速率處於約50標準立方公分/分鐘與約150標準立方公分/分鐘之間的範圍內。可在處於約6毫托與約18毫托之間範圍內的壓力下、在處於約600瓦特與約800瓦特之間範圍內的電漿功率下執行電漿摻雜製程。摻雜襯層114的摻質濃度可處於約5x1017個原子/立方公分至約1x1019個原子/立方公分之間的範圍內。與其他形成方法(例如植入製程)相比，藉由在適當位置處存在保護層1302的情況下使用電漿摻雜製程來形成摻雜襯層114，可形成濃度更大、厚度或接面深度更小的摻雜襯層114摻質。藉由控制保護層1302的厚度可更好地控制摻雜襯層114的厚度。
如圖15的剖視圖1500中所示，在形成摻雜襯層114之後移除保護層1302。做為非限制性目的示例，可藉由濕式蝕刻或電漿蝕刻製程來執行移除製程，所述濕式蝕刻是針對介電材料使用氫氟酸(HF)，所述電漿蝕刻製程是針對光阻材料使用氧後續接 著進行濕式剝除。
上文與圖13至圖15相關聯地闡述的增強型電漿摻雜製程藉由使用保護層1302提供經改良的共形摻雜層，所述經改良的共形摻雜層具有更均勻的厚度及更均勻的摻雜濃度、更平滑的表面以及更小的表面濃度。在一些實施例中，自摻雜襯層114的頂部至底部共形度大於90%，此是對在沒有保護層的情況下形成的摻雜層的共形度的改良。在一些實施例中，與在沒有保護層的情況下形成的摻雜層的表面粗糙度相比，表面粗糙度可減小。表面濃度可自1x1022/平方公分減小至1x1019/平方公分，或者小於1x1020/平方公分。此外，可藉由調整保護層1302的厚度更好地控制摻雜分佈。較厚的保護層1302可有助於形成厚度較薄(例如小於20奈米或小於5奈米)的摻雜襯層114。因此，與不使用保護層的其他方法相比，可減小以增強型電漿摻雜製程形成的影像感測器裝置的暗電流達約74%。
代替上文所述的增強型電漿摻雜製程，亦可藉由低溫磊晶生長製程(例如，溫度低於500攝氏度的磊晶生長製程)形成摻雜襯層114。做為非限制性目的示例，處理氣體可包括矽烷(SiH4)、二氯矽烷(DCS或H2SiCl2)、B2H6、氫(H2)或其他可適用的氣體。可在處於約4托與約200托之間範圍內的壓力下，在處於在約400攝氏度至約480攝氏度之間的溫度範圍下，執行磊晶生長製程，以形成厚度處於約4奈米與約20奈米之間範圍內的磊晶摻雜層做為摻雜襯層114。摻雜襯層114的摻質濃度可處於 約5x1016個原子/立方公分至約5x1018個原子/立方公分之間的範圍內。在一些替代實施例中，可在不形成及移除保護層1302的情況下，藉由原子層沈積製程或其他適合的技術形成摻雜襯層114。增強型電漿摻雜製程及低溫磊晶製程兩者皆比傳統束線植入技術可以達到更好的共形度，傳統束線植入技術會使三維結構遭受陰影效應且無法達成所期望的共形度。
在使用與圖13至圖15相關而闡述的增強型電漿摻雜製程或上文所述的低溫磊晶生長製程來形成摻雜襯層114之後，然後執行摻質活化製程。在一些實施例中，摻質活化製程包括或者是微波回火製程。做為非限制性目的示例，回火氣體可包括流動速率處於約1標準公升/分鐘與約20標準公升/分鐘之間範圍內的氮或氫。回火功率可處於約3000瓦特與約8000瓦特之間的範圍內。回火時間可處於約1分鐘與約20分鐘之間的範圍內。在一些替代實施例中，摻質活化製程包括或是雷射回火製程。做為非限制性目的示例，回火可使用能量密度處於約0.3焦耳與約3焦耳之間範圍內的綠色雷射達處於約10奈秒與約100奈秒之間範圍內的時間。晶圓載台溫度可達到約250攝氏度與約500攝氏度之間的範圍。摻質活化製程有益於低熱預算的產品，與例如進行沈積製程後續接著進行熱驅入製程等其他方法相較而言尤其如此，例如所述其他方法無法提供足夠的接面深度或對於低熱預算的產品而言不可接受，原因在於高溫接面驅入及回火需要進行損壞修復及摻質活化。
如圖16的剖視圖1600中所示，然後，使用介電材料填充深溝渠1202。在一些實施例中，在深溝渠1202內將高介電常數介電襯層113形成至摻雜襯層114上。高介電常數介電襯層113可藉由沈積技術形成，且可包含氧化鋁(AlO)、氧化鉿(HfO)、氧化鉭(TaO)或介電常數大於氧化矽的介電常數的其他介電材料。將摻雜襯層114及高介電常數介電襯層113襯於深溝渠1202的側壁及底表面。在一些實施例中，摻雜襯層114及高介電常數介電襯層113可在深溝渠1202之間延伸於影像感測晶粒134的背側124之上。形成介電填充層112以填充深溝渠1202的其餘部分。在一些實施例中，在形成介電填充層112之後執行平坦化製程，以形成沿著高介電常數介電襯層113的上表面及介電填充層112的上表面延伸的平坦表面。在一些實施例中，可使用物理氣相沈積技術或化學氣相沈積技術沈積高介電常數介電襯層113及介電填充層112。因此，BDTI結構111形成於基底102’中，自背側124延伸至位於光電二極體摻雜層128內的位置。BDTI結構111形成於相鄰的畫素區103a、103b之間且將相鄰的畫素區103a、103b隔離。
圖17至圖19示出形成複合柵格406的方法的一些實施例，複合柵格406設置上覆於光電二極體摻雜柱104a上的開口1802周圍(參見圖18)。如圖17的剖視圖1700中所示，沿著影像感測晶粒134的背側124在基底102’之上堆疊金屬層402及介電層404。金屬層402可以是或包括鎢、銅、鋁銅或氮化鈦的一或 多個層。其他可適用的金屬材料亦處於本揭露的範疇內。介電層404可以是或包括二氧化矽、氮化矽或其組合的一或多個層。介電層404可用作硬罩幕層。如圖18的剖視圖1800中所示，對金屬層402及介電層404執行蝕刻以形成複合柵格406。開口1802可與光電二極體摻雜柱104a在中心對齊，以使得複合柵格406排列於光電二極體摻雜柱104a周圍及光電二極體摻雜柱104a之間。做為另外一種選擇，開口1802可在至少一個方向上自光電二極體摻雜柱104a在橫向上移位或偏移，以使得複合柵格406至少部分地上覆於光電二極體摻雜柱104a上。如圖19的剖視圖中所示，形成介電襯層408，以襯於複合柵格406的側壁及頂部，並襯於開口1802。通常，使用例如(舉例而言)化學氣相沈積(CVD)或物理氣相沈積(PVD)等共形沈積技術形成介電襯層408。介電襯層408可例如由氧化物(例如，二氧化矽)形成。
如圖19所說明，在對應畫素感測器的開口1802中形成與畫素感測器對應的彩色濾光器116。彩色濾光器層由允許對應色彩的光穿過而阻擋其他色彩的光的材料形成。此外，可依據指定的色彩形成彩色濾光器116。舉例而言，依據紅色、綠色及藍色的指定色彩交替地形成彩色濾光器116。彩色濾光器116可被形成為上表面與複合柵格406的上表面對齊。彩色濾光器116可在至少一個方向上自對應畫素感測器的光電二極體摻雜柱104a在橫向上移位或偏移。根據移位或偏移的程度，彩色濾光器116可部分地填充對應畫素感測器的開口且可部分地填充與所述對應畫素感測 器鄰近的畫素感測器的開口。做為另外一種選擇，彩色濾光器116可關於與對應畫素感測器的光電二極體中心對齊的垂直軸線對稱。
形成彩色濾光器116的製程可包括：針對色彩指定的不同色彩中的每一種，形成彩色濾光器層並將彩色濾光器層圖案化。可在形成之後將彩色濾光器層平坦化。可藉由以下方式執行圖案化：在彩色濾光器層之上形成具有圖案的光阻層，根據光阻層的圖案對彩色濾光器層施加蝕刻劑，並移除圖案化的光阻層。
如圖20所說明，在對應畫素感測器的彩色濾光器116之上形成與畫素感測器對應的微透鏡118。在一些實施例中，可藉由在所述多個彩色濾光器上方沈積微透鏡材料(例如，藉由旋轉塗佈方法或沈積製程)形成所述多個微透鏡。在微透鏡材料上方圖案化出具有彎曲上表面的微透鏡模板。在一些實施例中，微透鏡模板可包含光阻材料，所述光阻材料是使用分配曝光劑量進行曝光(例如，就負性光阻而言，彎曲部(curvature)的底部處曝光較多，且彎曲部的頂部處曝光較少)、顯影並烘烤以形成呈圓形的形狀。然後，根據微透鏡模板對微透鏡材料進行選擇性地蝕刻來形成微透鏡118。
圖21說明形成具有光電二極體的影像感測器的方法2100的一些實施例的流程圖，所述光電二極體由具有共形摻雜層的BDTI結構環繞。
雖然本文中將所揭露的方法2100說明並闡述為一系列動 作或事件，但應瞭解，該些動作或事件的所說明排序不應被解釋為具有限制意義。舉例而言，一些動作可以不同的次序發生及/或與除本文中所說明及/或所述的動作或事件之外的其他動作或事件同時發生。另外，可能並不需要所有所說明的動作來實施本文中說明的一或多個態樣或實施例。此外，本文中所繪示的動作中的一或多者可在一或多個單獨的動作及/或階段中施行。
在動作2102處，為影像感測器製備基底。自影像感測器的前側形成光電二極體及摻雜隔離井。在一些實施例中，在加工晶圓之上形成磊晶層做為光電二極體摻雜層，且可藉由將摻質物種植入至影像感測晶粒的前側中來形成光電二極體摻雜柱及/或摻雜隔離井。可藉由選擇性植入形成摻雜隔離井，以形成延伸至光電二極體摻雜層中的多個柱。在一些實施例中，可藉由選擇性地蝕刻基底以形成淺溝渠且隨後在所述淺溝渠內形成介電質(例如，氧化物)來在影像感測晶粒的前側內形成淺溝渠隔離區。圖6至圖7說明與對應於動作2102的一些實施例對應的剖視圖。
在動作2104處，自基底的前側形成轉移閘極。在位於基底的前側上的轉移閘極之上形成金屬化堆疊。圖8至圖9說明與對應於動作2104的一些實施例對應的剖視圖。
在動作2106處，在一些實施例中，將影像感測器接合至一或多個其他晶粒，例如邏輯晶粒或其他影像感測晶粒。圖10說明與對應於動作2106的一些實施例對應的剖視圖。
在動作2108處，對基底進行薄化以供進一步處理。可自 基底背側部分地或完全移除加工基底。然後，對基底進行選擇性地蝕刻以在相鄰感測畫素區之間形成延伸至基底中的深溝渠。深溝渠可具有與摻雜隔離井的中心線及/或淺溝渠隔離區的中心線對齊的中心線。圖11至圖12說明與對應於動作2108的一些實施例對應的剖視圖。
在動作2110處，沿著深溝渠的側壁及底部形成摻雜襯層。在一些實施例中，可藉由磊晶製程形成摻雜襯層。可在相對低的溫度下執行磊晶製程。在一些替代實施例中，可在適當位置處存在保護層的情況下藉由增強型電漿摻雜製程形成摻雜襯層。動作2112至動作2116示出增強型電漿摻雜製程的實例。在動作2112處，在深溝渠的側壁表面及底表面上形成保護層。圖13說明與對應於動作2112的一些實施例對應的剖視圖。在動作2114處，執行電漿摻雜製程以在保護層與基底之間在深溝渠內形成摻雜襯層。圖14說明與對應於動作2114的一些實施例對應的剖視圖。在動作2116處，在電漿摻雜製程之後自深溝渠移除保護層。圖15說明與對應於動作2116的一些實施例對應的剖視圖。
在動作2118處，使用介電材料填充深溝渠的其餘空間。可在深溝渠內將高介電常數介電襯層形成至摻雜襯層上。圖16說明與對應於動作2118的一些實施例對應的剖視圖。
在動作2120處，自基底的背側形成抗反射層及複合柵格。圖17至圖18說明與對應於動作2120的一些實施例對應的剖視圖。
在動作2122處，在半導體基底的背側之上形成彩色濾光器及微透鏡。圖19至圖20說明與對應於動作2122的一些實施例對應的剖視圖。
因此，本揭露是有關於一種具有由BDTI結構環繞的光電二極體的影像感測器及一種相關聯形成方法。BDTI結構包括對深溝渠的側壁表面進行襯墊的摻雜襯層及填充深溝渠的其餘空間的介電層。藉由形成所揭露的BDTI結構以用作摻雜井及隔離結構，將自基底的前側進行的植入製程簡化，因而提高了光電二極體的曝光解析度及全井容量，並減小了輝散及串擾。
在一些實施例中，本揭露是有關於一種影像感測器。所述影像感測器包括影像感測晶粒，所述影像感測晶粒具有前側及與所述前側相對的背側。多個畫素區設置於所述影像感測晶粒內且分別包括光電二極體，所述光電二極體被配置成將自所述影像感測晶粒的所述背側進入的輻射轉變成電訊號。所述光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型。BDTI結構設置於相鄰的畫素區之間且自所述影像感測晶粒的所述背側延伸至位於所述光電二極體摻雜層內的位置。所述BDTI結構包括摻雜襯層及介電填充層，所述摻雜襯層具有所述第二摻雜類型，所述摻雜襯層襯於所述介電填充層的側壁表面。
在一些替代實施例中，本揭露是有關於一種形成影像感 測器的方法。所述方法包括自影像感測晶粒的前側形成多個畫素區的光電二極體。光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型。藉由經由多個植入製程將摻質植入至所述光電二極體摻雜層中，而自所述影像感測晶粒的所述前側形成摻雜隔離井。在所述影像感測晶粒的所述前側上形成閘極結構及金屬化堆疊。所述金屬化堆疊包括設置於一或多個層間介電層內的多個金屬內連線層。自所述影像感測晶粒的所述前側將所述影像感測晶粒接合至邏輯晶粒。所述邏輯晶粒包括邏輯裝置。藉由自所述影像感測晶粒的背側進行蝕刻來在相鄰的畫素區之間形成深溝渠。形成襯於所述深溝渠的側壁表面的摻雜襯層，所述摻雜襯層具有所述第二摻雜類型。介電填充層填充所述深溝渠的內部空間以形成BDTI結構。
在又一其他實施例中，本揭露是有關於一種積體電路。所述積體電路包括影像感測晶粒，所述影像感測晶粒具有多個畫素區，所述多個畫素區分別包括被配置成將自背側進入所述影像感測晶粒的輻射轉變成電訊號的光電二極體。所述光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型。BDTI結構設置於相鄰的畫素區之間且自所述影像感測晶粒的所述背側延伸至位於所述光電二 極體摻雜層內的位置。所述BDTI結構包括具有所述第二摻雜類型的摻雜襯層及介電填充層。摻雜襯層襯於深溝渠的側壁表面及填充所述深溝渠的內部空間的介電填充層的側壁表面。具有第二摻雜類型的摻雜隔離井設置於所述相鄰的畫素區之間且自影像感測晶粒的與所述背側相對的前側延伸至位於所述光電二極體摻雜層內的位置。金屬化堆疊設置於所述前側上且包括設置於層間介電層內的多個金屬內連線層。邏輯晶粒接合至所述影像感測晶粒的所述前側。所述邏輯晶粒包括邏輯裝置。
以上概述了若干實施例的特徵以使得熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易使用本揭露做為設計或修改其他製程及結構的基礎來施行與本文所介紹的實施例相同的目的及/或達成與本文所介紹的實施相同的優點。熟習此項技術者亦應認識到此類等效構造並不背離本揭露的精神及範圍，且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、替代及變更。
100:剖視圖
103a、103b:書素區
104、104a:光電二極體
110:摻雜隔離井/隔離井
111:背側深溝渠隔離(BDTI)結構
112:介電填充層
114:摻雜襯層
116:彩色濾光器
118:微透鏡
120:入射輻射或入射光
122:前側
124:背側
126:中心線
128:光電二極體摻雜層
130:畫素陣列深n型井
132:畫素陣列深p型井
134:影像感測晶粒

Claims (10)

  1. 一種影像感測器，包括：影像感測晶粒，具有前側及與所述前側相對的背側；多個畫素區，設置於所述影像感測晶粒內且分別包括光電二極體，所述光電二極體被配置成將自所述影像感測晶粒的所述背側進入的輻射轉變成電訊號，所述光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型；背側深溝渠隔離(BDTI)結構，設置於相鄰的畫素區之間且自所述影像感測晶粒的所述背側延伸至位於所述光電二極體摻雜層內的位置；其中所述背側深溝渠隔離結構包括摻雜襯層及介電填充層，所述摻雜襯層具有所述第二摻雜類型，所述摻雜襯層襯於所述介電填充層的側壁表面；以及摻雜隔離井，具有所述第二摻雜類型，設置於所述相鄰的畫素區之間且自所述影像感測晶粒的所述前側延伸至位於所述光電二極體摻雜層內的位置，其中所述背側深溝渠隔離結構的所述摻雜襯層具有小於1x1019/平方公分的表面濃度。
  2. 如請求項1所述的影像感測器，其中所述摻雜隔離井與所述背側深溝渠隔離結構在垂直方向上對齊。
  3. 如請求項1所述的影像感測器，其中所述摻雜隔離井藉由所述光電二極體摻雜層與所述背側深溝渠隔離結構分隔開。
  4. 如請求項1所述的影像感測器，其中所述摻雜隔離井與所述背側深溝渠隔離結構在所述光電二極體摻雜層內交會。
  5. 如請求項4所述的影像感測器，其中所述背側深溝渠隔離結構的底部部分設置於所述摻雜隔離井的凹陷的頂表面內。
  6. 如請求項1所述的影像感測器，其中所述背側深溝渠隔離結構更包括設置於所述摻雜襯層與所述介電填充層之間的高介電常數介電襯層。
  7. 如請求項1所述的影像感測器，其中所述背側深溝渠隔離結構的所述摻雜襯層具有小於5奈米的厚度。
  8. 如請求項1所述的影像感測器，其中所述背側深溝渠隔離結構的所述摻雜襯層自頂部至底部具有大於90%的共形度。
  9. 一種形成影像感測器的方法，包括：自影像感測晶粒的前側形成多個畫素區的光電二極體，所述光電二極體中的光電二極體包括被光電二極體摻雜層環繞的光電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型； 藉由經由多個植入製程，將摻質植入至所述光電二極體摻雜層中，而自所述影像感測晶粒的所述前側形成摻雜隔離井；在所述影像感測晶粒的所述前側上形成閘極結構及金屬化堆疊，其中所述金屬化堆疊包括設置於一或多個層間介電層內的多個金屬內連線層；自所述影像感測晶粒的所述前側將所述影像感測晶粒接合至邏輯晶粒，其中所述邏輯晶粒包括邏輯裝置；藉由自所述影像感測晶粒的背側進行蝕刻，以在相鄰的畫素區之間形成深溝渠；形成襯於所述深溝渠的側壁表面的摻雜襯層，所述摻雜襯層具有所述第二摻雜類型；以及形成填充所述深溝渠的內部空間的介電填充層，以形成背側深溝渠隔離(BDTI)結構，其中形成所述摻雜襯層包括：形成襯於所述深溝渠的保護層；執行電漿摻雜製程；移除所述保護層；以及執行回火製程。
  10. 一種積體電路，包括：影像感測晶粒，具有多個畫素區，所述多個畫素區分別包括被配置成將自背側進入所述影像感測晶粒的輻射轉變成電訊號的光電二極體，所述光電二極體包括被光電二極體摻雜層環繞的光 電二極體摻雜柱，所述光電二極體摻雜柱具有第一摻雜類型，所述光電二極體摻雜層具有與所述第一摻雜類型不同的第二摻雜類型；背側深溝渠隔離(BDTI)結構，設置於相鄰的畫素區之間且自所述影像感測晶粒的所述背側延伸至位於所述光電二極體摻雜層內的位置，其中所述背側深溝渠隔離結構包括摻雜襯層及介電填充層，所述摻雜襯層具有所述第二摻雜類型，所述摻雜襯層襯於所述介電填充層的側壁表面；摻雜隔離井，具有所述第二摻雜類型，設置於所述相鄰的畫素區之間且自所述影像感測晶粒的與所述背側相對的前側延伸至位於所述光電二極體摻雜層內的位置；金屬化堆疊，設置於所述前側上且包括設置於層間介電層內的多個金屬內連線層；以及邏輯晶粒，接合至所述影像感測晶粒的所述前側，所述邏輯晶粒包括邏輯裝置，其中所述背側深溝渠隔離結構的所述摻雜襯層具有小於1x1019/平方公分的表面濃度。
TW110100949A 2020-09-29 2021-01-11 積體電路、影像感測器及其形成方法 TWI796625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/036,202 US11955496B2 (en) 2020-09-29 2020-09-29 Back-side deep trench isolation structure for image sensor
US17/036,202 2020-09-29

Publications (2)

Publication Number Publication Date
TW202213750A TW202213750A (zh) 2022-04-01
TWI796625B true TWI796625B (zh) 2023-03-21

Family

ID=79274093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100949A TWI796625B (zh) 2020-09-29 2021-01-11 積體電路、影像感測器及其形成方法

Country Status (5)

Country Link
US (2) US11955496B2 (zh)
KR (1) KR102641186B1 (zh)
CN (1) CN113937116A (zh)
DE (1) DE102020125936A1 (zh)
TW (1) TWI796625B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116504800B (zh) * 2023-06-29 2023-09-12 合肥晶合集成电路股份有限公司 半导体结构制备方法及半导体结构
CN117219649B (zh) * 2023-11-09 2024-02-20 合肥晶合集成电路股份有限公司 半导体结构及其制备方法
CN117790523B (zh) * 2024-02-23 2024-05-17 合肥晶合集成电路股份有限公司 一种图像传感器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201543658A (zh) * 2014-03-28 2015-11-16 Taiwan Semiconductor Mfg Co Ltd 互補式金屬氧化物半導體影像感測裝置與其形成方法
TW201916339A (zh) * 2017-09-28 2019-04-16 台灣積體電路製造股份有限公司 互補式金屬－氧化物－半導體影像感測器及影像感測器的形成方法
TW201926573A (zh) * 2017-11-27 2019-07-01 台灣積體電路製造股份有限公司 互補式金屬－氧化物－半導體影像感測器及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048162B2 (en) 2012-05-31 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensors and methods for forming the same
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US10170517B2 (en) * 2016-12-13 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming image sensor device
US10304885B1 (en) 2017-11-15 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Color filter uniformity for image sensor devices
US10790326B2 (en) * 2018-09-26 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device on deep trench isolation (DTI) structure for image sensor
KR102674895B1 (ko) 2018-10-08 2024-06-14 삼성전자주식회사 이미지 센서 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201543658A (zh) * 2014-03-28 2015-11-16 Taiwan Semiconductor Mfg Co Ltd 互補式金屬氧化物半導體影像感測裝置與其形成方法
TW201916339A (zh) * 2017-09-28 2019-04-16 台灣積體電路製造股份有限公司 互補式金屬－氧化物－半導體影像感測器及影像感測器的形成方法
TW201926573A (zh) * 2017-11-27 2019-07-01 台灣積體電路製造股份有限公司 互補式金屬－氧化物－半導體影像感測器及其形成方法

Also Published As

Publication number Publication date
TW202213750A (zh) 2022-04-01
US11955496B2 (en) 2024-04-09
CN113937116A (zh) 2022-01-14
US20230387170A1 (en) 2023-11-30
DE102020125936A1 (de) 2022-03-31
KR102641186B1 (ko) 2024-02-27
US20220102397A1 (en) 2022-03-31
KR20220043809A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
KR102192867B1 (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
US10804315B2 (en) Absorption enhancement structure for image sensor
TWI794723B (zh) 影像感測器及其形成方法
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
TWI796625B (zh) 積體電路、影像感測器及其形成方法
US9768214B2 (en) Structure of dielectric grid for a semiconductor device
TW201830679A (zh) 影像感測器積體晶片及其形成方法
US12062679B2 (en) Backside structure for image sensor
TWI750751B (zh) 形成影像感測器晶片的方法
US20130280849A1 (en) Image Sensor Isolation Region and Method of Forming the Same
US20230411425A1 (en) Light absorbing layer to enhance p-type diffusion for dti in image sensors
KR102699394B1 (ko) 이미지 센서를 위한 후면 구조체
TWI815124B (zh) 影像感測器及其形成方法
TWI832079B (zh) 積體晶片及其形成方法
US12074186B2 (en) Isolation epitaxial bi-layer for backside deep trench isolation structure in an image sensor