JP4862207B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4862207B2 JP4862207B2 JP33613099A JP33613099A JP4862207B2 JP 4862207 B2 JP4862207 B2 JP 4862207B2 JP 33613099 A JP33613099 A JP 33613099A JP 33613099 A JP33613099 A JP 33613099A JP 4862207 B2 JP4862207 B2 JP 4862207B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity concentration
- wafer
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明が属する技術分野】
本発明は、電力変換装置などに使用されるダイオード,MOSFET(電界効果絶縁ゲート型トランジスタ)等のパワー半導体装置に関し、特に、FZ(浮遊ゾーン)ウェハの採用に適した半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
図4に示すエピ型ダイオードは、n+カソード層1を形成する高濃度n型シリコン基板上にn-ドリフト層3として機能する低濃度n型エピタキシャル層を成長させて成るエピウェハを使用して製造される。n-ドリフト層3は、オン状態においてはドリフト電流が流れると共に、ブロッキングモード時(オフ状態)においてはp+アノード層4とのpn接合から空乏層がn+カソード層1へ拡張し耐圧の確保に役立つ。n+カソード層1は、ブロッキングモード時において空乏層がカソード電極9に達するのを防ぐと共に、カソード電極9との良好なオーミックコンタクトを得る機能を有する。このエピウェハを用いたエピ型ダイオードは、高濃度n型シリコン基板と、その上にエピタキシャル成長させたn-ドリフト層3とを有しているため、図4に付記したドーピング濃度の縦方向依存性のグラフに示す様に、n+カソード層1のうちn-ドリフト層3との境界側で不純物濃度が急峻な勾配を持つために、順方向電圧と耐圧との間のトレードオフが良好である。しかしながら、エピウェハは高価であるために、エピ型ダイオードは製造コスト高という難点がある。
【0003】
他方、図5に示すDW型ダイオードは、n-ドリフト層3として機能する低濃度n型シリコン基板(FZウェハ)の裏面から高濃度の燐を拡散してn+カソード層1aを形成して成るDWウェハを使用して製造される。このDWウェハは、エピウェハに比べてエピタキシャル成長工程が不要である分、低価格であるため、DW型ダイオードの製造コストの低減化が可能であるものの、図5に付記したドーピング濃度の縦方向依存性のグラフに示す様に、n+カソード層1aのうちn-ドリフト層3との境界側で不純物濃度が緩い勾配を持つために、順方向電圧と耐圧との間のトレードオフが悪化する。
【0004】
【発明が解決しようとする課題】
近年、ダイオードやMOSFET等のパワー半導体装置は高特性を実現しながらも、更なる低コスト化が要請されている。低コスト化のためには、ウェハプロセスに低価格のFZウェハを採用する方が有利である。高特性を得るには、p+アノード層4等の表面活性領域及びそのアノード電極8を形成したFZウェハの裏面側を所定の厚さに削った後、裏面から燐又は砒素イオンなどの粒子線を照射(注入)し、アニール処理により不純物を活性化させてn+カソード層を形成する方法が考えられる。イオン打ち込み法により、最大濃度点を深部に設定できるため、n+カソード層のうちn-ドリフト層との境界側で不純物濃度が急峻になるので、エピ型ダイオード並みの高特性が期待できる。
【0005】
しかしながら、実際、燐又は砒素原子をシリコンウェハ中で十分に活性化させるには、アニール温度を1000℃以上にする必要があることから、ウェハ表面に低融点(約700℃)のアルミニウムのアノード電極8を被着する前に上記のアニール処理を完了せねばならない。ところが、アノード電極8の被着前にアニール処理を施すとしても、切削後の薄いウェハを1000℃以上の高温でアニール処理すると、ウェハ形状が大きく反ってしまうため、その後段工程であるアノード電極8の形成のためのフォトリソグラフィーがもはや不可能になる。このため、ウェハプロセスに低価格のFZウェハを使用することが無理であった。このような問題は、上述の様な縦形ダイオードのカソード層に限らず、縦形MOSFETのドレイン層やノンパンチスルー型のIGBT(伝導度変調型MOSFET)のコレクタ層の様に、裏面最表側のオーミックコンタクト層(高不純物濃度層)一般の形成の際に言える問題でもある。
【0006】
そこで、上記問題点に鑑み、本発明の課題は、低価格のFZウェハをウェハプロセスに用いても支障なく製造可能であって、裏面最表側の高不純物濃度層のうち低不純物濃度のドリフト層との境界側で不純物濃度が急峻な勾配を持ち、低コスト化と高性能を両立できる半導体装置及びその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明は、裏面(第2主面)最表側の高不純物濃度層を低温プロセスにより形成し得ることを特徴とする。本発明の手段は、第1導電型低不純物濃度のドリフト層を形成する第1導電型低不純物濃度のFZ基板を用い、該FZ基板の第1主面側に形成された素子活性領域及びその第1電極と、前記FZ基板の第2主面側を所定の厚さまで削り落とした前記ドリフト層の最表側に形成された高不純物濃度層及び第2電極とを備えた半導体装置において、前記高不純物濃度層が最大濃度点を深部とするプロトン又は酸素ドナーを不純物として形成された半導体装置の製造方法であって、前記FZ基板の前記第1主面側に前記素子活性領域及び前記第1電極を形成し、前記FZ基板の前記第1導電型低不純物濃度である第2主面側を所定の厚さまで削り落とした後、前記FZ基板の第1導電型低不純物濃度の第2主面からプロトン照射又は酸素イオン照射を行い、アニール処理を施して前記第2主面から前記高不純物濃度層と前記FZ基板の前記第1導電型低不純物濃度層との境界までの前記高不純物濃度層をプロトン又は酸素ドナーを不純物として形成することを特徴とする。
【0008】
このような第2主面の最表側の高濃度n型半導体層をプロトン又は酸素ドナーを不純物として形成する半導体装置の製造方法は、基板の第1主面側に素子活性領域及び第1電極を形成し、基板の第2主面側を所定の厚さまで削り落とした後、第2主面からプロトン照射又は酸素イオン照射を行い、アニール処理を施して高濃度n型半導体層を形成するものである。高濃度n型半導体層の活性化のためのアニール温度は、アルミニウム等の第1電極層の融点よりも低い温度(700度以下)で十分であるので、第1主面側の第1電極の被着工程後に支障なく第2主面側の高濃度n型半導体層を形成できる。低価格のn型低不純物濃度FZウェハを用いることができるので、半導体装置の低コスト化を実現できる。しかも、プロトン又は酸素イオンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、高不純物濃度層のうちn型低不純物濃度のドリフト層との境界側で不純物濃度が急峻になるので、エピウェハを用いた半導体装置並みの高特性が得られる。
【0009】
アニール処理の温度としては300℃以上かつ500℃以下が適している。また、プロトン照射の照射エネルギーは1MeV以下で良い。
【0010】
【0011】
【0012】
【0013】
【0014】
【0015】
なお、本発明は、ダイオードやMOSFETに限らず、n-ドリフト層及び第2主面の最表側のn型高不純物濃度層(オーミックコンタクト層など)を備えた縦形半導体装置一般に適用できる。また、ノンパンチスルー型のIGBT(伝導度変調型MOSFET)のコレクタ層の様に、裏面最表側のオーミックコンタクト層(導電型を問わず高不純物濃度層)に適用できる。
【0016】
【発明の実施の形態】
次に、本発明の各実施形態を添付図面に基づいて説明する。図1は本発明の実施形態1に係る縦形ダイオードの断面構造を示す一部断面図である。本実施形態の縦形ダイオードは1200V耐圧ダイオードであって、n-ドリフト層3bを形成するn型低不純物濃度のFZウェハを用いて製造される。FZウェハの表面側には素子活性領域及びアルミニウムのアノード電極8が形成されている。ここで、ダイオードの素子活性領域(核心部)とは、p+アノード層4とn-ドリフト層3bとのpn接合を意味する。FZウェハの裏面最表側にはn+カソード層1bが形成されており、そのn+カソード層1b上にはアルミニウムのカソード電極9が被着されている。
【0017】
このように、n型低不純物濃度のFZウェハを用いた縦形ダイオードは、そのFZウェハの表面側に上記素子活性領域及びアノード電極8を形成し、FZウェハの裏面側を所定の厚さまで削り落とした後、裏面から後述する不純物イオンの粒子線照射を行い、所定のアニール処理を施してn+カソード層1bを形成し、しかる後、カソード電極9を被着して製造される。
【0018】
【実施例1】
実施例1の縦形ダイオードの構造はn+カソード層1bがn型欠陥層で構成されている。このn型欠陥層は単結晶の格子欠陥層であるが、実質的に高濃度n型半導体層として機能するものである。このような裏面最表側のn型欠陥層をn+カソード層1bとして利用するダイオードの製造方法は、前述した様に、FZウェハの表面側に上記素子活性領域(p+アノード層4)及びアノード電極8を形成し、FZウェハの裏面側を所定の厚さまで削り落とした後、FZウェハ裏面側からプロトン照射を行い、アニール処理(例えば300℃〜500℃)を施してn型欠陥層を形成するものである。プロトン照射の照射エネルギーは飛程が長いので1MeV以下で良い。n型欠陥層の活性化のためのアニール温度は、アルミニウムのアノード電極8の融点よりも低い温度(700℃以下)で十分であるので、アノード電極8の被着工程後に支障なくn+カソード層1bとしてのn型欠陥層を形成できる。勿論、低価格のn型低不純物濃度FZウェハを用いるので、ダイオードの低コスト化を実現できる。しかも、n+カソード層1bの形成ではプロトンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、図1に付記したドーピング濃度の縦方向依存性のグラフに示す様に、n+カソード層1bたるn型欠陥層のうちn-ドリフト層3bとの境界側で不純物濃度が急峻になるので、エピウェハを用いたダイオード並みの高特性が得られる。
【0019】
【実施例2】
実施例2の縦形ダイオードの構造は、n+カソード層1bが酸素ドナードープ層で構成されている。n+カソード層1bを酸素ドナードープ層とすると、アニール処理の温度をアルミニウムのアノード電極8の融点よりも低い温度にすることができるため、アノード電極8の被着工程後に支障なくn+カソード層1bを形成できる。
【0020】
このような裏面最表側の酸素ドナードープ層をn+カソード層1bとして利用するダイオードの製造方法は、前述した様に、FZウェハの表面側に上記素子活性領域及びアノード電極8を形成し、FZウェハの裏面側を所定の厚さまで削り落とした後、FZウェハ裏面側から酸素イオンの照射を行い、アニール処理(例えば300℃〜500℃)を施して酸素ドナードープ層を形成するものである。酸素イオン照射の照射エネルギーも飛程が長いので1MeV以下で良い。酸素ドナードープ層の活性化のためのアニール温度も、アルミニウムのアノード電極8の融点よりも低い温度(700℃以下)で十分であるので、アノード電極8の被着工程後に支障なくn+カソード層1bとしての酸素ドナードープ層を形成できる。また、低価格のn型低不純物濃度FZウェハを用いるので、ダイオードの低コスト化を実現できる。しかも、n+カソード層1bの形成では酸素イオンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、図1に付記したドーピング濃度の縦方向依存性のグラフに示す様に、n+カソード層1bたるn型欠陥層のうちn-ドリフト層3bとの境界側で不純物濃度が急峻になるので、エピウェハを用いたダイオード並みの高特性が得られる。
【0021】
[参考例1]
参考例1の縦形ダイオードは製法上のアニール法に特徴がある。即ち、本例の製造方法は、FZウェハの表面側に上記素子活性領域及びアノード電極8を形成し、FZウェハの裏面側を所定の厚さまで削り落とした後、n+カソード層1bを、FZウェハ裏面から燐又は砒素イオンの粒子線照射を行い、FZウェハを冷却しながらFZウェハ裏面に対し光又はレーザーを照射して形成するものである。燐又は砒素イオンの照射エネルギーは1MeV以下で良い。また、燐又は砒素のドーズ量は1×1013cm-2〜1×1016cm-2で良い。FZウェハ表面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどである。
【0022】
アニール法がFZウェハ表面を冷却しながらの裏面に対する短時間のランプアニール又はレーザーアニールであることから、このアニール中、FZウェハの厚さ方向に温度勾配を確保しながら、裏面のアニール温度をアルミニウムの融点よりも高い温度(700℃以上)に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となり、ドナー不純物として例えば燐又は砒素を用いることができる。勿論、低価格の低不純物濃度FZウェハを用いることができるので、ダイオードの低コスト化を実現できる。またイオン打ち込み法を用いるため、最大濃度点を深部に設定でき、図1に付記したドーピング濃度の縦方向依存性のグラフに示す様に、n+カソード層1bのうちn-ドリフト層3bとの境界側で不純物濃度が急峻になるので、エピウェハを用いたダイオード並みの高特性が得られる。
【0023】
次に、図2は本発明の実施形態2に係る縦形MOSFETの断面構造を示す一部断面図である。
【0024】
本実施形態の縦形MOSFETは600V耐圧MOSFETであって、n-ドリフト層13bを形成するn型低不純物濃度のFZウェハを用いて製造される。FZウェハの表面側には素子活性領域(核心部)及びアルミニウムのソース電極18が形成されている。ここでMOSFETの素子活性領域は、n-ドリフト層13bの表面側に形成されたウェル状のp+ベース領域14と、このp+ベース領域14の表面側に形成されたn+ソース領域15と、ゲート酸化膜16を介して形成された多結晶シリコン等のゲート電極17と、層間絶縁膜を介して形成されたソース電極18などである。FZウェハの裏面最表側にはn+ドレイン層11bが形成されており、そのn+ドレイン層11b上にはアルミニウムのドレイン電極19が被着されている。
【0025】
このように、n型低不純物濃度のFZウェハを用いた縦形MOSFETは、そのFZウェハの表面側に上記素子活性領域及びソース電極18を形成し、FZウェハの裏面側を所定の厚さまで削り落とした後、裏面から後述する不純物イオンの粒子線照射を行い、所定のアニール処理を施してn+ドレイン層11bを形成し、しかる後、ドレイン電極19を被着して製造される。
【0026】
【実施例3】
実施例3の縦形MOSFETの構造は、n+ドレイン層11bがn型欠陥層で構成されている。このn型欠陥層は単結晶の格子欠陥層であるが、実質的に高濃度n型半導体層として機能するものである。このような裏面最表側のn型欠陥層をn+ドレイン層1bとして利用するMOSFETの製造方法は、前述した様に、FZウェハの表面側に上記素子活性領域及びソース電極18を形成し、FZウェハの裏面側を所定の厚さまで削り落とした後、FZウェハ裏面側からプロトン照射を行い、アニール処理(例えば300℃〜500℃)を施してn型欠陥層を形成するものである。プロトン照射の照射エネルギーは飛程が長いので1MeV以下で良い。n型欠陥層の活性化のためのアニール温度は、アルミニウムのソース電極18の融点よりも低い温度(700℃以下)で十分であるので、ソース電極18の被着工程後に支障なくn+ドレイン層11bとしてのn型欠陥層を形成できる。勿論、低価格のn型低不純物濃度FZウェハを用いるので、MOSFETの低コスト化を実現できる。しかも、n+ドレイン層1bの形成ではプロトンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、図2に付記したドーピング濃度の縦方向依存性のグラフに示す様に、n+ドレイン層11bたるn型欠陥層のうちn-ドリフト層13bとの境界側で不純物濃度が急峻になるので、エピウェハを用いたMOSFET並みの高特性が得られる。
【0027】
【実施例4】
実施例4の縦形MOSFETの構造は、n+ドレイン層11bが酸素ドナードープ層で構成されている。n+ドレイン層11bを酸素ドナードープ層とすると、アニール処理の温度をアルミニウムのソース電極18の融点よりも低い温度にすることができるため、ソース電極18の被着工程後に支障なくn+ドレイン層1bを形成できる。
【0028】
このような裏面最表側の酸素ドナードープ層をn+ドレイン層11bとして利用するMOSFETの製造方法は、前述した様に、FZウェハの表面側に上記素子活性領域及びソース電極18を形成し、FZウェハの裏面側を所定の厚さまで削り落とした後、FZウェハ裏面側から酸素イオンの照射を行い、アニール処理(例えば300℃〜500℃)を施して酸素ドナードープ層を形成するものである。酸素イオン照射の照射エネルギーも飛程が長いので1MeV以下で良い。酸素ドナードープ層の活性化のためのアニール温度も、アルミニウムのソース電極18の融点よりも低い温度(700℃以下)で十分であるので、ソース電極18の被着工程後に支障なくn+ドレイン層11bとしての酸素ドナードープ層を形成できる。また、低価格のn型低不純物濃度FZウェハを用いるので、MOSFETの低コスト化を実現できる。しかも、n+ドレイン層11bの形成では酸素イオンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、図2に付記したドーピング濃度の縦方向依存性のグラフに示す様に、n+ドレイン層11bたるn型欠陥層のうちn-ドリフト層13bとの境界側で不純物濃度が急峻になるので、エピウェハを用いたMOSFET並みの高特性が得られる。
【0029】
[参考例2]
参考例2の縦形MOSFETは製法上のアニール法に特徴がある。即ち、本例の製造方法は、FZウェハの表面側に上記素子活性領域及びソース電極18を形成し、FZウェハの裏面側を所定の厚さまで削り落とした後、n+ドレイン層11bを、FZウェハ裏面から燐又は砒素イオンの粒子線照射を行い、FZウェハを冷却しながらFZウェハ裏面に対し光又はレーザーを照射して形成するものである。燐又は砒素イオンの照射エネルギーは1MeV以下で良い。また、燐又は砒素のドーズ量は1×1013cm-2〜1×1016cm-2で良い。FZウェハ表面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどである。
【0030】
アニール法がFZウェハ表面を冷却しながらの裏面に対する短時間のランプアニール又はレーザーアニールであることから、FZウェハの厚さ方向に温度勾配を確保しながら、裏面のアニール温度をアルミニウムの融点よりも高い温度(700℃以上)に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となり、ドナー不純物として例えば燐又は砒素を用いることができる。勿論、低価格の低不純物濃度FZウェハを用いることができるので、MOSFETの低コスト化を実現できる。またイオン打ち込み法を用いるため、最大濃度点を深部に設定でき、図2に付記したドーピング濃度の縦方向依存性のグラフに示す様に、n+ドレイン層11bのうちn-ドリフト層3bとの境界側で不純物濃度が急峻になるので、エピウェハを用いたMOSFET並みの高特性が得られる。
【0031】
図3は本発明の実施形態3に係るトレンチゲート構造の縦形MOSFETの断面構造を示す一部断面図である。
【0032】
本実施形態のトレンチゲート構造の縦形MOSFETも、n-ドリフト層13bを形成するn型低不純物濃度のFZウェハを用いて製造される。実施形態2に係る縦形MOSFETと異なる点は、素子活性領域(核心部)にある。その素子活性領域はトレンチゲート構造であって、n-ドリフト層13bの表面側に形成されたp+ベース領域24と、このp+ベース領域24の表面側に形成されたn+ソース領域25と、p+ベース領域24の深さ以上に掘り込まれたトレンチ内にゲート酸化膜26を介して埋め込まれた多結晶シリコン等のゲート電極27と、層間絶縁膜を介して形成されたソース電極28などである。FZウェハの裏面最表側にはn+ドレイン層11bが形成されており、そのn+ドレイン層11b上にはアルミニウムのドレイン電極19が被着されている。
【0033】
かかるトレンチゲート構造の縦形MOSFETも、実施形態1又は実施形態2と同様の製造方法を採用し、同様の作用効果を発揮するものであるが、素子活性領域のトレンチゲート構造であることにより、より一層のオン抵抗の低減が可能である。
【0034】
【発明の効果】
以上説明したように、本発明は、縦形ダイオードのカソード層、縦型MOSFETのドレイン層、ノンパンチスルー型IGBTのコレクタ層などの様なオーミックコンタクト層として機能する第2主面最表側の高不純物濃度層を低温プロセスにより形成し得ることに特徴を有するため、次の効果を奏する。
【0035】
高濃度n型半導体層として利用する半導体装置では、第1主面側に素子活性領域及び第1電極を形成した後、第2主面からプロトン照射を行い、アニール処理を施して高濃度n型半導体層を形成することができるため、高濃度n型半導体層の活性化のためのアニール温度は、第1電極の融点よりも低い温度で十分であるので、第1電極の被着工程後に支障なく第2主面側の高濃度n型半導体層を形成できる。このため、低価格のn型低不純物濃度FZウェハをウェハプロセスに用いることができ、半導体装置の低コスト化を実現できる。しかも、高不純物濃度層のうちn型低不純物濃度のドリフト層との境界側で不純物濃度が急峻になるので、エピウェハを用いた半導体装置並みの高特性が得られる。
【0036】
酸素ドナードープ層を高濃度n型半導体層として利用する半導体装置では、第1主面側に素子活性領域及び第1電極を形成した後、第2主面から酸素イオン照射を行い、アニール処理を施して酸素ドナードープ層を形成できる。このため、低価格のn型低不純物濃度FZウェハを用いることができるので、半導体装置の低コスト化を実現できる。また酸素ドナードープ層のうちn型低不純物濃度のドリフト層との境界側で不純物濃度が急峻になるので、エピウェハを用いた半導体装置並みの高特性が得られる。
【0037】
【図面の簡単な説明】
【図1】 本発明の実施形態1に係る縦形ダイオードの断面構造を示す一部断面図である。
【図2】本発明の実施形態2に係る縦形MOSFETの断面構造を示す一部断面図である。
【図3】本発明の実施形態3に係る縦形MOSFETの断面構造を示す一部断面図である。
【図4】 従来のエピ型ダイオードの断面構造を示す一部断面図である。
【図5】 従来のDW型ダイオードの断面構造を示す一部断面図である。
【符号の説明】
1a,1b…n+カソード層
3,3b,13b…n-ドリフト層
4…p+アノード層
8…アノード電極
9…カソード電極
11b…n+ドレイン層
14,24…p+ベース領域
15,25…n+ソース領域
16,26…ゲート酸化膜
17,27…ゲート電極
18,28…ソース電極
19,29…ドレイン電極
Claims (3)
- 第1導電型低不純物濃度のドリフト層を形成する第1導電型低不純物濃度のFZ基板を用い、該FZ基板の第1主面側に形成された素子活性領域及びその第1電極と、前記FZ基板の第2主面側を所定の厚さまで削り落とした前記ドリフト層の最表側に形成された高不純物濃度層及び第2電極とを備えた半導体装置において、前記高不純物濃度層が最大濃度点を深部とするプロトン又は酸素ドナーを不純物として形成された半導体装置の製造方法であって、前記FZ基板の前記第1主面側に前記素子活性領域及び前記第1電極を形成し、前記FZ基板の前記第1導電型低不純物濃度である第2主面側を所定の厚さまで削り落とした後、前記FZ基板の第1導電型低不純物濃度の第2主面からプロトン照射又は酸素イオン照射を行い、アニール処理を施して前記第2主面から前記高不純物濃度層と前記FZ基板の前記第1導電型低不純物濃度層との境界までの前記高不純物濃度層をプロトン又は酸素ドナーを不純物として形成することを特徴とする半導体装置の製造方法。
- 請求項1において、前記アニール処理の温度は、300℃以上かつ500℃以下であることを特徴とする半導体装置の製造方法。
- 請求項1又は請求項2において、前記プロトン照射の照射エネルギーは、1MeV以下であることを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33613099A JP4862207B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の製造方法 |
DE10055446A DE10055446B4 (de) | 1999-11-26 | 2000-11-09 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
US09/722,927 US6610572B1 (en) | 1999-11-26 | 2000-11-27 | Semiconductor device and method for manufacturing the same |
US10/461,065 US6762097B2 (en) | 1999-11-26 | 2003-06-13 | Semiconductor device and method for manufacturing the same |
US10/461,094 US6759301B2 (en) | 1999-11-26 | 2003-06-13 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33613099A JP4862207B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010002485A Division JP5333241B2 (ja) | 2010-01-08 | 2010-01-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001156299A JP2001156299A (ja) | 2001-06-08 |
JP4862207B2 true JP4862207B2 (ja) | 2012-01-25 |
Family
ID=18296017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33613099A Expired - Fee Related JP4862207B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4862207B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11777028B2 (en) | 2020-12-11 | 2023-10-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5359567B2 (ja) * | 2002-02-20 | 2013-12-04 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP4000927B2 (ja) * | 2002-07-03 | 2007-10-31 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
JP5087828B2 (ja) * | 2005-08-26 | 2012-12-05 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5104314B2 (ja) | 2005-11-14 | 2012-12-19 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5033335B2 (ja) | 2006-02-21 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いたインバータ装置 |
JP5203667B2 (ja) * | 2007-10-16 | 2013-06-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP5817686B2 (ja) * | 2011-11-30 | 2015-11-18 | 株式会社デンソー | 半導体装置 |
JP6164830B2 (ja) * | 2012-12-14 | 2017-07-19 | キヤノン株式会社 | 光電変換装置の製造方法 |
JP6319453B2 (ja) | 2014-10-03 | 2018-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
DE102015122833A1 (de) | 2015-12-23 | 2017-06-29 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleitervorrichtung |
JP6789177B2 (ja) * | 2017-06-02 | 2020-11-25 | 株式会社東芝 | 半導体装置 |
JP7243956B2 (ja) * | 2018-03-23 | 2023-03-22 | 新電元工業株式会社 | 半導体装置、半導体装置の製造方法及び電力変換回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0582791A (ja) * | 1991-09-24 | 1993-04-02 | Fuji Electric Co Ltd | 電力用mosfetおよびその製造方法 |
JPH08148501A (ja) * | 1994-11-17 | 1996-06-07 | Hitachi Ltd | シリコン半導体装置の製造方法 |
JPH09162136A (ja) * | 1995-12-13 | 1997-06-20 | Hitachi Ltd | 半導体装置の製造方法 |
JP3427609B2 (ja) * | 1996-02-27 | 2003-07-22 | 富士電機株式会社 | 半導体装置の製造方法 |
JPH09260639A (ja) * | 1996-03-27 | 1997-10-03 | Hitachi Ltd | シリコン半導体装置の製造方法 |
JP3402976B2 (ja) * | 1996-12-27 | 2003-05-06 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
JP4167313B2 (ja) * | 1997-03-18 | 2008-10-15 | 株式会社東芝 | 高耐圧電力用半導体装置 |
-
1999
- 1999-11-26 JP JP33613099A patent/JP4862207B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11777028B2 (en) | 2020-12-11 | 2023-10-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2001156299A (ja) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684962B2 (ja) | 半導体装置の製造方法 | |
US6610572B1 (en) | Semiconductor device and method for manufacturing the same | |
US20160307993A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4746927B2 (ja) | 半導体装置の製造方法 | |
TWI520327B (zh) | 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法 | |
JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
EP2793267B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
JP2000106371A (ja) | 炭化珪素半導体装置の製造方法 | |
US7569431B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4862207B2 (ja) | 半導体装置の製造方法 | |
JP4568929B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JPH0669509A (ja) | 伝導度変調型半導体装置及びその製造方法 | |
JP2013102111A (ja) | 半導体装置およびその製造方法 | |
JP5326217B2 (ja) | 半導体装置およびその製造方法 | |
JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
JP2013247248A (ja) | 半導体装置の製造方法 | |
JPH0548111A (ja) | 半導体装置およびその製造方法 | |
JP5565134B2 (ja) | 半導体装置の製造方法 | |
JP5028749B2 (ja) | 半導体装置の製造方法 | |
RU2510099C2 (ru) | Способ изготовления силового полупроводникового прибора | |
CN113892189A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
JP5333241B2 (ja) | 半導体装置の製造方法 | |
JP2006237553A (ja) | 半導体装置およびその製造方法 | |
JP2018082017A (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4862207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |