DE102015122833A1 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102015122833A1
DE102015122833A1 DE102015122833.5A DE102015122833A DE102015122833A1 DE 102015122833 A1 DE102015122833 A1 DE 102015122833A1 DE 102015122833 A DE102015122833 A DE 102015122833A DE 102015122833 A1 DE102015122833 A1 DE 102015122833A1
Authority
DE
Germany
Prior art keywords
semiconductor body
dopants
trench
semiconductor
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015122833.5A
Other languages
English (en)
Inventor
Reinhard Ploss
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015122833.5A priority Critical patent/DE102015122833A1/de
Priority to US15/385,137 priority patent/US10340335B2/en
Priority to JP2016249810A priority patent/JP6392305B2/ja
Publication of DE102015122833A1 publication Critical patent/DE102015122833A1/de
Priority to JP2018154434A priority patent/JP6904931B2/ja
Priority to US16/455,960 priority patent/US11139369B2/en
Priority to US17/404,278 priority patent/US11888024B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Composite Materials (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Gemäß einem Ausführungsbeispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung wird ein Trench (203) in einem Halbleiterkörper (205) an einer ersten Oberfläche (207) des Halbleiterkörpers (205) gebildet. Dotierstoffe werden in einen ersten Bereich (212) an einer Bodenseite des Trenches (203) durch Ionenimplantation eingeführt. Ein Füllmaterial (216) wird in dem Trench (203) gebildet. Dotierstoffe werden in einen zweiten Bereich (218) an einer Oberseite des Füllmaterials (216) eingeführt. Ein thermisches Prozessieren des Halbleiterkörpers (205) wird ausgeführt und ist gestaltet, um Dotierstoffe von den ersten und zweiten Bereichen (212, 218) durch einen Diffusionsprozess längs einer vertikalen Richtung (y) senkrecht zu der ersten Oberfläche (207) zu vermischen.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, beispielsweise Dioden, Feldeffekttransistoren mit isoliertem Gate (IGFETs), wie Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), Bipolartransistoren mit isoliertem Gate (IGBTs), umfassen einen Halbleiterkörper mit dotierten Zonen, die die Funktionalität der Halbleitervorrichtung definieren. Eine große Tiefe und ein genaues Dotierungsprofil sind wünschenswert für eine Vielzahl von dotierten Bereichen, wie beispielsweise Superjunctionstrukturen bzw. Superübergangsstrukturen, Randabschlussgebietsbereichen, Bodybereichen, floatenden bzw. potentialfreien Halbleiterbereichen oder Basisbereichen. In Superjunction-Halbleitervorrichtungen kann eine reproduzierbare Dotierung, die längs einer lateralen Richtung homogen und längs einer vertikalen Richtung einstellbar ist, eine Einstellung eines elektrischen Feldprofiles, beispielsweise elektrischen Feldstärkespitzen, ermöglichen, um eine Avalancherobustheit zu verbessern. Ein vertikaler Junction- bzw. Übergangsabschluss, der Bereiche einer sich ändernden Dotierungskonzentration längs der vertikalen Richtung aufweist, kann einen Abgleich bzw. Ausgleich zwischen einem niedrigen Flächenverbrauch und einer großen Durchbruchspannungsfähigkeit verbessern. Eine Modifikation von wohlbekannten Gauss-Dotierungsprofilen kann elektrische Eigenschaften von Halbleitervorrichtungen verbessern, beispielsweise eine Latch-up-Robustheit von Bipolartransistoren mit isoliertem Gate (IGBTs).
  • Es ist wünschenswert, ein Verfahren zum Herstellen einer Halbleitervorrichtung vorzusehen, das große Tiefen und genaue Dotierungsprofile von dotierten Halbleiterbereichen ermöglicht.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch die Lehren der unabhängigen Patentansprüche gelöst. Weitere Ausführungsbeispiele sind in den abhängigen Patentansprüchen definiert.
  • Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bilden eines Trenches bzw. Grabens in einem Halbleiterkörper an einer ersten Oberfläche des Halbleiterkörpers. Das Verfahren umfasst weiterhin ein Einführen von Dotierstoffen in einen ersten Bereich an einer Bodenseite des Trenches durch Ionenimplantation. Das Verfahren umfasst weiterhin ein Bilden eines Füllmaterials in dem Trench. Das Verfahren umfasst weiterhin ein Einführen von Dotierstoffen in einen zweiten Bereich an einer Oberseite des Füllmaterials. Das Verfahren umfasst weiterhin ein thermisches Prozessieren bzw. Verarbeiten des Halbleiterkörpers, das gestaltet ist, um die Dotierstoffe von den ersten und zweiten Bereichen durch einen Diffusionsprozess längs einer vertikalen Richtung senkrecht zu der ersten Oberfläche zu vermischen.
  • Die vorliegende Offenbarung bezieht sich auch auf ein anderes Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bilden eines Trenches bzw. Grabens in einem Siliziumcarbid-Halbleiterkörper an einer ersten Oberfläche des Halbleiterkörpers. Das Verfahren umfasst weiterhin ein Bilden eines Füllmaterials in dem Trench. Das Verfahren umfasst weiterhin ein Einführen von Dotierstoffen in einen Teil des Füllmaterials. Das Verfahren umfasst weiterhin ein thermisches Prozessieren bzw. Verarbeiten des Siliziumcarbid-Halbleiterkörpers, das ausgebildet ist, um die Dotierstoffe in dem Füllmaterial längs einer vertikalen Richtung zwischen einer Bodenseite und einer Oberseite des Trenches durch einen Diffusionsprozess zu streuen bzw. auszubreiten. Das Verfahren umfasst weiterhin ein Einführen der Dotierstoffe von dem Füllmaterial in den Siliziumcarbid-Halbleiterkörper durch einen Diffusionsprozess, verursacht durch thermisches Prozessieren des Siliziumcarbid-Halbleiterkörpers.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • 2A bis 2J sind Schnittdarstellungen eines Halbleiterkörpers zum Veranschaulichen von Prozessen eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • 3 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgebildet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen angegeben, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein von festgestellten Strukturen, Elementen oder Merkmalen an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung angepasst sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die Begriffe ”Wafer”, ”Substrat”, ”Halbleiterkörper” oder ”Halbleitersubstrat”, die in der folgenden Beschreibung verwendet sind, können irgendeine auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium (Si), Silizi-um-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen umfassen. Als ein typisches Basis- bzw.
  • Grundmaterial zum Herstellen einer Vielzahl derartiger Halbleitervorrichtungen können durch das Czochralski-(CZ-)Verfahren, beispielsweise durch das Standard-CZ-Verfahren oder durch das magnetische CZ-(MCZ-)Verfahren oder durch das kontinuierliche CZ-(CCZ-)Verfahren gewachsene Siliziumwafer verwendet werden. Auch können FZ-(Float-Zone-)Siliziumwafer verwendet werden. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid (GaAs)sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Der Begriff ”horizontal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung bzw. Ausrichtung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche des Halbleitersubstrats oder -körpers angeben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Halbleiterdie bzw. eines Halbleiterchips sein.
  • Der Begriff ”vertikal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung angeben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d. h. parallel zu der Normalrichtung der ersten Oberfläche des Halbleitersubstrats oder -körpers, angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers als durch die untere oder rückseitige oder Rückseitenoberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Front- oder Hauptoberfläche des Halbleitersubstrats geformt angenommen wird. Die Begriffe ”über” und ”unter”, wie diese in der vorliegenden Beschreibung verwendet sind, geben daher eine relative Lage eines strukturellen Merkmales zu einem anderen an.
  • In dieser Beschreibung sind Ausführungsbeispiele veranschaulicht, die p- und n-dotierte Halbleiterbereiche umfassen. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet sein, so dass die dargestellten p-dotierten Bereiche n-dotiert und die dargestellten n-dotierten Bereiche p-dotiert sind.
  • Die Halbleitervorrichtung kann Anschlusskontakte haben, wie Kontaktpads bzw. -kissen (oder Elektroden), die es erlauben, einen elektrischen Kontakt mit der in dem Halbleiterkörper enthaltenen integrierten Schaltung oder diskreten Halbleitervorrichtung herzustellen. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips aufgetragen bzw. angewandt sind. Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Gestalt und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer ein Gebiet bzw. eine Fläche bedeckenden Schicht vorliegen. Irgendein gewünschtes Metall, beispielsweise Cu, Ni, Sn, Au, Ag, Pt, Pd, Al, Ti und eine Legierung von einem oder mehrerer dieser Metalle kann als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten brauchen nicht homogen oder gerade aus einem Material hergestellt zu sein, d. h., verschiedene Zusammensetzungen und Konzentrationen der in der Elektrodenmetallschicht bzw. den Elektrodenmetallschichten enthaltenen Materialien sind möglich. Als ein Beispiel können die Elektrodenschichten groß genug bemessen sein, um mit einem Draht gebondet bzw. verbunden zu werden.
  • In den hier beschriebenen Ausführungsbeispielen werden eine oder mehrere leitende Schichten, insbesondere elektrisch leitende Schichten, angewandt. Es soll betont werden, dass irgendwelche derartige Begriffe, wie ”gebildet” oder ”angewandt” bzw. ”aufgetragen” bedeuten, dass sie wörtlich alle Arten und Techniken eines Anwendens bzw. Auftragens von Schichten abdecken. Insbesondere bedeuten sie, dass sie Techniken abdecken, in welchen Schichten einmal als ein Ganzes, wie beispielsweise Laminattechniken, sowie Techniken, in denen Schichten in sequentieller Weise, wie beispielsweise Sputtern, Auftragen bzw. Plattieren, Formen, CVD (chemische Dampfabscheidung), physikalische Dampfabscheidung (PVD), Verdampfung, hybride physikalisch-chemische Dampfabscheidung (HPCVD) usw. aufgetragen werden, abdecken.
  • Die aufgetragene leitende Schicht kann unter anderem eine oder mehrere Schichten aus einer Schicht eines Metalls, wie Al, Cu oder Sn oder einer Legierung hiervon, einer Schicht einer leitenden Paste und einer Schicht eines Bond- bzw. Verbindungsmaterials umfassen. Die Schicht eines Metalls kann eine homogene Schicht sein. Die leitende Paste kann Metallpartikel bzw. -teilchen umfassen, die in einem verdampfbaren oder härtbaren Polymermaterial verteilt sind, wobei die Paste fluid-, viskos- oder wachsförmig sein kann. Das Bondmaterial kann aufgetragen sein, um elektrisch und mechanisch den Halbleiterchip beispielsweise mit einem Träger oder beispielsweise mit einem Kontaktclip bzw. einer Kontaktklammer zu verbinden. Ein weiches Lotmaterial oder insbesondere ein Lotmaterial, das in der Lage ist, Diffusionslotbonds zu bilden, kann verwendet werden, beispielsweise ein Lotmaterial das einen oder mehrere Stoffe aus Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu, umfasst.
  • Ein Zerteilungsprozess kann verwendet werden, um den Wafer in einzelne Chips zu unterteilen. Irgendeine Technik zum Zerteilen kann angewandt werden, beispielsweise ein Blattzerteilen (Sägen), Laserzerteilen, Ätzen usw. Der Halbleiterkörper, beispielsweise ein Halbleiterwafer, kann durch Auftragen des Halbleiterwafers auf ein Band, insbesondere ein Zerteilungsband, Anwenden des Zerteilungsmusters, insbesondere eines Rechteckmusters auf dem Halbleiterwafer, beispielsweise gemäß einer oder mehreren der oben erwähnten Techniken, und Ziehen des Bandes, beispielsweise längs vier orthogonalen Richtungen in der Ebene des Bandes zerteilt werden. Durch Zerteilen und Ziehen des Bandes wird der Halbleiterwafer in eine Vielzahl von Halbleiterdies (Chips) unterteilt.
  • 1 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 100 zum Herstellen einer Halbleitervorrichtung.
  • Es ist zu betonen, dass, während ein Verfahren 100 unten als eine Folge von Handlungen oder Ereignissen veranschaulicht und beschrieben ist, die dargestellte Reihenfolge von derartigen Handlungen oder Ereignissen nicht in einem begrenzenden Sinn zu interpretieren ist. Beispielsweise können einige Handlungen in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen abgesehen von den hier dargestellten und/oder beschriebenen Handlungen bzw. Ereignissen auftreten. Zusätzlich brauchen nicht alle dargestellten Handlungen erforderlich zu sein, um einen oder mehrere Aspekte von Ausführungsbeispielen dieser Offenbarung auszugestalten. Auch können eine oder mehrere der hier angegebenen Handlungen in einer oder mehreren getrennten Handlungen und/oder Phasen ausgeführt werden.
  • Ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 100 zum Herstellen einer Halbleitervorrichtung ist in 1 angegeben.
  • Ein Prozessmerkmal S100 umfasst ein Bilden eines Trenches bzw. Grabens in einem Halbleiterkörper an einer ersten Oberfläche des Halbleiterkörpers. Der Halbleiterkörper kann ein einkristallines Halbleitersubstrat sein, das darauf eine oder mehrere Halbleiterschichten aufweist. Wenn Superjunction-Halbleitervorrichtungen hergestellt werden, können eine Halbleiterschichtbildung und eine anschließende Implantation von Dotierstoffen, beispielsweise Phosphor (P) für eine n-Dotierung in Silizium, mehrmals wiederholt werden. Eine Ionenimplantation kann mit oder ohne eine Ionenimplantationsmaske beispielsweise abhängig von einem gewünschten lateralen Dotierungsprofil ausgeführt werden. Prozessparameter, wie eine Anzahl von einer aufeinanderfolgenden Schichtbildung, Dicke von jeder Schicht und Dosis einer Dotierung, können etwa unter Berücksichtigung von einer Zieldurchbruchspannung und Dotierstoffdiffusionsparametern gewählt werden.
  • Der Trench kann durch selektives Entfernen von Material des Halbleiterkörpers an der ersten Oberfläche beispielsweise durch einen maskierten Ätzprozess, wie Nass- oder Trockenätzen gebildet werden. In einigen Ausführungsbeispielen ist eine Ätzmaske eine gemusterte bzw. strukturierte Hartmaske, die eine Nitridschicht, eine Kohlenstoffschicht oder einen Stapel einer Oxid- und Nitridschicht, beispielsweise einen Stapel mit SiO2, Si3N4, aufweist. Die Ätzmaske kann auch als eine Implantationsmaske verwendet werden, die unten in Bezug auf ein Prozessmerkmal S110 beschrieben ist.
  • Ein Prozessmerkmal S110 umfasst ein Einführen von Dotierstoffen in einen ersten Bereich an einer Bodenseite des Trenches durch Ionenimplantation. In einigen Ausführungsbeispielen ist der Halbleiterkörper ein Silizium-Halbleiterkörper, und die Dotierstoffe umfassen Gallium (Ga). In einigen anderen Ausführungsbeispielen ist der Halbleiterkörper ein Silizuimcarbid-Halbleiterkörper, und die Dotierstoffe umfassen Bor (B) und/oder Gallium. Die Dotierstoffe und der Halbleiterkörper können von einem entgegengesetzten Leitfähigkeitstyp bzw. Leitungstyp sein. Wenn der Halbleiterkörper n-dotiert ist, können die Dotierstoffe von einem p-Typ sein. Wenn der Halbleiterkörper p-dotiert ist, können die Dotierstoffe von einem n-Typ sein. In einigen Ausführungsbeispielen wird eine Ionenimplantation unter einer Neigung bezüglich der vertikalen Richtung von weniger als 0,15° ausgeführt. In einigen Ausführungsbeispielen ist eine Dosis einer Dotierstoffimplantation gemäß einem angestrebten bzw. Zielgrad einer Ladungskompensation eingestellt. In einigen Ausführungsbeispielen ist eine Implantationsenergie ausreichend hoch eingestellt, um eine unerwünschte Ausdiffusion von implantierten Dotierstoffen in eine Umgebung, verursacht durch ein Hochtemperaturbudget während eines folgenden thermischen Prozessierens bzw. einer anschließenden thermischen Behandlung, zu vermeiden. In einigen Ausführungsbeispielen umfasst der erste Bereich ein Material entsprechend dem Füllmaterial. Mit anderen Worten, ein Material entsprechend dem Füllmaterial kann an der Bodenseite des Trenches vor Einführen von Dotierstoffen in den ersten Bereich durch Ionenimplantation gebildet werden. In einigen anderen Ausführungsbeispielen ist der erste Bereich ein Teil des Halbleiterkörpers. Mit anderen Worten, die Dotierstoffe können in den Halbleiterkörper an der Bodenseite des Trenches implantiert werden.
  • Ein Prozessmerkmal S120 umfasst ein Bilden eines Füllmaterials in dem Trench. In einigen Ausführungsbeispielen umfasst das Füllmaterial ein Oxid. Das Oxid kann durch laterale/vertikale Auftragung bzw. Ablagerung bzw. Abscheidung des Oxids in dem Trench gebildet werden. Eine Ablagerungstemperatur kann klein gehalten werden, um eine Ausdiffusion von Dotierstoffen, die in das Füllmaterial eingeführt sind, bei einer späteren Phase eines Prozessierens zu unterdrücken. Da Anforderungen an eine Oxidqualität eher niedrig sind, kann eine Temperatur während einer Oxidabscheidung oder während eines thermischen oder nassen Oxidationsprozesses minimiert werden. Gallium als ein p-Typ-Dotierstoff in Silizium hat einen Diffusionskoeffizienten, der wesentlich größer in Siliziumoxid, beispielsweise SiO2, ist, als in Silizium. Somit kann ein vertikales Dotierungsprofil in dem Füllmaterial geformt werden, bevor beispielsweise eine wesentliche Menge an Dotierstoffen von dem Füllmaterial in einen umgebenden Teil des Silizium-Halbleiterkörpers eingeführt ist. Gallium, das ein p-Typ-Dotierstoff in Silizium oder Siliziumcarbid ist, hat einen Diffusionskoeffizienten, der wesentlich größer in Siliziumoxid, beispielsweise SiO2, ist als in Silizium oder Siliziumcarbid. Somit kann ein vertikales Dotierungsprofil in dem Füllmaterial vor Einführen der Dotierstoffe von dem Füllmaterial in beispielsweise einen umgebenden Teil des Siliziumcarbid-Halbleiterkörpers geformt werden. Andere Füllmaterialien als ein Oxid können verwendet werden, sofern Dotierstoffe verfügbar sind, die einen größeren Diffusionskoeffizienten in dem Füllmaterial als in dem das Füllmaterial umgebenden Halbleiterkörper haben. In einigen Ausführungsbeispielen ist ein Verhältnis eines Diffusionskoeffizienten der Dotierstoffe in dem Füllmaterial und eines Diffusionskoeffizienten der Dotierstoffe in dem Halbleiterkörper größer als zwei oder sogar größer als vier oder sogar größer als zehn bezüglich einer Temperatur von 1000°C oder 1100°C. In einigen anderen Ausführungsbeispielen umfasst das Füllmaterial polykristallines Silizium. Eine optionale dünne dielektrische Auskleidung kann an Seitenwänden und an einer Bodenseite des Trenches gebildet werden, sofern die dielektrische Auskleidung durch einen folgenden thermischen Prozess verbraucht bzw. abgeführt werden kann. Beispielsweise kann eine Oxidauskleidung durch Rekristallisation des polykristallinen Siliziums durch thermisches Prozessieren verzehrt werden. Das rekristallisierte Füllmaterial kann dann als ein Teil einer Superjunctionstruktur der Halbleitervorrichtung wie etwa als ein Teil einer Driftzone oder als Teil eines Ladungskompensationsbereiches mit entgegengesetztem Leitfähigkeitstyp wie die Driftzone verwendet werden.
  • Ein Prozessmerkmal S130 umfasst ein Einführen von Dotierstoffen in einen zweiten Bereich an einer Oberseite des Trenches durch Ionenimplantation. In einigen Ausführungsbeispielen entsprechen die in den zweiten Bereich eingeführten Dotierstoffe einer Dotierstoffspezies der in den ersten Bereich eingeführten Dotierstoffe. In einigen anderen Ausführungsbeispielen sind die in den zweiten Bereich eingeführten Dotierstoffe von einer verschiedenen Dotierstoffspezies wie die Dotierstoffe in dem ersten Bereich, sofern die Dotierstoffe einen größeren Diffusionskoeffizienten in dem Füllmaterial als in dem das Füllmaterial umgebenden Halbleiterkörper haben. In einigen Ausführungsbeispielen ist ein Verhältnis eines Diffusionskoeffizienten der in dem zweiten Bereich des Füllmaterials eingeführten Dotierstoffe und eines Diffusionskoeffizienten der Dotierstoffe in dem Halbleiterkörper größer als zwei oder sogar größer als vier oder sogar größer als zehn bezüglich einer Temperatur von 1000°C oder 1100°C. In einigen Ausführungsbeispielen wird eine Ionenimplantation bei einer Neigung bezüglich der vertikalen Richtung von weniger als 0,15° ausgeführt. In einigen Ausführungsbeispielen ist eine Dosis einer Dotierstoffimplantation gemäß einem angestrebten oder Zielgrad einer Ladungskompensation eingestellt. In einigen Ausführungsbeispielen ist eine Implantationsenergie ausreichend hoch eingestellt, um eine unerwünschte Ausdiffusion von implantierten Dotierstoffen in eine Umgebung, verursacht durch ein Hochtemperaturbudget während eines folgenden thermischen Prozessierens, zu vermeiden. Die gleiche Maske kann für ein Trenchätzen und eine folgende Ionenimplantation verwendet werden. Die ersten und zweiten Bereiche können Teile des Füllmaterials oder eines kontinuierlichen bzw. zusammenhängenden Materials entsprechend dem Füllmaterial sein.
  • Ein Prozessmerkmal S140 umfasst ein thermisches Prozessieren des Halbleiterkörpers, das ausgebildet ist, um die Dotierstoffe von den ersten und zweiten Bereichen durch einen Diffusionsprozess längs einer vertikalen Richtung senkrecht zu der ersten Oberfläche zu vermischen. Aufgrund der verschiedenen Diffusionskoeffizienten der Dotierstoffe in dem Füllmaterial und in dem an das Füllmaterial angrenzenden Halbleiterkörper erlaubt eine geeignete Auswahl eines Temperaturbudgets während eines thermischen Prozessierens ein Vermischen der Dotierstoffe vorherrschend längs einer vertikalen Richtung in dem Füllmaterial. Ein Verhältnis einer Diffusionsgeschwindigkeit der Dotierstoffe in dem Füllmaterial und eines Diffusionskoeffizienten der Dotierstoffe in dem Halbleiterkörper kann mit zunehmender Temperatur während eines thermischen Prozessierens wie in dem Fall von beispielsweise einer Ga-Diffusion in einem SiO2-Füllmaterial und einem Si-Halbleitermaterial zunehmen. Ein thermisches Prozessieren kann ein Temperaturprofil umfassen, das beispielsweise ein oder mehrere Temperaturniveaus einschließt.
  • In einigen Ausführungsbeispielen umfasst das Verfahren weiterhin vor einem thermischen Prozessieren ein Bilden einer Diffusionsbarriere bei der ersten Oberfläche des Halbleiterkörpers. In einigen Ausführungsbeispielen ist die Diffusionsbarriere eine Schicht oder ein Schichtstapel, die bzw. der ein Nitrid aufweist. Die Diffusionsbarriere bezweckt ein Unterdrücken einer Ausdiffusion der Dotierstoffe über die erste Oberfläche während thermischer Prozesse.
  • In einigen Ausführungsbeispielen umfasst das Verfahren weiterhin vor einem Einführen von Dotierstoffen in einen zweiten Bereich an einer Oberseite des Füllmaterials ein Entfernen eines Teiles des Füllmaterials von dem Trench durch einen selektiven Ätzprozess, der die Ätzmaske verwendet, die zuvor zum Ätzen des Trenches eingesetzt wurde. Der Teil des Füllmaterials, der von dem Trench entfernt wurde, kann einen Teil des Füllmaterials über einer Oberseite des ersten Bereiches zurücklassen, wo Dotierstoffe zuvor eingeführt wurden.
  • Die Prozesse eines Entfernens eines Teiles des Füllmaterials, eines Einführens von Dotierstoffen in einen Bereich an einer Oberseite des zurückbleibenden Füllmaterials durch einen Ionenimplantationsprozess und eines erneuten Füllens des Trenches mit dem Füllmaterial können mehrmals wiederholt werden. Dadurch kann eine Vielzahl von Bereichen, die Dotierstoffe aufweisen, die voneinander längs einer vertikalen Richtung bei gleichen und/oder verschiedenen Abständen beabstandet sind, gebildet werden. Der Abstand bzw. die Abstände zwischen den Bereichen können unter Berücksichtigung eines Zieldotierstoffprofils gewählt werden, das durch thermisches Prozessieren einzustellen ist, um das Zieldotierstoffprofil durch vertikale Diffusion der Dotierstoffe in dem Füllmaterial einzustellen. Der Abstand bzw. die Abstände können kleiner als 50 μm oder kleiner als 30 μm oder kleiner als 10 μm oder sogar kleiner als 5 μm sein. In einigen Ausführungsbeispielen, die auf einem Silizium-Halbleiterkörper beruhen, können zwei, drei, vier, fünf oder sechs Bereiche, die durch Ionenimplantation eingebrachte bzw. eingeführte Dotierstoffe aufweisen, vor einer vertikalen Vermischung der Dotierstoffe durch thermisches Prozessieren gebildet werden.
  • In einigen Ausführungsbeispielen können Prozessmerkmale S100 bis S140 Teil eines Verfahrens zum Herstellen von p-dotierten Bereichen, beispielsweise Säulen und/oder Streifen, die als Kompensationsbereiche wirken, sein.
  • In einigen anderen Ausführungsbeispielen können Prozessmerkmale S100 bis S140 mit anderen Prozessen zum Herstellen von Superjunction-Halbleitervorrichtungen kombiniert werden. Beispielsweise können niedrigere Ebenen der Superjunctionstruktur durch die sogenannte Mehrfachepitaxie-Wachstumstechnik gebildet werden, bei der epitaktisches Wachstum und Ionenimplantation abwechselnd wiederholt werden, bis eine gewisse Driftschichtdicke erzielt ist. Danach können zusätzliche Ebenen der Superjunctionstruktur durch Prozesse gebildet werden, die Prozessmerkmale S100 bis S140 aufweisen, die in 1 veranschaulicht sind. Dadurch kann beispielsweise eine maximale Trenchtiefe zum Erzielen einer gewissen Durchbruchspannung reduziert werden.
  • In einigen anderen Ausführungsbeispielen können Prozessmerkmale S100 bis S130 Teil eines Verfahrens zum Herstellen p-dotierter halbkugliger Kompensationsbereiche in dem Halbleiterkörper sein. Einige oder alle der p-dotierten halbkugliger Kompensationsbereiche können durch einen Dotierungsprozess an Seitenwänden des Trenches und/oder durch Füllen des Trenches mit leicht dotiertem Halbleitermaterial, beispielsweise gering p-dotiertem Halbleitermaterial, nach Entfernung des Füllmaterials aus dem Trench dotiert sein. Ein Prozessmerkmal S140 kann ersetzt werden durch thermisches Prozessieren des Halbleiterkörpers, das gestaltet ist, um einen Abstand zwischen den Dotierstoffen von den ersten und zweiten Bereichen durch einen Diffusionsprozess längs einer vertikalen Richtung senkrecht zu der ersten Oberfläche beispielsweise ohne Vermischung der Dotierstoffe von den ersten und zweiten Bereichen zu vermindern. Die Dotierstoffe von den ersten und zweiten Bereichen sind voneinander beabstandet und durch zusätzliches thermisches Prozessieren gestaltet, um lateral die Dotierstoffe in einen umgebenden Teil des Halbleiterkörpers zu diffundieren, die p-dotierten halbkugligen Kompensationsbereiche, wie Blasen, zu bilden, die elektrisch durch die Trenchfüllung, beispielsweise leicht dotiertes Halbleitermaterial, zwischenverbunden sind, um Ladeeffekte während eines dynamischen Betriebes der Halbleitervorrichtung zu vermeiden.
  • Prozessmerkmale S100 bis S140 können Teil eines Verfahrens zum Herstellen einer Randabschlussstruktur sein, beispielsweise eines Randabschlussbereiches, der eine Veränderung einer vertikalen Dotierung umfasst.
  • Die Prozessmerkmale S100 bis S140 können auch Teil eines Verfahrens zum Herstellen eines p-dotierten Bodybereiches sein.
  • Die Prozessmerkmale S100 bis S140 können Teil eines Verfahrens zum Herstellen einer epitaktischen unteren bzw. Sockel-Schicht und/oder eines Feldstoppbereiches auf einem hochdotierten Halbleitersubstrat sein. Auf der epitaktischen unteren bzw. Sockel-Schicht und/oder der Feldstoppschicht können eine oder mehrere Halbleiterschichten einer Driftzone beispielsweise durch epitaktisches Wachstum/Auftragung bzw. Abscheidung gebildet werden.
  • Die Prozessmerkmale S100 bis S140 können auch mit Prozessmerkmalen von Verfahren zum Herstellen von eine oder mehrere Feldplatten aufweisenden Ladungskompensationshalbleitervorrichtungen kombiniert werden.
  • In einigen Ausführungsbeispielen umfasst das Verfahren weiterhin ein Bilden von wasserstoffkorrelierten Donatoren in dem Halbleiterkörper durch Bestrahlen des Halbleiters mit Protonen, gefolgt durch eine thermische Behandlung des Halbleiterkörpers. Dadurch kann ein Ladungskompensationsgleichgewicht zu mehr n-orientiert nach Messen des Ladungsungleichgewichts, beispielsweise durch Messen der Durchbruchspannung der Vorrichtung, verschoben werden. Eine Protonenbestrahlung kann auch bei verschiedener Dosis und/oder Energie ausgeführt werden, um selektiv das Ladungskompensationsgleichgewicht bezüglich einer Tiefe der Superjunctionstruktur einzustellen.
  • In einigen Ausführungsbeispielen können Prozessmerkmale S100 bis S140 auf eine Vielzahl von Trenches bzw. Gräben angewandt werden, die einen gleichen und/oder verschiedenen lateralen Abstand und eine gleiche und/oder verschiedene Abmessung haben. Durch Verändern von Trenchabmessungen und/oder lateralen Abständen kann beispielsweise ein effektives Randabschlussgebiet gebildet werden.
  • Einige der Prozessmerkmale S100 bis S140 können auf eine Bildung eines Übergangs- bzw. Junctionabschlusses in einem Randabschlussgebiet angewandt werden. Beispielsweise kann eine Einführung von Dotierstoffen in dem Randabschlussgebiet maskiert werden, wenn Prozessmerkmale S100 bis S140 ausgeführt werden. Der Trench oder die Trenches in dem Randabschlussgebiet kann bzw. können beispielsweise ein aktives Zellgebiet umgeben.
  • Die Prozessmerkmale S100 bis S140 können auf irgendeine Art einer Ladungskompensationsvorrichtung angewandt werden, beispielsweise auf Superjunction-Feldeffekttransistoren, Superjunction-Bipolartransistoren mit isoliertem Gate (IGBTs), Superjunction-Thyristoren oder irgendwelche andere Halbleitervorrichtungen, die einen Ladungskompensationsbereich in einer Driftzone der Halbleitervorrichtung umfassen.
  • Die Prozessmerkmale S100 bis S140 können auch Teil eines Verfahrens zum Herstellen von Halbleiterbereichen sein, die ein angestrebtes bzw. Zieldotierungsprofil haben, das sich längs der vertikalen Richtung verändert, beispielsweise eines Teiles einer Junctionabschlussstruktur. In einigen Ausführungsbeispielen kann ein einziger Ionenimplantationsprozess von Dotierstoffen, beispielsweise beruhend auf einem Prozess S140, während ein Prozess S110 weggelassen wird, ausreichend sein, um dotierte Bereiche einer Junctionabschlussstruktur zu realisieren. Eine Veränderung einer vertikalen Dotierung in dem dotierten Bereich kann eingestellt werden durch Einstellen von Prozessparametern eines thermischen Prozessierens beispielsweise durch Einstellen eines Temperaturprofils und einer Zeitdauer der thermischen Behandlung. Eine Diffusionsbarriere kann an der ersten Oberfläche des Halbleiterkörpers vorgesehen werden, um eine Ausdiffusion von Dotierstoffen in eine Umgebung über der ersten Oberfläche zu unterdrücken. Die Prozessmerkmale S100 bis S140 können auch verwendet werden, um Junctionabschlussstrukturen zu bilden, die gestaltet sind, um Spannungen entgegengesetzter Polarität zu sperren, beispielsweise durch Anwenden des gleichen Prozesses für die Bildung des Junctionabschlusses beruhend auf einer vertikal sich verändernden Dotierungskonzentration von der Waferrückseite.
  • Die Prozessmerkmale S100 bis S140 können auch Teil eines Verfahrens zum Herstellen von dotierten Bereichen sein, die eine große Tiefe und ein genaues Dotierungsprofil umfassen, beispielsweise von Superjunctionstrukturen, Randabschlussgebietsbereichen, Bodybereichen, floatenden Halbleiterbereichen oder Basisbereichen.
  • In einigen Ausführungsbeispielen können Prozessmerkmale angewandt werden auf ein Zerteilungsgebiet eines Halbleiterwafers zum Unterteilen des Wafers in einzelne Chips. Irgendeine Technik zum Zerteilen kann angewandt werden, beispielsweise ein Blattzerteilen (Sägen), Laserzerteilen, Ätzen als Beispiel. Der Trench in dem Zerteilungsgebiet kann breiter sein als ähnliche Trenche in dem Randabschluss- oder aktivem Gebiet. Eine Oxidfüllung oder eine Oxidauskleidung in dem Trench kann als eine Schutzschicht gegenüber beispielsweise einer Verschmutzung oder mechanischen Beschädigung wirken.
  • Die 2A bis 2J sind Schnittdarstellungen eines Halbleiterkörpers zum Veranschaulichen von Prozessen eines Verfahrens zum Herstellen einer Halbleitervorrichtung. Einzelheiten von Prozessmerkmalen S100 bis S140, die unter Bezugnahme auf 1 beschrieben sind, können in entsprechender Weise angewandt werden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung 2001 von 2A wird ein Trench 203 in einen n-dotierten Halbleiterkörper 205, beispielsweise in einen Silizium-Halbleiterkörper unter Verwendung einer Ätzmaske 206 auf einer ersten Oberfläche 207 des Halbleiterkörpers 205 geätzt.
  • Unter Bezugnahme auf die schematische Schnittdarstellung 2002 von 2B wird eine Schicht 209, beispielsweise ein Oxid oder ein Material entsprechend einem in den Trenches bzw. Gräben bei einer späteren Phase eines Prozessierens gebildeten Füllmaterial in dem Trench bzw. Graben gebildet, und es kleidet Seitenwände und eine Bodenseite des Trenches 203 aus. Eine Dicke des Füllmaterials kann kleiner als 1 μm oder kleiner als 500 nm oder sogar kleiner als 300 nm sein. Vor Bildung der Schicht 209 kann eine Diffusionsbarriereschicht bzw. Diffusionssperrschicht, beispielsweise eine Nitridsperrschicht, wie Si3N4, an einer Bodenseite des Trenches 203 gebildet werden und an Seitenwänden des Trenches 203 abwesend sein.
  • Eine Alternative zum Auskleiden der Seitenwände und Bodenseite des Trenches 203 mit der Schicht 209, wie in einem Gebiet 2101 gezeigt ist, in einem umkreisten Gebiet 2102 unter der Schnittdarstellung des Halbleiterkörpers 205 angedeutet. Die Schicht 209 kann durch ein Füllmaterial 216 ersetzt werden, beispielsweise ein Oxid, das in den Trench 203 gefüllt und unterhalb der ersten Oberfläche mittels der Ätzmaske 206 rückgebildet wird. Die weiteren Prozesse, die unter Bezugnahme auf 2C bis 2J beschrieben sind, können dann auf Basis einer Struktur, wie in dem umkreisten Gebiet 209 veranschaulicht, fortfahren.
  • Unter Bezugnahme auf die schematische Schnittdarstellung 2003 von 2C werden Dotierstoffe in einen ersten Bereich 212 der Schicht 209 an einer Bodenseite des Trenches 203 durch Ionenimplantation eingebracht. Eine Ionenimplantation durch die erste Oberfläche 207 ist mittels Pfeilen 2140 veranschaulicht. Die Ätzmaske 206 kann auch als eine Ionenimplantationsmaske wirken. Eine Ionenimplantation von Dotierstoffen resultiert in einem Konzentrationsprofil c von Dotierstoffen längs einer vertikalen Richtung y mit einer Spitze bei einem vertikalen Niveau des ersten Bereiches 212.
  • Unter Bezugnahme auf die schematische Schnittdarstellung 2004 von 2D wird das Füllmaterial 216, beispielsweise ein Oxid, in den Trench bzw. Graben 203 gefüllt. Ein Teil des Füllmaterials 216 sowie ein Teil der Schicht 209 werden von einem oberen Teil des Trenches 203 beispielsweise durch einen Trocken- und/oder Nassätzprozess entfernt, der die gleiche Maske verwendet, d. h. die Ätzmaske 206, die zuvor benutzt wurde, wenn der Trench 203 gebildet wurde.
  • Unter Bezugnahme auf die schematische Schnittdarstellung 2005 von 2E werden Dotierstoffe in einen zweiten Bereich 218 der Schicht 209/des Füllmaterials 216 an einer Oberseite des Füllmaterials 216 durch Ionenimplantation eingebracht. Eine Ionenimplantation durch die erste Oberfläche 207 ist mittels Pfeilen 2141 veranschaulicht. Die Ätzmaske 206 kann wieder als Ionenimplantationsmaske wirken. Eine Ionenimplantation von Dotierstoffen resultiert in einem Konzentrationsprofil c von Dotierstoffen längs einer vertikalen Richtung y mit einer weiteren Spitze bei einem vertikalen Niveau bzw. Pegel des zweiten Bereiches 218.
  • Unter Bezugnahme auf die schematische Schnittdarstellung 2006 von 2F wird das Füllmaterial 216, beispielsweise ein Oxid, in den Trench 203 über dem zweiten Bereich 218 bis zu einem Niveau bei oder um die erste Oberfläche 207 beispielsweise durch einen Auftragungs- bzw. Abscheidungs- und einen Rückbildungsprozess gefüllt. Der Rückbildungsprozess kann auf der gleichen Maske beruhen, d. h. der Ätzmaske 206, die zuvor benutzt wurde, wenn der Trench 203 gebildet wurde.
  • Unter Bezugnahme auf die schematische Schnittdarstellung 2007 von 2G werden Dotierstoffe in einen dritten Bereich 220 des Füllmaterials 216 an einer Oberseite des Füllmaterials 216 durch Ionenimplantation eingebracht. Eine Ionenimplantation durch die erste Oberfläche 207 ist mittels Pfeilen 2142 veranschaulicht. Die Ätzmaske 206 kann wieder als eine Ionenimplantationsmaske wirken. Eine Ionenimplantation von Dotierstoffen resultiert in einem Konzentrationsprofil c von Dotierstoffen längs einer vertikalen Richtung y mit einer weiteren Spitze bei einem vertikalen Niveau leicht bzw. geringfügig unterhalb der ersten Oberfläche 207.
  • In dem in 2A bis 2G veranschaulichten Ausführungsbeispiel wurden beispielsweise drei Ionenimplantationen von Dotierstoffen ausgeführt. Die Anzahl von Ionenimplantationen kann von drei abweichen, und die in 2D bis 2G veranschaulichten Prozesse können, falls gewünscht, wiederholt werden, beispielsweise im Hinblick auf Diffusionsverhalten und Durchbruchspannungsanforderungen.
  • Unter Bezugnahme auf die schematische Schnittdarstellung 2008 von 2H wird der Halbleiterkörper 205 thermisch prozessiert, um dadurch die Dotierstoffe von den ersten bis dritten Bereichen 212, 218, 220 durch einen Diffusionsprozess längs der vertikalen Richtung y zu vermischen und in einer konstanten oder nahezu konstanten Konzentration c von Dotierstoffen in dem gefüllten Trench zu resultieren. Ein thermisches Prozessieren kann in einer thermischen Prozessausrüstung wie Diffusionsofensystemen, auf Widerstand beruhenden Heizelementen und entsprechenden Komponenten als Beispiel ausgeführt werden. In einigen Ausführungsbeispielen umfasst ein thermisches Prozessieren des Halbleiterkörpers 205 ein Erwärmen des Halbleiterkörpers bis zu Temperaturen in einer Spanne von 800°C bis 1300°C oder zwischen 900°C oder 1250°C oder zwischen 1000°C und 1200°C. In einigen Ausführungsbeispielen wird ein Erwärmen des Halbleiterkörpers bis zu den oben angegebenen Temperaturspannen für eine Zeitdauer von 30 s bis 10 h ausgeführt. In einigen Ausführungsbeispielen wird der Halbleiterkörper bis zu der oben angegebenen Temperaturspanne für eine Zeitdauer von 10 Minuten bis 5 Stunden erwärmt. In einigen anderen Ausführungsbeispielen wird der Halbleiterkörper bis zu der oben angegebenen Temperaturspanne für eine Zeitdauer von 30 Minuten bis 3 Stunden erwärmt. Thermische Prozessparameter wie Temperatur oder Temperaturprofil und/oder Zeitdauer können geeignet unter entsprechender Berücksichtigung von Materialeigenschaften, wie einem Diffusionskoeffizienten der Dotierstoffspezies oder einem Zieldiffusionsprofil, das zu erreichen ist, als Beispiele gewählt werden. Vor einem thermischen Prozessieren kann eine Diffusionsbarriere bzw. -sperre auf dem Halbleiterkörper 205 an der ersten Oberfläche gebildet werden, um eine Ausdiffusion der Dotierstoffe in eine Umgebung während beispielsweise eines thermischen Prozessierens zu vermeiden.
  • Unter Bezugnahme auf die schematische Schnittdarstellung 2009 von 2I wird der Halbleiterkörper 205 wieder thermisch prozessiert, beispielsweise direkt nach der anhand von 2H beschriebenen thermischen Behandlung. Das zusätzliche thermische Prozessieren kann beispielsweise in der gleichen thermischen Prozessanlage ausgeführt werden und kann direkt einem thermischen Prozessieren zum Vermischen der Dotierstoffe längs der vertikalen Richtung folgen. Das zusätzliche thermische Prozessieren beabsichtigt ein Einführen der Dotierstoffe in den Halbleiterkörper 205, der den Trench 203 umgibt, was in einem dotierten Bereich 222 des entgegengesetzten Leitfähigkeitstyps als der Halbleiterkörper 205 resultiert. Temperaturen während eines thermischen Prozessierens, das anhand von 2H beschrieben ist (Temperatur oder mittlere Temperatur T1) und des zusätzlichen thermischen Prozessierens (Temperatur oder mittlere Temperatur T2), das anhand von 2I beschrieben ist, können voneinander abweichen. Für einen Halbleiterkörper, der aus Silizium hergestellt ist, können beispielsweise T1 > T2 und T1 – T2 > 50 K oder T1 – T2 > 100 K oder T1 – T2 > 200 K erfüllt sein. Ein Verhältnis einer Diffusionsgeschwindigkeit der Dotierstoffe in das Füllmaterial, beispielsweise Oxid, und eines Diffusionskoeffizienten der Dotierstoffe, beispielsweise Ga in Silizium, kann mit zunehmender Temperatur während eines thermischen Prozessierens zunehmen. Ein thermisches Prozessieren kann ein Temperaturprofil umfassen, das beispielsweise ein oder mehrere Temperaturniveaus bzw. Temperaturpegel umfasst. Durch diese Maßnahmen kann eine vertikale Homogenisierung des Dotiermaterials unter der Bedingung einer minimalen Diffusion der Dotierstoffe in den Halbleiterkörper verbessert werden. Für einen Halbleiterkörper, der aus Siliziumcarbid hergestellt ist, kann ein Verhältnis zwischen T1 und T2 umgekehrt zu Silizium sein, d. h. T1 < T2. Dies ist verursacht durch kleine Diffusionskoeffizienten von Dotierstoffen in SiC.
  • Weitere Prozesse werden abhängig von dem Zweck des dotierten Bereiches 222 folgen. In dieser Hinsicht sehen 1 und der betreffende Teil der Beschreibung oben eine Anzahl von Funktionen des dotierten Bereiches 222 vor.
  • Wenn die Halbleitervorrichtung als Superjunction-Halbleitervorrichtung prozessiert wird, die eine Superjunctionstruktur umfasst, die den dotierten Bereich 222 und einen benachbarten Teil des Halbleiterkörpers 205 aufweist, kann das Füllmaterial 216 entfernt und durch eine Halbleiterschicht ersetzt werden, beispielsweise eine intrinsische oder schwach dotierte Halbleiterschicht, die durch einen epitaktischen Wachstums/Auftragungs- bzw. Abscheidungsprozess gebildet sein kann. Diese intrinsische oder schwach dotierte Halbleiterschicht kann teilweise, beispielsweise in SiC, oder vollständig, beispielsweise in Si, weiter mit den implantierten Dotierstoffen durch laterale Diffusion dotiert werden. Der dotierte Bereich 222 kann auch von einer Bodenseite des Trenches 203 entfernt werden. Weitere Prozesse zum Bilden von Halbleitervorrichtungselementen können folgen. Die Vorrichtungselemente können halbleitende Bereiche, beispielsweise p- und/oder n-dotierte Bereiche, dotierte Bereiche, isolierende Schichten, beispielsweise ein oder mehrere Gate- und/oder Felddielektrika und/oder ein oder mehrere Zwischenschichtdielektrika und leitende Schichten, wie eine oder mehrere Metallschichten für Kontakte, und/oder Verdrahtungen umfassen. Die Halbleiterbereiche, beispielsweise ein dotierter Drainbereich, ein dotierter Sourcebereich, ein dotierter Bodybereich, ein dotierter Anodenbereich, ein dotierter Kathodenbereich, können an der ersten Oberfläche durch Ionenimplantation und/oder Diffusion von beispielsweise einer Diffusionsquelle gebildet werden. Eine planare Gatestruktur, die ein Gatedielektrikum und eine Gateelektrode umfasst, oder eine Gatestruktur, die ein Gatedielektrikum und eine Gateelektrode in einem Trench bzw. Graben aufweist, können durch thermische Oxidation und/oder Schichtablagerung bzw. -abscheidung des Gatedielektrikums und Schichtauftragung bzw. -abscheidung eines hochdotierten Halbleiters, beispielsweise einer oder mehrerer hochdotierter polykristalliner Silizium- und/oder Metallschichten gebildet werden.
  • 2J ist eine schematische Schnittdarstellung 2010 eines Teiles einer vertikalen Halbleitervorrichtung. Ein Herstellen der vertikalen Halbleitervorrichtung umfasst die Prozessmerkmale, die oben anhand von 2A bis 2I beschrieben sind.
  • Die vertikale Halbleitervorrichtung umfasst eine erste Lastanschlussstruktur 320 an der ersten Oberfläche 207, beispielsweise einer Vorderfläche des Halbleiterkörpers 205. Die erste Lastanschlussstruktur 320 umfasst einen oder mehrere dotierte Halbleiterbereiche. Der bzw. die dotierten Halbleiterbereiche können gebildet werden durch Dotierungsprozesse des Halbleiterkörpers 205 an der ersten Oberfläche 207, beispielsweise durch Diffusions- und/oder Ionenimplantationsprozesse. Der bzw. die dotierten Halbleiterbereiche in dem Halbleiterkörper 205 der ersten Lastanschlussstruktur 320 können dotierte Source- und Bodybereiche eines Superjunction-FET oder eines Superjunction-IGBT oder eines Superjunction-Thyristors umfassen. Der dotierte Bereich 222 ist Teil der Superjunctionstruktur und kann beispielsweise als ein Ladungskompensationsbereich wirken. Im Laufe eines Prozessierens des Halbleiterkörpers 205 an der ersten Oberfläche 207 kann eine Steueranschlussstruktur wie eine planare Gatestruktur und/oder eine Trenchgatestruktur mit einem oder mehreren Gatedielektrika und einer oder mehreren Gateelektroden gebildet werden.
  • Die vertikale Halbleitervorrichtung umfasst weiterhin eine zweite Lastanschlussstruktur 325 der zweiten Oberfläche 208, beispielsweise einer Rückfläche des Halbleiterkörpers 205 entgegengesetzt zu der ersten Oberfläche 207. Die zweite Lastanschlussstruktur 325 umfasst einen oder mehrere dotierte Halbleiterbereiche. Der bzw. die dotierten Halbleiterbereiche können gebildet werden durch Dotierungsprozesse des Halbleiterkörpers 205 an der zweiten Oberfläche 208, beispielsweise durch Diffusions- und/oder Ionenimplantationsprozesse. Der bzw. die dotierten Halbleiterbereiche in dem Halbleiterkörper 205 der zweiten Lastanschlussstruktur 325 können einen oder mehrere dotierte Feldstoppbereiche, dotierte Drainbereiche eines vertikalen Superjunction-FET oder einen Emitter eines vertikalen Superjunction-IGBT oder einen Anoden- oder Kathodenbereich eines vertikalen Superjunction-Thyristors als Beispiele umfassen.
  • Ein erster elektrischer Lastanschlusskontakt L1 zu der ersten Lastanschlussstruktur 320 und ein elektrischer Steueranschlusskontakt C zu der Steueranschlussstruktur sind Teil bzw. Teile eines Verdrahtungsgebietes über der ersten Oberfläche 207. Ein zweiter elektrischer Lastkontakt L2 zu der zweiten Lastanschlussstruktur 325 ist an der zweiten Oberfläche 208 vorgesehen. Die elektrischen Lastkontakte L1, L2 und der elektrische Steueranschlusskontakt C können gebildet werden durch einen oder mehrere strukturierte bzw. gemusterte leitende Schichten, wie Metallisierungsschichten, die elektrisch durch eine oder mehrere dielektrische Zwischenschichten isoliert sind, die sandwichartig dazwischen vorgesehen sind. Kontaktöffnungen in der bzw. den dielektrischen Zwischenschichten können mit einem oder mehreren leitenden Materialien gefüllt sein, um einen elektrischen Kontakt zwischen der einen oder den mehreren gemusterten bzw. strukturierten leitenden Schichten und/oder einem oder mehreren aktiven Gebieten in dem Siliziumhalbleiterkörper, wie beispielsweise der ersten Lastanschlussstruktur 320, herzustellen. Die strukturierte leitende Schicht bzw. die strukturierten leitenden Schichten und die dielektrische Zwischenschicht bzw. die dielektrischen Zwischenschichten können das Verdrahtungsgebiet beispielsweise über den Halbleiterkörper 205 an der ersten Oberfläche 207 bilden. Eine leitende Schicht, beispielsweise eine Metallisierungsschicht oder ein Metallisierungsschichtstapel kann beispielsweise an der zweiten Oberfläche 308 vorgesehen sein.
  • In einem anderen Ausführungsbeispiel kann eine zweite Gatesteuerung, wie eine planare Gatestruktur und/oder eine Trenchgatestruktur einschließlich einem oder mehrerer Gatedielektrika und einer oder mehrerer Gateelektroden an der zweiten Oberfläche 208 gebildet sein (bidirektionaler IGBT).
  • In der vertikalen Halbleitervorrichtung, die in 2J veranschaulicht ist, ist eine Stromflussrichtung zwischen den ersten und zweiten Lastanschlusskontakten L1, L2 längs einer vertikalen Richtung zwischen den entgegengesetzten ersten und zweiten Oberflächen 207, 208.
  • Die unter Bezugnahme auf 1 und 2A bis 2J veranschaulichten und beschriebenen Prozesse können auch auf einen Siliziumcarbid-Halbleiterkörper angewandt werden. Zusätzlich kann ein einziger Ionenimplantationsprozess, beispielsweise lediglich eines der in Bezug auf 1 beschriebenen Prozessmerkmale S120 und S140 wirksam sein, um ein gewünschtes vertikales Profil von Dotierstoffen einzustellen. Alternativ können zwei Implantationsprozesse ausreichend sein, um ein gewünschtes vertikales Dotierungsprofil zu erhalten, wobei ein Implantationsprozess auf das Füllmaterial nahe zu dem Trenchboden angewandt ist und der anderen Implantationsprozess auf das Füllmaterial nahe zu der Oberfläche des Halbleiterkörpers angewandt ist. Dies beruht auf viel kleineren Diffusionskoeffizienten von Dotierstoffen in Siliziumcarbid als in Silizium, d. h., die Diffusionstemperatur für die Dotierstoffverteilung in dem Füllmaterial kann viel höher als für Silizium gewählt werden, da eine laterale Eindiffusion in das Halbleitermaterial eher gering ist. Ein Entfernen eines Teiles des Füllmaterials und eine Wiederholung der Implantation und erneute Füllschritte können so weggelassen werden. Eine Diffusion von Dotierstoffen von dem Füllmaterial in dem Siliziumcarbid-Halbleiterkörper kann über eine Festkörper-Löslichkeitsgrenze gesteuert werden, da eine Löslichkeit der Dotierstoffe in dem Füllmaterial, wie einem Oxid, wesentlich größer ist als in Siliziumcarbid. Dies resultiert in einer vorteilhaften Steuerung und Reproduzierbarkeit der Dotierstoffdosis, die in einen SiC-Halbleiterkörper eindiffundiert ist.
  • 3 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 100 zum Herstellen einer Halbleitervorrichtung.
  • Es ist zu betonen, dass, während ein Verfahren 300 unten als eine Reihe von Handlungen oder Ereignissen beschrieben ist, die dargestellte Reihenfolge von solchen Handlungen oder Ereignissen nicht in einem begrenzenden Sinn zu interpretieren ist. Beispielsweise können einige Handlungen in unterschiedlicher Reihenfolgen und/oder gleichzeitig mit anderen Handlungen oder Ereignissen abgesehen von den hier dargestellten und/oder beschriebenen Handlungen auftreten. Zusätzlich brauchen nicht alle dargestellten Handlungen erforderlich zu sein, um einen oder mehrere Aspekte von Ausführungsbeispielen dieser Offenbarung auszugestalten. Auch können eine oder mehrere der hier angegebenen Handlungen in einer oder mehreren getrennten Handlungen und/oder Phasen ausgeführt werden.
  • Ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 300 zum Herstellen einer Halbleitervorrichtung ist in 3 angegeben.
  • Ein Prozessmerkmal S300 umfasst ein Bilden eines Trenches bzw. Grabens in einem Siliziumcarbid-Halbleiterkörper an einer ersten Oberfläche des Halbleiterkörpers.
  • Ein Prozessmerkmal S310 umfasst ein Bilden eines Füllmaterials in dem Trench.
  • Ein Prozessmerkmal S320 umfasst ein Einführen bzw. Einbringen von Dotierstoffen in einen Teil des Füllmaterials.
  • Ein Prozessmerkmal S330 umfasst ein thermisches Prozessieren des Siliziumcarbid-Halbleiterkörpers, das ausgestaltet ist, um die Dotierstoffe in dem Füllmaterial längs einer vertikalen Richtung zwischen einer Bodenseite und einer Oberseite des Trenches durch einen Diffusionsprozess auszubreiten. Temperaturen während eines thermischen Prozessierens, das mit einem Referenzprozessmerkmal S330 beschrieben ist (Temperatur oder mittlere Temperatur T1) und eines folgenden zusätzlichen thermischen Prozessierens (Temperatur oder mittlere Temperatur T2) zum Diffundieren von Dotierstoffen in dem SiC-Halbleiterkörper können voneinander abweichen, beispielsweise können T1 < T2, T2 – T1 > 100 K oder T2 – T1 > 250 K oder T2 – T1 > 400 K erfüllt sein.
  • Ein Prozessmerkmal S340 umfasst ein Einführen der Dotierstoffe von dem Füllmaterial in den Siliziumcarbid-Halbleiterkörper durch einen Diffusionsprozess, verursacht durch thermisches Prozessieren des Siliziumcarbid-Halbleiterkörpers bei der Temperatur T2.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (25)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden eines Trenches (203) in einem Halbleiterkörper (205) an einer ersten Oberfläche (207) des Halbleiterkörpers (205), Einführen von Dotierstoffen in einen ersten Bereich (212) an einer Bodenseite des Trenches durch Ionenimplantation (2140), Bilden eines Füllmaterials (216) in dem Trench (203), Einführen von Dotierstoffen in einen zweiten Bereich (218) an einer Oberseite des Füllmaterials (216), und thermisches Prozessieren des Halbleiterkörpers, das gestaltet ist, um die Dotierstoffe von den ersten und zweiten Bereichen (212, 218) durch einen Diffusionsprozess längs einer vertikalen Richtung (y) senkrecht zu der ersten Oberfläche (207) zu vermischen.
  2. Verfahren nach Anspruch 1, bei dem der Halbleiterkörper (205) ein Silizium-Halbleiterkörper ist und die Dotierstoffe Gallium umfassen.
  3. Verfahren nach Anspruch 2, bei dem der Halbleiterkörper (205) ein Siliziumcarbid-Halbleiterkörper ist und die Dotierstoffe Bor oder Gallium umfassen.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Füllmaterial (216) ein Oxid aufweist.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Füllmaterial (216) polykristallines Silizium aufweist.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem ein Verhältnis eines Diffusionskoeffizienten der Dotierstoffe in dem Füllmaterial (216) und eines Diffusionskoeffizienten der Dotierstoffe in dem Halbleiterkörper (205) größer als zwei bezüglich einer Temperatur von 1100°C ist.
  7. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend vor einem Implantieren von Dotierstoffionen in einen ersten Bereich (212) an einer Bodenseite des Trenches (203), Bilden einer Diffusionsbarriere (209) an einer Bodenseite des Trenches (203).
  8. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend vor einem thermischen Prozessieren des Halbleiterkörpers (205), das gestaltet ist, um die Dotierstoffe von den ersten und zweiten Bereichen zu vermischen, Bilden einer Diffusionsbarriere an der ersten Oberfläche des Halbleiterkörpers.
  9. Verfahren nach Anspruch 8, bei dem die Diffusionsbarriere eine Schicht oder ein Schichtstapel mit einem Nitrid oder SiC ist.
  10. Verfahren nach Anspruch 1, bei dem die Dotierstoffionen unter einem Neigungswinkel bezüglich der vertikalen Richtung (y) von weniger als 0,15° implantiert werden.
  11. Verfahren nach Anspruch 1, weiterhin umfassend vor einem Bilden eines Trenches (203) in einem Halbleiterkörper (205), Bilden einer Ätzmaske (206) auf der ersten Oberfläche des Halbleiterkörpers (205), wobei der Trench (203) durch einen selektiven Ätzprozess gebildet wird, der die Ätzmaske (206) verwendet.
  12. Verfahren nach Anspruch 11, weiterhin umfassend vor einem Implantieren von Dotierstoffionen in einen zweiten Bereich (218) an einer Oberseite des Füllmaterials (216), Entfernen eines Teiles des Füllmaterials (216) aus dem Trench (203) durch einen die Ätzmaske (206) verwendenden selektiven Ätzprozess.
  13. Verfahren nach Anspruch 12, bei dem die Ätzmaske (206) eine strukturierte Schicht oder ein strukturierter Schichtstapel ist, die bzw. der wenigstens einen Stoff aus Nitrid, Kohlenstoff, Oxid aufweist.
  14. Verfahren nach Anspruch 1, bei dem ein Abstand zwischen den ersten und zweiten Bereichen (212, 218) vor einem thermischen Prozessieren des Halbleiterkörpers, das gestaltet ist, um die Dotierstoffe von den ersten und zweiten Bereichen durch einen Diffusionsprozess zu vermischen, kleiner als 50 μm ist.
  15. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend ein zusätzliches thermisches Prozessieren des Halbleiterkörpers (205), das gestaltet ist, um eine Diffusion der Dotierstoffe aus dem Füllmaterial (216) in einen an den Trench angrenzenden ersten Halbleiterkörperteil (222) zu verursachen, wobei die Dotierstoffe ein Gegendotieren des ersten Halbleiterkörperteiles (222) verursachen.
  16. Verfahren nach Anspruch 15, bei dem ein zweiter Halbleiterkörperteil neben dem ersten Halbleiterkörperteil (222) angeordnet ist, und das Verfahren weiterhin ein Bilden der Halbleitervorrichtung als eine Superjunction-Halbleitervorrichtung umfasst, die eine Superjunctionstruktur aufweist, welche die ersten und zweiten Halbleiterkörperteile umfasst.
  17. Verfahren nach Anspruch 15 oder 16, weiterhin umfassend nach einem Veranlassen einer Diffusion von Dotierstoffen aus dem Füllmaterial in einen den Trench umgebenden Teil des Halbleiterkörpers durch zusätzliches thermisches Prozessieren, Entfernen des Füllmaterials und Bilden eines Halbleitermaterials in dem Trench.
  18. Verfahren nach Anspruch 17, bei dem das Halbleitermaterial durch einen epitaktischen Wachstumsprozess gebildet wird.
  19. Verfahren nach einem der Ansprüche 15 bis 18, bei dem der Halbleiterkörper ein Silizium-Halbleiterkörper ist und bei dem eine Temperatur oder mittlere Temperatur T1 des thermischen Prozessierens des Halbleiterkörpers, das gestaltet ist, um die Dotierstoffe von den ersten und zweiten Bereichen zu vermischen, und eine Temperatur oder mittlere Temperatur T2 des zusätzlichen thermischen Prozessierens zum Diffundieren von Dotierstoffen in den Silizium-Halbleiterkörper eine Beziehung T1 – T2 > 50 K erfüllen.
  20. Verfahren nach einem der Ansprüche 15 bis 18, bei dem der Halbleiterkörper ein Siliziumcarbid-Halbleiterkörper ist und bei dem eine Temperatur oder mittlere Temperatur T1 des thermischen Prozessierens des Halbleiterkörpers, das gestaltet ist, um die Dotierstoffe von den ersten und zweiten Bereichen zu vermischen, und eine Temperatur oder mittlere Temperatur T2 des zusätzlichen thermischen Prozessierens zum Diffundieren von Dotierstoffen in den Siliziumcarbid-Halbleiterkörper eine Beziehung T2 – T1 > 100 K erfüllen.
  21. Verfahren nach einem der vorangehenden Ansprüche, weiterhin umfassend ein Bilden von wasserstoffkorrelierten Donatoren in dem Halbleiterkörper durch Bestrahlen des Halbleiters mit Protonen, gefolgt durch eine thermische Behandlung des Halbleiterkörpers.
  22. Verfahren nach einem der vorangehenden Ansprüche, bei dem der erste Bereich ein Material entsprechend dem Füllmaterial aufweist.
  23. Verfahren nach einem der Ansprüche 1 bis 6, bei dem der erste Bereich ein Teil des Halbleiterkörpers ist.
  24. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bilden eines Trenches in einem Siliziumcarbid-Halbleiterkörper an einer ersten Oberfläche des Halbleiterkörpers, Bilden eines Füllmaterials in dem Trench, Einführen von Dotierstoffen in einen Teil des Füllmaterials, thermisches Prozessieren des Siliziumcarbid-Halbleiterkörpers, das gestaltet ist, um die Dotierstoffe in dem Füllmaterial längs einer vertikalen Richtung zwischen einer Bodenseite und einer Oberseite des Trenches durch einen Diffusionsprozess auszubreiten, und Einführen der Dotierstoffe von dem Füllmaterial in den Siliziumcarbid-Halbleiterkörper durch einen Diffusionsprozess, der durch thermisches Prozessieren des Siliziumcarbid-Halbleiterkörpers verursacht ist.
  25. Verfahren nach Anspruch 24, bei dem ein Verhältnis eines Diffusionskoeffizienten der Dotierstoffe in dem Füllmaterial (216) und eines Diffusionskoeffizienten der Dotierstoffe in dem Halbleiterkörper (205) größer als zwei bezüglich einer Temperatur von 1100°C ist.
DE102015122833.5A 2015-12-23 2015-12-23 Verfahren zum Herstellen einer Halbleitervorrichtung Pending DE102015122833A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102015122833.5A DE102015122833A1 (de) 2015-12-23 2015-12-23 Verfahren zum Herstellen einer Halbleitervorrichtung
US15/385,137 US10340335B2 (en) 2015-12-23 2016-12-20 Method of forming a semiconductor device
JP2016249810A JP6392305B2 (ja) 2015-12-23 2016-12-22 半導体デバイスを形成する方法
JP2018154434A JP6904931B2 (ja) 2015-12-23 2018-08-21 半導体デバイスを形成する方法
US16/455,960 US11139369B2 (en) 2015-12-23 2019-06-28 Method of forming a semiconductor device
US17/404,278 US11888024B2 (en) 2015-12-23 2021-08-17 Method of forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015122833.5A DE102015122833A1 (de) 2015-12-23 2015-12-23 Verfahren zum Herstellen einer Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102015122833A1 true DE102015122833A1 (de) 2017-06-29

Family

ID=59010729

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015122833.5A Pending DE102015122833A1 (de) 2015-12-23 2015-12-23 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
US (3) US10340335B2 (de)
JP (2) JP6392305B2 (de)
DE (1) DE102015122833A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015122833A1 (de) 2015-12-23 2017-06-29 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US20140264573A1 (en) * 2001-01-30 2014-09-18 Fairchild Semiconductor Corporation Method for forming accumulation-mode field effect transistor with improved current capability

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673349B2 (ja) 1986-08-12 1994-09-14 富士電機株式会社 半導体装置の製造方法
JPH05160058A (ja) * 1991-12-04 1993-06-25 Toyota Motor Corp 半導体装置の製造方法
JP4135838B2 (ja) * 1999-03-08 2008-08-20 株式会社東芝 半導体装置及びその製造方法
JP2001345444A (ja) * 1999-10-25 2001-12-14 Seiko Instruments Inc 半導体装置とその製造方法
JP4862207B2 (ja) 1999-11-26 2012-01-25 富士電機株式会社 半導体装置の製造方法
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2002009082A (ja) 2000-06-21 2002-01-11 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP4696986B2 (ja) * 2006-03-17 2011-06-08 トヨタ自動車株式会社 スーパージャンクション構造を有する半導体装置の製造方法
US8232162B2 (en) * 2010-09-13 2012-07-31 International Business Machines Corporation Forming implanted plates for high aspect ratio trenches using staged sacrificial layer removal
JP2013115394A (ja) * 2011-12-01 2013-06-10 Hitachi Ltd ジャンクションバリアショットキーダイオード
JP6135178B2 (ja) 2013-02-25 2017-05-31 富士電機株式会社 超接合半導体装置の製造方法
US9245754B2 (en) * 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
DE102015122833A1 (de) 2015-12-23 2017-06-29 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264573A1 (en) * 2001-01-30 2014-09-18 Fairchild Semiconductor Corporation Method for forming accumulation-mode field effect transistor with improved current capability
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices

Also Published As

Publication number Publication date
US11139369B2 (en) 2021-10-05
JP2017130648A (ja) 2017-07-27
JP2019009454A (ja) 2019-01-17
US20190319091A1 (en) 2019-10-17
JP6392305B2 (ja) 2018-09-19
US20170186838A1 (en) 2017-06-29
US20210376068A1 (en) 2021-12-02
US11888024B2 (en) 2024-01-30
US10340335B2 (en) 2019-07-02
JP6904931B2 (ja) 2021-07-21

Similar Documents

Publication Publication Date Title
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102016120080B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102013105763A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE102015106979B4 (de) Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102016111940B4 (de) Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102017121693B4 (de) Dotierungsverfahren
DE102007026745B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102017117306A1 (de) Verfahren zum Herstellen einer Leistungshalbleitervorrichtung mit einer reduzierten Sauerstoffkonzentration
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015119648B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102015122833A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011079499B4 (de) Verfahren zum Herstellen einer Gate-Graben-Struktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication