DE102016111940B4 - Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung Download PDF

Info

Publication number
DE102016111940B4
DE102016111940B4 DE102016111940.7A DE102016111940A DE102016111940B4 DE 102016111940 B4 DE102016111940 B4 DE 102016111940B4 DE 102016111940 A DE102016111940 A DE 102016111940A DE 102016111940 B4 DE102016111940 B4 DE 102016111940B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
mask
mask openings
elongated
process surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016111940.7A
Other languages
English (en)
Other versions
DE102016111940A1 (de
DE102016111940A8 (de
Inventor
Hans Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102016111940.7A priority Critical patent/DE102016111940B4/de
Priority to US15/635,821 priority patent/US9954093B2/en
Publication of DE102016111940A1 publication Critical patent/DE102016111940A1/de
Publication of DE102016111940A8 publication Critical patent/DE102016111940A8/de
Application granted granted Critical
Publication of DE102016111940B4 publication Critical patent/DE102016111940B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/158—Structures without potential periodicity in a direction perpendicular to a major surface of the substrate, i.e. vertical direction, e.g. lateral superlattices, lateral surface superlattices [LSS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleiterkörper, wobei das Verfahren umfasst:
i) Bilden einer Maske (102) auf einer Prozessoberfläche (104) einer Halbleiterschicht (106), wobei die Maske (102) eine Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) umfasst, die einen Teil der Halbleiterschicht (106) freilegen, wobei sich die Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) entlang einer ersten lateralen Richtung (y) erstreckt und wobei zumindest einige der Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) sich in einer Breite (w1, w2, w3) unterscheiden;
ii) Implantieren erster Dotierstoffe eines ersten Leitfähigkeitstyps in die Halbleiterschicht (106), basierend auf einem ersten Neigungswinkel α1 zwischen einer Ionenstrahlrichtung (110) und einer Normalen (112) der Prozessoberfläche und basierend auf einem ersten Verdrehwinkel ω1 zwischen der ersten lateralen Richtung (y) und einer Projektion der Ionenstrahlrichtung (110) auf die Prozessoberfläche (104);
iii) Implantieren zweiter Dotierstoffe eines zweiten Leitfähigkeitstyps in die Halbleiterschicht (106), basierend auf einem zweiten Neigungswinkel α2 zwischen einer Ionenstrahlrichtung (110) und der Normalen (112) der Prozessoberfläche und basierend auf einem zweiten Verdrehwinkel ω2 zwischen der ersten lateralen Richtung (y) und einer Projektion der Ionenstrahlrichtung (110) auf die Prozessoberfläche (104);
iv) Erhöhen einer Dicke der Halbleiterschicht (106) durch Ausbilden einer epitaktischen Schicht (1061);
v) Wiederholen von i) bis iii).

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, die als Ladungskompensations- oder Superjunction-(SJ-)Halbleitervorrichtungen bekannt sind, zum Beispiel SJ-Feldeffekttransistoren mit isoliertem Gate (SJ-IGFETs), basieren auf einer wechselseitigen Raumladungskompensation von n- und p-dotierten Gebieten in einem Halbleitersubstrat oder -körper, was einen verbesserten Kompromiss zwischen einem flächenspezifischen Einschaltwiderstand Ron x A und einer Durchbruchspannung Vbr zwischen Lastanschlüssen wie etwa Source und Drain ermöglicht. Beispielhafte Superjunction-Halbleitervorrichtungen sind in den Druckschriften DE 103 37 808 B3 und DE 101 06 006 A1 beschrieben. Die Entwicklung einer Ladungskompensation von SJ-Halbleitervorrichtungen hängt von einer Genauigkeit ab, wenn ein lateraler oder horizontaler Ladungsausgleich durch die n-dotierten und p-dotierten Gebiete eingestellt wird. Prozesstechnologie kann Variationen in den gewünschten Ladungsausgleichszielen, zum Beispiel aufgrund von Toleranzen von Dosen von Dotierungs- und lithografischen Ausrichtungsprozessen, hervorrufen.
  • Es ist wünschenswert, ein Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung in Bezug auf eine präzise Einstellung eines Ladungsausgleichs zu verbessern und eine zugehörige Superjunction-Halbleitervorrichtung zu schaffen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch die Lehren der unabhängigen Ansprüche gelöst. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleiterkörper. Das Verfahren umfasst ein i) Ausbilden einer Maske auf einer Prozessoberfläche einer Halbleiterschicht, wobei die Maske eine Vielzahl langgestreckter Maskenöffnungen aufweist, die einen Teil der Halbleiterschicht freilegen, wobei sich die Vielzahl langgestreckter Maskenöffnungen entlang einer ersten lateralen Richtung erstreckt, und wobei zumindest einige der Vielzahl langgestreckter Maskenöffnungen sich in einer Breite unterscheiden. Das Verfahren umfasst weiter ein ii) Implantieren erster Dotierstoffe eines ersten Leitfähigkeitstyps in die Halbleiterschicht, basierend auf einem ersten Neigungswinkel α1 zwischen einer Ionenstrahlrichtung und einer Normalen der Prozessoberfläche und basierend auf einem ersten Verdrehwinkel ω1 zwischen der ersten lateralen Richtung und einer Projektion der Ionenstrahlrichtung auf die Prozessoberfläche. Das Verfahren umfasst ferner ein iii) Implantieren zweiter Dotierstoffe eines zweiten Leitfähigkeitstyps in die Halbleiterschicht, basierend auf einem zweiten Neigungswinkel α2 zwischen einer Ionenstrahlrichtung und der Normalen der Prozessoberfläche und basierend auf einem zweiten Verdrehwinkel ω2 zwischen der ersten lateralen Richtung und einer Projektion der Ionenstrahlrichtung auf die Prozessoberfläche. Ferner umfasst das Verfahren ein iv) Erhöhen einer Dicke der Halbleiterschicht, indem eine epitaktische Schicht ausgebildet wird. Das Verfahren umfasst weiter ein Wiederholen von i) bis iii).
  • Die vorliegende Offenbarung bezieht sich auch auf ein weiteres Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleiterkörper. Das Verfahren umfasst ein i) Ausbilden einer Maske auf einer Prozessoberfläche einer Halbleiterschicht, wobei die Maske eine Vielzahl langgestreckter Maskenöffnungen aufweist, die einen Teil der Halbleiterschicht freilegen, wobei die Vielzahl langgestreckter Maskenöffnungen sich in einer ersten lateralen Richtung erstreckt. Überdies umfasst das Verfahren ein ii) Implantieren von Dotierstoffen eines ersten Leitfähigkeitstyps in die Halbleiterschicht, basierend auf einem ersten Neigungswinkel α1 zwischen einer Ionenstrahlrichtung und einer Normalen der Prozessoberfläche und basierend auf einem ersten Verdrehwinkel ω1 zwischen der ersten lateralen Richtung und einer Projektion der Ionenstrahlrichtung auf die Prozessoberfläche. Ferner umfasst das Verfahren ein iii) Implantieren von Dotierstoffen eines zweiten Leitfähigkeitstyps in die Halbleiterschicht, basierend auf einem zweiten Neigungswinkel α2 zwischen einer Ionenstrahlrichtung und der Normalen der Prozessoberfläche und basierend auf einem zweiten Verdrehwinkel co2 zwischen der ersten lateralen Richtung und einer Projektion der Ionenstrahlrichtung auf die Prozessoberfläche. Das Verfahren umfasst weiter ein iv) Erhöhen einer Dicke der Halbleiterschicht durch Ausbilden einer epitaktischen Schicht. Ferner umfasst das Verfahren ein v) Wiederholen von i) bis iv), wobei die langgestreckten Maskenöffnungen zu den im Prozess i) vorher ausgebildeten langgestreckten Maskenöffnungen entlang einer zweiten lateralen Richtung um einen Versatz gestaffelt bzw. versetzt und die Neigungs- und Verdrehwinkel von ii) und iii) vertauscht sind.
  • Die vorliegende Offenbarung bezieht sich auch auf eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst eine Superjunction-Struktur in einem Halbleiterkörper. Die Superjunction-Struktur umfasst eine Vielzahl langgestreckter n- und p-dotierter Gebiete, die sich entlang einer ersten lateralen Richtung parallel erstrecken und entlang einer zweiten lateralen Richtung abwechselnd angeordnet sind. Eine Breite der langgestreckten n-dotierten Gebiete nimmt von einem der langgestreckten n-dotierten Gebiete in einem Randabschlussbereich zu einem anderen der langgestreckten n-dotierten Gebiete im Randabschlussbereich entlang der zweiten lateralen Richtung sukzessiv ab.
  • Die vorliegende Offenbarung bezieht sich ebenfalls auf eine weitere Halbleitervorrichtung. Die Halbleitervorrichtung umfasst eine Superjunction-Struktur in einem Halbleiterkörper, wobei die Superjunction-Struktur eine Vielzahl langgestreckter n- und p-dotierter Gebiete umfasst, die sich entlang einer ersten lateralen Richtung parallel erstrecken und entlang einer zweiten lateralen Richtung abwechselnd angeordnet sind. In einem ersten Halbleiterbereich, der an ein Äußerstes der n- und p-dotierten Gebiete entlang der zweiten Richtung grenzt, ist eine Vielzahl erster n- und p-dotierter Gebiete entlang einer Ausdehnung des Äußersten der n- und p-dotierten Gebiete in einer vertikalen Richtung senkrecht zu einer Ebene, die durch die ersten und zweiten Richtungen aufgespannt wird, abwechselnd angeordnet.
  • Die vorliegende Offenbarung bezieht sich auch auf noch eine weitere Halbleitervorrichtung. Die Halbleitervorrichtung umfasst eine Superjunction-Struktur in einem Halbleiterkörper, wobei die Superjunction-Struktur eine Vielzahl langgestreckter Gebiete eines ersten Leitfähigkeitstyps und eines zweiten Leitfähigkeitstyps umfasst, die sich entlang einer ersten lateralen Richtung parallel erstrecken und entlang einer zweiten lateralen Richtung abwechselnd angeordnet sind. Die Halbleitervorrichtung umfasst ferner ein Feldstoppgebiet in einem Randabschlussbereich außerhalb eines Transistorzellenbereichs. Das Feldstoppgebiet ist vom ersten Leitfähigkeitstyp und enthält eine Dosis von bzw. Menge an Dotierstoffen des zweiten Leitfähigkeitstyps, der zum ersten Leitfähigkeitstyp entgegengesetzt ist. Die Dosis von bzw. Menge an Dotierstoffen des zweiten Leitfähigkeitstyps ist gleich einer Dosis von Dotierstoffen des zweiten Leitfähigkeitstyps eines der langgestreckten Gebiete des zweiten Leitfähigkeitstyps, gemessen entlang einer vertikalen Ausdehnung zwischen einer vertikalen Mitte und einer Unterseite des einen der langgestreckten Gebiete des zweiten Leitfähigkeitstyps.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung dieser Erfindung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien. Andere Ausführungsformen und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A sind schematische Drauf- und Querschnittsansichten einer Halbleiterschicht nach Ausbilden einer Maske mit langgestreckten Maskenöffnungen auf einer Prozessoberfläche.
    • 1B sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 1A nach Implantieren erster Dotierstoffe durch die langgestreckten Maskenöffnungen, basierend auf einem ersten Neigungswinkel α1 und einem ersten Verdrehwinkel ω1.
    • 1C sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 1B nach Implantieren zweiter Dotierstoffe durch die langgestreckten Maskenöffnungen, basierend auf einem zweiten Neigungswinkel α2 und einem zweiten Verdrehwinkel ω2.
    • 1D ist eine schematische Querschnittsansicht der Halbleiterschicht von 1C nach Erhöhen einer Dicke der Halbleiterschicht durch Ausbilden einer epitaktischen Schicht.
    • 1E sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 1D nach Wiederholen eines Ausbildens einer Maske mit langgestreckten Maskenöffnungen auf einer Prozessoberfläche wie in 1A veranschaulicht.
    • 1F sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 1E nach Wiederholen eines Implantierens erster Dotierstoffe durch die langgestreckten Maskenöffnungen, basierend auf einem ersten Neigungswinkel α1 und einem ersten Verdrehwinkel ω1, wie in 1B veranschaulicht ist.
    • 1G sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 1F nach Wiederholen eines Implantierens zweiter Dotierstoffe durch die langgestreckten Maskenöffnungen, basierend auf einem zweiten Neigungswinkel α2 und einem zweiten Verdrehwinkel ω2, wie in 1C veranschaulicht ist.
    • 2 ist eine schematische Draufsicht der langgestreckten Maskenöffnungen, wobei eine Breite der langgestreckten Maskenöffnungen in einem Endbereich entlang einer lateralen Richtung abnimmt.
    • 3A sind schematische Drauf- und Querschnittsansichten einer Halbleiterschicht nach Ausbilden einer Maske mit langgestreckten Maskenöffnungen auf einer Prozessoberfläche.
    • 3B sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 3A nach Implantieren erster Dotierstoffe durch die langgestreckten Maskenöffnungen, basierend auf einem ersten Neigungswinkel α1 und einem ersten Verdrehwinkel ω1.
    • 3C sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 3B nach Implantieren zweiter Dotierstoffe durch die langgestreckten Maskenöffnungen, basierend auf einem zweiten Neigungswinkel co2 und einem zweiten Verdrehwinkel ω2.
    • 3D ist eine schematische Querschnittsansicht der Halbleiterschicht von 3C nach Erhöhen einer Dicke der Halbleiterschicht durch Ausbilden einer epitaktischen Schicht.
    • 3E sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 3D nach Wiederholen eines Ausbildens einer Maske mit langgestreckten Maskenöffnungen auf einer Prozessoberfläche, wie in 3A veranschaulicht ist, wobei die Maske zu der in 3A ausgebildeten Maske um einen Versatz lateral gestaffelt bzw. versetzt ist.
    • 3F sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 3E nach Wiederholen eines Implantierens erster Dotierstoffe durch die langgestreckten Maskenöffnungen, basierend auf dem zweiten Neigungswinkel α2 und dem zweiten Verdrehwinkel ω2, die auch zum Implantieren der zweiten Dotierstoffe, wie in 3C veranschaulicht, verwendet wurden.
    • 3G sind schematische Drauf- und Querschnittsansichten der Halbleiterschicht von 3F nach Wiederholen eines Implantierens zweiter Dotierstoffe durch die langgestreckten Maskenöffnungen, basierend auf dem ersten Neigungswinkel α1 und dem ersten Verdrehwinkel ω1, welche auch zum Implantieren der ersten Dotierstoffe, wie in 3B veranschaulicht, verwendet wurden.
    • 3H ist eine schematische Draufsicht der Halbleiterschicht von 3G nach Wiederholen von Prozessmerkmalen, wie sie bezüglich 3A bis 3G veranschaulicht wurden.
    • 4 ist eine schematische Querschnittsansicht der Halbleiterschicht, um einen Prozess zum Implantieren weiterer Dotierstoffe basierend auf einem dritten Neigungswinkel α3 zu veranschaulichen, wobei ein Absolutwert des dritten Neigungswinkels α3 größer als ein Absolutwert des ersten Neigungswinkels α1 eingestellt ist.
    • 5 veranschaulicht schematische Querschnittsansichten der Halbleiterschicht nach Ausführen von Herstellungsprozessen, die bezüglich 1A bis 4 veranschaulicht wurden.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Der Klarheit halber sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen, oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die Begriffe „Wafer“, „Substrat“, „Halbleiterkörper“ oder „Halbleitersubstrat“, die in der folgenden Beschreibung verwendet werden, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind zu verstehen, so dass sie Silizium (Si), Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche des Wafers oder eines Die bzw. eines Chips sein.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d.h. parallel zur Normalenrichtung der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers, angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbeitersubstrates oder Halbleiterkörpers als durch die untere oder Rückseitenoberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Vorder- oder Frontseite oder Hauptoberfläche des Halbeitersubstrates gebildet betrachtet wird. Die Ausdrücke „oberhalb“ und „unterhalb“, wie diese in der vorliegenden Beschreibung verwendet sind, beschreiben daher eine relative Lage eines strukturellen Merkmales zu einem anderen.
  • In dieser Beschreibung bezieht sich n-dotiert auf einen ersten Leitfähigkeitstyp, während p-dotiert auf einen zweiten Leitfähigkeitstyp bezogen ist. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein können.
  • Eine Prozessierung bzw. Verarbeitung eines Halbleiterwafers kann Halbleitervorrichtungen mit Anschlusskontakten, wie etwa Kontaktkissen/pads (oder Elektroden), zur Folge haben, die die Herstellung eines elektrischen Kontaktes mit den integrierten Schaltungen oder in dem Halbleiterkörper enthaltener getrennter Halbleitervorrichtungen erlauben. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips aufgebracht sind.
  • Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Gestalt und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer Schicht vorliegen, die ein Gebiet bzw. einen Bereich bedeckt. Irgendein gewünschtes Metall, beispielsweise Cu, Ni, Sn, Au, Ag, Pt, Pd und eine Legierung von einem oder mehreren dieser Metalle kann als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten müssen nicht homogen oder gerade aus einem Material hergestellt sein, so dass verschiedene Zusammensetzungen und Konzentrationen der Materialien möglich sind, die in der (den) Elektrodenmetallschicht(en) enthalten sind. Als ein Beispiel können die Elektrodenschichten groß genug dimensioniert sein, um mit einem Draht gebondet bzw. verbunden zu werden.
  • In Ausführungsbeispielen, die hier offenbart sind, werden eine oder mehrere leitfähige Schichten, insbesondere elektrisch leitende Schichten, angewandt. Es soll betont werden, dass derartige Ausdrücke wie „gebildet“ oder „angewandt bzw. aufgebracht“ so zu verstehen sind, dass sie praktisch alle Arten und Techniken eines Aufbringens von Schichten abdecken. Insbesondere bedeuten sie, dass sie Techniken umfassen, in welchen Schichten auf einmal beispielsweise als Ganzes angewandt werden, z.B. Laminattechniken, sowie Techniken, in welchen Schichten in einer sequentiellen Weise aufgetragen werden, wie beispielsweise durch Sputtern bzw. Zerstäuben, Galvanisieren bzw. Plattieren, Formen, CVD (chemische Gasphasenabscheidung), PVD (physikalische Gasphasenabscheidung), Verdampfung, hybride physikalisch-chemische Gasphasenabscheidung (HPCVD) und so weiter.
  • Die aufgebrachte leitende Schicht kann unter anderem eine oder mehrere Schichten aus Metall, wie etwa Cu oder Sn oder einer Legierung hiervon, eine Schicht einer leitenden Paste und eine Schicht eines Bondmaterials umfassen. Die Schicht aus einem Metall kann eine homogene Schicht sein. Die leitende Paste kann Metallpartikel umfassen, die in einem verdampfbaren oder härtbaren Polymermaterial verteilt sind, wobei die Paste ein Fluid, viskos oder wachsförmig sein kann. Das Bond- bzw. Verbindungsmaterial kann elektrisch und mechanisch den Halbleiterchip, beispielsweise an einem Träger oder beispielsweise einem Kontaktclip festmachen bzw. damit verbinden. Ein weiches Lotmaterial oder insbesondere ein Lotmaterial, das in der Lage ist, Diffusionslotbindungen bzw. -bonds zu bilden, kann verwendet werden, beispielsweise Lotmaterial, das einen oder mehrere Stoffe aus Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu umfasst.
  • Ein Vereinzelungsprozess kann genutzt werden, um den Wafer in einzelne Chips zu teilen. Eine beliebige Technik zum Zerteilen kann angewandt werden, beispielsweise Messer-Zerteilen (Sägen), Laser-Zerteilen, Ätzen und so weiter. Der Halbleiterkörper, zum Beispiel ein Halbleiterwafer, kann zerteilt werden, indem der Halbleiterwafer auf ein Band, insbesondere ein Vereinzelungsband, aufgebracht wird, das Zerteilungsmuster, insbesondere ein rechtwinkeliges Muster, auf den Halbleiterwafer z.B. gemäß einer oder mehreren der oben erwähnten Techniken aufgebracht wird und das Band, z.B. entlang vier orthogonalen Richtungen in der Ebene des Bandes, gezogen wird. Durch Ziehen des Bandes wird der Halbleiterwafer in eine Vielzahl von Halbleiterdies (Chips) geteilt.
  • 1A bis 1G sind schematische Drauf- und Querschnittsansichten eines Halbleiterkörpers zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen einer Superjunction-Halbleitervorrichtung.
  • Man wird erkennen, dass, obgleich das Verfahren im Folgenden als eine Reihe von Vorgängen oder Ereignissen veranschaulicht und beschrieben ist, die veranschaulichte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in einem beschränkenden Sinn zu interpretieren ist. Beispielsweise können einige Vorgänge in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben sind, stattfinden. Außerdem mögen nicht alle veranschaulichten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu verwirklichen. Auch einer oder mehrere der hierin dargestellten Vorgänge kann oder können in einem oder mehreren getrennten Vorgängen und/oder Phasen ausgeführt werden.
  • Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten von 1A wird eine Maske 102 auf einer Prozessoberfläche 104 einer Halbleiterschicht 106 gebildet. Die Maske 102 umfasst eine Vielzahl langgestreckter Maskenöffnungen, die einen Teil der Halbleiterschicht 106 freilegen. Erste bis dritte langgestreckte Maskenöffnungen 1081, 1082, 1083 bilden einen Teil der Vielzahl der langgestreckten Maskenöffnungen. Die ersten bis dritten langgestreckten Maskenöffnungen 1081, 1082, 1083 erstrecken sich entlang einer ersten lateralen Richtung y. Zumindest einige der Vielzahl langgestreckter Maskenöffnungen unterscheiden sich in einer Breite. In dem veranschaulichten Bereich der Halbleiterschicht 106 ist eine erste Breite w1 der ersten langgestreckten Maskenöffnungen 1081 größer als eine zweite Breite w2 der zweiten langgestreckten Maskenöffnungen 1082. Die zweite Breite w2 der zweiten langgestreckten Maskenöffnungen 1082 ist größer als eine dritte Breite w3 der dritten langgestreckten Maskenöffnungen 1083. Abgesehen von den ersten bis dritten langgestreckten Maskenöffnungen 1081, 1082, 1083, die in 1A veranschaulicht sind, können zusätzliche Maskenöffnungen mit Breiten, die den in 1A veranschaulichten Breiten gleich oder von diesen verschieden sind, in anderen Teilen der Prozessoberfläche 104 vorhanden sein, die in 1A nicht veranschaulicht sind und einen anderen Teil der Vielzahl langgestreckter Maskenöffnungen bilden. Die langgestreckten Maskenöffnungen können wie in 1A veranschaulicht streifenförmig sein oder können auch gebogene oder gekrümmte Bereiche umfassen, vorausgesetzt, dass sich die langgestreckten Maskenöffnungen als Ganzes entlang der ersten Richtung y erstrecken.
  • Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten von 1B werden erste Dotierstoffe eines ersten Leitfähigkeitstyps in die Halbleiterschicht 106 basierend auf einem ersten Neigungswinkel α1 zwischen einer Ionenstrahlrichtung 110 und einer Normalen 112 der Prozessoberfläche und basierend auf einem ersten Verdrehwinkel ω1 zwischen der ersten lateralen Richtung y und einer Projektion der Ionenstrahlrichtung 110 auf die Prozessoberfläche 104 implantiert. Beispiele der ersten Dotierstoffe für Halbleiterschichten, die aus Silizium bestehen oder dieses enthalten, sind Bor (B), Aluminium (Al), Gallium (Ga) für eine p-Typ-Dotierung und Phosphor (P), Arsen (As), Antimon (Sb) für eine n-Typ-Dotierung. In einigen Ausführungsformen ist der erste Neigungswinkel α1 in einem Bereich von 20° bis 80° eingestellt. In einigen Ausführungsformen ist der erste Verdrehwinkel ω1 in einem Bereich von 80° bis 100° eingestellt. Die Implantation der ersten Dotierstoffe durch die ersten bis dritten langgestreckten Maskenöffnungen 1081, 1082, 1083 hat erste bis dritte Implantationsgebiete des ersten Leitfähigkeitstyps 1131, 1132, 1133 zur Folge. Aufgrund der verschiedenen Breiten der ersten bis dritten langgestreckten Maskenöffnungen 1081, 1082, 1083 können verschiedene Mengen der ersten Dotierstoffe durch die ersten bis dritten langgestreckten Maskenöffnungen 1081, 1082, 1083 implantiert werden. Nimmt man beispielsweise an, dass eine Breite eines Maskenbereichs zwischen benachbarten langgestreckten Maskenöffnungen konstant ist, ist eine erste Distanz d1 von Mitte zu Mitte zwischen den ersten und zweiten Implantationsgebieten des ersten Leitfähigkeitstyps 1131, 1132 größer als eine zweite Distanz d2 von Mitte zu Mitte zwischen den zweiten und dritten Implantationsgebieten des ersten Leitfähigkeitstyps 1132, 1133.
  • Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten von 1C werden zweite Dotierstoffe eines zweiten Leitfähigkeitstyps in die Halbleiterschicht 106 basierend auf einem zweiten Neigungswinkel α2 zwischen einer Ionenstrahlrichtung 114 und einer Normalen 112 der Prozessoberfläche und basierend auf einem zweiten Verdrehwinkel ω2 zwischen der ersten lateralen Richtung y und einer Projektion der Ionenstrahlrichtung 114 auf die Prozessoberfläche 104 implantiert. Der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp sind verschieden. Der erste Leitfähigkeitstyp kann ein n-Typ sein, und der zweite Leitfähigkeitstyp kann ein p-Typ sein, oder umgekehrt. Beispiele der zweiten Dotierstoffe für Halbleiterschichten, die aus Silizium bestehen oder dieses enthalten, sind Bor (B), Aluminium (Al), Gallium (Ga) für eine p-Typ-Dotierung und Phosphor (P), Arsen (As), Antimon (Sb) für eine n-Typ-Dotierung. In einigen Ausführungsformen ist der zweite Neigungswinkel α2 in einem Bereich von +20° bis +80° eingestellt. In einigen Ausführungsformen ist der zweite Verdrehwinkel ω2 in einem Bereich von -80° bis -100° eingestellt. Die Implantation der zweiten Dotierstoffe durch die zweiten bis dritten langgestreckten Maskenöffnungen 1081, 1082, 1083 ergibt erste bis dritte Implantationsgebiete des zweiten Leitfähigkeitstyps 1151, 1152, 1153. Aufgrund der verschiedenen Breiten der ersten bis dritten langgestreckten Maskenöffnungen 1081, 1082, 1083 und unter der Annahme, dass eine Breite eines Maskenbereichs zwischen benachbarten langgestreckten Maskenöffnungen konstant ist, ist eine dritte Distanz d3 von Mitte zu Mitte zwischen den ersten und zweiten Implantationsgebieten des zweiten Leitfähigkeitstyps 1151, 1152 größer als eine vierte Distanz d4 von Mitte zu Mitte zwischen den zweiten und dritten Implantationsgebieten des zweiten Leitfähigkeitstyps 1152, 1153.
  • In einigen Ausführungsformen wird der zweite Neigungswinkel α2 auf +a1 eingestellt. In einigen Ausführungsformen wird der zweite Verdrehwinkel ω2 auf -ω1 eingestellt.
  • In einigen Ausführungsformen wird eine Dicke h der Maske 102 in einem Bereich von 0,1 x w/tan(α1) bis 0,9 x w/tan(α1) oder in einem Bereich von 0,1 x w/tan(α2) bis 0,9 x w/tan(α2) eingestellt, wobei w die Breite einer der langgestreckten Maskenöffnungen, zum Beispiel w1, w2 oder w3, ist.
  • Bezug nehmend auf die schematische Querschnittsansicht von 1D wird eine Dicke der Halbleiterschicht 106 erhöht, indem eine epitaktische Schicht 1061 gebildet wird. Die epitaktische Schicht 1061 kann durch einen Prozess zum Züchten epitaktischer Schichten, zum Beispiel durch chemische Gasphasenabscheidung (CVD), gebildet werden. In einigen Ausführungsformen wird eine Dicke der epitaktischen Schicht 1061 in einem Bereich von 1 µm bis 15 µm, beispielsweise in einem Bereich von 2 µm bis 8 µm, eingestellt.
  • Bezug nehmend auf die schematische Querschnittsansicht von 1E wird der Prozess, wie er in Bezug auf 1A veranschaulicht und beschrieben wurde, wiederholt. In einigen Ausführungsformen wird der Prozess, wie er in Bezug auf 1A veranschaulicht und beschrieben wurde, basierend auf gleichen Prozessparametern, zum Beispiel auf einer gleichen Dicke h der Maske 102 und/oder gleichen Breiten der langgestreckten Maskenöffnungen, wiederholt. In einigen anderen Ausführungsformen wird der Prozess, wie er in Bezug auf 1A veranschaulicht und beschrieben wurde, basierend auf einem oder mehreren verschiedenen Prozessparametern, zum Beispiel basierend auf einer verschiedenen Dicke h der Maske 102 und/oder verschiedenen Breiten der langgestreckten Maskenöffnungen, wiederholt.
  • Bezug nehmend auf die schematische Querschnittsansicht von 1F wird der Prozess, wie er in Bezug auf 1B veranschaulicht und beschrieben wurde, wiederholt. Ähnlich dem Obigem können ein oder mehr Prozessparameter, zum Beispiel der erste Neigungswinkel α1 und/oder der erste Verdrehwinkel ω1, sich von Parameterwerten unterscheiden, die vorher in 1B oder danach in einer darauf folgenden Wiederholung verwendet werden.
  • Bezug nehmend auf die schematische Querschnittsansicht von 1G wird der Prozess, wie er in Bezug auf 1C veranschaulicht und beschrieben wurde, wiederholt. Ähnlich dem Obigem können ein oder mehr Prozessparameter, zum Beispiel der zweite Neigungswinkel α2 und/oder der zweite Verdrehwinkel ω2, sich von Parameterwerten unterscheiden, die vorher in 1C oder danach in einer darauf folgenden Wiederholung verwendet werden.
  • Weitere Wiederholungen der in 1D bis 1G veranschaulichten Prozesse können folgen, um eine vertikale Ausdehnung der Superjunction-Struktur in Verbindung mit Implantationsdosen der ersten und zweiten Dotierstoffe an eine gewünschte Drain-Source-Sperrspannung in der endgültigen Vorrichtung anzupassen. Beispiele einer Drain-Source-Sperrspannung oder von Vorrichtungsspannungsklassen umfassen Sperrspannungen im Bereich von Hunderten von Volt, zum Beispiel 400 V, 500 V, 600 V, 650 V, 700 V, 800 V, 900 V, 1000 V.
  • In einigen Ausführungsformen nimmt die Breite der langgestreckten Maskenöffnungen von den zumindest einigen der Vielzahl der langgestreckten Maskenöffnungen entlang einer zweiten lateralen Richtung von einem Transistorzellenbereich zu einem Randabschlussbereich ab. Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten der 1A bis 1G kann die zweite laterale Richtung x von dem Transistorzellenbereich zum Übergangs- bzw. Junction-Abschlussbereich gerichtet sein, und die ersten bis dritten Implantationsgebiete des ersten Leitfähigkeitstyps 1131, 1132, 1133 und die ersten bis dritten Implantationsgebiete des zweiten Leitfähigkeitstyps 1151, 1152, 1153 können zum Beispiel in dem Randabschlussbereich angeordnet sein.
  • Die mit Verweis auf 1A bis 1G beschriebene Ausführungsform ist in mehrfacher Hinsicht vorteilhaft. Wenn statt verschiedener Masken zum Implantieren von Dotierstoffen vom n- und p-Typ eine einzige Maske zum Implantieren von Dotierstoffen vom p- und n-Typ verwendet wird, kann ein Ladungsungleichgewicht vermieden werden, das durch Prozessfluktuationen in einer Breite von Implantationsmaskenöffnungen der verschiedenen Masken hervorgerufen wird. Überdies nimmt, wenn eine Breite der Maskenöffnungen bei einem Übergangsgebiet zwischen dem Transistorzellenbereich und dem Randabschlussbereich abnimmt, eine Dosis der Implantationsgebiete mit abnehmender Breite der Maskenöffnungen aufgrund von Abschattungseffekten des Implantationsstrahls durch die Maske ab. Dadurch kann ein Ladungsungleichgewicht, das durch ein Äußerstes der p- und n-dotierten Gebiete hervorgerufen wird, verringert werden, was ein geringeres Ladungsungleichgewicht in diesem Gebiet zur Folge hat. Geneigte Implantationen durch Maskenöffnungen ermöglichen eine Herstellung von Gebieten kleiner lateraler Abmessungen verglichen mit der lateralen Abmessung der Maskenöffnungen.
  • Bezug nehmend auf die schematische Draufsicht von 2 nimmt eine Breite der ersten bis dritten langgestreckten Maskenöffnungen 1081, 1082, 1083 entlang der ersten lateralen Richtung y in einem Endbereich 118 zum Beispiel stufenweise und/oder kontinuierlich ab. Der Endbereich kann sich in einen Randabschlussbereich erstrecken, der Grabensegmente mit einer geringeren Breite als in einem Zellenbereich enthält.
  • 3A bis 3H sind schematische Drauf- und Querschnittsansichten eines Halbleiterkörpers zum Veranschaulichen einer anderen Ausführungsform eines Verfahrens zum Herstellen einer Superjunction-Halbleitervorrichtung.
  • Man wird erkennen, dass, obgleich das Verfahren im Folgenden als eine Reihe von Vorgängen oder Ereignissen veranschaulicht und beschrieben ist, die veranschaulichte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in einem beschränkenden Sinn zu interpretieren ist. Beispielsweise können einige Vorgänge in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben sind, stattfinden. Außerdem mögen nicht alle veranschaulichten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu verwirklichen. Auch einer oder mehrere der hierin dargestellten Vorgänge können in einem oder mehreren getrennten Vorgängen und/oder Phasen ausgeführt werden.
  • Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten von 3A wird eine Maske 302 auf einer Prozessoberfläche 304 einer Halbleiterschicht 306 gebildet. Die Maske 302 umfasst langgestreckte Maskenöffnungen 308, die einen Teil der Halbleiterschicht 306 freilegen. Die langgestreckten Maskenöffnungen 308 erstrecken sich entlang der ersten lateralen Richtung y. Die langgestreckten Maskenöffnungen können eine gleiche Breite w aufweisen. Abgesehen von den langgestreckten Maskenöffnungen 308, die in 3A veranschaulicht sind, können zusätzliche Maskenöffnungen in anderen Teilen der Prozessoberfläche 304 vorhanden sein, die in 3A nicht veranschaulicht sind. Die langgestreckten Maskenöffnungen 308 können wie in 3A veranschaulicht streifenförmig sein oder können auch gebogene oder gekrümmte Bereiche umfassen, vorausgesetzt, dass sich die langgestreckten Maskenöffnungen 308 als Ganzes entlang der ersten Richtung y erstrecken. Die langgestreckten Maskenöffnungen können in einem Transistorzellenbereich angeordnet sein. Ein Pitch bzw. Abstand p zwischen den langgestreckten Maskenöffnungen kann einem Abstand der in der Halbleiterschicht 306 herzustellenden Transistorzellen entsprechen.
  • Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten von 3B werden erste Dotierstoffe eines ersten Leitfähigkeitstyps in die Halbleiterschicht 306 basierend auf dem ersten Neigungswinkel α1 zwischen einer Ionenstrahlrichtung 310 und einer Normalen 312 der Prozessoberfläche und basierend auf einem ersten Verdrehwinkel ω1 zwischen der ersten lateralen Richtung y und einer Projektion der Ionenstrahlrichtung 310 auf die Prozessoberfläche 304 implantiert. Beispiele der ersten Dotierstoffe für Halbleiterschichten, die aus Silizium bestehen oder dieses enthalten, sind Bor (B), Aluminium (A1), Gallium (Ga) für eine p-Typ-Dotierung und Phosphor (P), Arsen (As), Antimon (Sb) für eine n-Typ-Dotierung. In einigen Ausführungsformen wird der erste Neigungswinkel α1 in einem Bereich von 20° bis 80° oder in einem Bereich von 30° bis 70° eingestellt. Der erste Verdrehwinkel ω1 wird in einigen Ausführungsformen in einem Bereich von 80° bis 100° eingestellt. Die Implantation der ersten Dotierstoffe durch die langgestreckten Maskenöffnungen 308 hat Implantationsgebiete 313 des ersten Leitfähigkeitstyps zur Folge.
  • Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten von 3C werden zweite Dotierstoffe eines zweiten Leitfähigkeitstyps in die Halbleiterschicht 306 basierend auf dem zweiten Neigungswinkel α2 zwischen einer Ionenstrahlrichtung 314 und einer Normalen 312 der Prozessoberfläche und basierend auf dem zweiten Verdrehwinkel ω2 zwischen der ersten lateralen Richtung y und einer Projektion der Ionenstrahlrichtung 314 auf die Prozessoberfläche 304 implantiert. Der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp sind verschieden. Der erste Leitfähigkeitstyp kann ein n-Typ sein, und der zweite Leitfähigkeitstyp kann ein p-Typ sein, oder umgekehrt. Beispiele der zweiten Dotierstoffe für Halbleiterschichten, die aus Silizium bestehen oder dieses enthalten, sind Bor (B), Aluminium (A1), Gallium (Ga) für eine p-Typ-Dotierung und Phosphor (P), Arsen (As), Antimon (Sb) für eine n-Typ-Dotierung. In einigen Ausführungsformen ist der zweite Neigungswinkel α2 in einem Bereich von +20° bis +80° eingestellt. Der zweite Verdrehwinkel ω2 ist in einigen Ausführungsformen in einem Bereich von -80° bis -100° eingestellt. Die Implantation der zweiten Dotierstoffe durch die langgestreckten Maskenöffnungen 3081 ergibt Implantationsgebiete 315 des zweiten Leitfähigkeitstyps.
  • In einigen Ausführungsformen wird der zweite Neigungswinkel α2 auf +α1 eingestellt.
  • In einigen Ausführungsformen wird der zweite Verdrehwinkel ω2 auf -ω1 eingestellt.
  • In einigen Ausführungsformen wird eine Dicke h der Maske 102 in einem Bereich von 0,1 x w/tan(α1) bis 0,9 x w/tan(α1) oder in einem Bereich von 0,1 x w/tan(α2) bis 0,9 x w/tan(α2) eingestellt, wobei w die Breite einer der langgestreckten Maskenöffnungen ist.
  • Bezug nehmend auf die schematische Querschnittsansicht von 3D wird eine Dicke der Halbleiterschicht 306 erhöht, indem eine epitaktische Schicht 3061 gebildet wird. Die epitaktische Schicht 3061 kann durch einen Prozess zum Züchten epitaktischer Schichten, zum Beispiel chemische Gasphasenabscheidung (CVD), gebildet werden. In einigen Ausführungsformen wird eine Dicke der epitaktischen Schicht 3061 in einem Bereich von 1 µm bis 15 µm, beispielsweise in einem Bereich von 2 µm bis 8 µm, eingestellt.
  • Nach Ausführen der mit Verweis auf 3A bis 3D veranschaulichten und beschriebenen Prozesse werden die in Bezug auf 3A bis 3C veranschaulichten Prozesse wiederholt, wobei die langgestreckten Maskenöffnungen zu den vorher ausgebildeten langgestreckten Maskenöffnungen in 3A entlang einer zweiten lateralen Richtung um einen Versatz o gestaffelt bzw. versetzt sind und Verdrehwinkel der 1B und 1C vertauscht werden. Mit anderen Worten werden anstelle einer Implantation der ersten Dotierstoffe basierend auf dem ersten Verdrehwinkel ω1, wie in 1B veranschaulicht, die ersten Dotierstoffe basierend auf dem zweiten Verdrehwinkel ω2 implantiert. Desgleichen werden statt eines Implantierens der zweiten Dotierstoffe basierend auf dem zweiten Verdrehwinkel ω2, wie in 1C veranschaulicht, die zweiten Dotierstoffe basierend auf dem ersten Verdrehwinkel ω1 implantiert. Dies wird mit Verweis auf 3E bis 3G unten veranschaulicht werden.
  • Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten von 3E wird eine Maske 3021 auf der Prozessoberfläche 304 der Halbleiterschicht 306 gebildet. Die Maske 3021 umfasst langgestreckte Maskenöffnungen 3081, die einen Teil der Halbleiterschicht 306 freilegen. Die langgestreckten Maskenöffnungen 3081 sind zu den vorher ausgebildeten langgestreckten Maskenöffnungen 308 in 3A entlang der zweiten lateralen Richtung x um einen Versatz o versetzt. Die vorher gebildeten langgestreckten Maskenöffnungen 308 in 3A sind in 3E zu Veranschaulichungszwecken durch eine gestrichelte Linie dargestellt. In einigen Ausführungsformen ist der Versatz o kleiner oder gleich der Hälfte des Abstands p zwischen benachbarten Maskenöffnungen 3081 in einem Transistorzellenbereich.
  • Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten von 3F werden erste Dotierstoffe des ersten Leitfähigkeitstyps in die Halbleiterschicht 306 implantiert, basierend auf dem zweiten Neigungswinkel α2 zwischen einer Ionenstrahlrichtung 3101 und der Normalen 312 der Prozessoberfläche und basierend auf dem zweiten Verdrehwinkel co2 zwischen der ersten lateralen Richtung y und einer Projektion einer Ionenstrahlrichtung 3101 auf die Prozessoberfläche 304. Die Implantation der ersten Dotierstoffe durch die langgestreckten Maskenöffnungen 3081 hat Implantationsgebiete 313 des ersten Leitfähigkeitstyps zur Folge.
  • Bezug nehmend auf die schematischen Drauf- und Querschnittsansichten von 3G werden zweite Dotierstoffe des zweiten Leitfähigkeitstyps in die Halbleiterschicht 306 implantiert, basierend auf dem ersten Neigungswinkel α1 zwischen einer Ionenstrahlrichtung 314 und einer Normalen 312 der Prozessoberfläche und basierend auf dem ersten Verdrehwinkel ω1 zwischen der ersten lateralen Richtung y und einer Projektion einer Ionenstrahlrichtung 3141 auf die Prozessoberfläche 304. Die Implantation der zweiten Dotierstoffe durch die langgestreckten Maskenöffnungen 3081 ergibt Implantationsgebiete 315 des zweiten Leitfähigkeitstyps.
  • Der Prozess, der in 3D veranschaulicht ist, gefolgt von den in 3A bis 3C veranschaulichten Prozessen auf der einen Seite und den in 3E bis 3G veranschaulichten Prozessen auf der anderen Seite, kann abwechselnd wiederholt werden, um eine vertikale Ausdehnung der Superjunction-Struktur in Verbindung mit Implantationsdosen der ersten und zweiten Dotierstoffe an eine gewünschte Drain-Source-Sperrspannung der endgültigen Vorrichtung anzupassen. Beispiele einer Drain-Source-Sperrspannung oder von Vorrichtungsspannungsklassen umfassen Sperrspannungen im Bereich von Hunderten von Volt, zum Beispiel 400 V, 500 V, 600 V, 650 V, 700 V, 800 V, 900 V, 1000 V.
  • In 3H ist eine Ausführungsform veranschaulicht, die die Implantationsgebiete 313, 315 an gegenüberliegenden Enden eines Junction-Abschlussbereichs eines Transistors veranschaulicht. Aufgrund des Versatzes o der Maske und einer Umkehrung von Implantations-Verdrehwinkeln zwischen Implantationen sukzessiver epitaktischer Ebenen kann ein Ladungsungleichgewicht, das durch ein Äußerstes der p- und n-dotierten Gebiete verursacht wird, verringert werden, indem jedes zweite Implantationsgebiet entlang der vertikalen Richtung in äußersten Gebieten 318, 319 einer Dotierstoffimplantation weggelassen wird.
  • Bezug nehmend auf die schematische Querschnittsansicht von 4 umfassen die Verfahren, die oben mit Verweis auf 1A bis 3H beschrieben wurden, zusätzlich zum Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps in die Halbleiterschicht, basierend auf dem ersten Neigungswinkel α1 wie in 1B, 1F, 3B veranschaulicht, ein Implantieren weiterer Dotierstoffe des ersten Leitfähigkeitstyps, basierend auf einem dritten Neigungswinkel α3, wobei ein Absolutwert des dritten Neigungswinkels α3 größer als ein Absolutwert des ersten Neigungswinkels α1 eingestellt ist, d.h. α3 > α1.
  • In einigen Ausführungsformen umfasst die Vielzahl langgestreckter Maskenöffnungen eine erste langgestreckte Maskenöffnung 4081 außerhalb eines Transistorzellenbereichs 420 einer Halbleiterschicht 406, zum Beispiel in einem Randabschlussbereich, und eine zweite langgestreckte Maskenöffnung 4082 innerhalb des Transistorzellenbereichs 420. Eine Breite w1 der ersten langgestreckten Maskenöffnungen 4081 ist größer eingestellt als eine Breite w2 der zweiten langgestreckten Maskenöffnungen 4082. Die Breiten w1, w2 werden entlang einer Projektion der Ionenstrahlrichtung auf die Prozessoberfläche gemessen.
  • In einigen Ausführungsformen ist eine Dicke h einer Maske 402 mit den ersten und zweiten langgestreckten Maskenöffnungen 4081, 4082 größer als w2/tan(α3) eingestellt. Dadurch werden die Dotierstoffe des ersten Leitfähigkeitstyps aufgrund von Abschattungseffekten durch die Maske 402 daran gehindert, durch die zweite langgestreckte Maskenöffnung 4082 in die Halbleiterschicht 406 einzutreten.
  • Obgleich die Implantationen der ersten und zweiten Dotierstoffe, wie z.B. in 1B, 1C veranschaulicht ist, durch die erste langgestreckte Maskenöffnung 4081 auch in die Halbleiterschicht 406 eintreten werden, können diese Implantationen einander in Bezug auf eine Nettodotierung weitgehend aufheben, und daher können die dritten Dotierstoffe, die durch die erste langgestreckte Maskenöffnung 4081 eingeführt werden, eine Nettodotierung eines Halbleitergebiets wie etwa eines Feldstoppgebiets, das außerhalb des Transistorzellenbereichs 420 angeordnet ist, definieren, ohne eine zusätzliche Fotomaske zu erfordern. Implantationsdosen der dritten Dotierstoffe können zum Beispiel größer als die Implantationsdosen für jeden der ersten und zweiten Dotierstoffe sein.
  • Weitere Prozesse können folgen, um die Superjunction-Halbleitervorrichtung fertigzustellen. Beispiele weiterer Prozesse beinhalten eine Ausbildung eines Gatedielektrikums, einer Gateelektrode, von Lastanschlüssen an gegenüberliegenden Oberflächen des Halbleiterkörpers und Verdrahtungsbereichen, eine thermische Prozessierung für eine vertikale wechselseitige Diffusion bzw. Interdiffusion von Dotierstoffen in den Implantationsgebieten.
  • 5 veranschaulicht eine Ausführungsform einer Querschnittsansicht einer Halbleitervorrichtung, die wie mit Verweis auf die obigen Ausführungsformen beschrieben hergestellt wurde.
  • In der in 5 veranschaulichten Ausführungsform enthält ein Halbleiterkörper mit einer Halbleiterschicht 506 auf einem hochdotierten Halbleitersubstrat 507 einen n-Kanal-Feldeffekttransistor (NFET) mit vertikaler Superjunction-Struktur (SJ).
  • Eine Superjunction-Struktur des SJ-NFET umfasst p- und n-dotierte Gebiete 580, 590 in einem Transistorzellenbereich 520, welche durch vertikale Interdiffusion von Dotierstoffen der Implantationsgebiete 1131, 1132, 1133, 1151, 1152 bzw. 1153 von 1G oder durch vertikale Interdiffusion von Dotierstoffen der Implantationsgebiete 313 bzw. 315 von 3G oder 3H gebildet werden. Eine optionale Sockelschicht ist zwischen der Superjunction-Struktur und dem hochdotierten Halbleitersubstrat 507 angeordnet.
  • Das hochdotierte Halbleitersubstrat 507 bildet ein Draingebiet. Jedes der p-dotierten Gebiete 580, 590 grenzt an eine Unterseite eines p-dotierten Bodygebiets 583. Das p-dotierte Bodygebiet 583 ist mit einem Sourcekontakt 588 an einer ersten Oberfläche 504 der Halbleiterschicht 506 elektrisch gekoppelt. N+-dotierte Sourcegebiete 582 grenzen an die erste Oberfläche 504 und sind mit dem Sourcekontakt 588 elektrisch gekoppelt. Eine planare Gatestruktur, die ein Gatedielektrikum 584 und eine Gateelektrode 585 umfasst, ist auf der Halbleiterschicht 506 an der ersten Oberfläche 504 angeordnet und dafür eingerichtet, eine Leitfähigkeit in einem Kanalgebiet 587 durch Feldeffekt zu steuern. Dadurch kann ein Stromfluss zwischen dem Sourcekontakt 588 an der ersten Oberfläche 504 und einem Drainkontakt 586 an einer zweiten Oberfläche 589 des Halbleiterkörpers gesteuert werden. Die Source- und Drainkontakte 588, 586 können leitfähige Materialien wie etwa Metall(e) und/oder hochdotiertes (hochdotierte) Halbleitermaterial (Halbleitermaterialien) umfassen.
  • Der in 5 veranschaulichte vertikale SJ-NFET ist ein Beispiel einer Halbleitervorrichtung, die eine Superjunction-Struktur wie oben beschrieben enthält. Andere Ausführungsformen können beispielsweise n- oder p-Kanal-FETs mit vertikaler SJ, FETs mit lateraler SJ einschließlich Source- und Drainkontakten an einer gemeinsamen Seite, laterale oder vertikale Bipolartransistoren mit isoliertem Gate (IGBTs) umfassen.
  • Die in 1A bis 1G veranschaulichten Herstellungsprozesse können einen Teil der Superjunction-Struktur wie in einem Vorrichtungsbereich 521 in 5 veranschaulicht, zur Folge haben. Der Vorrichtungsbereich 521 kann beispielsweise ein Teil eines Randabschlussbereichs sein.
  • Eine Breite von n-dotierten Gebieten 5901, 5902, 5903, welche von einer vertikalen Interdiffusion von Dotierstoffen der Implantationsgebiete des zweiten Leitfähigkeitstyps 1151, 1152 bzw. 1153 von 1G stammen, nimmt von einem der n-dotierten Gebiete im Vorrichtungsbereich 521 zu einem anderen der n-dotierten Gebiete im Vorrichtungsbereich 521 entlang einer lateralen Richtung -x sukzessiv ab. Eine Breite von p-dotierten Gebieten 5801, 5802, 5803, welche von einer vertikalen Interdiffusion von Dotierstoffen der Implantationsgebiete 1131, 1132 bzw. 1133 von 1G stammen, nimmt von einem der p-dotierten Gebiete in dem Vorrichtungsbereich 521 zu einem anderen der p-dotierten Gebiete im Vorrichtungsbereich 521 entlang einer zweiten Richtung -x sukzessiv ab. In einigen anderen Ausführungsformen kann die Breite mit einem oder mehr als einem Gebiet gleicher Breite stufenweise abnehmen, bevor eine weitere Reduzierung der Breite stattfindet.
  • Im veranschaulichten Bereich der Halbleiterschicht 506 im Vorrichtungsbereich 521 ist eine erste Breite w12 des n-dotierten Gebiets 5901 größer als eine zweite Breite w22 des n-dotierten Gebiets 5902. Die zweite Breite w22 des n-dotierten Gebiets 5902 ist größer als eine dritte Breite w32 des n-dotierten Gebiets 5903. Desgleichen ist eine erste Breite w11 des p-dotierten Gebiets 5801 größer als eine zweite Breite w21 des p-dotierten Gebiets 5802. Die zweite Breite w21 des p-dotierten Gebiets 5802 ist größer als eine dritte Breite w31 des p-dotierten Gebiets 5803. In einigen Ausführungsformen können, wenn z.B. Dotierstoffe vom p- und n-Typ mit ähnlichen Diffusionscharakteristiken verwendet werden und/oder die p- und n-Implantationsgebiete basierend auf ähnlichen absoluten Implantationsneigungswinkeln hergestellt werden, die ersten Breiten w11, w12 gleich sein, können die zweiten Breiten w21, w22 gleich sein, und die dritten Breiten w31, 32 können gleich sein. In einigen anderen Ausführungsformen können, wenn beispielsweise Dotierstoffe vom p- und n-Typ mit verschiedenen Diffusionscharakteristiken verwendet werden und/oder die Implantationsgebiete basierend auf ähnlichen absoluten Implantationsneigungswinkeln hergestellt werden, die ersten Breiten w11, w12 verschieden sein, können die zweiten Breiten w21, w22 verschieden sein, und die dritten Breiten w31, w32 können verschieden sein.
  • Die in 3A bis 3H veranschaulichten Herstellungsprozesse können einen Teil der Superjunction-Struktur wie im Vorrichtungsbereich 522 in 5 veranschaulicht ergeben. Der Vorrichtungsbereich 522 kann zum Beispiel Teil eines Randabschlussbereichs sein.
  • In dem veranschaulichten Bereich der Halbleiterschicht 506 in dem Vorrichtungsbereich 522 ist in einem ersten Halbleiterbereich 592, der an ein äußerstes Gebiet 595 der n- und p-dotierten Gebiete entlang der zweiten Richtung x grenzt, eine Vielzahl erster n- und p-dotierter Teilgebiete 5931, 5932, 5933, 5941, 5942, 5943 entlang einer Ausdehnung des äußersten Gebiets 595 der n- und p-dotierten Gebiete 580, 590 in einer vertikalen Richtung senkrecht zu einer Ebene abwechselnd angeordnet, die durch laterale Richtungen y und x aufgespannt wird. Durch Variieren von Prozessparametern von Teilschicht zu Teilschicht kann beispielsweise eine Kontur der p-dotierten Teilgebiete auch gekrümmt oder zu einem Oberflächennormal geneigt sein.
  • Die in 4 veranschaulichten Herstellungsprozesse können ein Feldstoppgebiet 597 in einem Vorrichtungsbereich 523 der Halbleiterschicht 506, wie in 5 veranschaulicht ist, zur Folge haben. Das Feldstoppgebiet 597 ist von einem Leitfähigkeitstyp gleich dem Leitfähigkeitstyp einer Driftzone oder der n+-dotierten Sourcegebiete 582 oder des hochdotierten Halbleitersubstrats 507. In der in 5 veranschaulichten Ausführungsform ist das Feldstoppgebiet 597 n-dotiert. In anderen Ausführungsformen, die auf p-dotierten Driftzonen basieren, kann das Feldstoppgebiet 597 auch p-dotiert sein.
  • Eine Dosis von p-Dotierstoffen in dem n-dotierten Feldstoppgebiet 597 ist gleich einer Dosis von p-Dotierstoffen eines der p-dotierten Gebiete 580, gemessen entlang einer vertikalen Ausdehnung 599 zwischen einer vertikalen Mitte und einer Unterseite des einen der p-dotierten Gebiete 580. Dies wird durch die Implantationen von Dotierstoffen vom p-Typ hervorgerufen, die wie in den obigen Ausführungsformen beschrieben auf dem Neigungswinkel α1 oder α2 basieren.
  • Strukturen, die in den Vorrichtungsbereichen 521, 522, 523 veranschaulicht sind, können in einer Halbleitervorrichtung kombiniert werden. Auch können einige oder kann eine der Strukturen, die in den Vorrichtungsbereichen 521, 522, 523 veranschaulicht sind, in der Halbleitervorrichtung vorhanden sein.

Claims (19)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleiterkörper, wobei das Verfahren umfasst: i) Bilden einer Maske (102) auf einer Prozessoberfläche (104) einer Halbleiterschicht (106), wobei die Maske (102) eine Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) umfasst, die einen Teil der Halbleiterschicht (106) freilegen, wobei sich die Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) entlang einer ersten lateralen Richtung (y) erstreckt und wobei zumindest einige der Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) sich in einer Breite (w1, w2, w3) unterscheiden; ii) Implantieren erster Dotierstoffe eines ersten Leitfähigkeitstyps in die Halbleiterschicht (106), basierend auf einem ersten Neigungswinkel α1 zwischen einer Ionenstrahlrichtung (110) und einer Normalen (112) der Prozessoberfläche und basierend auf einem ersten Verdrehwinkel ω1 zwischen der ersten lateralen Richtung (y) und einer Projektion der Ionenstrahlrichtung (110) auf die Prozessoberfläche (104); iii) Implantieren zweiter Dotierstoffe eines zweiten Leitfähigkeitstyps in die Halbleiterschicht (106), basierend auf einem zweiten Neigungswinkel α2 zwischen einer Ionenstrahlrichtung (110) und der Normalen (112) der Prozessoberfläche und basierend auf einem zweiten Verdrehwinkel ω2 zwischen der ersten lateralen Richtung (y) und einer Projektion der Ionenstrahlrichtung (110) auf die Prozessoberfläche (104); iv) Erhöhen einer Dicke der Halbleiterschicht (106) durch Ausbilden einer epitaktischen Schicht (1061); v) Wiederholen von i) bis iii).
  2. Verfahren nach Anspruch 1, wobei die Breite der langgestreckten Maskenöffnungen von den zumindest einigen der Vielzahl der langgestreckten Maskenöffnungen (1081, 1082, 1083) entlang einer zweiten Richtung (x) von einem Transistorzellenbereich zu einem Junction-Übergangsbereich abnimmt.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleiterkörper, wobei das Verfahren umfasst: i) Bilden einer Maske (302) auf einer Prozessoberfläche (304) einer Halbleiterschicht (306), wobei die Maske (302) eine Vielzahl langgestreckter Maskenöffnungen (308) umfasst, die einen Teil der Halbleiterschicht (306) freilegen, wobei die Vielzahl langgestreckter Maskenöffnungen (308) sich entlang einer ersten lateralen Richtung (y) erstreckt; ii) Implantieren von Dotierstoffen eines ersten Leitfähigkeitstyps in die Halbleiterschicht (306), basierend auf einem ersten Neigungswinkel α1 zwischen einer Ionenstrahlrichtung (310) und einer Normalen (312) einer Prozessoberfläche und basierend auf einem ersten Verdrehwinkel ω1 zwischen der ersten lateralen Richtung (y) und einer Projektion der Ionenstrahlrichtung (310) auf die Prozessoberfläche (304); iii) Implantieren von Dotierstoffen eines zweiten Leitfähigkeitstyps in die Halbleiterschicht (306), basierend auf einem zweiten Neigungswinkel ω2 zwischen einer Ionenstrahlrichtung (310) und der Normalen (312) der Prozessoberfläche und basierend auf einem zweiten Verdrehwinkel ω2 zwischen der ersten lateralen Richtung (y) und einer Projektion der Ionenstrahlrichtung (310) auf die Prozessoberfläche (304); iv) Erhöhen einer Dicke der Halbleiterschicht (306) durch Ausbilden einer epitaktischen Schicht (3061); v) Wiederholen von i) bis iv), wobei die langgestreckten Maskenöffnungen (308) zu den in Prozess i) vorher gebildeten langgestreckten Maskenöffnungen (308) entlang einer zweiten lateralen Richtung (x) um einen Versatz (o) versetzt werden und die Neigungs- und Verdrehwinkel von ii) und iii) vertauscht werden.
  4. Verfahren nach Anspruch 3, wobei der Versatz (o) kleiner oder gleich der Hälfte eines Abstands (p) zwischen benachbarten Maskenöffnungen (308) in einem Transistorzellenbereich ist.
  5. Verfahren nach Anspruch 3 oder 4, wobei eine gleiche Lithografiemaske für Prozesse i) und v) verwendet wird.
  6. Verfahren nach einem der Ansprüche 3 bis 5, ferner umfassend vi) Wiederholen von i) bis v).
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Neigungswinkel α1 in einem Bereich von 20° bis 80° eingestellt ist und der zweite Neigungswinkel α2 in einem Bereich von 20° bis 80° eingestellt ist.
  8. Verfahren nach Anspruch 7, wobei der zweite Neigungswinkel α2 auf α1 eingestellt ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Verdrehwinkel ω1 in einem Bereich von 80° bis 100° eingestellt ist und der zweite Verdrehwinkel ω2 in einem Bereich von -80° bis -100° eingestellt ist.
  10. Verfahren nach Anspruch 9, wobei der zweite Verdrehwinkel ω2 auf -ω1 eingestellt ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Dicke h der Maske (102, 302) in einem Bereich von 0,1 x w/tan(α1) bis 0,9 x w/tan(α1) eingestellt ist, wobei w einer Breite einer der Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) entspricht.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung in einem Halbleiterkörper, wobei das Verfahren umfasst: i) Bilden einer Maske (102) auf einer Prozessoberfläche (104) einer Halbleiterschicht (106), wobei die Maske (102) eine Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) umfasst, die einen Teil der Halbleiterschicht (106) freilegen, wobei sich die Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) entlang einer ersten lateralen Richtung (y) erstreckt und wobei zumindest einige der Vielzahl langgestreckter Maskenöffnungen (1081, 1082, 1083) sich in einer Breite (w1, w2, w3) unterscheiden; ii) Implantieren erster Dotierstoffe eines ersten Leitfähigkeitstyps in die Halbleiterschicht (106), basierend auf einem ersten Neigungswinkel α1 zwischen einer Ionenstrahlrichtung (110) und einer Normalen (112) der Prozessoberfläche und basierend auf einem ersten Verdrehwinkel ω1 zwischen der ersten lateralen Richtung (y) und einer Projektion der Ionenstrahlrichtung (110) auf die Prozessoberfläche (104); iii) Implantieren zweiter Dotierstoffe eines zweiten Leitfähigkeitstyps in die Halbleiterschicht (106), basierend auf einem zweiten Neigungswinkel α2 zwischen einer Ionenstrahlrichtung (110) und der Normalen (112) der Prozessoberfläche und basierend auf einem zweiten Verdrehwinkel ω2 zwischen der ersten lateralen Richtung (y) und einer Projektion der Ionenstrahlrichtung (110) auf die Prozessoberfläche (104); iv) Erhöhen einer Dicke der Halbleiterschicht (106) durch Ausbilden einer epitaktischen Schicht (1061); v) Wiederholen von i) bis iii), wobei Prozess ii) zusätzlich zu einem Implantieren von Dotierstoffen eines ersten Leitfähigkeitstyps in die Halbleiterschicht (106, 306), basierend auf einem ersten Neigungswinkel α1, ein Implantieren weiterer Dotierstoffe des ersten Leitfähigkeitstyps basierend auf einem dritten Neigungswinkel α3 einschließt, wobei ein Absolutwert des dritten Neigungswinkels α3 größer als ein Absolutwert des ersten Neigungswinkels α1 eingestellt ist.
  13. Verfahren nach Anspruch 12, wobei die Vielzahl langgestreckter Maskenöffnungen eine erste langgestreckte Maskenöffnung (4081) außerhalb eines Transistorzellenbereichs (420) und eine zweite langgestreckte Maskenöffnung (4082) innerhalb des Transistorzellenbereichs (420) umfasst und eine Breite w1 der ersten langgestreckten Maskenöffnung (4081) größer eingestellt ist als eine Breite w2 der zweiten langgestreckten Maskenöffnung (4082).
  14. Verfahren nach Anspruch 13, wobei eine Dicke h der Maske (302) größer als w2/tan(α3) eingestellt ist.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Breite von zumindest einigen der Vielzahl langgestreckter Maskenöffnungen in einem Endbereich (118) entlang der ersten lateralen Richtung abnimmt.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei die langgestreckten Maskenöffnungen streifenförmig sind.
  17. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Ausbilden von Source-, Body- und Kontaktgebieten (582, 583, 588) an einer ersten Oberfläche (504) des Halbleiterkörpers; und Ausbilden von Drain- und Kontaktgebieten (586) an einer zweiten Oberfläche (589) des Halbleiterkörpers, die der ersten Oberfläche (504) gegenüberliegt.
  18. Halbleitervorrichtung, umfassend: eine Superjunction-Struktur in einem Halbleiterkörper, wobei die Superjunction-Struktur eine Vielzahl langgestreckter n- und p-dotierter Gebiete (590, 580) umfasst, die sich entlang einer ersten lateralen Richtung (y) parallel erstrecken und entlang einer zweiten lateralen Richtung (x) abwechselnd angeordnet sind; und wobei eine Breite der langgestreckten n-dotierten Gebiete von einem der langgestreckten n-dotierten Gebiete in einem Randabschlussbereich zu einem anderen der langgestreckten n-dotierten Gebiete im Randabschlussbereich entlang der zweiten Richtung sukzessiv abnimmt, und eine Dotierstoffdosis der langgestreckten n- und p-dotierten Gebiete (590, 580) mit abnehmender Breite abnimmt.
  19. Halbleitervorrichtung nach Anspruch 18, wobei eine Breite der langgestreckten p-dotierten Gebiete von einem der langgestreckten p-dotierten Gebiete in einem Randabschlussbereich zu einem anderen der langgestreckten p-dotierten Gebiete im Randabschlussbereich entlang der zweiten Richtung sukzessiv abnimmt.
DE102016111940.7A 2016-06-29 2016-06-29 Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung Active DE102016111940B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016111940.7A DE102016111940B4 (de) 2016-06-29 2016-06-29 Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
US15/635,821 US9954093B2 (en) 2016-06-29 2017-06-28 Method of manufacturing a super junction semiconductor device and super junction semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016111940.7A DE102016111940B4 (de) 2016-06-29 2016-06-29 Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung

Publications (3)

Publication Number Publication Date
DE102016111940A1 DE102016111940A1 (de) 2018-01-04
DE102016111940A8 DE102016111940A8 (de) 2018-11-08
DE102016111940B4 true DE102016111940B4 (de) 2019-07-25

Family

ID=60662204

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016111940.7A Active DE102016111940B4 (de) 2016-06-29 2016-06-29 Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung

Country Status (2)

Country Link
US (1) US9954093B2 (de)
DE (1) DE102016111940B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016110523B4 (de) * 2016-06-08 2023-04-06 Infineon Technologies Ag Verarbeiten einer Leistungshalbleitervorrichtung
US11093208B2 (en) 2018-02-16 2021-08-17 Valve Corporation Using detected pupil location to align optical components of a head-mounted display
KR102554248B1 (ko) * 2019-02-28 2023-07-11 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법
EP3742476A1 (de) * 2019-05-20 2020-11-25 Infineon Technologies AG Verfahren zur implantation von spezies in ein substrat in verschiedene tiefen
CN112447505B (zh) * 2019-09-03 2022-11-22 华润微电子（重庆）有限公司 自平衡超结结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10106006A1 (de) 2000-02-09 2001-08-16 Fuji Electric Co Ltd SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10337808B3 (de) 2003-08-14 2004-10-21 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
EP1420457B1 (de) * 2002-11-14 2012-01-11 STMicroelectronics Srl Herstellungsverfahren eines Leistungs-Halbleiterbauelements mit isoliertem Gate und mit Schottky-Diode
DE102006022126B4 (de) * 2006-05-11 2015-04-09 Infineon Technologies Ag Verfahren zum Herstellen eines elektronischen Bauelementes
US7759179B2 (en) * 2008-01-31 2010-07-20 International Business Machines Corporation Multi-gated, high-mobility, density improved devices
KR101539399B1 (ko) * 2008-09-24 2015-07-24 삼성전자주식회사 반도체 소자 및 그 제조방법
US8183666B2 (en) 2009-10-29 2012-05-22 Infineon Technologies Ag Semiconductor device including semiconductor zones and manufacturing method
US8785306B2 (en) 2011-09-27 2014-07-22 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
TWI463571B (zh) * 2011-12-08 2014-12-01 Vanguard Int Semiconduct Corp 半導體裝置的製造方法
US20140001514A1 (en) 2012-07-02 2014-01-02 Infineon Technologies Ag Semiconductor Device and Method for Producing a Doped Semiconductor Layer
US8823084B2 (en) 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US9275862B2 (en) 2013-05-10 2016-03-01 Infineon Technologies Austria Ag Compensation devices
US9711357B1 (en) * 2016-03-21 2017-07-18 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device with epitaxial layers and an alignment structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10106006A1 (de) 2000-02-09 2001-08-16 Fuji Electric Co Ltd SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10337808B3 (de) 2003-08-14 2004-10-21 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur

Also Published As

Publication number Publication date
DE102016111940A1 (de) 2018-01-04
DE102016111940A8 (de) 2018-11-08
US20180006147A1 (en) 2018-01-04
US9954093B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102016111940B4 (de) Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE102015103067B3 (de) Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102013105567A1 (de) Halbleitervorrichtung mit Trenchstrukturen
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102016119799A1 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102016113129B3 (de) Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
DE102016115759B4 (de) Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
DE102015106979B4 (de) Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102015105718A1 (de) Halbleiterdiode
DE102015106693A1 (de) Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung
DE102016100565A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102014118768A1 (de) Halbleiterbauelement mit einem metall-halbleiter-übergang und herstellungsweise dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative