DE102016113129B3 - Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält - Google Patents

Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält Download PDF

Info

Publication number
DE102016113129B3
DE102016113129B3 DE102016113129.6A DE102016113129A DE102016113129B3 DE 102016113129 B3 DE102016113129 B3 DE 102016113129B3 DE 102016113129 A DE102016113129 A DE 102016113129A DE 102016113129 B3 DE102016113129 B3 DE 102016113129B3
Authority
DE
Germany
Prior art keywords
compensation
substructure
along
semiconductor device
substructures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016113129.6A
Other languages
English (en)
Inventor
Anton Mauder
Dethard Peters
Rudolf Elpelt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016113129.6A priority Critical patent/DE102016113129B3/de
Priority to US15/649,870 priority patent/US10115791B2/en
Application granted granted Critical
Publication of DE102016113129B3 publication Critical patent/DE102016113129B3/de
Priority to US16/169,671 priority patent/US10615254B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Eine Ausführungsform einer Halbleitervorrichtung (10, 11, 12, 13, 14, 15) umfasst ein Bodygebiet (108) eines ersten Leitfähigkeitstyps in einem SiC-Halbleiterkörper (101) eines zweiten Leitfähigkeitstyps. Eine Superjunction-Struktur (110) befindet sich im SiC-Halbleiterkörper (101) und enthält einen Driftzonenabschnitt (111), der vom zweiten Leitfähigkeitstyp ist, und eine Kompensationsstruktur (112) des ersten Leitfähigkeitstyps. Die Kompensationsstruktur (112) grenzt an das Bodygebiet (108) und umfasst Kompensations-Substrukturen (113, 114, 1143, 1144, 1145), die entlang einer zu einer Oberfläche (106) des SiC-Halbleiterkörpers (101) senkrechten vertikalen Richtung (z) aufeinanderfolgend angeordnet sind. Die Kompensations-Substrukturen umfassen eine erste Kompensations-Substruktur (113) und eine zweite Kompensations-Substruktur (114). Ein Widerstand (R2) der weiten Kompensations-Substruktur (114) zwischen gegenüberliegenden Enden der zweiten Kompensations-Substruktur (114) entlang der vertikalen Richtung (z) ist zumindest fünfmal größer als ein Widerstand (R1) der ersten Kompensations-Substruktur (113) zwischen gegenüberliegenden Enden der ersten Kompensations-Substruktur (113) entlang der vertikalen Richtung (z).

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, die als Ladungskompensations- oder Superjunction-(SJ-)Halbleitervorrichtungen bekannt sind, zum Beispiel SJ-Feldeffekttransistoren mit isoliertem Gate (SJ-IGFETs) basieren auf einer wechselseitigen Raumladungskompensation von n- und p-dotierten Gebieten in einem Halbleitersubstrat oder -körper, was einen verbesserten Kompromiss zwischen einem flächenspezifischen Einschaltwiderstand Ron × A und einer Durchbruchspannung Vbr zwischen Lastanschlüssen wie etwa Source und Drain ermöglicht, vgl. etwa die Druckschrift US 2014/0 231 912 A1 . Die Leistung einer Ladungskompensation von SJ-Halbleitervorrichtungen hängt von einem lateralen oder horizontalen Ladungsgleichgewicht zwischen den n-dotierten und p-dotierten Gebieten ab. Ein typisches Anwendungsgebiet von SJ-IGFETs für hohe Spannungen, die Spannungen höher als 1000 V oder höher als 1500 V sperren können, betrifft Motorantriebe. Da Motorwicklungen aufeinandergestapelt sind, müssen Spannungsrampen an dem Motoranschluss oder den Motorwicklungen beschränkt werden. Typische Spannungsrampen während Schaltmodi liegen in einem Bereich von mehreren kV/μs. Wenn die Spannungsrampen für den Motor zu hoch werden, wird der Spannungsanstieg zwischen Wicklungssträngen zu hoch und kann ein Altern der Isolierung hervorrufen, zum Beispiel durch partielle Entladung, die zu einem frühen Ausfall des Motors führen kann. Ausfälle können ferner durch hohe kapazitive Ströme verursacht werden, die von den Motorwicklungen durch den Rotor und das Lager zur Erdung fließen. Diese hohen kapazitiven Ströme können auch ein Altern der Lagerung verursachen, das zu einem frühen Ausfall des Motors führen kann.
  • Es ist wünschenswert, eine Schaltcharakteristik einer Superjunction-Halbleitervorrichtung zu verbessern.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch die Lehren der unabhängigen Ansprüche gelöst. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Die vorliegende Offenbarung bezieht sich auf eine Ausführungsform einer Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Bodygebiet eines ersten Leitfähigkeitstyps in einem SiC-Halbleiterkörper eines zweiten Leitfähigkeitstyps. Die Halbleitervorrichtung umfasst ferner eine Superjunction-Struktur im SiC-Halbleiterkörper und enthält einen Driftzonenabschnitt, der vom zweiten Leitfähigkeitstyp ist, und eine Kompensationsstruktur des ersten Leitfähigkeitstyps. Die Kompensationsstruktur grenzt an das Bodygebiet und umfasst Kompensations-Substrukturen, die entlang einer vertikalen Richtung senkrecht zu einer Oberfläche des SiC-Halbleiterkörpers aufeinanderfolgend angeordnet sind. Die Kompensations-Substrukturen umfassen eine erste Kompensations-Substruktur und eine zweite Kompensations-Substruktur. Ein Widerstand der zweiten Kompensations-Substruktur zwischen gegenüberliegenden Enden der zweiten Kompensations-Substruktur entlang der vertikalen Richtung ist mindestens fünfmal größer als ein Widerstand der ersten Kompensations-Substruktur zwischen gegenüberliegenden Enden der ersten Kompensations-Substruktur entlang der vertikalen Richtung.
  • Die vorliegende Offenbarung bezieht sich auf eine weitere Ausführungsform einer Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Bodygebiet eines ersten Leitfähigkeitstyps in einem SiC-Halbleiterkörper eines zweiten Leitfähigkeitstyps. Die Halbleitervorrichtung umfasst ferner eine Superjunction-Struktur im SiC-Halbleiterkörper und enthält einen Driftzonenabschnitt, der vom zweiten Leitfähigkeitstyp ist, und eine Kompensationsstruktur des ersten Leitfähigkeitstyps. Die Kompensationsstruktur grenzt an das Bodygebiet und umfasst Kompensations-Substrukturen, die entlang einer vertikalen Richtung senkrecht zu einer Oberfläche des SiC-Halbleiterkörpers aufeinanderfolgend angeordnet sind. Die Kompensations-Substrukturen umfassen eine erste Kompensations-Substruktur und eine zweite Kompensations-Substruktur. Eine durchschnittliche Dotierungskonzentration entlang einer vertikalen Ausdehnung der ersten Kompensations-Substruktur ist mindestens fünfmal größer als eine durchschnittliche Dotierungskonzentration entlang einer vertikalen Ausdehnung der zweiten Kompensations-Substruktur.
  • Die vorliegende Offenbarung bezieht sich auf noch eine weitere Ausführungsform einer Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Bodygebiet eines ersten Leitfähigkeitstyps in einem SiC-Halbleiterkörper eines zweiten Leitfähigkeitstyps. Der Halbleiterkörper umfasst ferner eine Superjunction-Struktur in dem SiC-Halbleiterkörper und umfasst einen Driftzonenabschnitt, der vom zweiten Leitfähigkeitstyp ist, und eine Kompensationsstruktur des ersten Leitfähigkeitstyps. Die Kompensationsstruktur grenzt an das Bodygebiet und umfasst Kompensations-Substrukturen, die entlang einer vertikalen Richtung senkrecht zu einer Oberfläche des SiC-Halbleiterkörpers aufeinanderfolgend angeordnet sind. Die Kompensations-Substrukturen umfassen eine erste Kompensations-Substruktur und eine zweite Kompensations-Substruktur. Eine Breite der ersten Kompensations-Substruktur ist zumindest fünfmal größer als eine Breite der zweiten Kompensations-Substruktur.
  • Die vorliegende Offenbarung bezieht sich auf noch eine weitere Ausführungsform einer Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Bodygebiet eines ersten Leitfähigkeitstyps in einem SiC-Halbleiterkörper eines zweiten Leitfähigkeitstyps. Die Halbleitervorrichtung umfasst ferner eine Superjunction-Struktur im SiC-Halbleiterkörper und enthält einen Driftzonenabschnitt, der vom zweiten Leitfähigkeitstyp ist, und eine Kompensationsstruktur des ersten Leitfähigkeitstyps. Die Kompensationsstruktur grenzt an das Bodygebiet und umfasst Kompensations-Substrukturen, die entlang einer vertikalen Richtung senkrecht zu einer Oberfläche des SiC-Halbleiterkörpers aufeinanderfolgend angeordnet sind. Die Kompensations-Substrukturen umfassen eine erste Kompensations-Substruktur und eine zweite Kompensations-Substruktur. Die erste Kompensations-Substruktur umfasst eine Vielzahl langgestreckter erster Halbleitergebiete, die sich entlang einer ersten lateralen Richtung parallel erstrecken. Die zweite Kompensations-Substruktur umfasst eine Vielzahl zweiter Halbleitergebiete, die entlang der ersten lateralen Richtung voneinander beabstandet sind.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Offenbarung zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Offenbarung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Offenbarung. Andere Ausführungsformen und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische Querschnittsansicht einer Ausführungsform einer vertikalen SiC-Superjunction-Halbleitervorrichtung, die eine planare Gatestruktur enthält.
  • 1B ist eine schematische Querschnittsansicht einer Ausführungsform einer vertikalen SiC-Superjunction-Halbleitervorrichtung, die eine Graben-Gatestruktur enthält.
  • 2 ist eine schematische Veranschaulichung eines Beispiels eines Dotierungskonzentrationsprofils erster und zweiter Kompensations-Substrukturen entlang einer Linie AA' von 1A.
  • 3 bis 6 sind schematische Querschnittsansichten von Ausführungsformen einer vertikalen SiC-Superjunction-Halbleitervorrichtung.
  • 7A bis 7E sind schematische Draufsichten von Layouts von auf eine Oberfläche eines SiC-Halbleiterkörpers projizierten Kompensations-Substrukturen.
  • 8 ist eine schematische Ansicht, die eine Expansionsansicht von Kompensations-Substrukturen in drei Dimensionen veranschaulicht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” neben dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsgebiets ist, während ein ”n+”-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die Begriffe ”Wafer”, ”Substrat”, ”Halbleiterkörper” oder ”Halbleitersubstrat”, die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat.
  • Der Begriff ”horizontal”, wie dieser in dieser Beschreibung verwendet ist, soll. eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche des Wafers oder eines Die bzw. eines Chips sein.
  • Der Begriff ”vertikal”, wie dieser in dieser Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d. h. parallel zur Normalenrichtung der ersten Oberfläche des Halbleitersubstrats oder Halbleiterkörpers angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrates oder Halbleiterkörpers als durch die untere oder Rückseitenoberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Vorder- oder Frontseite oder Hauptoberfläche des Halbleitersubstrates gebildet betrachtet wird. Die Ausdrücke ”oberhalb” und ”unterhalb”, wie diese in der vorliegenden Beschreibung verwendet sind, sollen daher eine relative Lage eines strukturellen Merkmales zu einem anderen beschreiben.
  • In dieser Beschreibung werden eine Driftzone und weitere Gebiete als n-dotiert beschrieben, während ein Bodygebiet und andere Gebiete als p-dotiert beschrieben werden. Alternativ dazu können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet werden, so dass die Driftzone p-dotiert sein kann und das Bodygebiet n-dotiert sein kann.
  • Eine Bearbeitung eines Halbleiterwafers kann Halbleitervorrichtungen ergeben, die Anschlusskontakte wie etwa Kontaktkissen/pads (oder Elektroden) aufweisen, die die Herstellung eines elektrischen Kontaktes mit den integrierten Schaltungen oder einer in dem Halbleiterkörper enthaltenen getrennten Halbleitervorrichtung erlauben. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips aufgebracht sind. Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Gestalt und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer Schicht vorliegen, die ein Gebiet bedeckt. Irgendein gewünschtes Metall, beispielsweise Al, Cu, Ni, Sn, Au, Ag, Pt, Pd und eine Legierung von einem oder mehrerer dieser Metalle kann als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten müssen nicht homogen oder aus genau einem Material hergestellt sein, das heißt verschiedene Zusammensetzungen und Konzentrationen der Materialien möglich sind, die in den Elektrodenmetallschichten enthalten sind. Als ein Beispiel können die Elektrodenschichten groß genug dimensioniert sein, um mit einem Draht gebondet bzw. verbunden zu werden.
  • In Ausführungsformen, die hier offenbart sind, werden eine oder mehrere leitende Schichten, insbesondere elektrisch leitende Schichten, angewandt. Es soll betont werden, dass derartige Ausdrücke wie ”gebildet” oder ”angewandt bzw. aufgebracht” so zu verstehen sind, alle Arten und Techniken eines Aufbringens von Schichten abzudecken. Insbesondere bedeuten sie, dass sie Techniken umfassen, in welchen Schichten auf einmal beispielsweise als ein Ganzes angewandt werden, z. B. Laminattechniken, sowie Techniken, in welchen Schichten in einer sequentiellen Weise aufgetragen werden, wie beispielsweise durch Sputtern bzw. Zerstäuben, Galvanisieren bzw. Plattieren, Formen, CVD (chemische Dampfabscheidung), PVD (physikalische Dampfabscheidung), Verdampfung, hybride physikalisch-chemische Dampfabscheidung (HPCVD) und so weiter.
  • Die aufgebrachte leitende Schicht kann unter anderem eine oder mehrere Schichten aus Metall, wie z. B. Cu oder Sn oder einer Legierung hiervon, eine Schicht einer leitenden Paste und eine Schicht eines Bondmaterials umfassen. Die Schicht aus Metall kann eine homogene Schicht sein. Die leitende Paste kann Metallpartikel umfassen, die in einem verdampfbaren oder härtbaren Polymermaterial verteilt sind, wobei die Paste ein Fluid, viskos oder wachsförmig sein kann. Das Bond- bzw. Verbindungsmaterial kann elektrisch und mechanisch den Halbleiterchip, beispielsweise an einem Träger oder beispielsweise einem Kontaktclip festmachen bzw. damit verbinden. Ein weiches Lotmaterial oder insbesondere ein Lotmaterial, das in der Lage ist, Diffusionslotbindungen bzw. -bonds zu bilden, kann verwendet werden, beispielsweise Lotmaterial, das einen oder mehrere Stoffe aus Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu umfasst.
  • Ein Vereinzelungsprozess kann verwendet werden, um den Wafer in einzelne Chips zu teilen. Eine beliebige Technik zum Zerteilen kann angewandt werden, beispielsweise Messer-Zerteilen (Sägen), Laser-Zerteilen, Ätzen und so weiter. Der Halbleiterkörper, zum Beispiel ein Halbleiterwafer, kann zerteilt werden, indem der Halbleiterwafer auf ein Band, insbesondere ein Vereinzelungsband, aufgebracht wird, das Zerteilungsmuster, insbesondere ein rechtwinkeliges Muster, auf den Halbleiterwafer z. B. gemäß einer oder mehreren der oben erwähnten Techniken aufgebracht wird und das Band, z. B. entlang vier orthogonalen Richtungen in der Ebene des Bandes, gezogen wird. Durch Ziehen des Bandes wird der Halbleiterwafer in eine Vielzahl von Halbleiterdies (Chips) geteilt.
  • Bezug nehmend auf die Querschnittsansicht eines in 1A veranschaulichten n-dotierten SiC-Halbleiterkörpers 101, umfasst eine Ausführungsform einer vertialen SiC-Superjunction-Halbleitervorrichtung 10 eine planare Gatestruktur 103. Die planare Gatestruktur 103 umfasst eine Gateelektrode 104 und ein Dielektrikum 105, das die Gateelektrode 104 und den SiC-Halbleiterkörper 101 elektrisch isoliert. Die planare Gatestruktur 103 ist auf oder über einer ersten Oberfläche 106 des SiC-Halbleiterkörpers 101 angeordnet.
  • Die vertikale SiC-Superjunction-Halbleitervorrichtung 10 umfasst ferner ein p-dotiertes Bodygebiet 108 in dem n-dotierten SiC-Halbleiterkörper 101.
  • Eine Superjunction-Struktur 110 in dem n-dotierten SiC-Halbleiterkörper 101 umfasst einen n-dotierten Driftzonenabschnitt 111 und eine p-dotierte Kompensationsstruktur 112. Der n-dotierte Driftzonenabschnitt 111 kann einen Teil des SiC-Halbleiterkörpers 101 bilden. Die Kompensationsstruktur 112 grenzt an das p-dotierte Bodygebiet 108 und umfasst Kompensations-Substrukturen, die entlang einer vertikalen Richtung z senkrecht zur ersten Oberfläche 106 des SiC-Halbleiterkörpers 101 aufeinanderfolgend angeordnet sind. Die Kompensations-Substrukturen umfassen eine erste Kompensations-Substruktur 113 und eine zweite Kompensations-Substruktur 114. Ein Widerstand R2 der zweiten Kompensations-Substruktur 114 zwischen gegenüberliegenden Enden der zweiten Kompensations-Substruktur entlang der vertikalen Richtung ist mindestens fünfmal oder zumindest siebenmal oder gar mindestens zehnmal größer als ein Widerstand der ersten Kompensations-Substruktur zwischen gegenüberliegenden Enden der ersten Kompensations-Substruktur entlang der vertikalen Richtung.
  • In einigen Ausführungsformen ist die Anordnung der ersten und zweiten Halbleiter-Substrukturen 113, 114 entgegengesetzt zu der Veranschaulichung von 1A, d. h. die erste Halbleiter-Substruktur 113 liegt näher zum Bodygebiet 108 als die zweite Halbleiter-Substruktur 114.
  • Die vertikale SiC-Superjunction-Halbleitervorrichtung 10 umfasst ferner ein n+-dotiertes Sourcegebiet 116 bei der ersten Oberfläche 106. Das n+-dotierte Sourcegebiet 116 und das p-dotierte Bodygebiet 108 sind über einen Kontakt 119 mit einem Sourceanschluss S, der eine Source-Metallisierung 118 umfasst, elektrisch gekoppelt. Der Kontakt 119 kann ein Stecker bzw. Anschluss und/oder eine Leitung sein und kann als Teil der Source-Metallisierung 118 oder durch ein vom Material der Source-Metallisierung 118 verschiedenes Material ausgebildet sein. In der in 1A veranschaulichten Ausführungsform ist der Kontakt 119 eine Kontaktvertiefung, die sich in den SiC-Halbleiterkörper 101 erstreckt und einen elektrischen Kontakt zu dem n+-dotierten Sourcegebiet 116 und dem p-dotierten Bodygebiet 108 über Seitenwände bzw. eine Bodenseite der Kontaktvertiefung schafft. Ein optionales p+-dotiertes Bodykontaktgebiet kann zum Verbessern einer ohmschen Kontakteigenschaft zwischen dem Bodygebiet 108 und der Bodenseite des Kontakts 119 angeordnet sein. Der Kontakt 119 kann auch bei der ersten Oberfläche 106 enden und einen elektrischen Kontakt zu dem n+-dotierten Sourcegebiet 116 und dem p-dotierten Bodygebiet 108 über ein Kontaktschema durch die erste Oberfläche 106 schaffen. Es gibt eine Vielzahl von Kontaktschemata zum Kontaktieren des n+-dotierten Sourcegebiets 116 und des p-dotierten Bodygebiets 108. Beispielsweise können sich Kontaktflächen zum Kontaktieren des n+-dotierten Sourcegebiets 106 und des p-dotierten Bodygebiets 108 entlang einer Richtung senkrecht zur Zeichnungsebene von 1A abwechseln.
  • Die vertikale SiC-Superjunction-Halbleitervorrichtung 10 umfasst ferner ein n+-dotiertes Draingebiet 120 bei einer zweiten Oberfläche 122 des SiC-Halbleiterkörpers 101. Ein optionales n-dotiertes Sockelgebiet 123 kann zwischen dem Draingebiet 120 und der Superjunction-Struktur 110 angeordnet sein. In der in 1A veranschaulichten Ausführungsform ist das optionale Sockelgebiet 123 von der Superjunction-Struktur 110 beabstandet. In einigen anderen Ausführungsformen kann das optionale Sockelgebiet 123 auch die Superjunction-Struktur 110 erreichen oder sich in diese erstrecken. Das optionale Sockelgebiet umfasst ein oder mehrere Sockel-Teilgebiete. Die ein oder mehr Sockel-Teilgebiete enthalten typischerweise eine niedrigere n-Dotierungskonzentration als das n+-dotierte Draingebiet 120. Ein Dotierungsprofil der ein oder mehr Sockel-Teilgebiete kann in Abhängigkeit von einem Dotierungspegel des n-dotierten Driftzonenabschnitts 111 eingestellt werden, um eine weitere Ausdehnung eines Raumladungsgebiets von der Superjunction-Struktur 110 in Richtung des Draingebiets 120 in einem Sperrmodus der vertikalen SiC-Superjunction-Halbleitervorrichtung 10 zu stoppen und/oder zu erlauben.
  • Das n+-dotierte Draingebiet 120 ist mit einem Drainanschluss D elektrisch gekoppelt, der eine Drain-Metallisierung 125 umfasst. Ein Laststrom fließt in der vertikalen SiC-Superjunction-Halbleitervorrichtung 10 entlang einer vertikalen Richtung zwischen den Lastanschlüssen an der ersten und zweiten Oberfläche 106 bzw. 122. Ein schematisches Ersatzschaltbild der vertikalen SiC-Superjunction-Halbleitervorrichtung 10 ist im unteren Teil von 1A veranschaulicht und enthält einen Feldeffekttransistor vom n-Typ (n-Typ-FET) T1, der über den Gateanschluss G in 1A gesteuert wird, sowie Übergangs- bzw. Junction-Feldeffekttransistoren vom n-Typ (n-Typ-JFETs) T21, T22. Ein leitender Kanal der JFETs T21, T22 vom n-Typ ist durch den n-dotierten Driftzonenabschnitt 111 gegeben, der zwischen benachbarten Teilen der Kompensationsstruktur 112 angeordnet ist. Eine Einschränkung des leitenden Kanals wird unter Verwendung des Feldeffekts erreicht, wenn eine Sperrspannung zwischen dem Drainanschluss D und dem Sourceanschluss S bewirkt, dass die Superjunction-Struktur 110 an freien Ladungsträgern verarmt wird, was eine laterale Ausdehnung eines Raumladungsgebiets zwischen dem Driftzonenabschnitt 111 und der Kompensationsstruktur 112 zur Folge hat. Wenn die Superjunction-Struktur 110 an Elektroden und Löchern verarmt wird, werden die Löcher durch die p-dotierte Kompensationsstruktur 112 zum Sourceanschluss S geleitet, und die Elektronen werden durch den Driftzonenabschnitt 111, das optionale Sockelgebiet 123 und das Draingebiet 120 zum Drainanschluss D geleitet. Ein durch einen Lochstrom über die Widerstände R1, R2 hervorgerufener Spannungsabfall bewirkt, dass bei der Superjunction-Struktur 110 ein Abschnüren der JFETs T21, T22 auftritt.
  • Die Gatestruktur der vertikalen SiC-Superjunction-Halbleitervorrichtung kann variiert werden. Bezug nehmend auf 1B ist eine schematische Querschnittsansicht einer Ausführungsform einer vertikalen SiC-Superjunction-Halbleitervorrichtung 11 veranschaulicht, die eine Graben-Gatestruktur 1031 enthält. Die Graben-Gatestruktur 1031 umfasst eine Graben-Gateelektrode 1041 und ein Grabendielektrikum 1051, das die Graben-Gateelektrode 1041 und den SiC-Halbleiterkörper 101 elektrisch isoliert. Die Graben-Gatestruktur 1031 ist in einem Graben 126 angeordnet, der sich von der ersten Oberfläche 106 in den n-dotierten SiC-Halbleiterkörper 101 erstreckt. Weitere Details, die oben in Bezug auf die in 1A veranschaulichte Ausführungsform geliefert wurden, gelten dementsprechend.
  • Die in 1A und 1B veranschaulichten und oben beschriebenen Ausführungsformen ermöglichen es, eine Schaltcharakteristik vom Widerstandstyp zu erreichen oder ihr nahezukommen, indem sowohl Strom- als auch Spannungsrampen gesteuert werden. Wenn die Vorrichtung eingeschaltet wird, fällt eine Zwischenschaltungsspannung zwischen den Drain- und Sourceanschlüssen D, S, während ein Strom von Null auf einen Laststrom ansteigt, bevor die Drain-Source-Spannung auf eine Einschaltspannung der Vorrichtung bei konstantem Laststrom fällt. Die Charakteristik kann in den vertikalen SiC-Superjunction-Halbleitervorrichtungen 10, 11 erreicht werden, indem der JFET T2 und der IGFET T1 über Widerstände R1, R2 miteinander verbunden werden, wie in 1A veranschaulicht ist. In dem SiC-Halbleiterkörper 101 ist ein Verarmen der p-dotierten Kompensationsstruktur 112 an Löchern zum Aufbauen einer Sperrspannung durch ein Raumladungsgebiet durch die Widerstände R1, R2 beschränkt. Die Leitfähigkeit der p-dotierten Kompensationsstruktur 112 in SiC ist aufgrund tiefer Akzeptorenniveaus in SiC vergleichsweise niedrig. Mit zunehmender Temperatur kann auch eine Leitfähigkeit der p-dotierten Kompensationsstruktur 112 erhöht werden. Die Temperaturcharakteristik der Leitfähigkeit in der p-dotierten Kompensationsstruktur 112 kann genutzt werden, um das thermische Verhalten des Schalters zu konfigurieren. Der Schalter kann dafür eingerichtet sein, Zielspannungsrampen dU/dt bei typischen Betriebstemperaturen, zum Beispiel Temperaturen in einem Bereich von 80°C bis 120°C, oder bei maximalen Nenntemperaturen, zum Beispiel Temperaturen in einem Bereich von 125°C bis 200°C, zu erreichen. Wenn der Schalter in Überlast gesteuert wird, zum Beispiel während eines Überstrombetriebs oder Kurzschlusses, nimmt die Temperatur zu, und folglich nimmt die Schaltgeschwindigkeit zu, wodurch Schaltverluste reduziert werden. Dies ermöglicht, einem thermischen Runaway- bzw. Ausreiß-Phänomen entgegenzuwirken.
  • In einigen Ausführungsformen umfassen die vertikalen SiC-Superunction-Halbleitervorrichtungen 10, 11 eine Drain-Source-Sperrspannungsfestigkeit von mehr als 1000 V. Beispielsweise kann das Spannungssperrvermögen eingestellt werden, indem unter anderem eine vertikale Ausdehnung der Superjunction-Struktur 110 festgelegt wird. Die vertikale Ausdehnung kann vergrößert werden, indem eine Anzahl von Schichten erhöht wird, die gestapelt werden, wenn die Superjunction-Struktur 110 beispielsweise durch eine Technik eines mehrfachen epitaktischen Wachstums hergestellt wird.
  • Obgleich die vertikalen SiC-Superjunction-Halbleitervorrichtungen 10, 11 durch zwei Kompensations-Substrukturen veranschaulicht sind, die entlang der vertikalen Richtung z nacheinander angeordnet sind, d. h. die ersten und zweiten Kompensations-Substrukturen 113, 114, können zum Beispiel je nach Sperrspannungsanforderungen der SiC-Superjunction-Halbleitervorrichtung mehr als zwei Kompensations-Substrukturen entlang der vertikalen Richtung aufeinanderfolgend angeordnet werden.
  • In einigen Ausführungsformen sind die ersten und zweiten Kompensations-Substrukturen 113, 114 entlang der vertikalen Richtung abwechselnd angeordnet. In manch anderen Ausführungsformen nimmt eine Breite der Kompensations-Substrukturen, die entlang der vertikalen Richtung z aufeinanderfolgend angeordnet sind, entlang der vertikalen Richtung von einer Bodenseite der Kompensationsstruktur 112 zum Bodygebiet 108 bei der ersten Oberfläche 106 ab.
  • In einigen Ausführungsformen überlappen die ersten und zweiten Kompensations-Substrukturen 113, 114.
  • In manchen Ausführungsformen enthält ein Dotierungskonzentrationsprofil der ersten Kompensations-Substruktur zwischen gegenüberliegenden Enden der ersten Kompensations-Substruktur entlang der vertikalen Richtung eine Vielzahl erster Maxima.
  • In einigen Ausführungsformen enthält ein Dotierungskonzentrationsprofil der zweiten Kompensations-Substruktur zwischen gegenüberliegenden Enden der zweiten Kompensations-Substruktur entlang der vertikalen Richtung eine Vielzahl zweiter Maxima.
  • 2 ist eine schematische Veranschaulichung eines Beispiels der ersten und zweiten Kompensations-Substrukturen 113, 114 entlang einer Linie AA' von 1A. In der in 2 veranschaulichten graphischen Darstellung enthält die erste Kompensations-Substruktur 113 eine Vielzahl erster Maxima 131, und die zweite Kompensations-Substruktur 114 enthält eine Vielzahl zweiter Maxima 132. Die Anzahl von Maxima in den ersten und/oder zweiten Kompensations-Substrukturen 113, 114 kann sich von der Anzahl veranschaulichter erster Maxima 131, 132 in 2 unterscheiden. In manchen Ausführungsformen liegt eine Summe von Ausdehnungen 11, 12 der ersten und zweiten Substrukturen entlang der vertikalen Richtung z in einem Bereich von 0,5 μm bis 4 μm. In einigen Ausführungsformen ist eine mittlere Dotierungskonzentration N1 entlang einer vertikalen Ausdehnung der ersten Kompensations-Substruktur 113 zumindest fünfmal größer als eine mittlere Dotierungskonzentration N2 entlang einer vertikalen Ausdehnung der zweiten Kompensations-Substruktur 114. Gemäß anderen Ausführungsformen ist die mittlere Dotierungskonzentration N1 entlang einer vertikalen Ausdehnung der ersten Kompensations-Substruktur 113 mindestens siebenmal oder mindestens zehnmal größer als die mittlere Dotierungskonzentration N2 entlang einer vertikalen Ausdehnung der zweiten Kompensations-Substruktur 114.
  • Bezug nehmend auf die schematische Querschnittsansicht des in 3 veranschaulichten SiC-Halbleiterkörpers 101, enthält eine vertikale SiC-Superjunction-Halbleitervorrichtung 12 eine Vielzahl erster und zweiter Kompensations-Substrukturen 113, 114, die entlang der vertikalen Richtung z abwechselnd angeordnet sind. Ein Dotierungskonzentrationsprofil c in jeder der ersten Kompensations-Substrukturen 113 enthält eine Vielzahl erster Maxima 131, und das Dotierungskonzentrationsprofil c in jeder der zweiten Kompensations-Substrukturen 114 enthält eine Vielzahl zweiter Maxima 132. In der in 3 veranschaulichten Ausführungsform erstreckt sich die Superjunction-Struktur 110 bis zum optionalen Sockelgebiet 123. In manch anderen Ausführungsformen kann die Superjunction-Struktur 110 bei einer vertikalen Distanz zum optionalen Sockelgebiet 123 beabstandet sein, oder das Sockelgebiet 123 kann sogar fehlen. Eine Anzahl der ersten Maxima 131 in dem Dotierungskonzentrationsprofil c kann sich zwischen einigen der oder allen ersten Kompensations-Substrukturen 113 unterscheiden. Desgleichen kann sich eine Anzahl der zweiten Maxima 132 im Dotierungskonzentrationsprofil c zwischen einigen der oder allen zweiten Kompensations-Substrukturen 114 unterscheiden. Eine mittlere Dotierungskonzentration N1 entlang einer vertikalen Ausdehnung von jeder der ersten Kompensations-Substrukturen 113 ist zumindest fünfmal größer als eine mittlere Dotierungskonzentration N2 entlang einer vertikalen Ausdehnung von jeder der zweiten Kompensations-Substrukturen 114. Zusätzlich zu den ersten und zweiten Kompensations-Substrukturen 113, 114, die in 3 veranschaulicht sind, können weitere Kompensations-Substrukturen entlang der vertikalen Ausdehnung der Superjunction-Struktur vorgesehen sein, zum Beispiel zwischen einigen oder allen sukzessiven Kompensations-Substrukturen, die in 3 veranschaulicht sind. Die weiteren Kompensations-Substrukturen können von N1, N2 verschiedene mittlere Dotierungskonzentrationen aufweisen und können auch ein oder mehr Maxima des Dotierungskonzentrationsprofils c enthalten. Dadurch kann ein gewünschtes Widerstandsprofil in der p-dotierten Kompensationsstruktur 112 eingestellt bzw. festgelegt werden.
  • Bezug nehmend auf die schematische Querschnittsansicht des in 4 veranschaulichten SiC-Halbleiterkörpers 101 enthält eine vertikale SiC-Superjunction-Halbleitervorrichtung 13 eine Vielzahl erster und zweiter Kompensations-Substrukturen 113, 114, die entlang der vertikalen Richtung z abwechselnd angeordnet sind. Ein Dotierungskonzentrationsprofil c in jeder der ersten Kompensations-Substrukturen 113 enthält eine Vielzahl erster Maxima 131, und das Dotierungskonzentrationsprofil c in jeder der zweiten Kompensations-Substrukturen 114 enthält eine Vielzahl zweiter Maxima 132. Eine Breite w1 von jeder der ersten Kompensations-Substrukturen 113 ist zumindest fünfmal größer als eine Breite w2 von jeder der zweiten Kompensations-Substrukturen 114. In der in 4 veranschaulichten Ausführungsform erstreckt sich die Superjunction-Struktur 110 zu dem optionalen Sockelgebiet 123. In anderen Ausführungsformen kann die Superjunction-Struktur 110 bei einer vertikalen Distanz zu dem optionalen Sockelgebiet 123 beabstandet sein, oder das Sockelgebiet 123 kann sogar fehlen. Eine Anzahl der ersten Maxima 131 in dem Dotierungskonzentrationsprofil c kann sich von einigen der oder allen ersten Kompensations-Substrukturen 113 unterscheiden. Desgleichen kann sich eine Anzahl der zweiten Maxima 132 in dem Dotierungskonzentrationsprofil c zwischen einigen der oder allen zweiten Kompensations-Substrukturen 114 unterscheiden. Eine mittlere Dotierungskonzentration N1 entlang einer vertikalen Ausdehnung von jeder der ersten Kompensations-Substrukturen 113 ist gleich der mittleren Dotierungskonzentration N2 entlang einer vertikalen Ausdehnung von jeder der zweiten Kompensations-Substrukturen 114. Zusätzlich zu den ersten und zweiten Kompensations-Substrukturen 113, 114, die in 4 veranschaulicht sind, können weitere Kompensations-Substrukturen entlang der vertikalen Ausdehnung der Superjunction-Struktur vorgesehen sein, zum Beispiel zwischen einigen oder allen sukzessiven Kompensations-Substrukturen, die in 4 veranschaulicht sind. Die weiteren Kompensations-Substrukturen können von w1, w2 verschiedene Breiten umfassen und können auch ein oder mehr Maxima des Dotierungskonzentrationsprofils c enthalten. Dadurch kann ein gewünschtes Widerstandsprofil in der p-dotierten Kompensationsstruktur 112 festgelegt werden.
  • Bezug nehmend auf die schematische Querschnittsansicht des in 5 veranschaulichten SiC-Halbleiterkörpers 101 enthält eine vertikale SiC-Superjunction-Halbleitervorrichtung 14 eine Vielzahl erster und zweiter Kompensations-Substrukturen 113, 114, die entlang der vertikalen Richtung z abwechselnd angeordnet sind. Die in 5 veranschaulichte Ausführungsform ist eine Kombination von Merkmalen der in 3 und 4 veranschaulichten Ausführungsformen. Ein Dotierungskonzentrationsprofil c in jeder der ersten Kompensations-Substrukturen 113 enthält eine Vielzahl erster Maxima 131, und das Dotierungskonzentrationsprofil c in jeder der zweiten Kompensations-Substrukturen 114 enthält eine Vielzahl zweiter Maxima 132.
  • Ähnlich der Ausführungsform von 3 ist eine mittlere Dotierungskonzentration N1 entlang einer vertikalen Ausdehnung von jeder der ersten Kompensations-Substrukturen 113 zumindest fünfmal oder zumindest siebenmal oder gar zumindest zehnmal größer als eine mittlere Dotierungskonzentration N2 entlang einer vertikalen Ausdehnung von jeder der zweiten Kompensations-Substrukturen 114. Ähnlich der Ausführungsform von 4 ist eine Breite w1 von jeder der ersten Kompensations-Substrukturen 113 zumindest fünfmal, oder zumindest siebenmal oder gar zumindest zehnmal größer als eine Breite w2 von jeder der zweiten Kompensations-Substrukturen 114. In der in 5 veranschaulichten Ausführungsform erstreckt sich die Superjunction-Struktur 110 zu dem optionalen Sockelgebiet 123. In noch anderen Ausführungsformen kann die Superjunction-Struktur 110 bei einer vertikalen Distanz zu dem optionalen Sockelgebiet 123 beabstandet sein, oder das Sockelgebiet 123 kann gar fehlen. Eine Anzahl der ersten Maxima 131 in dem Dotierungskonzentrationsprofil c kann sich zwischen einigen der oder allen ersten Kompensations-Substrukturen 113 unterscheiden. Desgleichen kann sich eine Anzahl der zweiten Maxima 132 in dem Dotierungskonzentrationsprofil c zwischen einigen der oder allen zweiten Kompensations-Substrukturen 114 unterscheiden. Zusätzlich zu den ersten und zweiten Kompensations-Substrukturen 113, 114, die in 5 veranschaulicht sind, können entlang der vertikalen Ausdehnung der Superjunction-Struktur, zum Beispiel zwischen einigen der oder allen sukzessiven, in 5 veranschaulichten Kompensations-Substrukturen, weitere Kompensations-Substrukturen vorgesehen sein. Die weiteren Kompensations-Substrukturen können von w1, w2 verschiedene Breiten aufweisen und können auch ein oder mehr Maxima des Dotierungskonzentrationsprofils c enthalten. Die weiteren Kompensations-Substrukturen können auch von N1, N2 verschiedene mittlere Dotierungskonzentrationen enthalten. Dadurch kann ein gewünschtes Widerstandsprofil in der p-dotierten Kompensationsstruktur 112 festgelegt werden.
  • Bezug nehmend auf die schematische Querschnittsansicht des in 6 veranschaulichten SiC-Halbleiterkörpers 101 enthält eine vertikale SiC-Superjunction-Halbleitervorrichtung 15 eine Vielzahl von Kompensations-Substrukturen 1131, 1132, 1133, 1134, 1135, die entlang der vertikalen Richtung z abwechselnd angeordnet sind. In der in 6 veranschaulichten Ausführungsform nimmt eine Breite der Kompensations-Substrukturen, die in entlang der vertikalen Richtung aufeinanderfolgend angeordnet sind, entlang der vertikalen Richtung von einer Bodenseite der Kompensationsstruktur 112 zum Bodygebiet 108 bei der ersten Oberfläche 106 ab. In der veranschaulichten Ausführungsform nimmt die Breite entlang der vertikalen Richtung stetig ab. In manch anderen Ausführungsformen kann die Breite entlang der vertikalen Richtung stufenweise abnehmen oder kann in verschiedenen Abschnitten entlang der vertikalen Ausdehnung der Kompensationsstruktur 112 stetig und stufenweise zunehmen.
  • Die schematischen Draufsichten der 7A bis 7E veranschaulichen verschiedene Ausführungsformen vertikaler Projektionen der ersten und zweiten Kompensations-Substrukturen 113, 114 auf die erste Oberfläche 106. Die Projektion der zweiten Kompensations-Substruktur 114 ist durch eine gestrichelte Linie veranschaulicht.
  • In der in 7A veranschaulichten Ausführungsform sind vertikale Projektionen der ersten und zweiten Kompensations-Substrukturen 113, 114 kongruent und von einem gleichen viereckigen Muster. Ein Beispiel einer Querschnittsansicht der Ausführungsform von 7A ist in 3 veranschaulicht.
  • In der in 7B veranschaulichten Ausführungsform ist eine vertikale Projektion der ersten Kompensations-Substruktur 113 auf die erste Oberfläche viereckig und eine vertikale Projektion der zweiten Kompensations-Substruktur 114 hat eine Form der vertikalen Projektion der ersten Kompensations-Substruktur 113, die auf kleinere Abmessungen verkleinert ist. Beispiele von Querschnittsansichten der Ausführungsform von 7B sind in 4, 5 veranschaulicht.
  • In der in 7C veranschaulichten Ausführungsform sind vertikale Projektionen der ersten und zweiten Kompensationsstrukturen 113, 114 kongruent und von einem gleichen gestreiften Muster. Ein Beispiel einer Querschnittsansicht der Ausführungsform von 7C ist in 3 veranschaulicht.
  • In der in 7D veranschaulichten Ausführungsform ist eine vertikale Projektion der ersten Kompensations-Substruktur 113 auf die erste Oberfläche streifenförmig, und eine vertikale Projektion der zweiten Kompensations-Substruktur 114 hat eine Form der vertikalen Projektion der ersten Kompensations-Substruktur 113, die auf kleinere Abmessungen verkleinert ist. Beispiele von Querschnittsansichten der Ausführungsform von 7D sind in 4, 5 veranschaulicht.
  • In der in 7E veranschaulichten Ausführungsform ist eine vertikale Projektion der ersten Kompensations-Substruktur 113 auf die erste Oberfläche streifenförmig, und eine vertikale Projektion der zweiten Kompensations-Substruktur 114 ist von viereckiger Form. Ein Beispiel einer Querschnittsansicht der Ausführungsform von 7E ist in 3 veranschaulicht. In der in 7E veranschaulichten Ausführungsform ist ein weiterer Parameter zum Abstimmen einer Widerstandscharakteristik entlang der vertikalen Richtung z durch Teilen einer Ausdehnung der ersten und/oder zweiten Kompensations-Substruktur 114 in Abschnitte gegeben. Dadurch wird eine Abstimmung der Widerstandscharakteristik entlang der vertikalen Richtung z der Kompensationsstruktur 112 noch flexibler.
  • In weiteren Ausführungsformen können die viereckig geformten vertikalen Projektionen der Kompensations-Substrukturen auf die erste Oberfläche 106 beispielsweise rechtwinklig, kreisförmig, polygonal oder elliptisch sein.
  • Die schematische Ansicht von 8 veranschaulicht einen Teil der Kompensationsstruktur, die eine Vielzahl erster bis fünfter Kompensations-Substrukturen 113, 114, 1143, 1144, 1145 umfasst, die entlang der vertikalen Richtung z aufeinanderfolgend angeordnet sind. Die ersten, dritten und fünften Kompensations-Substrukturen 113, 1143, 1145 sind entlang einer ersten lateralen Richtung y verlaufend streifenförmig. Die zweiten und vierten Kompensations-Substrukturen 114, 1144 sind ebenfalls entlang einer von der ersten lateralen Richtung y verschiedenen zweiten lateralen Richtung x verlaufend streifenförmig. In einigen Ausführungsformen sind die ersten und zweiten Richtungen y, x zueinander senkrecht.
  • Durch Variieren einer oder mehrerer der lateralen und vertikalen Abmessungen w1, w2, w3, w4, w5 und d1, d2, d3, d4, d5 der ersten bis fünften Kompensations-Substrukturen 113, 114, 1143, 1144 bzw. 1145, einer mittleren Dotierungskonzentration, eines Abstands einer parallelen Anordnung der ersten bis fünften Kompensations-Substrukturen 113, 114, 1143, 1144 bzw. 1145, eines Versatzes o einer Anordnung der zweiten und vierten Kompensations-Substrukturen 114, 1144, 1145 kann die Widerstandscharakteristik entlang der vertikalen Richtung z der Kompensationsstruktur 112 flexibel festgelegt werden.
  • Wenn die Abmessungen der Kompensationsstruktur 112 in drei Dimensionen eingestellt werden, wie in 8 beispielhaft dargestellt ist, können Anforderungen an eine Ausrichtungsgenauigkeit verschiedener Schichten reduziert werden, wenn aufeinandergestapelte streifenförmige Kompensations-Substrukturen senkrecht sind. Die Einstellung der Kompensationsstruktur 112 in drei Dimensionen ermöglicht ferner eine Expansion eines Laststrompfads von Elektronen, die durch die Driftzone zum Drain fließen. Die Expansion des Laststrompfads wird nicht nur entlang der vertikalen Richtung, sondern auch in einer Ebene bewerkstelligt, die durch die lateralen Richtungen y, x in 8 aufgespannt wird.
  • Die Kompensationsstrukturen 12 der vertikalen SiC-Superjunction-Halbleitervorrichtungen 10, 11, 12, 13, 14, 15 können durch eine Technik eines mehrfachen epitaktischen Wachstums hergestellt worden, wobei eine Einführung von Dotierstoffen der Kompensations-Substrukturen in verschiedenen epitaktischen Schichten des epitaktischen Schichtstapels, der durch die Technik eines mehrfachen epitaktischen Wachstums gezüchtet wird, sich in Bezug auf Prozessparameter unterscheidet. Zum Beispiel ermöglichen Masken mit verschiedenen Layouts von Maskenöffnungen eine Ionenimplantation von Dotierstoffen von Kompensations-Substrukturen einer verschiedenen Form, wie zum Beispiel in 4, 5, 6 veranschaulicht ist. Beispielsweise erlaubt ein Variieren der Implantationsdosen eine Ionenimplantation von Dotierstoffen von Kompensations-Substrukturen einer verschiedenen mittleren Dotierungskonzentration, wie sie zum Beispiel in 2, 3, 5 veranschaulicht ist. Typische Dicken der epitaktischen Schichten, und daher der Kompensations-Substrukturen des epitaktischen Schichtstapels, der durch die Technik eines mehrfachen epitaktischen Wachstums gezüchtet wurde, reichen von 0,5 μm bis 15 μm und hängen unter anderem von Implantationsenergiefähigkeiten der Ionenimplantationsanlage ab. Typische Breiten der Kompensations-Substrukturen liegen beispielsweise in dem Bereich von mehreren hundert Nanometer bis mehrere Mikrometer. Typische Dotierungskonzentrationen der Kompensations-Substrukturen liegen beispielsweise in einem Bereich von 5 × 1015 cm–3 bis 5 × 1017 cm–3.

Claims (15)

  1. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) umfassend: ein Bodygebiet (108) eines ersten Leitfähigkeitstyps in einem SiC-Halbleiterkörper (101) eines zweiten Leitfähigkeitstyps; eine Superjunction-Struktur (110) in dem SiC-Halbleiterkörper (101), und umfassend einen Driftzonenabschnitt (111), der vom zweiten Leitfähigkeitstyp ist, und eine Kompensationsstruktur (112) des ersten Leitfähigkeitstyps, wobei die Kompensationsstruktur (112) an das Bodygebiet (108) angrenzt und Kompensations-Substrukturen (113, 114, 1143, 1144, 1145) enthält, die entlang einer vertikalen Richtung (z) senkrecht zu einer Oberfläche (106) des SiC-Halbleiterkörpers (101) aufeinanderfolgend angeordnet sind, die Kompensations-Substrukturen (113, 114, 1143, 1144, 1145) eine erste Kompensations-Substruktur (113) und eine zweite Kompensations-Substruktur (114) umfassen und ein Widerstand (R2) der zweiten Kompensations-Substruktur (114) zwischen gegenüberliegenden Enden der zweiten Kompensations-Substruktur (114) entlang der vertikalen Richtung (z) zumindest fünfmal größer ist als ein Widerstand (R1) der ersten Kompensations-Substruktur (113) zwischen gegenüberliegenden Enden der ersten Kompensations-Substruktur (113) entlang der vertikalen Richtung (z).
  2. Halbleitervorrichtung (10, 11, 12, 14) nach Anspruch 1, wobei eine mittlere Dotierungskonzentration (N2) entlang einer vertikalen Ausdehnung der zweiten Kompensations-Substruktur (114) mindestens fünfmal größer ist als eine mittlere Dotierungskonzentration (N1) entlang einer vertikalen Ausdehnung der ersten Kompensations-Substruktur (113).
  3. Halbleitervorrichtung (10, 11, 13, 15) nach einem der vorhergehenden Ansprüche, wobei eine Breite (w1) der ersten Kompensations-Substruktur (113) zumindest fünfmal größer ist als eine Breite (w2) der zweiten Kompensations-Substruktur (114).
  4. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) nach Anspruch 1, wobei die erste Kompensations-Substruktur (113) eine Vielzahl langgestreckter erster Halbleitergebiete enthält, die entlang einer ersten lateralen Richtung parallel verlaufen, und die zweite Kompensations-Substruktur (114) eine Vielzahl zweiter Halbleitergebiete enthält, die entlang der ersten lateralen Richtung voneinander beabstandet sind.
  5. Halbleitervorrichtung (10, 11, 12, 13, 14, 15), umfassend: ein Bodygebiet (108) eines ersten Leitfähigkeitstyps in einem SiC-Halbleiterkörper (101) eines zweiten Leitfähigkeitstyps; eine Superjunction-Struktur (110) in dem SiC-Halbleiterkörper (101), und umfassend einen Driftzonenabschnitt (111), der vom zweiten Leitfähigkeitstyp ist, und eine Kompensationsstruktur (112) des ersten Leitfähigkeitstyps, wobei die Kompensationsstruktur (112) an das Bodygebiet (108) angrenzt und Kompensations-Substrukturen (113, 114, 1143, 1144, 1145) enthält, die entlang einer vertikalen Richtung (z) senkrecht zu einer Oberfläche (106) des SiC-Halbleiterkörpers (101) aufeinanderfolgend angeordnet sind, die Kompensations-Substrukturen eine erste Kompensations-Substruktur (113) und eine zweite Kompensations-Substruktur (114) umfassen, die erste Kompensations-Substruktur (113) eine Vielzahl langgestreckter erster Halbleitergebiete enthält, die entlang einer ersten lateralen Richtung (y) parallel verlaufen, und die zweite Kompensations-Substruktur (114) eine Vielzahl zweiter Halbleitergebiete enthält, die entlang der ersten lateralen Richtung (y) voneinander beabstandet sind.
  6. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) nach Anspruch 5, wobei eine mittlere Dotierungskonzentration (N1) entlang einer vertikalen Ausdehnung der ersten Kompensations-Substruktur (113) zumindest fünfmal größer ist als eine mittlere Dotierungskonzentration (N2) entlang einer vertikalen Ausdehnung der zweiten Kompensations-Substruktur (114).
  7. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) nach einem der Ansprüche 5 und 6, wobei die zweiten Halbleitergebiete langgestreckte zweite Halbleitergebiete sind, die sich entlang einer zweiten lateralen Richtung (x), die von der ersten lateralen Richtung (y) verschieden ist, parallel erstrecken.
  8. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) nach Anspruch 7, wobei ein Anordnungsabstand der Vielzahl langgestreckter zweiter Halbleitergebiete größer als ein Anordnungsabstand der Vielzahl langgestreckter erster Halbleitergebiete ist.
  9. Halbleitervorrichtung (10, 11, 12, 13, 14) nach einem der vorhergehenden Ansprüche, wobei die ersten und zweiten Kompensations-Substrukturen (113, 114) entlang der vertikalen Richtung abwechselnd angeordnet sind.
  10. Halbleitervorrichtung (10, 15) nach Anspruch 3, wobei eine Breite der Kompensations-Substrukturen (1131, 1132, 1133, 1134, 1135), die entlang der vertikalen Richtung aufeinanderfolgend angeordnet sind, entlang der vertikalen Richtung (z) von einer Bodenseite der Kompensationsstruktur zum Bodygebiet (108) bei der Oberfläche (106) abnimmt.
  11. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) nach einem der vorhergehenden Ansprüche, wobei die ersten und zweiten Kompensations-Substrukturen (113, 114) überlappen.
  12. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) nach einem der vorhergehenden Ansprüche, wobei ein Dotierungskonzentrationsprofil der ersten Kompensations-Substruktur (113) zwischen gegenüberliegenden Enden der ersten Kompensations-Substruktur (113) entlang der vertikalen Richtung (z) eine Vielzahl erster Maxima (131) aufweist.
  13. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) nach einem der vorhergehenden Ansprüche, wobei ein Dotierungskonzentrationsprofil der zweiten Kompensations-Substruktur (114) zwischen gegenüberliegenden Enden der zweiten Kompensations-Substruktur (114) entlang der vertikalen Richtung (z) eine Vielzahl zweiter Maxima (132) aufweist.
  14. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) nach einem der vorhergehenden Ansprüche, wobei eine Summe der Ausdehnungen (11, 12) der ersten und zweiten Kompensations-Substrukturen (113, 114) entlang der vertikalen Richtung (z) in einem Bereich von 0,5 μm bis 4 μm liegt.
  15. Halbleitervorrichtung (10, 11, 12, 13, 14, 15) nach einem der vorhergehenden Ansprüche, wobei die Halbleitervorrichtung ein vertikaler SiC-Superjunction-Feldeffekttransistor mit isoliertem Gate ist, der eine Drain-Source-Sperrspannungsfestigkeit von mehr als 1000 V aufweist.
DE102016113129.6A 2016-07-15 2016-07-15 Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält Active DE102016113129B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016113129.6A DE102016113129B3 (de) 2016-07-15 2016-07-15 Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
US15/649,870 US10115791B2 (en) 2016-07-15 2017-07-14 Semiconductor device including a super junction structure in a SiC semiconductor body
US16/169,671 US10615254B2 (en) 2016-07-15 2018-10-24 Semiconductor device including a super junction structure in a SiC semiconductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016113129.6A DE102016113129B3 (de) 2016-07-15 2016-07-15 Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält

Publications (1)

Publication Number Publication Date
DE102016113129B3 true DE102016113129B3 (de) 2017-11-09

Family

ID=60119643

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016113129.6A Active DE102016113129B3 (de) 2016-07-15 2016-07-15 Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält

Country Status (2)

Country Link
US (2) US10115791B2 (de)
DE (1) DE102016113129B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018118442A1 (de) * 2018-07-31 2020-02-06 Infineon Technologies Dresden GmbH & Co. KG Herstellen eines Superjunction-Transistorbauelements

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6757288B2 (ja) * 2017-04-14 2020-09-16 株式会社東芝 半導体装置
JP2019054169A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
US11056586B2 (en) * 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US11233157B2 (en) * 2018-09-28 2022-01-25 General Electric Company Systems and methods for unipolar charge balanced semiconductor power devices
JP7287405B2 (ja) * 2019-02-04 2023-06-06 住友電気工業株式会社 炭化珪素半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140231912A1 (en) * 2013-02-21 2014-08-21 Infineon Technologies Austria Ag Super Junction Semiconductor Device with a Nominal Breakdown Voltage in a Cell Area

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5017865B2 (ja) 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
US7595241B2 (en) 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP2013165197A (ja) 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5867134B2 (ja) 2012-02-13 2016-02-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013219163A (ja) 2012-04-09 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6064614B2 (ja) 2013-01-21 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9318549B2 (en) * 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140231912A1 (en) * 2013-02-21 2014-08-21 Infineon Technologies Austria Ag Super Junction Semiconductor Device with a Nominal Breakdown Voltage in a Cell Area

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018118442A1 (de) * 2018-07-31 2020-02-06 Infineon Technologies Dresden GmbH & Co. KG Herstellen eines Superjunction-Transistorbauelements
US10971582B2 (en) 2018-07-31 2021-04-06 Infineon Technologies Dresden GmbH & Co. KG Method for forming a superjunction transistor device
US11527608B2 (en) 2018-07-31 2022-12-13 Infineon Technologies Dresden GmbH & Co. KG Method for producing a transistor device having a superjunction structure

Also Published As

Publication number Publication date
US20180019304A1 (en) 2018-01-18
US20190067416A1 (en) 2019-02-28
US10615254B2 (en) 2020-04-07
US10115791B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
DE102016113129B3 (de) Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE19701189B4 (de) Halbleiterbauteil
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE60132158T2 (de) Hochspannungs-halbleiteranordnung mit einer feldplattenstruktur
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102013204252B4 (de) Halbleiterbauelement
DE102018103973A1 (de) Siliziumcarbid-halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102014103049B4 (de) Halbleitervorrichtung
DE102016104796B4 (de) Halbleitervorrichtung
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102014118766A1 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE102016120292A1 (de) Halbleitervorrichtung, die eine Transistorvorrichtung enthält
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE102016107311B3 (de) Elektronische schaltung mit halbleitervorrichtung mit transistorzelleinheiten mit verschiedenen schwellspannungen
DE102015106693A1 (de) Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung
DE102017118121A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102017115536B4 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative