DE60132158T2

DE60132158T2 - Hochspannungs-halbleiteranordnung mit einer feldplattenstruktur

Info

Publication number: DE60132158T2
Application number: DE60132158T
Authority: DE
Inventors: Rob Van Dalen
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2000-03-23
Filing date: 2001-03-13
Publication date: 2009-01-02
Anticipated expiration: 2021-03-14
Also published as: GB0006957D0; WO2001071815A3; EP1208600A2; EP1208600B1; ATE382956T1; US20010050375A1; WO2001071815A2; DE60132158D1; US6445019B2; JP2003528471A

Description

Diese Erfindung bezieht sich auf eine Halbleiteranordnung, insbesondere eine laterale Halbleiteranordnung, die hohen Sperrspannungen widerstehen kann.
Es ist auf dem Halbleitergebiet allgemein bekannt, dass die Ausbreitung der Verarmungsregion eines in Sperrrichtung vorgespannten gleichrichtenden Überganges (und somit die Durchbruchspannung dieses Überganges) durch Reduzieren der Dotierungskonzentration und Erhöhen der Größe einer dem gleichrichtenden Übergang zugeordneten Halbleiterregion erhöht werden kann. Obwohl hierdurch die Durchbruchspannung in Sperrrichtung erhöht werden kann, erhöht sich hierdurch jedoch auch der Widerstand und die Länge des Strompfades durch die Anordnung, wenn der gleichrichtende Übergang in Vorwärtsrichtung vorgespannt wird. Der Serienwiderstand des Strompfades für Majoritätsladungsträger durch die Anordnung erhöht sich etwa proportional zu dem Quadrat der gewünschten Durchbruchspannung in Sperrrichtung, so dass die Stromführkapazität der Anordnung bei einer gegebenen maximalen Wärmeverlustleistung begrenzt ist.
US Patent Nr. 4.754.310 spricht dieses Problem an, indem eine der Regionen, die den gleichrichtenden Übergang bildet, als spannungshaltende Zone ausgebildet ist und aus ersten Regionen einer Leitfähigkeitstype besteht, zwischen denen zweite Regionen der entgegengesetzten Leitfähigkeitstype angeordnet sind, wobei die Dotierungskonzentrationen und Dimensionen der ersten und zweiten Regionen derart sind, dass, wenn der gleichrichtende Übergang im Betrieb in Sperrrichtung vorgespannt wird und die spannungshaltende Zone von freien Ladungsträgern verarmt wird, die Raumladung pro Einheitsfläche in den ersten und zweiten Regionen sich zumindest in dem Maße ausgleicht, dass das von der Raumladung herrührende elektrische Feld geringer ist als eine kritische Feldstärke, bei der ein Avalanche-Durchbruch auftreten wird. Dies ermöglicht es, die erforderliche Durchbruchspannungs-Charakteristik in Sperrrichtung zu erzielen unter Benutzung von zwischengeschalteten Halbleiterregionen, die einzeln eine höhere Dotierungskonzentration und somit ein niedrigeres Widerstandsverhalten haben, als andernfalls erforderlich wäre, so dass der Serienwiderstand der ersten und zweiten Regionen und somit der Durchlasswiderstand der Anordnung niedriger sein kann als bei einer konventionellen Anordnung. US-Patent 4.754.310 erfordert jedoch eine gute Steuerung der Dotierungskonzentrationen und Dicken der Zwischenschichten, um den erforderlichen Raumladungsausgleich zu erzielen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen anderen Weg der Verbesserung der nachteiligen gegenseitigen Einflüsse zwischen der Durchbruchspannung und dem Durchlasswiderstand in einer lateralen Hochspannungs-Halbleitervorrichtung vorzuschlagen, der nicht den präzisen Ladungsausgleich erfordert.
Gemäß einem Aspekt schlägt die Erfindung eine Halbleiteranordnung vor, wie sie im Anspruch 1 aufgeführt ist.
Gemäß einem Aspekt der vorliegenden Erfindung wird eine laterale Halbleiteranordnung geschaffen, in der eine spannungshaltende Zone vorgesehen ist zwischen ersten und zweiten Hauptregionen der Halbleiteranordnung. Die Halbleiteranordnung enthält darüber hinaus Mittel zum Einstellen des Spannungsprofils innerhalb der spannungshaltenden Zone zwischen den ersten und zweiten Hauptregionen, um die Durchbruchspannung in Sperrrichtung zu erhöhen, die durch die Anordnung bei einer gegebenen Dotierungskonzentration und Länge der spannungshaltenden Zone zwischen den ersten und zweiten Hauptregionen erreicht werden kann. Die Einstellmittel für das Spannungsprofil enthalten eine Mehrzahl von elektrisch leitfähigen Regionen, die innerhalb der spannungshaltenden Zone vorgesehen, von dieser isoliert sind und im Abstand voneinander, zumindest in der Richtung zwischen den ersten und zweiten Hauptregionen, angeordnet sind, sowie Mittel zum Einstellen oder Regulieren der Spannung in jeder elektrisch leitfähigen Region, so dass, wenn eine Vorspannung in Sperrrichtung zwischen den ersten und zweiten Hauptregionen angelegt wird, jede elektrisch leitfähige Region in der Weise wirkt, dass die Spannung an ihrer Lokation in der spannungshaltenden Zone eingestellt und fixiert wird.
In einer Anordnung gemäß der Erfindung kann das elektrische Potential in einer Richtung zwischen den ersten und zweiten Hauptregionen derart gesteuert wer den, dass es linear von der ersten Hauptregion zu der zweiten Hauptregion zunimmt, um die spannungshaltende Zone zu verarmen, um es hierdurch zu ermöglichen, die Länge der spannungshaltenden Zone erheblich zu reduzieren und die Dotierungskonzentration der spannungshaltenden Zone relativ zu einer konventionellen Anordnung zu erhöhen, die zwar die gleiche Struktur hat, aber nicht die Einstellmittel für das Spannungsprofil aufweist. Weil die Dotierungskonzentration der spannungshaltenden Zone erhöht werden kann, wird der Widerstand des Strompfades zwischen den ersten und zweiten Hauptregionen im leitenden Zustand der Anordnung gegenüber einer konventionellen Anordnung ebenfalls reduziert.
Die Spannungsreguliermittel oder der Regulator können eine Spannungsregulierregion aufweisen, die elektrisch mit mindestens einer der ersten und zweiten Hauptregionen gekoppelt ist, wobei die elektrisch leitfähigen Regionen elektrisch mit den im Abstand voneinander angeordneten Orten entlang der Spannungsregulierregion gekoppelt sind. In einer bevorzugten Ausführung ist die Spannungsregulierregion elektrisch zwischen den ersten und zweiten Hauptregionen angeschlossen.
Die Spannungsregulierregion kann eine Kriechschicht aufweisen, zum Beispiel eine Schicht aus sauerstoffdotiertem polykristallinen Silizium. Als andere Möglichkeit kann die Spannungsregulierregion eine Halbleiterregion aufweisen, derart, dass wenn die Halbleiterregion und die spannungshaltende Zone von freien Ladungsträgern verarmt sind in einer Betriebsweise der Anordnung, sich die Raumladung in der Halbleiterregion im Wesentlichen mit der Raumladung in der spannungshaltenden Zone ausgleicht. Noch eine andere Möglichkeit besteht darin, dass die Spannungsregulierregion eine Halbleiterstruktur aufweist, die aus ersten Regionen einer Leitfähigkeitstype besteht, zwischen denen zweite Regionen der entgegengesetzten Leitfähigkeitstype liegen, so dass, wenn die ersten und zweiten Regionen in einer Betriebsweise der Anordnung von freien Ladungsträgern verarmt werden, die Raumladung der ersten und zweiten Regionen sich im Wesentlichen ausgleicht.
Die elektrisch leitfähigen Regionen können aus irgendeinem geeigneten Material mit niedrigem Widerstand bestehen, wie z. B. einem Metall oder einem hochdotierten Halbleiter.
Eine Ausführungsform der vorliegenden Erfindung ermöglicht die Schaffung einer lateralen Halbleiteranordnung, die eine Verbesserung der nachteiligen gegenseitigen Einflüsse zwischen der Durchbruchspannung in Sperrrichtung und dem Durchlasswiderstand ermöglicht, und zwar in einer Weise, die sich von dem Vorschlag des US-Patentes 4.754.310 unterscheidet und die nicht die Notwendigkeit eines präzisen Ladungsausgleichs zwischen Regionen der entgegengesetzten Leitfähigkeitstypen in der spannungshaltenden Zone erfordert.
Es wird bemerkt, dass WO-A-99/35695 eine Silizium-auf-Isolator (SOI) Hochspannungs-Feldeffektanordnung mit isoliertem Gate vorschlägt, in der die spannungshaltende Zone oder Drain-Drift-Region eines lateralen Feldeffekttransistors mit isoliertem Gate mit einer gitterartigen Anordnung von spaltenförmigen Nuten ausgebildet ist, die mit Halbleitermaterial der gegenüber der Drain-Driftregion entgegengesetzten Leitfähigkeitstype gefüllt sind. In dieser Anordnung sind die Säulen entgegengesetzter Leitfähigkeitstype in den spaltenförmigen Nuten frei floating angeordnet, d. h., sie sind weder mit der Source- noch der Drain-Elektrode verbunden, und ein lineares Spannungsprofil wird innerhalb der spannungshaltenden Zone durch Stoßionisation erreicht, die kleinen Kriechströmen verwandt ist, so dass die Anordnung selbstregulierend ist. WO-A-99/35695 erfordert keinen präzisen Raumladungsausgleich, weil die Regionen entgegengesetzter Leitfähigkeitstype innerhalb der Drain-Driftregion floaten. Jedoch muss in der Anordnung nach WO-A-99/35695 das elektrische Feld auf einer Seite der Säulen gleich Null sein, weil andernfalls der pn-Übergang zwischen der Säule und der Drain-Drift-Region in Vorwärtsrichtung vorgespannt und ein Strom vorhanden wäre, der nicht unterstützt werden könnte. Dies kann die Potentialverstärkung in speziellen Rdson begrenzen. Außerdem kann das Vorhandensein von so vielen Regionen der entgegengesetzten Leitfähigkeitstype in der Drain-Drift-Region der Anordnung nach WO-A-99/35695 zu Ladungsspeicherproblemen und parasitären Bipolar-Transistor- oder Thyristor-Wirkungen führen.
Im Gegensatz zur WO-A-99/35695 erfordert die vorliegende Erfindung nicht, dass das Material in den Öffnungen oder Nuten aus Halbleitermaterial der entgegengesetzten Leitfähigkeitstype besteht, so dass die oben beschriebenen Probleme aus der Benutzung von Material der entgegengesetzten Leitfähigkeitstype nicht auftreten müssen. Tatsächlich ermöglicht es die Erfindung, dass irgendein Material mit niedrigem Widerstand benutzt wird, zum Beispiel Metall oder sogar hochdotiertes Halbleitermaterial derselben Leitfähigkeitstype wie die Drain-Drift-Region.
US-A-4.796.070 offenbart eine laterale Halbleiteranordnung mit Trench-Feldplatten, die sich entlang des Hauptstrompfades erstrecken, um Drain-Finger-Regionen zu definieren.
Andere vorteilhafte technische Merkmale in Übereinstimmung mit der Erfindung sind in den beigefügten abhängigen Ansprüchen enthalten.
Ausführungsformen der vorliegenden Erfindung werden nun anhand von Beispielen unter Bezug auf die beigefügten diagrammatischen Zeichnungen beschrieben.
1 zeigt eine diagrammatische Querschnittsansicht durch einen Teil einer ersten Ausführungsform einer Halbleiteranordnung nach der vorliegenden Erfindung und enthält einen Feldeffekttransistor mit isoliertem Gate,
2 zeigt eine Draufsicht, in Richtung des Pfeils A der 1, auf eine spannungshaltende Zone des lateralen Feldeffekttransistor mit isoliertem Gate nach 1,
3 zeigt eine Querschnittsansicht durch die spannungshaltende Zone einer weiteren Halbleiteranordnung nach der vorliegenden Erfindung,
4 zeigt eine grafische Darstellung des elektrischen Feldes und der Spannungsverteilung in einer Richtung x über der spannungshaltenden Zone von der ersten zu der zweiten Hauptregion der Halbleiteranordnung nach 1, oder wie nach 3 modifiziert,
5 zeigt einen Querschnitt ähnlich wie 3 durch die spannungshaltende Zone einer anderen Ausführungsform einer Halbleiteranordnung nach der vorliegenden Erfindung und
6 zeigt einen Querschnitt ähnlich wie 3 durch die spannungshaltende Zone einer anderen Ausführungsform einer Halbleiteranordnung nach der vorliegenden Erfindung.
Es wird bemerkt, dass 1 bis 3, 5 und 6 diagrammatische Darstellungen sind, bei denen die relativen Dimensionen und Proportionen von Teilen aus Gründen der Klarheit und Zweckmäßigkeit übertrieben oder in reduzierter Größe dargestellt sind. Dieselben Bezugszeichen beziehen sich in den verschiedenen Ausführungen allgemein auf entsprechende oder ähnliche Merkmale.
1 zeigt eine Halbleiteranordnung 1 mit einem lateralen Feldeffekttransistor mit isoliertem Gate. Die Halbleiteranordnung 1 weist ein Substrat 10 auf, das eine epitaxiale Siliziumschicht 11 trägt, die niedrig dotiert ist mit Verunreinigungen der einen Leitfähigkeitstype (in diesem Beispiel n-Leitfähigkeitstype). Das Substrat 10 kann mindestens eine obere Isolierschicht enthalten, die an die Epitaxialschicht 11 angrenzt, d. h. die Anordnung kann eine Silizium-auf-Isolator-Anordnung (SOI) sein, oder das Substrat 10 kann niedrig dotiert sein mit Verunreinigungen der entgegengesetzten Leitfähigkeitstype, in diesem Beispiel der p-Leitfähigkeitstype. Die Epitaxialschicht 11 hat erste und zweite Hauptflächen 11a und 11b, wobei die erste Hauptfläche 11a an das Substrat 10 angrenzt.
Die Halbleiteranordnung kann als diskrete Anordnung ausgebildet sein oder kann mit anderen Halbleiteranordnungen in demselben Halbleiterkörper integriert sein. Speziell im letzten Fall kann die Fläche der Epitaxialschicht 11, in der die Feldeffektanordnung mit isoliertem Gate vorgesehen ist, durch Isolationsregionen 12 abgegrenzt sein. Diese Isolationsregionen können zum Beispiel dielektrische Regionen oder hochdotierte Regionen der entgegengesetzten Leitfähigkeitstype (in diesem Beispiel der p-Leitfähigkeitstype) sein. Obwohl dies in 1 nicht gezeigt ist, kann die Epitaxialschicht 11 weitere Halbleiteranordnungen tragen, die durch entsprechende Isolationsregionen 12 abgegrenzt sind.
Die Feldeffektanordnung mit isoliertem Gate weist Source- und Drain-Regionen 13 und 14 auf, von denen jede auf die zweite Hauptfläche 11b trifft und die entlang der zweiten Hauptfläche im Abstand voneinander angeordnet sind. Die Source-Region 13 ist innerhalb der Körperregion 15 der entgegengesetzten Leitfähigkeitstype enthalten, die einen pn-Übergang J mit der Epitaxialschicht 11 bildet. Die Source- und Körperregionen 13 und 15 definieren dazwischen einen Leitkanal-Aufnahmeabschnitt 15a in der Körperregion 15. Eine Isolier-Gate-Struktur G, die eine Isolier-Gate-Schicht 16a und eine Gate-Leit-Schicht 16b aufweist, ist auf der zweiten Hauptfläche 11b angeordnet und erstreckt sich über den Kanal-Aufnahmeabschnitt 15a. Wie in 1 gezeigt ist, kann der Bereich der zweiten Hauptfläche 11b zwischen der Drain-Region 14 und der Isolationsregion 12 eine Region 17 aufweisen, die auf die zweite Hauptfläche 11b der gleichen Leitfähigkeitstype trifft, die aber höher dotiert ist als die Epitaxialschicht 11, um, wie an sich bekannt, eine Wandisolations-Region (channel-stopper region) zu bilden.
Eine dielektrische Schicht ist auf der zweiten Hauptfläche angeordnet und derart gemustert, dass sie eine dielektrische Region 18 über der Isolier-Gate-Struktur G und dielektrische Regionen 19 an den Grenzen der lateralen Feldeffektanordnung mit isoliertem Gate definiert. In Fenstern der dielektrischen Schicht ist eine Metallisierung aufgebracht und so gemustert, dass sie Source- und Drain-Elektroden S und G definiert. Wie aus dem Stand der Technik bekannt ist, verbindet die Source-Elektrode S die Source-Region 13 mit der Körper-Region 15 an einer Stelle, die von dem Kanal-Aufnahmeabschnitt 15a entfernt ist, um eine parasitäre Bipolarwirkung zu verhindern. Obwohl dies in 1 nicht gezeigt ist, ist ein Fenster in der dielektrischen Region 18 über der Isolier-Gate-Struktur G entfernt von den Source- und Drain-Elektroden S und D geöffnet, und die Metallisierung ist so gemustert, dass sie eine Gate-Elektrode (nicht gezeigt) definiert, die elektrisch die leitfähige Gate-Region 16b kontaktiert.
Die Struktur der 1, wie sie bisher beschrieben wurde, ist die gleiche wie die einer konventionellen lateralen Feldeffektanordnung mit isoliertem Gate, wobei die Epitaxialschicht 11 eine Drain-Drift-Region bildet, die eine spannungshaltende Zone schafft, die es ermöglicht, dass die Anordnung hohen Vorspannungen in Sperrrichtung widersteht, wenn eine Spannung zwischen den Source- und Drain- Elektroden S und D im Betrieb der Anordnung angelegt wird und die Anordnung nicht leitend ist, da keine Spannung an die Gate-Elektrode angelegt wird.
Gemäß der vorliegenden Erfindung ist die Drain-Drift-Region oder spannungshaltende Zone 11 jedoch einem Spannungsprofil-Einstellmittel zum Einstellen des Spannungsprofils innerhalb der Drain-Drift-Region zwischen den Source- und Drain-Regionen 13 und 14 zugeordnet. Das Spannungsprofil-Einstellmittel enthält eine Mehrzahl von elektrisch leitfähigen Regionen 21, d. h. Regionen mit niedrigem Widerstand, die zumindest in der Richtung x im Abstand voneinander zwischen den Source- und Drain-Regionen 13 und 14 angeordnet sind. Die Regionen 21 mit niedrigem Widerstand erstrecken sich durch mindestens einen wesentlichen Teil der Dicke der Epitaxialschicht 11. Wie gezeigt, erstrecken sich die Regionen 21 mit niedrigem Widerstand vollständig durch die Epitaxialschicht 11. Jede der Regionen 21 mit niedrigem Widerstand ist von der Epitaxialschicht 11 durch eine Isolierschicht 23 isoliert.
In dem Beispiel nach 1 sind die Regionen 21 mit niedrigem Widerstand in Öffnungen 22 gebildet, die sich vollständig durch die Epitaxialschicht 11 erstrecken, und die Isolierschichten 23 sind an den Wänden der Öffnungen 22 vorgesehen. Üblicherweise werden die Isolierschichten 23 aus Siliziumdioxid gebildet, obgleich auch andere Materialien wie Siliziumnitrid benutzt werden können. Die Regionen 21 mit niedrigem Widerstand werden aus leitfähigem Material, d. h. Material mit niedrigem Widerstand, wie Metall gebildet, das in den Öffnungen 22 unter Benutzung konventioneller chemischer Aufdampfverfahren deponiert wird. Im Prinzip sollte das leitfähige Material eine Leitfähigkeit haben, die die gesamte Innenseite der Öffnungen 22 auf die gleiche Spannung festlegt. Ein typisches Metall, das benutzt werden kann, ist Aluminium. Als eine weitere Möglichkeit können die Regionen 21 mit niedrigem Widerstand aus hochdotiertem Halbleitermaterial gebildet werden, das entweder mit Verunreinigungen der n- oder der p-Leitfähigkeitstype dotiert wird, weil es durch die Isolierschicht 23 von der Epitaxialschicht 11 isoliert ist.
Die Regionen 21 mit niedrigem Widerstand sind mit Spannungs-Einstellmitteln gekoppelt, um die Spannung an jeder Region mit niedrigem Widerstand einzustellen. Das Spannungs-Einstellmittel enthält eine Spannungsregulier-Region 20, die sich entlang der zweiten Hauptfläche 11b zwischen den Source- und Drain-Elektroden S und D erstreckt, wobei ein Ende elektrisch mit der Source-Elektrode S und das andere Ende elektrisch mit der Drain-Elektrode D gekoppelt ist.
In dieser Ausführungsform enthält die Spannungsregulierregion 20 einen Stromkriechpfad oder Parallelpfad, der effektiv einen Potentialteiler bildet, der beim Zuführen einer Spannung zwischen den Source- und Drain-Elektroden S und D jede Region mit niedrigem Widerstand auf ein entsprechendes Potential einstellt oder festlegt, das durch die Spannung zwischen den Source- und Drain-Elektroden S und D, den Widerstandswert des Potentialteilers und den Abstand entlang des Potentialteilers von der Source-Elektrode S zu der Region 21 mit niedrigem Widerstand bestimmt wird. Der Potentialteiler 20 ist von der zweiten Hauptfläche 11b der Epitaxialschicht 11 durch dielektrische Regionen 30 elektrisch isoliert. Der Potentialteiler 20 sollte einen spezifischen Widerstand haben, der groß genug ist, übermäßige Kriechströme zu vermeiden, aber auch nicht so hoch, dass die Übergangscharakteristik nachteilig beeinflusst wird. Zum Beispiel kann der minimale spezifische Widerstand bei 2 × 10⁸ Ohm·cm liegen. Materialien wie sauerstoffdotiertes polykristallines Silizium (SIPOS) weisen einen geeigneten spezifischen Widerstand auf.
1 zeigt, dass die Öffnungen 22 gerade bis zum Substrat 10 reichen. Die Öffnungen 22 können jedoch auch geringfügig in das Substrat 10 hineinreichen, so dass die unteren Enden 21a der Regionen 21 mit niedrigem Widerstand mit der ersten Hauptfläche 11a glatt abschließen, um sicherzustellen, dass die Regionen 21 mit niedrigem Widerstand, und somit auch die diesen zugeführten Spannungen, sich vollständig durch die Epitaxialschicht 11 erstrecken.
2 zeigt eine Draufsicht in Richtung des Pfeiles A auf einen Teil der Anordnung der 1, bei der die Strukturen auf der Oberfläche der zweiten Hauptfläche 10b (einschließlich des Potentialteilers 20) weggelassen sind und bei der die verschiedenen Regionen aus Gründen der Klarheit nicht schraffiert gezeigt sind. Wie aus 2 zu erkennen ist, hat die Drain-Drift-Region 11 der Anordnung 1 Regionen 21 mit niedrigem Widerstand, die im Abstand voneinander sowohl in der Richtung y (d. h. parallel zu der Kanalbreite der Anordnung), als auch in der Richtung x (d. h. parallel zu der Kanallänge) angeordnet sind. Jede Region 21 mit niedrigem Widerstand ist, obgleich in 2 nicht gezeigt, elektrisch mit dem Potentialteiler 20 gekoppelt und außerdem von der umgebenden Epitaxialschicht 11 durch eine entsprechende Isolierschicht 23 isoliert.
Obwohl in 2 sechs Regionen 21 mit niedrigem Widerstand gezeigt sind, ist es klar, dass die Anzahl, der Durchmesser D und der Abstand (oder die Teilung P) der Regionen 21 mit niedrigem Widerstand von den erwünschten Eigenschaften der Anordnung abhängen. In der Anordnung nach 2 sind die Regionen 21 mit niedrigem Widerstand in gleichmäßigen Abständen sowohl in der x-Richtung als auch in der y-Richtung angeordnet und haben dieselbe Teilung P sowohl in der x- als auch in der y-Richtung. Der Durchmesser D der Regionen mit niedrigem Widerstand ist durch Herstellgrenzen beschränkt, die eine niedrigere untere praktische Grenze für den Durchmesser der Öffnung 22, die gefüllt werden kann, und den Wunsch nach mehreren Öffnungen in der Drift-Region, um das elektrische Feld effektiv zu streuen, setzen. Eine Anordnung, die 1000 Volt aushalten kann, wird typischerweise eine Länge L der Drain-Drift-Region zwischen den Körper- und den Drain-Regionen 15 und 14 von 50 Mikrometern haben. Der Durchmesser D wird typischerweise im Bereich von 0,5 bis 5 Mikrometern für eine solche 1000 Volt-Anordnung liegen. Die Teilung oder der Abstand der Regionen 21 mit niedrigem Widerstand kann zum Beispiel variieren, so dass die Regionen 21 mit niedrigem Widerstand in Regionen eines hohen elektrischen Feldes näher beieinander liegen, zum Beispiel neben den Übergängen zwischen der Drain-Drift-Region 11 und den Körper- und Drain-Regionen 15 und 14.
4 zeigt eine grafische Darstellung des elektrischen Feldprofils (gezeigt durch die gestrichelte Linie) und des Spannungsprofils (gezeigt durch die durchgezogene Linie) über der Drain-Drift-Region 11, wenn den Source- und Drain-Elektroden S und D Spannungen zugeführt werden, so dass der Übergang J zwischen der Körper-Region 15 und der Drain-Drift-Region 11 in Sperrrichtung vorgespannt wird, die Anordnung jedoch nicht leitend ist, d. h., dass der Gate-Elektrode keine Spannung zugeführt wird und somit kein Leitkanal in dem Kanal-Aufnahmeabschnitt 15a gebildet wird. In 4 erhöht sich x mit dem Abstand von der Source-Region 13. Wie aus 4 zu sehen ist, erhöht sich in diesem Aus-Zustand das elektrische Potential an den Regionen 21 mit niedrigem Wider stand linear in Richtung der Zunahme von x, d. h. in Richtung auf die Drain-Region 14, und das umgebende Drain-Drift-Material verarmt. Wie bei der Anordnung nach US-A-4.754.310 hat das elektrische Feldprofil nicht die bei konventionellen Anordnungen übliche Dreiecksform, sondern eine rechteckige oder quadratische Form. Das Vorsehen der Regionen 21 mit niedrigem Widerstand und der Spannungs-Einstellmittel 20, in dieser Ausführung der Potentialteiler, bedeutet, dass nicht nur die Länge L der Drain-Drift-Region, und somit die Länge (d. h. der Abstand in der Richtung x) der Anordnung, auf etwa die Hälfte dessen reduziert werden kann, was in einer konventionellen Struktur erforderlich wäre, um eine bestimmte Durchbruchspannung zu erzielen, sondern die Dotierungskonzentration in der Drain-Region 11 kann erhöht werden, weil die Durchbruchspannung weniger von der Dotierungskonzentration in der Drain-Drift-Region abhängig ist, denn die Regionen 21 mit niedrigem Widerstand dienen dazu, die Spannung und die elektrische Feldverteilung zu steuern, um eine vollständige Verarmung durch die gesamte Drain-Drift-Region 11 sicherzustellen, bevor die erforderliche Durchbruchspannung erreicht wird.
Der Durchlasswiderstand der Anordnung 1 sollte kleiner sein als der einer konventionellen Anordnung mit der Struktur nach 1, jedoch ohne den resistiven Pfad 20 und die zugeordneten Regionen 21 mit niedrigem Widerstand. Weil die Spannungsdifferenz zwischen den Source- und Drain-Elektroden S und D im Durchlasszustand der Anordnung 1, d. h. wenn dem Gate G eine Spannung zugeführt wird, um einen Leitkanal in dem Kanal-Aufnahmeabschnitt 15a zu erzeugen, viel kleiner als im Aus-Zustand oder nicht-leitenden Zustand ist, ist der Kriechstrom über den Potentialteiler im Durchlasszustand akzeptabel, im allgemeinen vernachlässigbar, und hat keine wirklichen Auswirkungen auf den Betrieb der Anordnung im Ein-Zustand. Es existiert natürlich ein Nachteil wegen der für die Öffnungen 22 erforderlichen Fläche (die sonst als Drift-Fläche genutzt werden könnte) und der Größe der Flächen der Drain-Drift-Region zwischen den Öffnungen, die im Aus-Zustand verarmt werden sollten, um das erforderliche flache Feldprofil zu erzeugen, da diese Größe umgekehrt proportional zu der maximalen Dotierungskonzentration in diesen Bereichen der Drain-Drift-Region ist. Eine Verkleinerung der Durchmesser der Öffnungen 22 würde es ermöglichen, die Teilung P oder den Abstand zwischen den Öffnungen 22 zu reduzieren und die Dotierungskonzentration der Drain-Drift-Region 11 zu erhöhen, um hier durch einen niedrigeren Drain-Drift-Widerstand zu ermöglichen. Das optimale Verhältnis zwischen der Fläche, die für die Öffnungen 22 verbraucht wird, und der verbleibenden Drift-Region 11 wird durch die minimalen lithografischen Dimensionen bestimmt, die zum Bilden und anschließenden Füllen der Öffnungen 22 möglich sind.
Die Anordnung 1 kann unter Benutzung konventioneller Halbleiter-Prozesstechnologie hergestellt werden, mit der einzigen Abweichung, dass vor der Bildung der Körper-, Source- und Drain-Regionen die zweite Hauptfläche 11b maskiert wird, um Fenster über den Bereichen zu definieren, an denen die Regionen 21 mit niedrigem Widerstand erforderlich sind. Anschließend wird dann die Epitaxialschicht 11 geätzt unter Verwendung eines konventionellen anisotropen Ätzprozesses, um die Öffnungen 22 zu definieren, die sich zumindest durch einen wesentlichen Teil der Epitaxialschicht erstrecken, in der Zeichnung durch die ganze Schicht. Die Isolierschicht 23 wird dann auf den Wänden der Öffnungen 22 entweder als thermisch gewachsenes oder deponiertes Oxid gebildet, und anschließend werden die Regionen 21 mit niedrigem Widerstand durch bekannte chemische Aufdampfverfahren aufgebracht. Nach Entfernen der Maske von der zweiten Hauptfläche 11b wird die isolierte Gate-Struktur 16a, 16b durch Aufbringen und Mustern der isolierenden und leitfähigen Gate-Schichten gebildet. Eine Körper-Region-Maske wird dann auf der zweiten Hauptfläche 11b definiert und die Verunreinigungen zum Bilden der Körper-Region 15 werden eingeführt. Nach Entfernen der Körper-Region-Maske wird eine Source- und Drain-Maske auf der zweiten Hauptfläche 11b definiert und die Verunreinigungen zum Bilden der Source- und Drain-Regionen 15 werden unter Benutzung dieser Maske eingeführt, so dass der Leitkanal-Aufnahmeabschnitt 15a durch relative Diffusion der Verunreinigungen definiert wird, die die Körper- und Source-Regionen 15 und 13 unterhalb der isolierten Gate-Struktur 16a, 16b bilden.
Nach Entfernen der Source- und Drain-Maske wird Isoliermaterial, zum Beispiel Siliziumioxid, deponiert und unter Benutzung konventioneller photolithographischer Techniken gemustert, um die isolierenden Regionen 18, 19 und 30 zu definieren. Sauerstoffdotiertes polykristallines Silizium (SIPOS) wird dann deponiert und gemustert, um den Potentialteiler 20 zu bilden, und danach, nach Bildung eines Fensters in der Isolier-Region 18, entfernt von dem Potentialteiler 20, wird eine Metallisierung aufgebracht und gemustert, um die Source- und Drain-Elektroden S und D und die Gate-Elektrode (in 1 nicht gezeigt) zu bilden.
Eine andere Möglichkeit besteht darin, die Öffnungen 22 nach der Formation der Source-, Drain- und Körper-Regionen zu bilden und zu füllen.
5 zeigt eine ähnliche Ansicht wie die 3 und 4, um eine weitere Modifikation darzustellen. In diesem Fall wird die Spannungsregulierregion durch eine Halbleiterschicht 20' dargestellt, die zwischen die Source- und Drain-Elektroden S und D geschaltet und mit Verunreinigungen der entgegengesetzten Leitungstype zu der Drain-Drift-Region 11 dotiert ist, d. h. in diesem Fall mit Verunreinigungen der p-Leitfähigkeitstype, wobei die Dotierungskonzentration und die Dicke der Halbleiterschicht 20' der p-Leitfähigkeitstype derart ausgewählt ist, dass die Halbleiterschicht 20' von freien Ladungsträgern vollständig verarmt ist, wenn die Vorspannung in Sperrrichtung zwischen den Source- und Drain-Elektroden S und D angelegt wird, wie oben beschrieben. Wie aus dem Stand der Technik bekannt ist, würde dies erfordern, dass das Produkt die Dotierungskonzentration und Dicke der Halbleiterschicht 20' etwa 2 × 10¹² cm^–2 beträgt. In diesem Fall sind die Halbleiterschicht 20' und die darunter liegende Drain-Drift-Region 11 derart, dass, wenn sie von freien Ladungsträgern verarmt ist, die Raumladung pro Einheitsfläche in der Halbleiterschicht 20' und der Drain-Drift-Region 11 sich zumindest soweit ausgleichen, dass das aus der Raumladung resultierende elektrische Feld niedriger ist als eine kritische Feldstärke, bei der ein Avalanche-Durchbruch in der Weise auftritt, wie in dem US Patent Nr. 4.754.310 beschrieben, so dass ein laterales flaches elektrisches Feldprofil auf der oberen Oberfläche ermöglicht wird. Die Regionen 21 mit niedrigem Widerstand sind elektrisch mit der Halbleiterschicht 20' gekoppelt, so dass die Spannung an jeder Region mit niedrigem Widerstand durch die Spannung über der Halbleiterschicht 20' und die Distanz entlang der Halbleiterschicht 20' zu der Region 21 mit niedrigem Widerstand in ähnlicher Weise bestimmt wird, wie unter Bezug auf die 1 bis 4 beschrieben wurde, jedoch mit dem Vorteil, dass bei der Anordnung nach der 5 kein Kriechstrom auftritt.
In der Anordnung nach 5 erfolgt der Raumladungsausgleich zwischen der Spannungsregulierregion und der Drain-Drift-Region 11. 6 zeigt eine ande re Anordnung, in der die Spannungsregulierregion aus einer ersten Halbleiter-Region oder Schicht 20a der n-Leitfähigkeitstype und einer zweiten Region oder Schicht 20b der p-Leitfähigkeitstype besteht, von denen sich jede zwischen den Source- und Drain-Elektroden S und D erstreckt und mit diesen elektrisch verbunden ist. In diesem Fall sind die ersten und zweiten Halbleiterschichten 20a und 20b derart, dass, wenn sie von freien Ladungsträgern verarmt sind, die Raumladung pro Einheitsfläche in den ersten und zweiten Halbleiterschichten 20a und 20b sich zumindest bis zu dem Maße ausgleichen, dass die aus der Raumladung resultierende elektrische Feldstärke niedriger als eine kritische Feldstärke ist, bei der ein Avalanche-Durchbruch in der Weise erfolgt, wie in dem US Patent Nr. 4.754.310 beschrieben, so dass ein laterales flaches elektrisches Feldprofil auf der oberen Oberfläche ermöglicht wird. Die Regionen 21 mit niedrigem Widerstand sind elektrisch mit der Spannungsregulierregion gekoppelt, so dass die Spannung an jeder Region 21 mit niedrigem Widerstand durch die Spannung über der Spannungsregulierregion und die Distanz entlang der Spannungsregulierregion zu der Region 21 mit niedrigem Widerstand in ähnlicher Weise bestimmt wird, wie unter Bezug auf die 1 bis 4 beschrieben wurde, jedoch wie bei der Anordnung nach 5 mit dem Vorteil, dass kein Kriechstrom auftritt. Wie 6 zeigt, ist die Spannungsregulierregion von der Drain-Drift-Region 11 durch dielektrische Regionen 30 ähnlich wie bei den 1 und 3 isoliert. Als weitere Möglichkeit kann die Spannungsregulierregion die obere Oberfläche 11b berühren. 6 zeigt den Vorteil gegenüber der 5, dass es nicht notwendig ist, die Dotierungskonzentration und die Dicke der Drain-Drift-Region mit denen der Spannungsregulierregion auszugleichen, sondern die Dicken und Dotierungskonzentrationen der Schichten 20a und 20b mit n- und p-Leitfähigkeitstypen schaffen den Raumladungsausgleich. Diese Anordnungen haben den Vorteil gegenüber der unter Bezug auf die 1 bis 4 beschriebenen Anordnung, dass kein Kriechstrom durch die Spannungsregulierschicht fließt, aber den Nachteil, dass es notwendig ist, sicherzustellen, dass ein Raumladungsausgleich zwischen den Schichten mit n- und p-Leitfähigkeitstypen bis zu wenigen Prozenten erfolgt, obwohl nur die Dotierungskonzentration und die Dicken der beiden Schichten gesteuert werden müssen.
Anordnungen mit der spannungshaltenden Zone nach den 5 und 6 können in ähnlicher Weise wie die oben beschriebene hergestellt werden, wobei der Auftragsschritt mit sauerstoffdotiertem polykristallinen Silizium durch ein epitaxiales Auftragen von dotiertem Silizium oder Dotieren einer Oberflächenschicht der Epitaxialschicht 11 in bekannter Weise ersetzt wird.
In den vorstehend beschriebenen Beispielen sind die Öffnungen 22 im Querschnitt kreisförmig, wenn in Draufsicht betrachtet. Dies hat den Vorteil, dass die Öffnungen 22 keine scharfen Ecken haben, die andernfalls Orte mit erhöhtem elektrischem Feld bilden würden. Die Öffnungen können jedoch auch andere Querschnittsformen aufweisen, zum Beispiel kann der Querschnitt die Form eines Sechsecks oder Quadrates mit abgerundeten Ecken haben.
Die vorliegende Erfindung kann auf laterale Feldeffektanordnungsstrukturen mit isoliertem Gate angewandt werden, die von der nach 1 abweichen, zum Beispiel die Art von Feldeffektanordnungsstrukturen mit isoliertem Gate, wie sie in US-A-5.473.180 gezeigt sind, wobei die Drain-Drift-Region der US-A-5.473.180 durch die oben beschriebene Drain-Drift-Region ersetzt wird.
Die vorliegende Erfindung kann auch auf laterale Bipolartransistoren mit isoliertem Gate angewandt werden, d. h. Anordnungen, in denen die Drain-Region 14 von der entgegengesetzten Leitfähigkeitstype ist (in den obigen Beispielen p-Leitfähigkeitstype). Die vorliegende Erfindung kann normalerweise auch auf Anordnungen angewandt werden, in denen der Kanalaufnahmeabschnitt 15a dotiert ist, um eine Leitfähigkeitstype wie in den oben beschriebenen Beispielen anzunehmen, und eine Gate-Spannung ist erforderlich, um den Kanal abzuschnüren und die Anordnung abzuschalten.
In den vorstehend beschriebenen Ausführungsformen sind sowohl die Source- als auch die Drain-Region Halbleiterregionen. Die Source-Region kann jedoch auch als Schottky-Kontakt-Region ausgebildet sein.
In den oben beschriebenen Ausführungsformen ist der Spannungsregulator auf der oberen oder zweiten Hauptfläche 11b der Epitaxialschicht 11 vorgesehen. Der Spannungsregulator kann alternativ, oder zusätzlich, auf der unteren oder ersten Hauptfläche der Epitaxialschicht 11 vorgesehen sein. Andere Formen des Spannungsregulators als die Spannungsregulierregionen 20, 20' und 20a, 20b zum Einstellen der Spannungen an den leitfähigen Regionen 21 können vorgesehen sein, und die durch den Spannungsregulator bereitgestellten Spannungen müssen nicht notwendigerweise aus der Source-Drain-Spannung abgeleitet werden, sondern es kann eine getrennte Spannungsquelle benutzt werden, die auf erforderliche Spannungsverteilung oder das entsprechende Profil zugeschnitten ist.
Die vorliegende Erfindung kann auch auf andere Formen von lateralen Anordnungen wie lateralen pn-n-Dioden angewandt werden, die, wenn in Draufsicht gesehen, eine Struktur ähnlich der in 2 gezeigten haben, wobei die Source-Region 13 und die isolierte Gate-Struktur G nach 1 weggelassen sind.
Die vorliegende Erfindung kann auch auf Halbleiteranordnungen angewandt werden, die ein Halbleitermaterial anders als Silizium enthalten, wie zum Beispiel Germanium. Die oben angegebenen Leitfähigkeitstypen können umgekehrt werden.
Das Lesen der vorliegenden Offenbarung macht dem Fachmann klar, dass noch andere Variationen und Modifikationen innerhalb des Schutzumfanges der beigefügten Ansprüche möglich sind.

Claims

Halbleiteranordnung (1) mit einem Halbleiterkörper, der erste und zweite, einander gegenüberliegende Hauptflächen (11a, 11b) aufweist, erste und zweite Hauptregionen (13, 14), die sich mit der zweiten Hauptfläche treffen, und eine spannungshaltende Zone aufweist, die zwischen den ersten und zweiten Hauptregionen vorgesehen ist, wobei die spannungshaltende Zone eine Halbleiterregion (11) einer ersten Leitfähigkeitstype enthält, die einen gleichrichtenden Übergang mit einer Region der Anordnung derart bildet, dass wenn der gleichrichtende Übergang in einem Modus des Betriebes in Sperrrichtung vorgespannt wird, eine Verarmungsregion sich in die Halbleiterregion der spannungshaltende Zone erstreckt, und wobei die Anordnung darüber hinaus eine Mehrzahl von elektrisch leitfähigen Regionen (21) aufweist, die von der Halbleiterregion isoliert sind und sich durch diese quer zu den ersten und zweiten Hauptflächen erstrecken, dadurch gekennzeichnet, dass die elektrisch leitfähigen Regionen in einer Richtung zwischen den ersten und zweiten Hauptregionen im Abstand voneinander angeordnet sind, dass die Anordnung einen Spannungsregulator (20, 20', 20a, 20b) aufweist zum Einstellen der Spannung an jeder elektrisch leitfähigen Region, um die Spannungsverteilung und somit das elektrische Feldprofil in der spannungshaltenden Zone zu steuern, wenn der gleichrichtende Übergang in dem einen Modus des Betriebes in Sperrrichtung vorgespannt wird.
Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass jede elektrisch leitfähige Region sich vollständig durch die Halbleiterregion der spannungshaltenden Zone in der Richtung quer zu den ersten und zweiten Hauptflächen erstreckt.
Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die elektrisch leitfähigen Regionen sich innerhalb der Halbleiterregion der der spannungshaltenden Zone derart erstrecken, dass sie sich in zwei zueinander rechtwinkligen Richtungen im Abstand voneinander parallel zu den ersten und zweiten Hauptflächen befinden.
Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Spannungsregulator eine Spannungsverteilungsregion enthält, die elektrisch mit mindestens einer der ersten und zweiten Hauptregionen gekoppelt ist, und dass die elektrisch leitfähigen Regionen elektrisch mit der Spannungsverteilungsregion an Stellen gekoppelt sind, die in der Richtung zwischen den ersten und zweiten Hauptregionen im Abstand voneinander angeordnet sind.
Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Spannungsverteilungsregion elektrisch zwischen den ersten und zweiten Hauptregionen angeschlossen ist.
Halbleiteranordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Spannungsverteilungsregion sich im Wesentlichen parallel zu einer der ersten und zweiten Hauptflächen von der ersten Hauptregion in Richtung der zweiten Hauptregion und entlang einer der ersten und zweiten Hauptflächen erstreckt.
Halbleiteranordnung nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, dass die Spannungsverteilungsregion einen Stromkriechpfad aufweist und dass die elektrisch leitfähigen Regionen elektrisch mit dem Stromkriechpfad an Stellen gekoppelt ist, die in der Richtung zwischen den ersten und zweiten Hauptregionen im Abstand voneinander angeordnet sind.
Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, dass der Stromkriechpfad sauerstoffdotiertes polykristallines Silizium enthält.
Halbleiteranordnung nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, dass die Spannungsverteilungsregion eine Halbleiterregion (20') der entgegengesetzten Leitfähigkeitstype zu der Halbleiterregion der spannungshaltenden Zone enthält und dass Dotierungskonzentration und Dimensionen derart sind, dass die Raumladung in der Halbleiterregion der entgegengesetzten Leitfähigkeitstype und der spannungshaltenden Zone sich im von freien Ladungsträgern verarmten Zustand im Wesentlichen ausgleichen.
Halbleiteranordnung nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, dass die Spannungsverteilungsregion erste und zweite Halbleiterregionen (20a, 20b) der entgegengesetzten Leitfähigkeitstypen enthält und dass Dotierungskonzentration und Dimensionen der ersten und zweiten Halbleiterregionen derart sind, dass die Raumladung in den ersten und zweiten Halbleiterregionen sich im von freien Ladungsträgern verarmten Zustand im Wesentlichen ausgleichen.
Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zumindest einige der elektrisch leitfähigen Regionen ein Material enthalten, das aus der Gruppe von elektrisch leitfähigem Material, wie einem Metall, und einem dotierten Halbleitermaterial ausgewählt ist.
Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitfähigen Regionen in Öffnungen (22) angeordnet sind, die in der Halbleiterregion der spannungshaltende Zone gebildet sind.
Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die ersten und zweiten Hauptregionen Source- und Drain-Regionen bilden, dass die Halbleiterregion der spannungshaltende Zone eine Drain-Drift-Region bildet, dass der gleichrichtende Übergang zwischen der Halbleiterregion der spannungshaltende Zone und einer Körperregion (15) gebildet ist, die mit der Source-Region einen Leitkanal-Aufnahmeabschnitt (15a) definiert, und dass ein Steuer-Gate (16a, 16b) vorgesehen ist zum Ermöglichen der Steuerung der Bildung eines Leitkanals innerhalb des Leitkanal-Aufnahmeabschnittes.
Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine der ersten und zweiten Hauptregionen eine Halbleiterregion ist.
Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper ein Substrat (10) aufweist, das ein Material enthält, das aus der Gruppe von einem Halbleitermaterial und einem Isolator ausgewählt ist.