DE69938562T3 - Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften - Google Patents
Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften Download PDFInfo
- Publication number
- DE69938562T3 DE69938562T3 DE69938562.8T DE69938562T DE69938562T3 DE 69938562 T3 DE69938562 T3 DE 69938562T3 DE 69938562 T DE69938562 T DE 69938562T DE 69938562 T3 DE69938562 T3 DE 69938562T3
- Authority
- DE
- Germany
- Prior art keywords
- region
- channel
- conductivity type
- junction
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 230000015556 catabolic process Effects 0.000 title claims description 24
- 230000001976 improved effect Effects 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims description 28
- 230000007704 transition Effects 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 238000007599 discharging Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 72
- 239000002019 doping agent Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 11
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 241001354791 Baliga Species 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001473 noxious effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf Halbleiterschaltvorrichtungen, und insbesondere auf Schaltvorrichtungen für Hochleistungsanwendungen.
- Hintergrund der Erfindung
- Der bipolare Silikontransistor war die Vorrichtung der Wahl für Hochleistungsanwendungen in Antriebsmotorschaltkreisen, bei Anwendungssteuerungen, in der Robotertechnik und bei Beleuchtungsvorschaltgeräten. Der Grund hierfür ist, dass bipolare Transistoren ausgebildet sein können, um relativ große Stromdichten in dem Bereich von 40 bis 50 A/cm2 zu bewältigen und relativ hohe Blockierspannungen in dem Bereich von 500 bis 1.000 V zu unterstützen.
- Trotz der attraktiven Nennleistung, die durch bipolare Transistoren erzielt wird, existieren mehrere fundamentale Nachteile hinsichtlich ihrer Eignung für alle Hochleistungsanwendungen. Zunächst sind bipolare Transistoren stromgesteuerte Vorrichtungen, welche relativ große Basisströme erfordern, typischerweise ein Fünftel bis ein Zehntel des Kollektorstromes, um den Transistor in einem Betriebsmodus zu halten. Proportional größere Basisströme können bei Anwendungen erwartet werden, welche auch ein Hochgeschwindigkeitsabschalten erfordern. Aufgrund der Anforderungen hinsichtlich des hohen Basisstromes ist der Basisantriebsschaltkreis zur Steuerung von Anschalten und Ausschalten relativ komplex und teuer. Bipolare Transistoren sind auch anfällig für einen vorzeitigen Durchbruch, wenn ein hoher Strom und eine hohe Spannung gleichzeitig der Vorrichtung zugeführt werden, wie üblicherweise bei induktiven Leistungsschaltkreisanwendungen erforderlich. Desweiteren ist es relativ schwierig, bipolare Transistoren parallel zu betreiben, weil eine Stromumleitung auf einen einzelnen Transistor typischerweise bei hohen Temperaturen auftritt, was Emittervorschaltsysteme notwendig macht.
- Der Silizium-Leistungs-MOSFET wurde entwickelt, um dieses Basisantriebsproblem zu lösen. Bei einem Leistungs-MOSFET stellt die GateElektrode eine Anschalt- und Ausschaltkontrolle bei der Anwendung einer geeigneten Gate-Vorspannung bereit. Beispielsweise tritt ein Anschalten in einem angereicherten MOSFET vom N-Typ auf, wenn eine leitende Inversionsschicht vom N-Typ in dem Basisbereich vom P-Typ (auch als „Kanalbereich“ bezeichnet) als Reaktion auf die Anwendung einer positiven Gate-Vorspannung gebildet wird. Die Inversionsschicht verbindet den Sourcebereich vom N-Typ und den Drainbereich vom N-Typ elektrisch und ermöglicht eine Majoritätsträgerleitung zwischen diesen.
- Die Gate-Elektrode des Leistungs-MOSFET ist vom Basisbereich durch eine Zwischenisolierschicht getrennt, typischerweise aus Siliziumdioxid. Da das Gate von dem Basisbereich isoliert ist, ist, wenn überhaupt, nur wenig Gate-Strom erforderlich, um den MOSFET in einem leitenden Zustand zu erhalten oder den MOSFET von einem Ein-Zustand in einen Aus-Zustand oder umgekehrt zu schalten. Der Gate-Strom wird während des Schaltens gering gehalten, da das Gate einen Kondensator mit dem Basisbereich des MOSFET bildet. Somit ist nur ein Auflade- und Entlade-Strom („Verschiebestrom“) während des Schaltens erforderlich. Aufgrund der hohen Eingangsimpedanz, die mit der isolierten Gate-Elektrode einhergeht, werden minimale Stromanforderungen an das Gate gestellt und die Gate-Antriebsschaltung kann leicht implementiert werden. Weil die Stromleitung in dem MOSFET nur durch Majoritätsträgertransport erfolgt, ist darüber hinaus die Verzögerung, die mit der Rekombination und der Speicherung von überschüssigen Minoritätsladungsträgern einhergeht, nicht vorhanden. Demnach kann die Schaltungsgeschwindigkeit von Leistungs-MOSFETs um Größenordnungen gegenüber der von bipolaren Transistoren erhöht werden. Im Gegensatz zu bipolaren Transistoren können Leistungs-MOSFETs ausgelegt sein, um hohen Stromdichten und der Anwendung von hohen Spannungen für eine relativ lange Zeitdauer Stand zu halten, ohne Auftreten des schädlichen Fehlermechanismus, der als „zweiter Durchbruch“ bekannt ist. Leistungs-MOSFETs können auch leicht parallel geschaltet werden, weil der Abfall der Vorwärtsspannung gegenüber dem Leistungs-MOSFET mit ansteigender Temperatur ansteigt, wodurch eine gleichmäßige Stromverteilung bei parallel verbundenen Vorrichtungen gefördert wird.
- Im Hinblick auf diese wünschenswerten Eigenschaften sind viele Variationen von Leistungs-MOSFETs entwickelt worden. Zwei populäre Arten sind die zweifach diffundierte MOSFET-Vorrichtung (DMOSFET) und die UMOSFET-Vorrichtung. Diese und andere Leistungs-MOSFETs sind beschrieben in einem Textbuch von B.J. Balgia mit dem Titel Power Semiconductor Devices [Leistungshalbleitervorrichtungen], PWS Publishing Co. (ISBN 0-534-94098-6) (1995). Das Kapitel 7 dieses Textbuches beschreibt Leistungs-MOSFETs auf den Seiten 335 bis 425. Beispiele von Silizium-Leistungs-MOSFETs einschließlich Anreicherungs-, Inversions- und erweiterten Kanal-FETs mit Kanal-Gate-Elektroden, die sich in den N+Drainbereich erstrecken, sind auch in einem Artikel von T. Syau, P. Venkatraman und B.J. Baliga mit dem Titel Comparison of Ultralow Specific On-Resistance UMOSFET Structures: The ACCUFET, EXTFET, INVFET, and Convention UMOSFETs [Vergleich von UMOSFET-Strukturen mit ultraniedrigem spezifischem On-Widerstand: Die ACCUFET, EXTFET, INVFET und Convention UMOSFETs], IEEE Transaction on Electron Devices, Band 41, Nr. 5, Mai (1994) offenbart. Wie durch Syau et al. beschrieben, wurden spezifische On-Widerstände in dem Bereich von 100 bis 250 µΩcm2 experimentell für Vorrichtungen gezeigt, die geeignet waren, eine Spannung von maximal 25 Volt zu unterstützen. Jedoch war die Arbeitsleistung dieser Vorrichtungen durch die Tatsache begrenzt, dass die Vorwärtsblockierspannung gegen das Gate-Oxid am Boden des Kanals unterstützt werden musste.
-
1 , welche eine Reproduktion der1(d) des vorgenannten Artikels von Syau et al. ist, offenbart eine konventionelle UMOSFET-Struktur. In dem Betriebsmodus des Blockierens unterstützt dieser UMOSFET den größten Teil der Vorwärtsblockierspannung über der Driftschicht vom N-Typ, welche bei relativ niedrigen Niveaus dotiert sein muss, um ein hohes Leistungsvermögen hinsichtlich der maximalen Blockierspannung zu erhalten, jedoch erhöhen niedrige Dotierungsniveaus typischerweise den Serienwiderstand im Ein-Zustand. Basierend auf diesen konkurrierenden Entwicklungsanforderungen der hohen Blockierspannung und des niedrigen Widerstandes im Ein-Zustand, ist eine fundamentale Leistungsangabe für Leistungsvorrichtungen hergeleitet worden, welche den spezifischen On-Widerstand (Ron,sp) mit der maximalen Blockierspannung (BV) in Bezug setzt. Wie auf der Seite 373 des vorgenannten Textbuches von B.J. Baliga erklärt, ist der ideale spezifische On-Widerstand für einen Siliziumdriftbereich vom N-Typ durch die folgende Gleichung gegeben:US-Patent Nr. 5,637,989 undUS-Patent Nr. 5,742,076 offenbaren auch gängige Leistungshalbleitervorrichtungen mit einem Leistungsvermögen zum Tragen von vertikalem Strom. - Insbesondere offenbart das
US-Patent Nr. 5,637,898 von Baliga einen bevorzugten Silizium-Feldeffekttransistor, welcher üblicherweise als ein abgestuft dotierter (GD) UMOSFET bezeichnet wird. Wie durch2 dargestellt, welche eine Reproduktion der3 des '898-Patents ist, kann eine Einheitszelle 100 eines eingebauten Leistungshalbleitervorrichtung-Feldeffekttransistors eine Breite „WC“ von 1µm aufweisen und eine hoch dotierte Drainschicht 114 eines Substrats vom ersten Leitungstyp (beispielsweise N+), eine Driftschicht 112 vom ersten Leitungstyp mit einer darin herrschenden linear abgestuften Dotierungskonzentration, eine relativ dünne Basisschicht 116 vom zweiten Leitungstyp (beispielsweise P-Typ) und eine hoch dotierte Sourceschicht 118 vom ersten Leitungstyp (beispielsweise N+) aufweisen. Die Driftschicht 112 kann gebildet sein durch epitaktisches Wachstum einer in-situ dotierten monokristallinen Siliziumschicht vom N-Typ mit einer Dicke von 4 µm an einer Drainschicht 114 vom N-Typ mit einer Dicke von 100 µm und einer darin herrschenden Dotierungskonzentration größer als 1×1018CM-3 (beispielsweise 1×1019cm-3). Die Driftschicht 112 weist auch eine linear abgestufte Dotierungskonzentration in ihrem Inneren auf mit einer maximalen Konzentration von 3×1017cm-3 an dem N+/N-Übergang mit der Drainschicht 114, und einer minimalen Konzentration von 1×1016cm-3, beginnend bei einem Abstand von 3µm von dem N+/N-Übergang (das heißt bei einer Tiefe von 1µm) und sich fortsetzend bei einem einheitlichen Niveau bis zur oberen Fläche. Die Basisschicht 116 kann durch Implantieren eines P-Typ-Dotierungsstoffes wie Bor in die Driftschicht 112 bei einer Energie von 100 keV und bei einer Dosis von 1×1014cm-2 gebildet werden. Der Dotierungsstoff vom P-Typ kann dann bis zu einer Tiefe von 0,5 µm in die Driftschicht 112 diffundieren. Ein Dotierungsstoff vom N-Typ wie Arsen kann auch bei einer Energie von 50 keV und einer Dosis von 1×1015cm-2 implantiert werden. Die Dotierungsstoffe vom N-Typ und vom P-Typ können dann gleichzeitig bis zu einer Tiefe von 0,5 µm bzw. 1,0 µm diffundieren, um ein zusammengesetztes Halbleitersubstrat mit der Drainschicht, der Driftschicht, der Basisschicht und Sourceschicht zu bilden. - Ein streifenförmiger Kanal mit einem Paar von gegenüberliegenden Seitenwänden 120a, welche sich in eine dritte Dimension (nicht dargestellt) erstrecken, und einem Boden 120b wird dann in dem Substrat gebildet. Für eine Einheitszelle 100 mit einer Breite WC von 1µm ist der Kanal vorzugsweise mit einer Breite „Wt“ von 0,5 µm am Ende der Bearbeitung gebildet. Eine isolierte Gate-Elektrode mit einem gateisolierenden Bereich 124 und einem elektrisch leitenden Gate 126 (beispielsweise Polysilizium) wird dann in dem Kanal gebildet. Der Teil des gateisolierenden Bereichs 124, der sich angrenzend an den Kanalboden 120b und die Driftschicht 112 erstreckt, kann eine Dicke „T1“ von ungefähr 2000 Å aufweisen, um das Auftreten von hohen elektrischen Feldern an dem Boden des Kanals zu verhindern und einen im wesentlichen einheitlichen Potentialgradienten entlang der Kanalseitenwände 120a bereitzustellen. Der Teil des gateisolierenden Bereichs 124, der sich gegenüber der Basisschicht 116 und der Sourceschicht 118 erstreckt, kann eine Dicke „T2“ von ungefähr 500 Å aufweisen, um die Schwellenwertspannung der Vorrichtung bei ungefähr 2 bis 3 Volt aufrechtzuerhalten. Simulationen der Einheitszelle 100 bei einer Gatevorspannung von 15 Volt bestätigen, dass ein vertikaler Silizium-Feldeffekttransistor mit einem maximalen Blockierspannungs-Leistungsvermögen von 60 Volt und einem spezifischen On-Widerstand (Rsp,on) von 40 µΩcm2, was vier (4) mal kleiner als der ideale spezifische On-Widerstand von 170 µΩcm2 für einen 60 Volt-Leistungs-UMOSFET ist, erzielt werden kann. Ungeachtet dieser hervorragenden Eigenschaften kann der Transistor der
2 an einer relativ geringen Hochfrequenzgüte (HFOM) leiden, wenn die allgemeine Gate-zu-Drain-Kapazität (CGD) zu groß ist. Ein ungeeigneter Kantenabschluss des MOSFET kann auch verhindern, dass die maximale Blockierspannung erzielt wird. - Weitere MOSFETs aus dem Stand der Technik sind auch in der
JP 63-296282 JP 63-296282 US-Patent Nr. 5,578,508 von Baba et al. offenbart einen vertikalen Leistungs-MOSFET, der eine verdeckte Polysiliziumschicht mit einem Kanal als eine Ionenimplantationsmaskenschicht verwendet, die verhindert, dass während der Kanalionenimplantation Ionen in den Kanalboden implantiert werden. DasUS-Patent Nr. 5,283,201 von Tsang et al. offenbart auch einen vertikalen MOSFET mit einer ausgesparten Gate-Elektrode. DasUS-Patent Nr. 4,941,026 von Temple offenbart eine Halbleitervorrichtung mit einem vertikalen Kanal, welche eine isolierte Gate-Elektrode aufweist, die angrenzend an einen wesentlichen Teil eines Spannungsunterstützungsbereiches angeordnet ist. Als Reaktion auf eine geeignete Vorspannung koppelt die Steuerelektrode an ein elektrisches Feld, das von Aufladungen innerhalb des Spannungsstützungsbereiches herrührt, um das elektrische Feld, das diesen Ladungen zugehörig ist, zu der Gate-Elektrode und quer zur Richtung des Stromflusses durch die Vorrichtung neu einzustellen. - Somit besteht trotz dieser Versuche, Leistungshalbleitervorrichtungen zu entwickeln, die bei hoher Geschwindigkeit geschaltet werden können und ein hohes Leistungsvermögen hinsichtlich der maximalen Blockierspannung und einen geringen spezifischen On-Widerstand aufweisen, noch weiterhin ein Bedürfnis, Leistungsvorrichtungen mit verbesserten elektrischen Eigenschaften zu entwickeln.
- Zusammenfassung der Erfindung
- Es ist daher ein Gegenstand der vorliegenden Erfindung, Leistungsvorrichtungen mit integriertem Schaltkreis, die einen geringen Ein-Zustand-Widerstand und ein hohes Leistungsvermögen hinsichtlich einer maximalen Blockierspannung aufweisen, sowie Verfahren zu deren Erstellung bereitzustellen.
- Ein weiterer Gegenstand der vorliegenden Erfindung ist es, Leistungsvorrichtungen mit einem integrierten Schaltkreis, die hervorragende Schalteigenschaften bei hoher Frequenz aufweisen, und Verfahren zu deren Erstellung bereitzustellen.
- Es ist noch ein weiterer Gegenstand der vorliegenden Erfindung, Leistungsvorrichtungen mit einem integrierten Schaltkreis bereitzustellen, die eine reduzierte Anfälligkeit für störende Oxiddurchbrüche aufweisen.
- Diese und andere Gegenstände, Vorteile und Merkmale der vorliegenden Erfindung werden bereitgestellt durch eine integrierte Leistungshalbleitervorrichtung, wie sie in dem unabhängigen Anspruch definiert ist. Die integrierte Leistungshalbleitervorrichtung kann eine Vielzahl von abgestuft dotierten (GD) UMOSFET-Einheitszellen umfassen, die, unter anderem, ein verbessertes Hochfrequenzschaltverhalten, verbesserte Kantenabschlusseigenschaften und einen reduzierten Ein-Zustand-Widerstand aufweisen. Die bevorzugten integrierten Leistungshalbleitervorrichtungen können auch abgeschirmte gateisolierende Bereiche aufweisen.
- Nach einer Ausführungsform der vorliegenden Erfindung wird ein GD-UMOSFET mit einer oberen kanalbasierten Gate-Elektrode und einer unteren kanalbasierten Source-Elektrode bereitgestellt. Die Verwendung der kanalbasierten Source-Elektrode anstatt einer größeren Gate-Elektrode, welche den gesamten Kanal einnimmt, reduziert die Gate-zu-Drain-Kapazität (CGD) des UMOSFET und verbessert hierdurch die Schaltgeschwindigkeit durch Reduzieren der Menge des Gate-Ladestroms und Gate-Entladestroms, der bei Hochfrequenzbetrieb benötigt wird. Bei dieser Ausführungsform einer integrierten Leistungshalbleitervorrichtung können eine Mehrzahl GD-UMOSFET-Einheitszellen nebeneinander in einem Halbleitersubstrat mit ersten und zweiten gegenüberliegenden Flächen bereitgestellt werden. Ein Sourcebereich und ein Drainbereich vom ersten Leitungstyp (beispielsweise N+) werden auch in dem Substrat bereitgestellt. Der Sourcebereich kann sich angrenzend an die erste Fläche erstrecken und der Drainbereich kann sich angrenzend an die zweite Fläche erstrecken. Ein Driftbereich vom ersten Leitungstyp wird auch in dem Substrat bereitgestellt. Der Driftbereich, welcher einen nicht gleichrichtenden Übergang mit dem Drainbereich bildet, kann als eine epitaktische Schicht von vorbestimmter Dicke gebildet werden und das Dotierungsprofil in dem Driftbereich kann linear abgestuft sein und in Richtung von dem Drainbereich zu der ersten Fläche abfallen. Für eine UMOSFET-Vorrichtung im Anreicherungsmodus ist ein Basisbereich vom zweiten Leitungstyp (beispielsweise vom P-Typ) in dem Substrat gebildet. Der Basisbereich erstreckt sich zwischen dem Sourcebereich und dem Driftbereich und bildet mit diesen einen ersten P-N-Übergang bzw. zweiten P-N-Übergang.
- Eine Mehrzahl von Kanälen wird auch an der ersten Fläche in dem Substrat bereitgestellt. Diese Kanäle können als parallele streifenförmige Kanäle ausgebildet werden. Hinsichtlich einer bestimmten Einheitszelle kann ein erster Kanal mit in quer geschnittener Ansicht gegenüberliegenden Seitenwänden bereitgestellt werden. Eine dieser Seitenwände erstreckt sich vorzugsweise angrenzend an den Driftbereich und den Basisbereich. Der erste Kanal kann auch einen Boden aufweisen, welcher sich gegenüber dem Drainbereich erstreckt. Insbesondere kann der Boden des ersten Kanals einen Kopplungsbereich zwischen einem Innenbereich des ersten Kanals und dem Driftbereich oder einem Innenbereich des Kanals und dem Drainbereich definieren, abhängig von der Tiefe des ersten Kanals und der Dicke des Driftbereichs. Eine Gate-Elektrode wird auch in dem ersten Kanal bereitgestellt. Diese Gate-Elektrode erstreckt sich vorzugsweise gegenüber dem Basisbereich, so dass ein Inversionsschichtkanal in dem Basisbereich gebildet werden kann, wenn eine geeignete Vorspannung an die Gate-Elektrode angelegt wird.
- Nach der vorliegenden Erfindung wird auch eine erste Source-Elektrode in dem ersten Kanal bereitgestellt, und diese erste Source-Elektrode erstreckt sich zwischen der Gate-Elektrode und dem Boden des ersten Kanals. Ein elektrisch isolierender Bereich wird auch in dem ersten Kanal bereitgestellt. Dieser elektrisch isolierende Bereich erstreckt sich entlang der Seitenwände des ersten Kanals, zwischen der Gate-Elektrode und der ersten Source-Elektrode und zwischen der ersten Source-Elektrode und dem Boden des Kanals. Der Einbezug dieser Source-Elektrode angrenzend an den Boden des ersten Kanals verbessert die Durchbruchs- und Hochfrequenzschaltungseigenschaften des UMOSFET, mit einem lediglich minimalen Einfluss auf den spezifischen Ein-Zustand-Widerstand.
- Nach einem bevorzugten Aspekt dieser Erfindung enthält der elektrisch isolierende Bereich einen gateisolierenden Bereich mit einer ersten Dicke (beispielsweise T2 ≤ 750Å), gemessen zwischen der Gate-Elektrode und der Seitenwand des ersten Kanals, und einen sourceisolierenden Bereich mit einer zweiten Dicke (beispielsweise T1 ≥ 1500Å), gemessen zwischen der ersten Source-Elektrode und derselben Seitenwand. Zusätzlich ist eine zweite Source-Elektrode an der ersten Fläche im ohmschen Kontakt mit dem Sourcebereich bereitgestellt. Nach der Erfindung sind auch die erste Source-Elektrode und die zweite Source-Elektrode elektrisch miteinander verbunden.
- Verbesserte Kantenabschlusseigenschaften können auch durch Bilden eines zweiten Kanals erzielt werden, welcher sich angrenzend an den ersten Kanal erstreckt und eine Kante der integrierten Leistungsvorrichtung mit einer Mehrzahl von nebeneinander liegenden GD-UMOSFET-Einheitszellen definiert. Nach diesem Aspekt der vorliegenden Erfindung wird ein erster feldplattenisolierender Bereich von einheitlicher Dicke bereitgestellt, welcher die Seitenwände und den Boden des zweiten Kanals auskleidet, und eine Feldplatte wird an dem ersten feldplattenisolierenden Bereich bereitgestellt. Diese Feldplatte ist vorzugsweise mit der Source-Elektrode oder der Gate-Elektrode verbunden. Zusätzlich wird ein zweiter feldplattenisolierender Bereich an der ersten Fläche bereitgestellt, und dieser zweite feldplattenisolierende Bereich ist benachbart zu dem ersten feldplattenisolierenden Bereich. Ein Feldplattenausleger wird an dem zweiten feldplattenisolierenden Bereich bereitgestellt und erstreckt sich gegenüber der ersten Fläche. Dieser Feldplattenausleger ist elektrisch mit der Feldplatte in dem zweiten Kanal verbunden.
- Um die Kantenabschluss- und Durchbruchseigenschaften der integrierten Leistungsvorrichtung noch weiter zu verbessern, ist der zweite Kanal derart positioniert, dass der erste Kanal und der zweite Kanal einen Übergangsmesabereich zwischen einander bilden. Im Gegensatz zu Mesabereichen, welche zwischen Kanälen innerhalb des aktiven Bereichs der integrierten Leistungsvorrichtung gebildet sein können, wird der Übergangsmesabereich jedoch vorzugsweise gebildet, um ohne einen Sourcebereich vom ersten Leitungstyp auszukommen. Anstatt dessen wird ein bevorzugter Durchbruchsabschirmungsbereich vom zweiten Leitungstyp (beispielsweise P+) bereitgestellt, welcher sich zu der ersten Fläche erstreckt und einen dritten P-N-Übergang mit dem Driftbereich bildet. Der Durchbruchsabschirmungsbereich kann hier tiefer (und höher dotiert) als der Basisbereich ausgebildet sein, um die Wahrscheinlichkeit zu erhöhen, dass ein Lawinendurchbruch in dem Übergangsmesabereich anstatt innerhalb des aktiven Bereichs auftritt, um hierdurch die Beständigkeit der Vorrichtung zu verbessern.
- Figurenliste
-
-
1 ist eine Querschnittsansicht einer Leistungsvorrichtung nach dem Stand der Technik. -
2 ist eine Querschnittsansicht einer weiteren Leistungshalbleitervorrichtung nach dem Stand der Technik und dem Dotierungsprofil darin. -
3 ist eine Querschnittsansicht einer Einheitszelle einer integrierten Leistungshalbleitervorrichtung und dem Dotierungsprofil darin nach einer ersten Ausführungsform der vorliegenden Erfindung. -
4A-4K sind Querschnittsansichten von Zwischenstrukturen, welche bevorzugte Verfahren zum Bilden der integrierten Leistungshalbleitervorrichtung nach3 zeigen. -
5 ist eine Querschnittsansicht einer integrierten Leistungshalbleitervorrichtung nach einer zweiten Ausführungsform der vorliegenden Erfindung. -
6 ist eine Querschnittsansicht einer integrierten Leistungshalbleitervorrichtung nach einer dritten Ausführungsform der vorliegenden Erfindung. -
7 ist eine Querschnittsansicht einer integrierten Leistungshalbleitervorrichtung nach einem Beispiel, das nützlich für das Verständnis der Erfindung ist. - Beschreibung bevorzugter Ausführungsformen
- Die vorliegende Erfindung wird nun im Folgenden ausführlicher beschrieben unter Bezug auf die beigefügten Figuren, in welchen bevorzugte Ausführungsformen der Erfindung gezeigt sind. Diese Erfindung kann jedoch in unterschiedlichen Formen ausgebildet sein und soll nicht als auf die hierin beschriebenen Ausführungsformen begrenzt aufgefasst werden. Vielmehr sind diese Ausführungsformen bereitgestellt, so dass diese Offenbarung gründlich und umfassend ist und den Fachleuten den Bereich der Erfindung vollständig vermittelt. In den Zeichnungen sind die Dicken der Schichten und Bereiche zur Klarstellung übertrieben dargestellt. Es sollte auch verstanden werden, dass, wenn eine Schicht als „auf“ einer anderen Schicht oder einem Substrat bezeichnet wird, sie direkt auf der anderen Schicht oder dem Substrat angeordnet sein kann oder auch Zwischenschichten vorhanden sein können. Darüber hinaus beziehen sich die Bezeichnungen „erster Leitungstyp“ und „zweiter Leitungstyp“ auf entgegengesetzte Leitungstypen wie N- oder P-Typ, jedoch schließt jede hierin beschriebene und dargestellte Ausführungsform auch die zu ihr komplementäre Ausführungsform ein. Gleiche Bezugszeichen beziehen sich immer auf gleiche Elemente.
- Unter Bezug auf
3 wird nun eine integrierte Leistungshalbleitervorrichtung nach einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. Insbesondere weist eine Einheitszelle200 einer bevorzugten integrierten Leistungshalbleitervorrichtung eine vorbestimmte Breite „WC“ (beispielsweise 1 µm) auf und umfasst eine hoch dotierte Drainschicht114 vom ersten Leitungstyp (beispielsweise N+), eine Driftschicht112 vom ersten Leitungstyp mit einer in ihr herrschenden linear abgestuften Dotierungskonzentration, eine relativ dünne Basisschicht116 vom zweiten Leitungstyp (beispielsweise P-Typ) und eine hoch dotierte Sourceschicht118 vom ersten Leitungstyp (beispielsweise N+). Eine Source-Elektrode128b und eine Drain-Elektrode130 können an den ersten und zweiten Flächen auch bereitgestellt werden, in ohmschem Kontakt mit der Sourceschicht118 bzw. der Drainschicht114 . Die Source-Elektrode128b bildet vorzugsweise auch einen ohmschen Kontakt mit der Basisschicht116 in einer dritten Dimension (nicht dargestellt). Die Driftschicht112 kann durch epitaktisches Wachstum einer in-situ dotierten monokristallinen Siliziumschicht vom N-Typ mit einer Dicke von ungefähr 4 µm auf einer Drainschicht114 vom N-Typ (beispielsweise N+ Substrat) mit einer Dicke von 100 µm und einer darin herrschenden Dotierungskonzentration vom ersten Leitungstyp größer als ungefähr 1×1018cm-3 (beispielsweise 1×1019cm-3) gebildet werden. Wie dargestellt, kann die Driftschicht112 eine in ihr herrschende linear abgestufte Dotierungskonzentration aufweisen mit einer maximalen Konzentration größer als ungefähr 5×1016cm- 3 (beispielsweise 3×1017cm-3) bei dem N+/N nicht gleichrichtenden Übergang mit der Drainschicht114 und einer minimalen Konzentration von 1×1016cm-3 bei einer Tiefe von 1 µm und Fortsetzen auf einem einheitlichen Niveau bis zu der oberen Fläche. Die Basisschicht116 kann beispielsweise durch Implantieren von P-Typ-Dotierungsmitteln wie Bor in die Driftschicht112 bei einer Energie von 100 kEV und einer Dosis von 1×1014cm-2 gebildet werden. Die P-Typ-Dotierungsmittel können dann bis zu einer Tiefe von 0,5 µm in die Driftschicht112 diffundieren. Ein N-Typ-Dotierungsmittel wie Arsen kann dann bei einer Energie von 50 kEV und einer Dosis von 1×1015cm-2 implantiert werden. Die Dotierungsmittel vom N-Typ und P-Typ diffundieren dann gleichzeitig bis zu einer Tiefe von 0,5 µm bzw. 1,0 µm, um ein zusammengesetztes Halbleitersubstrat zu bilden, das die Drainschicht, die Driftschicht, die Basisschicht und die Sourceschicht enthält. Wie durch3 dargestellt, ist die Dotierungskonzentration vom ersten Leitungstyp (beispielsweise N-Typ) in der Driftschicht112 vorzugsweise geringer als 5×1016cm-3 an dem P-N-Übergang mit der Basisschicht116 (d.h. dem zweiten P-N-Übergang) und bevorzugter nur ungefähr 1×1016cm-3 bei dem P-N-Übergang mit der Basisschicht116 . Die Dotierungskonzentration vom zweiten Leitungstyp (beispielsweise P-Typ) in der Basisschicht116 ist auch vorzugsweise größer als ungefähr 5×1016cm- 3 an den P-N-Übergang mit der Sourceschicht118 (d.h. dem ersten P-N-Übergang). Darüber hinaus ist nach einem bevorzugten Aspekt der vorliegenden Erfindung die Dotierungskonzentration vom zweiten Leitungstyp in der Basisschicht116 an dem ersten P-N-Übergang (beispielsweise 1×1017cm-3) ungefähr 10 mal größer als die Dotierungskonzentration vom ersten Leitungstyp in dem Driftbereich an dem zweiten P-N-Übergang (beispielsweise 1×1016cm- 3). - Ein streifenförmiger Kanal mit einem Paar von gegenüberliegenden Seitenwänden
120a , welche sich in eine dritte Dimension (nicht dargestellt) erstrecken, und einen Boden120b wird dann in dem Substrat gebildet. Für eine Einheitszelle100 mit einer Breite WC von 1 µm wird der Kanal vorzugsweise mit einer Breite „Wt“ von 0,5 µm am Ende der Verarbeitung gebildet. Ein isolierender Bereich125 hinsichtlich der Gate-Elektrode/Source-Elektrode, eine Gate-Elektrode127 (beispielsweise Polysilizium) und eine kanalbasierte Source-Elektrode128a (beispielsweise Polysilizium) werden auch in dem Kanal gebildet. Da die Gate-Elektrode127 relativ klein ausgebildet ist und nicht den gesamten Kanal einnimmt, ist die Menge der Gateladung, die erforderlich ist, um die Einheitszelle200 während des Schaltens anzutreiben, viel kleiner als die Menge von Gateladung, die erforderlich ist, um die Einheitszelle100 nach2 anzusteuern (in der Annahme, dass alle anderen Parameter und Dimensionen gleich sind), wie nachfolgend ausführlicher beschrieben wird. - Hier ist die kanalbasierte Source-Elektrode
128a elektrisch mit der Source-Elektrode128b in einer dritten Dimension (nicht dargestellt) verbunden. Der Teil des isolierenden Bereiches125 hinsichtlich der Gate-Elektrode/Source-Elektrode, der sich angrenzend an den Kanalboden120b und die Driftschicht112 erstreckt, kann auch eine Dicke „T1“ in einem Bereich beispielsweise zwischen ungefähr 1500 Å und 3000 Å aufweisen, um das Auftreten einer Verdichtung von hohen elektrischen Feldern an den Bodenecken des Kanals zu verhindern und einen im wesentlichen einheitlichen Potentialgradienten entlang der Kanalseitenwände120a zu schaffen. Jedoch weist der Teil des isolierenden Bereichs125 hinsichtlich der Gate-Elektrode/Source-Elektrode, der sich gegenüber der Basisschicht116 und der Sourceschicht118 erstreckt, vorzugsweise eine Dicke T2" geringer als ungefähr 750 Å und bevorzugter ungefähr 500 Å auf, um die Schwellenspannung der Vorrichtung bei ungefähr 2 bis 3 Volt zu halten. - Numerische Simulationen der Einheitszelle
200 der3 wurden ausgeführt unter Verwendung einer Dotierungskonzentration des Driftbereichs, welche von einem Wert von 1×1016cm-3 bei einer Tiefe von 1 µm bis zu einem Wert von 2×1017cm-3 bei einer Kanaltiefe (TD) von 5 µm erhöht wurde. Der dünne Teil des isolierenden Bereichs125 hinsichtlich der Gate-/Source-Elektrode erstreckte sich über 1,2 µm von einer gesamten Kanaltiefe von 4,7 µm und hatte eine Dicke von 500 Å. Der dicke Teil des isolierenden Bereichs125 hinsichtlich der Gate-/Source-Elektrode hatte eine Dicke von 3000 Å. Die Tiefe der N+ Sourceschicht118 wurde auf 0,3 µm) festgesetzt und die Tiefe des Basisbereichs116 vom P-Typ wurde auf 0,9 µm festgesetzt. Eine halbe Zellenbreite von 1 µm wurde verwendet basierend auf den 1 µm-Erzeugungsregeln. Die Polysilizium-Gate-Elektrode127 erstreckte sich auf 1,2 µm und die Polysilizium-Source-Elektrode128a erstreckte sich von 1,5 µm bis 4,4 µm. Basierend auf diesen Parametern ergab sich bei einer Gatevorspannung von 15 Volt ein spezifischer On-Widerstand (Ron,sp) von 114 µΩcm2 und die Vorrichtung blockierte mehr als 60 Volt. Vergleiche der Potentialverteilungen und Konturen in der Vorrichtung nach3 bei einer Vorspannung von 60 Volt zeigten gegenüber der Vorrichtung nach2 im wesentlichen keinen Wechsel im Profil des elektrischen Feldes innerhalb des Driftbereiches. Dieses Ergebnis deutet an, dass die kanalbasierte Source-Elektrode128a nicht den Grad der Ladungskopplung und der Feldverteilung beeinträchtigt, der erforderlich ist, um einen Hochleistungsbetrieb zu erreichen. Darüber hinaus wurde, auch wenn der spezifische On-Widerstand der Vorrichtung nach3 ungefähr 20% größer als der spezifische On-Widerstand der Vorrichtung nach2 war, auch berechnet, dass die Hochfrequenzgüte (HFOM), definiert als (Ron,sp(QGS +QGD))-1, wobei QGS und QGD die Gate-Sourceladung und Gate-Drainladung pro Einheitsbereich darstellen, drei (3 ) mal besser war als die HFOM bei der Vorrichtung nach2 . Dieses Ergebnis bedeutet, dass die Vorrichtung nach3 sehr geeignet ist für Hochfrequenzbetrieb. - Unter Bezug auf die
4A bis4K wird nun ein bevorzugtes Verfahren zum Bilden der integrierten Leistungshalbleitervorrichtung nach3 beschrieben. Wie am besten durch4A dargestellt, beginnt das Verfahren mit dem Schritt des Bildens eines Halbleitersubstrates10 durch epitaktisches Wachstum eines Driftbereiches12 vom ersten Leitungstyp (beispielsweise N-Typ) auf einem hoch dotierten Drainbereich14 vom ersten Leitungstyp, in welchem eine Dotierungskonzentration größer als 1×1018cm-3 herrscht. Computergesteuerte in-situ Dotierung des Driftbereiches12 wird vorzugsweise auch während des Schritts des epitaktischen Wachstums ausgeführt, so dass der Driftbereich12 eine linear abgestufte (oder stufenweise gestufte) Dotierungskonzentration vom ersten Leitungstyp aufweist, welche in einer Richtung weg von dem Drainbereich14 abfällt. Insbesondere ist der Driftbereich12 vorzugsweise derart dotiert, dass die Dotierungskonzentration des Driftbereiches12 bei dem abrupten nicht gleichrichtenden Übergang (J3) größer als ungefähr 1×1017cm-3 ist und bevorzugter ungefähr 3×1017cm-3, aber geringer als 5×1016cm-3 bei der ersten Fläche15a und bevorzugter nur ungefähr 1×1016cm-3 bei der ersten Fläche15a . - Unter Bezug nun auf
4B wird dann ein dünner Basisbereich16 in dem Substrat10 durch Mustern einer ersten Implantierungsmaske (nicht dargestellt) auf der ersten Fläche15a gebildet und dann Ausführen einer Implantierung von Dotierungsmitteln vom zweiten Leitungstyp durch die erste Maske. Die implantierten Dotierungsmittel vom zweiten Leitungstyp können dann beispielsweise in den Driftbereich12 zu einer Initialtiefe von ungefähr 0,5 µm diffundieren. Diese Schritte werden dann vorzugsweise gefolgt durch die Schritte des Musterns einer zweiten Implantierungsmaske (nicht dargstellt) auf der ersten Fläche15a und Ausführen einer Implantierung von Dotierungsmitteln vom ersten Leitungstyp durch die zweite Maske. Die zweite Maske ist vorzugsweise auch in einer dritten Dimension (nicht dargestellt) gemustert, so dass Teile des darunter liegenden Basisbereiches16 keine implantierten Sourcedotierungsmittel aufnehmen. Diese Teile des Basisbereichs16 , welche sich zu der ersten Fläche15a erstrecken, können ohmsch durch eine Source-Elektrode am Ende des Prozesses verbunden werden. Die implantierten Dotierungsmittel vom ersten Leitungstyp und vom zweiten Leitungstyp können dann bis zu einer Tiefe von ungefähr 0,5 µm bzw. 1,0 µm diffundieren, um eine Basisbereichdicke „TC“ von ungefähr 0,5 µm zu schaffen. Vorzugsweise wird Bor (B) als ein Dotierungsmittel vom P-Typ verwendet und wird implantiert bei einer Dosis von ungefähr 1×1014cm-2 und bei einer Energie von 100 keV. Arsen (As) wird vorzugsweise als ein Dotierungsmittel vom N-Typ verwendet und wird implantiert bei einer Dosis von ungefähr 1×1015cm-2 und bei einer Energie von 50 keV. - Wie von den Fachleuten verstanden wird, verursachen die Implantierungs- und Diffundierungsschritte, dass das Dotierungsprofil der Dotierungsmittel vom zweiten Leitungstyp in dem Substrat
10 im wesentlichen einer Gaussverteilung gleicht und einen maximalen Wert bei der ersten Fläche15a aufweist. Die Dotierungskonzentration in dem Basisbereich16 wird auch einen Maximalwert angrenzend an den Sourcebereich18 und einen Minimalwert angrenzend an den Driftbereich12 aufweisen. Insbesondere können die Implantierungs- und Diffundierungsschritte derart ausgeführt werden, so dass die Dotierungsmittelkonzentration vom ersten Leitungstyp des Sourcebereiches18 an der ersten Fläche15a größer als 1×1018cm-3 und die Dotierungsmittelkonzentration vom zweiten Leitungstyp in dem Basisbereich16 größer als ungefähr 1×1017cm-3 an einem ersten P-N-Übergang (J1) mit dem Sourcebereich 18 ist, aber geringer als ungefähr 5×1016cm-3 und bevorzugter ungefähr nur 1×1016cm-3 an dem zweiten P-N-Übergang (J2) mit dem Driftbereich12 . Um diese Kriterien zu erfüllen, sollte die Dotierungskonzentration vom ersten Leitungstyp in dem Driftbereich12 ungefähr 1×1016cm-3 an dem zweiten P-N-Übergang (J2) sein. Aufgrund dieses relativ geringen Wertes von 1×1016cm- 3 in dem Driftbereich12 kann der Basisbereich16 dünn (beispielsweise 0,5 µm) ausgestaltet sein, ohne für schädliche Durchgriffsdurchbrüche anfällig zu sein, und kann relativ gering dotiert sein, um die Schwellenspannung des Transistors bei ungefähr 2 bis 3 Volt zu halten. - Unter Bezug nun auf
4C wird dann eine Ätzmaske22 mit einer Entspannungs-Oxidschicht22a und einer Oxidationssperre22b (beispielsweise Si3N4) auf die erste Fläche15a gemustert, um Öffnungen zu definieren, welche angrenzende Teile der ersten Fläche freilegen, die sich über den Sourcebereich18 und den Basisbereich16 erstrecken. Der Sourcebereich, der Basisbereich und der Driftbereich werden dann chemisch geätzt, um eine Mehrzahl von Kanälen20 zu bilden. Wie dargestellt, weist jeder der Kanäle gegenüberliegende vertikale Seitenwände20a auf, welche Zwischenflächen zwischen dem Sourcebereich, dem Basisbereich und dem Driftbereich und einem Inneren des Kanals bilden, und einen Kanalboden20b in dem Driftbereich. Gegenüberliegende Seitenwände20a von angrenzenden Kanälen definieren auch entsprechende Mesas17 , welche einheitliche Breiten von ungefähr 0,5 µm am Ende der Bearbeitung aufweisen können. Die Kanäle20 und Mesas17 , welche sich in eine dritte Dimension erstrecken, nicht dargestellt, können streifenförmig sein oder eine ähnliche Geometrie aufweisen. Die Mesas17 können auch polygonal (beispielsweise hexagonal) geformt sein, wobei die Kanäle20 ein kontinuierliches Gitter bilden, wenn aus einer Richtung senkrecht zur Fläche15a betrachtet. Wie ausführlicher unten beschrieben wird, können die Breiten der Mesas17 ausgewählt werden, um das Leistungsvermögen hinsichtlich der Blockierspannung des Transistors zu verbessern. Insbesondere sollten die Breite der Mesas17 (am Ende der Bearbeitung) und die Dotierungskonzentration in dem Driftbereich12 bei J3 so ausgewählt werden, dass deren Produkt innerhalb des Bereichs von 1×1013 bis 2×1013cm-2 ist, um eine bevorzugte Ladungskonzentration in dem Driftbereich12 zu erhalten. Zusätzlich sollten die Breite der Mesas17 und die Dotierungskonzentration in dem Driftbereich12 bei J2 so ausgewählt sein, dass deren Produkt innerhalb des Bereiches von 1×1011 bis 2×1012cm-2 ist. - Unter Bezug nun auf Figur
4D , welche einen Querschnitt von drei nebeneinander liegenden Mesas17 zeigt, fährt das Verfahren fort mit der Bildung eines ersten elektrisch isolierenden Bereichs24 (beispielsweise SiO2), welcher eine erste Dicke größer als 1000 Å und vorzugsweise von ungefähr 3000 Å aufweist, an den Kanalseitenwänden20a und dem Kanalboden20b jedes Kanals20 . Dieser Schritt wird vorzugsweise durch Oxidieren des geätzten Sourcebereichs, Basisbereichs und Driftbereichs durchgeführt, unter Verwendung der Oxidationssperrschicht22b als Oxidationsmaske. Fachleute werden verstehen, dass das Wachstum eines Oxids mit einer Dicke von ungefähr 3000 Å typischerweise ungefähr 0,1 µm oder mehr Halbleitermaterial verbraucht. Demnach sollten die anfänglichen Breiten der Mesas17 so ausgewählt werden, dass am Ende der Bearbeitung die Breiten bei dem gewünschten Wert von ungefähr 0,5 µm liegen. - Unter Bezug nun auf die
4E bis4K wird dann ein konformer erster polykristalliner Siliziumbereich26 vom N-Typ aufgebracht und geätzt, bis er in dem Kanal auf eine Tiefe gerade unter dem zweiten P-N-Übergang (J2) vertieft ist. Dieser erste Polysiliziumbereich26 definiert eine kanalbasierte Source-Elektrode. Ein Oxidätzschritt wird dann ausgeführt, um den ersten elektrisch isolierenden Bereich24 von den Teilen der Seitenwände20a zu entfernen, welche sich angrenzend an den geätzten Sourcebereich und den geätzten Basisbereich18 bzw.16 erstrecken, wie am besten in2F dargestellt. Unter Bezug nun auf die4G wird dann ein zweiter elektrisch isolierender Bereich28 (beispielsweise SiO2) mit einer zweiten Dicke geringer als ungefähr 1000 Å und bevorzugter ungefähr 500 Å an den freigelegten Kanal-Seitenwänden20a und an dem Polysiliziumbereich26 gebildet. Unter Bezug auf die2H wird dann ein konformer zweiter polykristalliner Siliziumbereich30 auf dem zweiten elektrisch isolierenden Bereich28 aufgebracht. Der zweite polykristalline Siliziumbereich30 wird dann geätzt, bis er in dem Kanal auf eine Tiefe gerade unter der ersten Fläche15a vertieft ist. Vorzugsweise werden auch Schritte ausgeführt, um den ersten Polysiliziumbereich26 in einer dritten Dimension (nicht dargestellt) freizulegen, so dass ein späterer Kontakt mit der Source-Elektrode an der Fläche15a hergestellt werden kann. - Ein dritter elektrischer isolierender Bereich
32 wird dann an dem geätzten zweiten polykristallinen Siliziumbereich30 durch Oxidieren des zweiten polykristallinen Siliziumbereichs30 gebildet, wie in2I dargestellt. Die Entspannungsoxidschicht22a und die Oxidationssperrschicht22b (beispielsweise Si3N4) werden dann geätzt, um den Sourcebereich18 und den Basisbereich16 an der ersten Fläche15a freizulegen, wie in4J dargestellt. Eine Source-Metallkontaktschicht34 wird dann auf die erste Fläche15a aufgebracht und eine Drain-Metallkontaktschicht36 wird an einer gegenüberliegenden zweiten Fläche15b aufgebracht, um ohmsche Kontakte mit dem Sourcebereich, dem Basisbereich und dem ersten Polysiliziumbereich (18 ,16 und26 ) bzw. dem Drainbereich14 zu bilden, wie in4K dargestellt. - Unter Bezug auf die
5 wird nun eine integrierte Leistungshalbleitervorrichtung300 nach einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben. Wie dargestellt, enthält diese Leistungsvorrichtung 300 einen aktiven Vorrichtungsbereich und einen Kantenabschlussbereich, welche sich angrenzend an die äußerste Kante eines Halbleitersubstrates erstrecken können, welches die Leistungsvorrichtung300 umfasst. Nach dieser Ausführungsform enthält der aktive Vorrichtungsbereich eine Mehrzahl von Einheitszellen, welche den Einheitszellen200 nach3 ähnlich sind. Jedoch wird, um die Kantenabschlusseigenschaften zu verbessern, ein Kantenabschlusskanal in den Kantenabschlussbereich bereitgestellt und ein erster feldplattenisolierender Bereich134 von einheitlicher Dicke wird bereitgestellt, welcher die Seitenwände und den Boden des Kantenabschlusskanals verkleidet. Eine Feldplatte136 , welche ein Material wie Polysilizium vom N-Typ umfasst, wird auch an dem ersten feldplattenisolierenden Bereich134 bereitgestellt. Zusätzlich wird ein zweiter feldplattenisolierender Bereich138 an der ersten Fläche bereitgestellt und dieser zweite feldplattenisolierende Bereich überlappt den ersten feldplattenisolierenden Bereich134 . Um die Feldplattenstruktur zu vervollständigen, wird ein Feldplattenausleger140 bereitgestellt. Dieser Feldplattenausleger140 , welcher elektrisch mit der Feldplatte136 verbunden ist, wird an dem zweiten feldplattenisolierenden Bereich138 bereitgestellt und erstreckt sich gegenüber der Fläche des Substrats, wie dargestellt. Dieser Feldplattenausleger140 kann auch Polysilizium vom N-Typ umfassen. Die Feldplatte136 ist auch vorzugsweise mit der Source-Elektrode128b oder der Gate-Elektrode126 verbunden. - Um die Kantenabschluss- und Durchbruchseigenschaften der integrierten Leistungsvorrichtung
300 noch weiter zu verbessern, wird der Kantenabschlusskanal vorzugsweise derart positioniert, dass ein Übergangsmesabereich zwischen gegenüberliegenden Seitenwänden des Kantenabschlusskanals und des Kanals, der der äußersten Einheitszelle der Vorrichtung300 entspricht, definiert wird. Jedoch wird im Gegensatz zu den Mesabereichen, welche zwischen Kanälen innerhalb des aktiven Vorrichtungsbereichs der integrierten Leistungsvorrichtung300 definiert werden, der Übergangsmesabereich vorzugsweise so gebildet, dass er ohne einen Sourcebereich vom ersten Leitungstyp auskommt. Anstatt dessen wird ein bevorzugter Durchbruchsabschirmungsbereich117 vom zweiten Leitungstyp (beispielsweise P-Typ) bereitgestellt. Der Durchbruchsabschirmungsbereich117 kann beispielsweise zur selben Zeit wie der Basisbereich116 gebildet werden. Jedoch kann, wie am besten durch6 dargestellt ist, welche einen Querschnitt einer integrierten Leistungshalbleitervorrichtung300' nach einer dritten Ausführungsform der vorliegenden Erfindung zeigt, der Durchbruchsabschirmungsbereich 117' auch tiefer (und höher dotiert) gebildet werden als der Basisbereich116 , um die Wahrscheinlichkeit zu erhöhen, dass ein Lawinendurchbruch in dem Übergangsmesabereich anstatt innerhalb des aktiven Bereiches auftritt. - Numerische Simulationen der Einheitszelle
300 nach5 wurden ausgeführt unter Verwendung einer Dotierungskonzentration des Driftbereiches, welche von einem Wert von 1×1016cm-3 bei einer Tiefe von 1 µm zu einem Wert von 2×1017cm-3 bei einer Kanaltiefe (TD) von 5 µm anstieg. Der dünne Teil des isolierenden Bereichs124 hinsichtlich der Gate-Elektrode wies eine Dicke von 500 Å, der dicke Teil des isolierenden Bereichs124 hinsichtlich der Gate-Elektrode wies eine Dicke von 3000 Å auf und der erste feldplattenisolierende Bereich134 wies eine einheitliche Dicke von 3000 Å auf. Basierend auf diesen Parametern zeigte es sich, dass die simulierten Potentialkonturen sowohl in dem aktiven Bereich als auch in dem Abschlussbereich einheitlich beabstandet waren. Die simulierten Stromflusslinien zeigten auch, dass ein Durchbruch simultan sowohl in dem aktiven Bereich als auch in dem Abschlussbereich auftreten würde, so lange wie der Durchbruchsabschirmungsbereich117 elektrisch mit der Source-Elektrode128b verbunden ist. Demnach wird nicht erwartet, dass ein Durchbruch in der integrierten Leistungsvorrichtung300 nach5 kantenlimitiert ist. Darüber hinaus wird bei Anwendungen, bei denen zu erwarten ist, dass die GD-MOSFET-Einheitszellen in dem aktiven Bereich häufig in einen Lawinendurchbruch gesteuert werden, bevorzugt, den Ort des Lawinendurchbruchs zu dem höher dotierten und tieferen Durchbruchsabschirmungsbereich117' innerhalb der Vorrichtung300' nach6 zu bewegen. Insbesondere kann durch Erhöhen der Tiefe des Durchbruchsabschirmungsbereiches117' die Durchbruchsspannung auf ein Niveau gesenkt werden, welches ausreichend Schutz für die Einheitszellen in dem aktiven Vorrichtungsbereich bieten und die Lebenszeit und Verlässlichkeit der gesamten Vorrichtung300' erhöhen wird. Zusätzlich, wie weiter unten ausführlicher hinsichtlich der7 beschrieben wird, können die Durchbruchsspannung und der spezifische On-Widerstand Rsp,on nach unten skaliert werden durch Verringern der epitaktischen Schichtdicke des Driftbereiches112 . - Unter Bezugnahme nun auf
7 wird eine integrierte Leistungshalbleitervorrichtung400 nach einem für das Verständnis der Erfindung nützlichen Ausführungsbeispiel beschrieben. Wie dargestellt, ist diese Leistungsvorrichtung400 eine Hybridvorrichtung, welche die GD-UMOSFET-Einheitszellen der2 und3 (mit darin enthaltenen gateisolierenden Bereichen von nicht einheitlicher Dicke), die sich angrenzend an einer Seitenwand jedes Kanals in dem aktiven Bereich erstrecken, und einen (als Schutzdiode wirkenden) modifizierten TMBS Schottky-Gleichrichter aufweisen kann, der sich angrenzend an einer gegenüberliegenden Seitenwand jedes Kanals erstreckt. Bei dem modifizierten TMBS Schottky-Gleichrichter, der auf der linken Seite der Einheitszelle der7 dargestellt ist, wird eine bevorzugte Ladungskopplung durch eine Gate-Elektrode innerhalb eines Kanals mit einem darin enthaltenen gateisolierenden Bereich von nicht einheitlicher Dicke bereitgestellt anstatt einer Anodenelektrode und eines isolierenden Bereichs von einheitlicher Dicke. Darüber hinaus erstreckt sich ein einheitlich dotierter Bereich angrenzend an den Schottky gleichrichtenden Übergang in dem modifizierten TMBS-Gleichrichter nach7 , wohingegen konventionelle TMBS-Gleichrichter, so wie offenbart imUS-Patent Nr. 5,612,567 von Baliga, eine linear abgestufte Dotierungskonzentration im Driftbereich aufweisen, welche sich bis zu dem Schottky gleichrichtenden Übergang an der Fläche erstreckt. Wie dargestellt, weist dieser einheitlich dotierte Bereich des Driftbereiches eine Dotierungskonzentration von 1×1016cm-3 auf. - Diese Hybridleistungsvorrichtung
400 ist so ausgebildet, dass die GD-MOSFET-Einheitszellen einen sehr geringen spezifischen Ein-Zustands-Widerstand aufweisen, die modifizierte TMBS-Struktur weist einen sehr geringen Reststrom und geringen Ein-Zustands-Spannungsabfall auf und die kombinierte Hybridstruktur zeigt eine sehr geringe schädigende Induktivität. Insbesondere zeigen Simulationen der Hybridvorrichtung nach7 , dass der Ein-Zustands-Spannungsabfall sowohl des GD-MOSFET als auch des modifizierten TMBS reduziert ist wegen der verbesserten Stromverteilung in dem N+ Substratbereich114 . Der spezifische On-Widerstand Rsp,on kann auch nach unten skaliert werden durch Verringern der epitaktischen Schichtdicke des Driftbereichs112 . Diese Verringerung der epitaktischen Schichtdicke verursacht, dass der zwischen dem Driftbereich112 und dem Drainbereich114' (dargestellt durch die gestrichelte Linie in7 ) gebildete nicht gleichrichtende Übergang sich entlang der Seitenwände jedes Kanals nach oben bewegt, ohne dass dabei eine andere Modifikation stattfände. Demnach führt die Verringerung der epitaktischen Schichtdicke (oder Erhöhung der Kanaltiefe) zur Bildung einer Zwischenschicht zwischen dem Boden des Kanals120b und dem Drainbereich114' . Die Simulationen zeigen auch die Möglichkeit eines Betriebs bei höherer Temperatur mit kleineren Wärmesenken, wegen einer Verbesserung bei den Reststromeigenschaften. Die Hybridvorrichtung begrenzt auch den Wert der schädigenden Induktivität zwischen dem GD-MOSFET und den modifizierten TMBS-Gleichrichtern innerhalb jeder Einheitszelle. - Wie desweiteren durch
7 gezeigt, kann eine Erhöhung der Tiefe des Basisbereiches116 auf das Niveau, das durch die gestrichelte Linie116' dargestellt ist, auch vorteilhaft verwendet werden, um den Grad jeglicher Stoßionisation nahe dem gateisolierenden Bereich124 zu unterdrücken, welche aufgrund der Injektion heißer Elektronen während des Lawinendurchbruchs auftreten kann. Insbesondere können Schritte zur Bildung des gateisolierenden Bereiches, so dass eine Überlappung zwischen dem dicken Teil des gateisolierenden Bereichs124 (sich aufwärts erstreckend von dem Boden des Kanals) und dem Basisbereich116 entsteht, verwendet werden, um die elektrischen Feldkonturen an der Ecke des Gates zwischen dem dicken und dem dünnen Teil zu verbessern und hierdurch den gateisolierenden Bereich von den Effekten durch heiße Elektronen induzierter Instabilitäten während eines Lawinendurchbruchs abzuschirmen. Demnach kann der gateisolierende Bereich124 eine erste Dicke (dargestellt als T2) geringer als ungefähr 750 Å aufweisen, gemessen zwischen der Gate-Elektrode126 und einer ersten Schnittfläche zwischen der ersten Seitenwand und dem P-N-Übergang, der zwischen dem Sourcebereich118 und dem P-Basisbereich 116 gebildet ist. Zusätzlich kann der gateisolierende Bereich124 eine zweite Dicke (dargestellt als T1) größer als ungefähr 1500 Å aufweisen, gemessen zwischen der Gate-Elektrode126 und einer zweiten Schnittfläche zwischen der ersten Seitenwand und dem P-N-Übergang, der zwischen dem P-Basisbereich 116 und dem Driftbereich112 gebildet ist. Darüber hinaus ist es aufgrund des dargestellten abgestuften Dotierungsprofils des Basisbereichs116 , welches nahe dem Basis-/Drift-Übergang abfällt, noch möglich, einen Inversionsschichtkanal entlang dem gesamten Basisbereich116 zu bilden, auch wenn die Gateoxiddicke an der Drainseite des Basisbereichs116 relativ groß ist (beispielsweise 3000 Å). Die Entwicklung der Einheitszelle, um diesen Gateabschirmungsvorteil zu erzielen, kann jedoch zu einer gewissen Erhöhung des spezifischen Ein-Zustand-Widerstandes der Vorrichtung führen. - In den Figuren und der Beschreibung sind typische bevorzugte Ausführungsformen der Erfindung offenbart und, obwohl spezifische Bezeichnungen verwendet werden, sind sie in einem allgemeinen und beschreibenden Sinne verwendet und nicht zum Zwecke der Begrenzung, wobei der Bereich der Erfindung in den folgenden Ansprüchen dargelegt ist.
Claims (14)
- Ein vertikaler Feldeffekttransistor, mit: einem Halbleitersubstrat mit einander gegenüberliegenden ersten und zweiten Flächen; einem Basisbereich (116) vom zweiten Leitungstyp in dem Substrat; einem Sourcebereich (118) vom ersten Leitungstyp, der sich in dem Substrat erstreckt und einen ersten gleichrichtenden P-N-Übergang mit dem Basisbereich (116) bildet, angrenzend an die erste Fläche; einem Drainbereich (114) vom ersten Leitungstyp in dem Substrat, angrenzend an die zweite Fläche; einem Driftbereich (112) vom ersten Leitungstyp in dem Substrat, wobei der Driftbereich (112) einen zweiten gleichrichtenden P-N-Übergang mit dem Basisbereich (116) bildet und einen nicht gleichrichtenden Übergang mit dem Drainbereich (114) bildet; einem ersten Kanal in dem Substrat an der ersten Fläche, wobei der erste Kanal eine Seitenwand (120a) aufweist, die sich angrenzend an dem Basisbereich (116) und dem Driftbereich (112) erstreckt; einer Gate-Elektrode (127), die sich in dem ersten Kanal und gegenüber dem Basisbereich (116) erstreckt; einer ersten Source-Elektrode (128a) in dem ersten Kanal, wobei die erste Source-Elektrode (128a) sich zwischen der Gate-Elektrode (127) und einem Boden (120b) des ersten Kanals erstreckt; einem elektrisch isolierenden Bereich (125) in dem ersten Kanal, wobei der elektrisch isolierende Bereich (125) sich entlang der Seitenwand des ersten Kanals und zwischen der Gate-Elektrode (127) und der ersten Source-Elektrode (128a) erstreckt; und einer zweiten Source-Elektrode (128b) auf der ersten Fläche des Substrats, wobei die zweite Source-Elektrode (128b) den Sourcebereich (118) ohmsch kontaktiert, dadurch gekennzeichnet, dass die zweite Source-Elektrode (128b) elektrisch mit der ersten Source-Elektrode (128a) verbunden ist.
- Transistor nach
Anspruch 1 , wobei der Driftbereich (112) eine abgestufte Dotierungskonzentration vom ersten Leitungstyp aufweist, die in einer Richtung, die sich von dem Drainbereich (114) zu dem Basisbereich (116) erstreckt, abfällt. - Transistor nach
Anspruch 1 oder2 , wobei der elektrisch isolierende Bereich (125) einen gateisolierenden Bereich mit einer ersten Dicke (T2), gemessen zwischen der Gate-Elektrode (127) und der Seitenwand (120a) des ersten Kanals, und einen sourceisolierenden Bereich mit einer zweiten Dicke (T1), gemessen zwischen der ersten Source-Elektrode (128a) und der Seitenwand (120a) des ersten Kanals, aufweist, und wobei die zweite Dicke größer ist als die erste Dicke. - Transistor nach
Anspruch 2 , wobei die Dotierungskonzentration vom ersten Leitungstyp in dem Driftbereich (112) geringer ist als ungefähr 5 × 1016cm-3 an dem zweiten P-N-Übergang und wobei die Dotierungskonzentration vom ersten Leitungstyp in dem Driftbereich (112) größer ist als ungefähr 5×1016 cm -3 an dem nicht gleichrichtenden Übergang. - Transistor nach
Anspruch 4 , wobei die Dotierungskonzentration vom zweiten Leitungstyp in dem Basisbereich (116) größer ist als ungefähr 5 × 1016cm-3 an dem ersten P-N-Übergang und wobei die Dotierungskonzentration vom ersten Leitungstyp in dem Driftbereich (112) an dem nicht gleichrichtenden Übergang größer ist als die Dotierungskonzentration vom zweiten Leitungstyp in dem Basisbereich (116) an dem ersten P-N-Übergang. - Transistor nach
Anspruch 4 , wobei die Dotierungskonzentration vom zweiten Leitungstyp in dem Basisbereich (116) an dem ersten P-N-Übergang ungefähr zehnmal größer ist als die Dotierungskonzentration vom ersten Leitungstyp in dem Driftbereich (112) an dem zweiten P-N-Übergang. - Transistor nach
Anspruch 3 , wobei die erste Dicke geringer ist als ungefähr 75 nm und wobei die zweite Dicke größer ist als ungefähr 150 nm. - Transistor nach
Anspruch 1 , des weiteren mit: einem zweiten Kanal, der sich in die erste Fläche des Substrates und angrenzend an dem ersten Kanal erstreckt; einem ersten feldplattenisolierenden Bereich (134), der den zweiten Kanal auskleidet, und einer Feldplatte (136) an dem ersten feldplattenisolierenden Bereich (134). - Transistor nach
Anspruch 3 , des weiteren mit einem zweiten Kanal, der sich in die erste Fläche des Substrates und angrenzend an dem ersten Kanal erstreckt, einem ersten feldplattenisolierenden Bereich (134) mit einer einheitlichen Dicke, der den zweiten Kanal verkleidet; und einer Feldplatte (136) in dem zweiten Kanal an dem ersten feldplattenisolierenden Bereich (134). - Transistor nach
Anspruch 8 oder9 , des weiteren mit: einem zweiten feldplattenisolierenden Bereich (138) an der ersten Fläche; und einem Feldplattenausleger (140) an dem zweiten feldplattenisolierenden Bereich (138) gegenüber der ersten Fläche. - Transistor nach
Anspruch 10 , wobei der Feldplattenausleger (140) und die Feldplatte (136) elektrisch miteinander verbunden sind und elektrisch mit der Gate-Elektrode (127) oder der ersten Source-Elektrode (128a) verbunden sind. - Transistor nach
Anspruch 9 , wobei der erste Kanal und der zweite Kanal einen Übergangs-Mesa-Bereich zwischen einander definieren und wobei der Übergangs-Mesa-Bereich einen Durchbruchabschirmungsbereich (117) vom zweiten Leitungstyp umfasst, welcher einen dritten P-N-Übergang mit dem Driftbereich (112) bildet. - Transistor nach
Anspruch 12 , wobei ein Abstand zwischen der ersten Fläche und dem dritten P-N-Übergang größer ist als ein Abstand zwischen der ersten Fläche und dem zweiten P-N-Übergang. - Transistor nach
Anspruch 13 , wobei der Durchbruchabschirmungsbereich (117) höher dotiert ist als der Basisbereich (116).
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/178,845 US5998833A (en) | 1998-10-26 | 1998-10-26 | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
US178845 | 1998-10-26 | ||
PCT/US1999/024539 WO2000025365A2 (en) | 1998-10-26 | 1999-10-20 | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
EP99971151.8A EP1145327B2 (de) | 1998-10-26 | 1999-10-20 | Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften |
Publications (3)
Publication Number | Publication Date |
---|---|
DE69938562D1 DE69938562D1 (de) | 2008-05-29 |
DE69938562T2 DE69938562T2 (de) | 2009-05-28 |
DE69938562T3 true DE69938562T3 (de) | 2018-09-06 |
Family
ID=22654148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69938562.8T Expired - Lifetime DE69938562T3 (de) | 1998-10-26 | 1999-10-20 | Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften |
Country Status (8)
Country | Link |
---|---|
US (2) | US5998833A (de) |
EP (1) | EP1145327B2 (de) |
JP (1) | JP4790908B2 (de) |
KR (1) | KR100628938B1 (de) |
AT (1) | ATE392715T1 (de) |
AU (1) | AU1213600A (de) |
DE (1) | DE69938562T3 (de) |
WO (1) | WO2000025365A2 (de) |
Families Citing this family (341)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545316B1 (en) | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
US6621121B2 (en) * | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
US6351018B1 (en) * | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
GB9917099D0 (en) | 1999-07-22 | 1999-09-22 | Koninkl Philips Electronics Nv | Cellular trench-gate field-effect transistors |
JP2001085685A (ja) | 1999-09-13 | 2001-03-30 | Shindengen Electric Mfg Co Ltd | トランジスタ |
GB0002235D0 (en) | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
KR100766874B1 (ko) * | 2000-03-17 | 2007-10-15 | 제네럴 세미컨덕터, 인코포레이티드 | 트렌치 dmos를 형성하는 방법과, 이러한 dmos 트랜지스터 셀과, 이러한 트랜지스터 구조 |
EP1170803A3 (de) * | 2000-06-08 | 2002-10-09 | Siliconix Incorporated | MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung |
EP1162665A3 (de) * | 2000-06-08 | 2002-10-09 | Siliconix Incorporated | MIS-Anordnung mit Graben-Gateelektrode und Verfahren zu deren Herstellung |
TW523816B (en) * | 2000-06-16 | 2003-03-11 | Gen Semiconductor Inc | Semiconductor trench device with enhanced gate oxide integrity structure |
US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
DE10038177A1 (de) * | 2000-08-04 | 2002-02-21 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden |
US6437386B1 (en) | 2000-08-16 | 2002-08-20 | Fairchild Semiconductor Corporation | Method for creating thick oxide on the bottom surface of a trench structure in silicon |
US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
US6818946B1 (en) * | 2000-08-28 | 2004-11-16 | Semiconductor Components Industries, L.L.C. | Trench MOSFET with increased channel density |
US6309929B1 (en) * | 2000-09-22 | 2001-10-30 | Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. | Method of forming trench MOS device and termination structure |
US6586833B2 (en) * | 2000-11-16 | 2003-07-01 | Silicon Semiconductor Corporation | Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines |
GB0028031D0 (en) | 2000-11-17 | 2001-01-03 | Koninkl Philips Electronics Nv | Trench-gate field-effect transistors and their manufacture |
US6509220B2 (en) | 2000-11-27 | 2003-01-21 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor |
US6768171B2 (en) | 2000-11-27 | 2004-07-27 | Power Integrations, Inc. | High-voltage transistor with JFET conduction channels |
US20030091556A1 (en) * | 2000-12-04 | 2003-05-15 | Ruoslahti Erkki I. | Methods of inhibiting tumor growth and angiogenesis with anastellin |
DE10061529A1 (de) * | 2000-12-11 | 2002-06-27 | Infineon Technologies Ag | Feldeffekt gesteuertes Halbleiterbauelement und Verfahren |
US6420768B1 (en) * | 2000-12-15 | 2002-07-16 | General Semiconductor, Inc. | Trench schottky barrier rectifier and method of making the same |
US6424007B1 (en) | 2001-01-24 | 2002-07-23 | Power Integrations, Inc. | High-voltage transistor with buried conduction layer |
US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
JP2002270840A (ja) * | 2001-03-09 | 2002-09-20 | Toshiba Corp | パワーmosfet |
TW543146B (en) * | 2001-03-09 | 2003-07-21 | Fairchild Semiconductor | Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge |
US7374974B1 (en) * | 2001-03-22 | 2008-05-20 | T-Ram Semiconductor, Inc. | Thyristor-based device with trench dielectric material |
JP4073176B2 (ja) * | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
EP1396030B1 (de) * | 2001-04-11 | 2011-06-29 | Silicon Semiconductor Corporation | Vertikale Leistungshalbleiteranordnung und Verfahren zu deren Herstellung |
US6633063B2 (en) * | 2001-05-04 | 2003-10-14 | Semiconductor Components Industries Llc | Low voltage transient voltage suppressor and method of making |
US6853033B2 (en) * | 2001-06-05 | 2005-02-08 | National University Of Singapore | Power MOSFET having enhanced breakdown voltage |
DE10127885B4 (de) * | 2001-06-08 | 2009-09-24 | Infineon Technologies Ag | Trench-Leistungshalbleiterbauelement |
US7221011B2 (en) | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US6555873B2 (en) | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
GB0122120D0 (en) * | 2001-09-13 | 2001-10-31 | Koninkl Philips Electronics Nv | Edge termination in MOS transistors |
US6600182B2 (en) | 2001-09-26 | 2003-07-29 | Vladimir Rumennik | High current field-effect transistor |
DE10153315B4 (de) * | 2001-10-29 | 2004-05-19 | Infineon Technologies Ag | Halbleiterbauelement |
JP3701227B2 (ja) | 2001-10-30 | 2005-09-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US6674124B2 (en) * | 2001-11-15 | 2004-01-06 | General Semiconductor, Inc. | Trench MOSFET having low gate charge |
DE10262418B3 (de) * | 2002-02-21 | 2015-10-08 | Infineon Technologies Ag | MOS-Transistoreinrichtung |
DE10234996B4 (de) * | 2002-03-19 | 2008-01-03 | Infineon Technologies Ag | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode |
TWI248136B (en) * | 2002-03-19 | 2006-01-21 | Infineon Technologies Ag | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode |
US7091573B2 (en) * | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
US6838722B2 (en) * | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
DE10214151B4 (de) * | 2002-03-28 | 2007-04-05 | Infineon Technologies Ag | Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich |
US7232726B2 (en) * | 2002-05-31 | 2007-06-19 | Nxp, B.V. | Trench-gate semiconductor device and method of manufacturing |
US7122860B2 (en) * | 2002-05-31 | 2006-10-17 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices |
CN100514672C (zh) * | 2002-08-23 | 2009-07-15 | 快捷半导体有限公司 | 用于改进mos栅控从而降低米勒电容和开关损失的方法和装置 |
US6870217B2 (en) * | 2002-08-23 | 2005-03-22 | Fairchild Semiconductor Corporation | Method of and apparatus for driving a dual gated MOSFET |
US8629019B2 (en) * | 2002-09-24 | 2014-01-14 | Vishay-Siliconix | Method of forming self aligned contacts for a power MOSFET |
US7557395B2 (en) * | 2002-09-30 | 2009-07-07 | International Rectifier Corporation | Trench MOSFET technology for DC-DC converter applications |
US6921699B2 (en) * | 2002-09-30 | 2005-07-26 | International Rectifier Corporation | Method for manufacturing a semiconductor device with a trench termination |
US7033891B2 (en) * | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
JP4202149B2 (ja) * | 2003-01-28 | 2008-12-24 | ローム株式会社 | 半導体装置およびその製造方法 |
JP4166102B2 (ja) * | 2003-02-26 | 2008-10-15 | トヨタ自動車株式会社 | 高耐圧電界効果型半導体装置 |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6865093B2 (en) * | 2003-05-27 | 2005-03-08 | Power Integrations, Inc. | Electronic circuit control element with tap element |
GB0314390D0 (en) * | 2003-06-20 | 2003-07-23 | Koninkl Philips Electronics Nv | Trench field effect transistor structure |
US6998694B2 (en) * | 2003-08-05 | 2006-02-14 | Shye-Lin Wu | High switching speed two mask Schottky diode with high field breakdown |
DE10341793B4 (de) | 2003-09-10 | 2021-09-23 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE10353387B4 (de) * | 2003-11-14 | 2008-07-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung |
KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
GB0327792D0 (en) * | 2003-11-29 | 2003-12-31 | Koninkl Philips Electronics Nv | Trench insulated gate field effect transistor |
US7279743B2 (en) | 2003-12-02 | 2007-10-09 | Vishay-Siliconix | Closed cell trench metal-oxide-semiconductor field effect transistor |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
JP4903055B2 (ja) * | 2003-12-30 | 2012-03-21 | フェアチャイルド・セミコンダクター・コーポレーション | パワー半導体デバイスおよびその製造方法 |
DE102004007197B4 (de) | 2004-02-13 | 2012-11-08 | Infineon Technologies Ag | Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung |
DE102004009602B4 (de) * | 2004-02-27 | 2009-09-17 | Infineon Technologies Ag | Trench-Transistor |
GB0405325D0 (en) * | 2004-03-10 | 2004-04-21 | Koninkl Philips Electronics Nv | Trench-gate transistors and their manufacture |
US6927451B1 (en) * | 2004-03-26 | 2005-08-09 | Siliconix Incorporated | Termination for trench MIS device having implanted drain-drift region |
US8564051B2 (en) * | 2004-04-09 | 2013-10-22 | International Rectifier Corporation | Power semiconductor device with buried source electrode |
US7400014B2 (en) * | 2004-04-20 | 2008-07-15 | International Rectifier Corporation | ACCUFET with schottky source contact |
US7482654B2 (en) * | 2004-04-20 | 2009-01-27 | International Rectifier Corporation | MOSgated power semiconductor device with source field electrode |
US7183610B2 (en) | 2004-04-30 | 2007-02-27 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
US8183629B2 (en) * | 2004-05-13 | 2012-05-22 | Vishay-Siliconix | Stacked trench metal-oxide-semiconductor field effect transistor device |
US6906380B1 (en) | 2004-05-13 | 2005-06-14 | Vishay-Siliconix | Drain side gate trench metal-oxide-semiconductor field effect transistor |
US20050269630A1 (en) * | 2004-06-04 | 2005-12-08 | Jianjun Cao | Trench type semiconductor device with reduced Qgd |
JP2008504697A (ja) | 2004-06-25 | 2008-02-14 | インターナショナル レクティファイアー コーポレイション | ソースフィールド電極を有するmosゲートが設けられているパワー半導体デバイス |
US7002398B2 (en) * | 2004-07-08 | 2006-02-21 | Power Integrations, Inc. | Method and apparatus for controlling a circuit with a high voltage sense device |
US7485932B2 (en) * | 2004-07-20 | 2009-02-03 | International Rectifier Corporation | ACCUFET with Schottky source contact |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
US7465986B2 (en) * | 2004-08-27 | 2008-12-16 | International Rectifier Corporation | Power semiconductor device including insulated source electrodes inside trenches |
DE102004044619B4 (de) * | 2004-09-13 | 2009-07-16 | Infineon Technologies Ag | Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben |
US7192814B2 (en) * | 2004-09-16 | 2007-03-20 | Semiconductor Components Industries, L.L.C. | Method of forming a low capacitance semiconductor device and structure therefor |
JP5135663B2 (ja) * | 2004-10-21 | 2013-02-06 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2006202931A (ja) * | 2005-01-20 | 2006-08-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7989881B2 (en) * | 2005-02-08 | 2011-08-02 | Nxp B.V. | Semiconductor device structure with a tapered field plate and cylindrical drift region geometry |
US7453119B2 (en) * | 2005-02-11 | 2008-11-18 | Alphs & Omega Semiconductor, Ltd. | Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact |
US7781826B2 (en) * | 2006-11-16 | 2010-08-24 | Alpha & Omega Semiconductor, Ltd. | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter |
KR101236030B1 (ko) | 2005-04-06 | 2013-02-21 | 페어차일드 세미컨덕터 코포레이션 | 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법 |
US7494876B1 (en) | 2005-04-21 | 2009-02-24 | Vishay Siliconix | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same |
US7659570B2 (en) * | 2005-05-09 | 2010-02-09 | Alpha & Omega Semiconductor Ltd. | Power MOSFET device structure for high frequency applications |
US20060255401A1 (en) * | 2005-05-11 | 2006-11-16 | Yang Robert K | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures |
JP4955222B2 (ja) | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
DE112005003584B4 (de) * | 2005-05-24 | 2011-06-16 | Vishay-Siliconix, Santa Clara | Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors |
JP2008546189A (ja) | 2005-05-26 | 2008-12-18 | フェアチャイルド・セミコンダクター・コーポレーション | トレンチゲート電界効果トランジスタ及びその製造方法 |
JP2006344760A (ja) * | 2005-06-08 | 2006-12-21 | Sharp Corp | トレンチ型mosfet及びその製造方法 |
CN101536163B (zh) | 2005-06-10 | 2013-03-06 | 飞兆半导体公司 | 电荷平衡场效应晶体管 |
TWI400757B (zh) * | 2005-06-29 | 2013-07-01 | Fairchild Semiconductor | 形成遮蔽閘極場效應電晶體之方法 |
TWI251922B (en) * | 2005-07-14 | 2006-03-21 | Siliconware Precision Industries Co Ltd | Multichip stack structure |
US20070012983A1 (en) * | 2005-07-15 | 2007-01-18 | Yang Robert K | Terminations for semiconductor devices with floating vertical series capacitive structures |
US7635637B2 (en) * | 2005-07-25 | 2009-12-22 | Fairchild Semiconductor Corporation | Semiconductor structures formed on substrates and methods of manufacturing the same |
US7583485B1 (en) | 2005-07-26 | 2009-09-01 | Vishay-Siliconix | Electrostatic discharge protection circuit for integrated circuits |
DE102005041256B4 (de) * | 2005-08-31 | 2007-12-20 | Infineon Technologies Ag | Trenchtransistor |
JP4817827B2 (ja) * | 2005-12-09 | 2011-11-16 | 株式会社東芝 | 半導体装置 |
US7544545B2 (en) * | 2005-12-28 | 2009-06-09 | Vishay-Siliconix | Trench polysilicon diode |
US7768064B2 (en) * | 2006-01-05 | 2010-08-03 | Fairchild Semiconductor Corporation | Structure and method for improving shielded gate field effect transistors |
WO2007084688A1 (en) * | 2006-01-18 | 2007-07-26 | Vishay-Siliconix | Floating gate structure with high electrostatic discharge performance |
US8618601B2 (en) * | 2009-08-14 | 2013-12-31 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET with increased source-metal contact |
US8193580B2 (en) * | 2009-08-14 | 2012-06-05 | Alpha And Omega Semiconductor, Inc. | Shielded gate trench MOSFET device and fabrication |
US8236651B2 (en) * | 2009-08-14 | 2012-08-07 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET device and fabrication |
US7554153B2 (en) * | 2006-03-07 | 2009-06-30 | International Rectifier Corporation | Power semiconductor device |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US7521773B2 (en) * | 2006-03-31 | 2009-04-21 | Fairchild Semiconductor Corporation | Power device with improved edge termination |
US8471390B2 (en) | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
DE102006026943B4 (de) * | 2006-06-09 | 2011-01-05 | Infineon Technologies Austria Ag | Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden |
US7319256B1 (en) * | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
US7750447B2 (en) | 2007-06-11 | 2010-07-06 | Alpha & Omega Semiconductor, Ltd | High voltage and high power boost converter with co-packaged Schottky diode |
US8008897B2 (en) * | 2007-06-11 | 2011-08-30 | Alpha & Omega Semiconductor, Ltd | Boost converter with integrated high power discrete FET and low voltage controller |
US7579650B2 (en) * | 2006-08-09 | 2009-08-25 | International Rectifier Corporation | Termination design for deep source electrode MOSFET |
WO2008039459A1 (en) * | 2006-09-27 | 2008-04-03 | Maxpower Semiconductor, Inc. | Power mosfet with recessed field plate |
JP5211479B2 (ja) * | 2006-12-22 | 2013-06-12 | 日産自動車株式会社 | 半導体装置および半導体装置の製造方法 |
KR100824205B1 (ko) * | 2006-12-26 | 2008-04-21 | 매그나칩 반도체 유한회사 | Dmos 트랜지스터 및 그 제조방법 |
US8330186B2 (en) * | 2008-07-30 | 2012-12-11 | Maxpower Semiconductor, Inc. | Lateral devices containing permanent charge |
US8564057B1 (en) | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
WO2008086366A2 (en) | 2007-01-09 | 2008-07-17 | Maxpower Semiconductor, Inc. | Semiconductor device |
US8884367B2 (en) * | 2007-02-08 | 2014-11-11 | International Rectifier Corporation | MOSgated power semiconductor device with source field electrode |
US8101995B2 (en) * | 2007-02-08 | 2012-01-24 | International Rectifier Corporation | Integrated MOSFET and Schottky device |
US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
US7557406B2 (en) | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
US7595523B2 (en) * | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
US7521332B2 (en) * | 2007-03-23 | 2009-04-21 | Alpha & Omega Semiconductor, Ltd | Resistance-based etch depth determination for SGT technology |
US8021563B2 (en) | 2007-03-23 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Etch depth determination for SGT technology |
US8368126B2 (en) * | 2007-04-19 | 2013-02-05 | Vishay-Siliconix | Trench metal oxide semiconductor with recessed trench material and remote contacts |
US8456141B2 (en) | 2007-06-11 | 2013-06-04 | Alpha & Omega Semiconductor, Inc. | Boost converter with integrated high power discrete FET and low voltage controller |
US7994747B2 (en) * | 2007-07-13 | 2011-08-09 | Seagate Technology Llc | Suppressing phased motor voltage transients on disconnect |
DE102007037858B4 (de) | 2007-08-10 | 2012-04-19 | Infineon Technologies Ag | Halbleiterbauelement mit verbessertem dynamischen Verhalten |
US20090057869A1 (en) * | 2007-08-31 | 2009-03-05 | Alpha & Omega Semiconductor, Ltd. | Co-packaged high-side and low-side nmosfets for efficient dc-dc power conversion |
CN103762243B (zh) | 2007-09-21 | 2017-07-28 | 飞兆半导体公司 | 功率器件 |
US8101500B2 (en) | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
US8686493B2 (en) * | 2007-10-04 | 2014-04-01 | Fairchild Semiconductor Corporation | High density FET with integrated Schottky |
ATE515064T1 (de) * | 2007-10-29 | 2011-07-15 | Nxp Bv | Graben-gate-mosfet und verfahren zu dessen herstellung |
US8207037B2 (en) * | 2007-10-31 | 2012-06-26 | Semiconductor Components Industries, Llc | Method for manufacturing a semiconductor component that includes a field plate |
US7994005B2 (en) * | 2007-11-01 | 2011-08-09 | Alpha & Omega Semiconductor, Ltd | High-mobility trench MOSFETs |
US7772668B2 (en) * | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
JP2009188294A (ja) * | 2008-02-08 | 2009-08-20 | Nec Electronics Corp | パワーmosfet |
US10600902B2 (en) | 2008-02-13 | 2020-03-24 | Vishay SIliconix, LLC | Self-repairing field effect transisitor |
CN102318045B (zh) * | 2008-02-14 | 2014-08-06 | 马克斯半导体股份有限公司 | 改良式击穿电压的边缘端点 |
US8076719B2 (en) * | 2008-02-14 | 2011-12-13 | Maxpower Semiconductor, Inc. | Semiconductor device structures and related processes |
JP5612268B2 (ja) * | 2008-03-28 | 2014-10-22 | 株式会社東芝 | 半導体装置及びdc−dcコンバータ |
US7911021B2 (en) * | 2008-06-02 | 2011-03-22 | Maxpower Semiconductor Inc. | Edge termination for semiconductor devices |
US7910439B2 (en) * | 2008-06-11 | 2011-03-22 | Maxpower Semiconductor Inc. | Super self-aligned trench MOSFET devices, methods, and systems |
US20090309181A1 (en) * | 2008-06-12 | 2009-12-17 | Force Mos Technology Co. Ltd. | Trench schottky with multiple epi structure |
US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
WO2009154882A2 (en) * | 2008-06-20 | 2009-12-23 | Maxpower Semiconductor Inc. | Semiconductor power switches having trench gates |
US8829624B2 (en) * | 2008-06-30 | 2014-09-09 | Fairchild Semiconductor Corporation | Power device with monolithically integrated RC snubber |
WO2010001338A1 (en) * | 2008-07-01 | 2010-01-07 | Nxp B.V. | Manufacture of semiconductor devices |
WO2010008617A1 (en) | 2008-07-15 | 2010-01-21 | Maxpower Semiconductor Inc. | Mosfet switch with embedded electrostatic charge |
EP2308095A1 (de) * | 2008-07-25 | 2011-04-13 | Nxp B.V. | Graben-gate-halbleiterbauelement |
WO2010014281A1 (en) * | 2008-07-30 | 2010-02-04 | Maxpower Semiconductor Inc. | Semiconductor on insulator devices containing permanent charge |
US7960783B2 (en) * | 2008-08-25 | 2011-06-14 | Maxpower Semiconductor Inc. | Devices containing permanent charge |
US8039877B2 (en) * | 2008-09-09 | 2011-10-18 | Fairchild Semiconductor Corporation | (110)-oriented p-channel trench MOSFET having high-K gate dielectric |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US8304314B2 (en) * | 2008-09-24 | 2012-11-06 | Semiconductor Components Industries, Llc | Method of forming an MOS transistor |
US8222689B2 (en) * | 2008-09-30 | 2012-07-17 | Niko Semiconductor Co., Ltd. | High-voltage metal oxide semiconductor device and fabrication method thereof |
US7800176B2 (en) * | 2008-10-27 | 2010-09-21 | Infineon Technologies Austria Ag | Electronic circuit for controlling a power field effect transistor |
US8044459B2 (en) | 2008-11-10 | 2011-10-25 | Infineon Technologies Austria Ag | Semiconductor device with trench field plate including first and second semiconductor materials |
US7915672B2 (en) * | 2008-11-14 | 2011-03-29 | Semiconductor Components Industries, L.L.C. | Semiconductor device having trench shield electrode structure |
US8362548B2 (en) * | 2008-11-14 | 2013-01-29 | Semiconductor Components Industries, Llc | Contact structure for semiconductor device having trench shield electrode and method |
US7897462B2 (en) * | 2008-11-14 | 2011-03-01 | Semiconductor Components Industries, L.L.C. | Method of manufacturing semiconductor component with gate and shield electrodes in trenches |
US8552535B2 (en) * | 2008-11-14 | 2013-10-08 | Semiconductor Components Industries, Llc | Trench shielding structure for semiconductor device and method |
US8415739B2 (en) | 2008-11-14 | 2013-04-09 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
US20100123193A1 (en) * | 2008-11-14 | 2010-05-20 | Burke Peter A | Semiconductor component and method of manufacture |
WO2010065427A2 (en) * | 2008-12-01 | 2010-06-10 | Maxpower Semiconductor Inc. | Power device structures and methods |
US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8174067B2 (en) * | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
US7989293B2 (en) * | 2009-02-24 | 2011-08-02 | Maxpower Semiconductor, Inc. | Trench device structure and fabrication |
US8319278B1 (en) | 2009-03-31 | 2012-11-27 | Maxpower Semiconductor, Inc. | Power device structures and methods using empty space zones |
WO2010119789A1 (ja) * | 2009-04-13 | 2010-10-21 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2010120704A2 (en) * | 2009-04-13 | 2010-10-21 | Maxpower Semiconductor Inc. | Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges |
US8847307B2 (en) | 2010-04-13 | 2014-09-30 | Maxpower Semiconductor, Inc. | Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges |
JP5422252B2 (ja) * | 2009-04-23 | 2014-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
US8264033B2 (en) * | 2009-07-21 | 2012-09-11 | Infineon Technologies Austria Ag | Semiconductor device having a floating semiconductor zone |
US9230810B2 (en) | 2009-09-03 | 2016-01-05 | Vishay-Siliconix | System and method for substrate wafer back side and edge cross section seals |
US9425305B2 (en) * | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
US9306056B2 (en) * | 2009-10-30 | 2016-04-05 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
US8604525B2 (en) | 2009-11-02 | 2013-12-10 | Vishay-Siliconix | Transistor structure with feed-through source-to-substrate contact |
US8247296B2 (en) * | 2009-12-09 | 2012-08-21 | Semiconductor Components Industries, Llc | Method of forming an insulated gate field effect transistor device having a shield electrode structure |
US8021947B2 (en) * | 2009-12-09 | 2011-09-20 | Semiconductor Components Industries, Llc | Method of forming an insulated gate field effect transistor device having a shield electrode structure |
JP2011159763A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Corp | 電力用半導体装置 |
US8399925B2 (en) * | 2010-02-12 | 2013-03-19 | Alpha & Omega Semiconductor, Inc. | Termination structure with multiple embedded potential spreading capacitive structures for trench MOSFET and method |
US20110198689A1 (en) * | 2010-02-17 | 2011-08-18 | Suku Kim | Semiconductor devices containing trench mosfets with superjunctions |
JP2011176077A (ja) * | 2010-02-24 | 2011-09-08 | Toshiba Corp | 半導体装置 |
US9577089B2 (en) | 2010-03-02 | 2017-02-21 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
JP6008377B2 (ja) * | 2010-03-03 | 2016-10-19 | ルネサスエレクトロニクス株式会社 | Pチャネル型パワーmosfet |
US8431457B2 (en) | 2010-03-11 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Method for fabricating a shielded gate trench MOS with improved source pickup layout |
JP2011199109A (ja) * | 2010-03-23 | 2011-10-06 | Renesas Electronics Corp | パワーmosfet |
US8299527B2 (en) * | 2010-05-06 | 2012-10-30 | International Rectifier Corporation | Vertical LDMOS device and method for fabricating same |
JP5569162B2 (ja) | 2010-06-10 | 2014-08-13 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
JP5691259B2 (ja) * | 2010-06-22 | 2015-04-01 | 株式会社デンソー | 半導体装置 |
US8535992B2 (en) * | 2010-06-29 | 2013-09-17 | Micron Technology, Inc. | Thyristor random access memory device and method |
US20120037983A1 (en) * | 2010-08-10 | 2012-02-16 | Force Mos Technology Co., Ltd. | Trench mosfet with integrated schottky rectifier in same cell |
DE102010034116B3 (de) * | 2010-08-12 | 2012-01-12 | Infineon Technologies Austria Ag | Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden |
JP5580150B2 (ja) | 2010-09-09 | 2014-08-27 | 株式会社東芝 | 半導体装置 |
JP2012064849A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置 |
US8313995B2 (en) * | 2011-01-13 | 2012-11-20 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device |
US8362550B2 (en) | 2011-01-20 | 2013-01-29 | Fairchild Semiconductor Corporation | Trench power MOSFET with reduced on-resistance |
US8637898B2 (en) | 2011-01-26 | 2014-01-28 | Triquint Semiconductor, Inc. | Linear voltage-controlled current source |
JP5627494B2 (ja) | 2011-02-09 | 2014-11-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2012204636A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 半導体装置およびその製造方法 |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
CN103688363B (zh) | 2011-05-18 | 2017-08-04 | 威世硅尼克斯公司 | 半导体器件 |
US8748973B2 (en) * | 2011-05-19 | 2014-06-10 | Anpec Electronics Corporation | Super junction transistor and fabrication method thereof |
US8466513B2 (en) | 2011-06-13 | 2013-06-18 | Semiconductor Components Industries, Llc | Semiconductor device with enhanced mobility and method |
CN102856353B (zh) * | 2011-06-27 | 2015-08-26 | 中国科学院微电子研究所 | 微穿通型igbt器件及其制作方法 |
US9520465B2 (en) * | 2011-07-27 | 2016-12-13 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and MOSFET |
US8829603B2 (en) | 2011-08-18 | 2014-09-09 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET package |
US9224852B2 (en) * | 2011-08-25 | 2015-12-29 | Alpha And Omega Semiconductor Incorporated | Corner layout for high voltage semiconductor devices |
US8785279B2 (en) | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
US8680613B2 (en) | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
JP2013069817A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 半導体装置 |
US8492226B2 (en) | 2011-09-21 | 2013-07-23 | Globalfoundries Singapore Pte. Ltd. | Trench transistor |
US9054133B2 (en) | 2011-09-21 | 2015-06-09 | Globalfoundries Singapore Pte. Ltd. | High voltage trench transistor |
US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
CN103094118B (zh) * | 2011-11-01 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 制作双层栅沟槽mos的工艺方法 |
US8759908B2 (en) | 2011-11-01 | 2014-06-24 | Alpha And Omega Semiconductor Incorporated | Two-dimensional shielded gate transistor device and method of manufacture |
US8614482B2 (en) * | 2011-12-30 | 2013-12-24 | Force Mos Technology Co., Ltd. | Semiconductor power device having improved termination structure for mask saving |
US10522675B2 (en) | 2012-01-25 | 2019-12-31 | Infineon Technologies Ag | Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit |
US8653587B2 (en) * | 2012-02-13 | 2014-02-18 | Force Mos Technology Co., Ltd. | Trench MOSFET having a top side drain |
US8697560B2 (en) | 2012-02-24 | 2014-04-15 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a trench and a conductive structure therein |
US9070585B2 (en) | 2012-02-24 | 2015-06-30 | Semiconductor Components Industries, Llc | Electronic device including a trench and a conductive structure therein and a process of forming the same |
US8697520B2 (en) | 2012-03-02 | 2014-04-15 | Alpha & Omega Semiconductor Incorporationed | Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS |
JP2013197551A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
JP6072445B2 (ja) | 2012-06-28 | 2017-02-01 | 株式会社 日立パワーデバイス | 半導体装置およびそれを用いた電力変換装置 |
TWI512841B (zh) | 2012-07-13 | 2015-12-11 | Ubiq Semiconductor Corp | 溝槽式閘極金氧半場效電晶體的製造方法 |
TWI470790B (zh) | 2012-07-13 | 2015-01-21 | Ubiq Semiconductor Corp | 溝渠式閘極金氧半場效電晶體 |
US8778764B2 (en) | 2012-07-16 | 2014-07-15 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor |
JP2014056913A (ja) | 2012-09-12 | 2014-03-27 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
JP5811973B2 (ja) | 2012-09-12 | 2015-11-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP6056292B2 (ja) * | 2012-09-12 | 2017-01-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US9000497B2 (en) | 2012-09-14 | 2015-04-07 | Renesas Electronics Corporation | Trench MOSFET having an independent coupled element in a trench |
US8772865B2 (en) | 2012-09-26 | 2014-07-08 | Semiconductor Components Industries, Llc | MOS transistor structure |
EP2822039B1 (de) * | 2012-10-17 | 2020-08-26 | Fuji Electric Co., Ltd. | Halbleiterbauelement |
US8753935B1 (en) | 2012-12-21 | 2014-06-17 | Alpha And Omega Semiconductor Incorporated | High frequency switching MOSFETs with low output capacitance using a depletable P-shield |
US8951867B2 (en) | 2012-12-21 | 2015-02-10 | Alpha And Omega Semiconductor Incorporated | High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices |
US8809948B1 (en) | 2012-12-21 | 2014-08-19 | Alpha And Omega Semiconductor Incorporated | Device structure and methods of making high density MOSFETs for load switch and DC-DC applications |
US9105494B2 (en) | 2013-02-25 | 2015-08-11 | Alpha and Omega Semiconductors, Incorporated | Termination trench for power MOSFET applications |
JP6182921B2 (ja) * | 2013-03-21 | 2017-08-23 | 富士電機株式会社 | Mos型半導体装置 |
KR101828495B1 (ko) | 2013-03-27 | 2018-02-12 | 삼성전자주식회사 | 평탄한 소스 전극을 가진 반도체 소자 |
KR101934893B1 (ko) | 2013-03-27 | 2019-01-03 | 삼성전자 주식회사 | 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법 |
US9543396B2 (en) * | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
CN104969356B (zh) | 2014-01-31 | 2019-10-08 | 瑞萨电子株式会社 | 半导体器件 |
KR20160114498A (ko) | 2014-01-31 | 2016-10-05 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 집적 회로 장치 및 전원 시스템 |
US9343528B2 (en) | 2014-04-10 | 2016-05-17 | Semiconductor Components Industries, Llc | Process of forming an electronic device having a termination region including an insulating region |
US9324784B2 (en) | 2014-04-10 | 2016-04-26 | Semiconductor Components Industries, Llc | Electronic device having a termination region including an insulating region |
CN103956382A (zh) * | 2014-04-16 | 2014-07-30 | 常州旺童半导体科技有限公司 | 一种沟槽功率器件结构及其制造方法 |
US9263552B2 (en) | 2014-06-05 | 2016-02-16 | Infineon Technologies Ag | MOS-transistor with separated electrodes arranged in a trench |
DE102014109926A1 (de) * | 2014-07-15 | 2016-01-21 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit einer Vielzahl von Transistorzellen und Herstellungsverfahren |
US9269779B2 (en) | 2014-07-21 | 2016-02-23 | Semiconductor Components Industries, Llc | Insulated gate semiconductor device having a shield electrode structure |
EP3183753A4 (de) | 2014-08-19 | 2018-01-10 | Vishay-Siliconix | Elektronische schaltung |
US9425304B2 (en) | 2014-08-21 | 2016-08-23 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
DE102014112338A1 (de) | 2014-08-28 | 2016-03-03 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements |
JP6203697B2 (ja) | 2014-09-30 | 2017-09-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
DE102015200809A1 (de) | 2015-01-20 | 2016-07-21 | Robert Bosch Gmbh | Halbleiterbauelement mit Grabenstruktur |
WO2016132552A1 (ja) | 2015-02-20 | 2016-08-25 | 新電元工業株式会社 | 半導体装置 |
WO2016132551A1 (ja) | 2015-02-20 | 2016-08-25 | 新電元工業株式会社 | 半導体装置 |
US20160247879A1 (en) | 2015-02-23 | 2016-08-25 | Polar Semiconductor, Llc | Trench semiconductor device layout configurations |
JP2016163019A (ja) | 2015-03-05 | 2016-09-05 | 株式会社東芝 | 半導体装置 |
US9716187B2 (en) | 2015-03-06 | 2017-07-25 | Semiconductor Components Industries, Llc | Trench semiconductor device having multiple trench depths and method |
US10431699B2 (en) | 2015-03-06 | 2019-10-01 | Semiconductor Components Industries, Llc | Trench semiconductor device having multiple active trench depths and method |
US9425788B1 (en) | 2015-03-18 | 2016-08-23 | Infineon Technologies Austria Ag | Current sensors and methods of improving accuracy thereof |
JP6330718B2 (ja) * | 2015-04-17 | 2018-05-30 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
US9391194B1 (en) | 2015-06-19 | 2016-07-12 | Sanken Electric Co., Ltd. | High voltage vertical FPMOS fets |
JP6400545B2 (ja) | 2015-09-11 | 2018-10-03 | 株式会社東芝 | 半導体装置 |
EP3142149A1 (de) * | 2015-09-11 | 2017-03-15 | Nexperia B.V. | Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements |
DE102016118543A1 (de) | 2015-10-15 | 2017-04-20 | Infineon Technologies Ag | Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements |
DE102015223594A1 (de) | 2015-11-27 | 2017-06-01 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Halbleiterbauelements sowie Halbleiterbauelement und Steuergerät für ein Fahrzeug |
JP6347308B2 (ja) * | 2016-02-26 | 2018-06-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US11127822B2 (en) * | 2016-02-26 | 2021-09-21 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2017162939A (ja) | 2016-03-08 | 2017-09-14 | 株式会社東芝 | 半導体装置 |
JP2017162969A (ja) | 2016-03-09 | 2017-09-14 | 株式会社東芝 | 半導体装置 |
JP6602698B2 (ja) | 2016-03-11 | 2019-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
WO2018000357A1 (en) * | 2016-06-30 | 2018-01-04 | Texas Instruments Incorporated | Power mosfet with metal filled deep sinker contact for csp |
KR101988202B1 (ko) * | 2016-08-10 | 2019-06-11 | 닛산 지도우샤 가부시키가이샤 | 반도체 장치 |
JP6649216B2 (ja) | 2016-09-16 | 2020-02-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2018081949A (ja) | 2016-11-14 | 2018-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US10325908B2 (en) | 2017-04-26 | 2019-06-18 | Alpha And Omega Semiconductor Incorporated | Compact source ballast trench MOSFET and method of manufacturing |
US10211333B2 (en) | 2017-04-26 | 2019-02-19 | Alpha And Omega Semiconductor (Cayman) Ltd. | Scalable SGT structure with improved FOM |
JP6783708B2 (ja) | 2017-06-15 | 2020-11-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10135357B1 (en) | 2017-09-07 | 2018-11-20 | Power Integrations, Inc. | Threshold detection with tap |
US10600649B2 (en) | 2017-09-21 | 2020-03-24 | General Electric Company | Systems and method for charge balanced semiconductor power devices with fast switching capability |
EP3474314A1 (de) * | 2017-10-20 | 2019-04-24 | Infineon Technologies Austria AG | Halbleiterbauelement und verfahren zur herstellung eines halbleiterverfahrens |
US10361298B2 (en) * | 2017-11-27 | 2019-07-23 | Sanken Electric Co., Ltd. | Semiconductor device having improved trench and electrode structures |
CN108172622A (zh) | 2018-01-30 | 2018-06-15 | 电子科技大学 | 功率半导体器件 |
US10388801B1 (en) * | 2018-01-30 | 2019-08-20 | Semiconductor Components Industries, Llc | Trench semiconductor device having shaped gate dielectric and gate electrode structures and method |
US10714580B2 (en) | 2018-02-07 | 2020-07-14 | Alpha And Omega Semiconductor (Cayman) Ltd. | Source ballasting for p-channel trench MOSFET |
JP6918736B2 (ja) * | 2018-04-02 | 2021-08-11 | 株式会社豊田中央研究所 | 半導体装置 |
US11538911B2 (en) | 2018-05-08 | 2022-12-27 | Ipower Semiconductor | Shielded trench devices |
US10714574B2 (en) | 2018-05-08 | 2020-07-14 | Ipower Semiconductor | Shielded trench devices |
US10566466B2 (en) | 2018-06-27 | 2020-02-18 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
US10439075B1 (en) | 2018-06-27 | 2019-10-08 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
US20200105874A1 (en) | 2018-10-01 | 2020-04-02 | Ipower Semiconductor | Back side dopant activation in field stop igbt |
CN109888003A (zh) | 2019-03-12 | 2019-06-14 | 电子科技大学 | 一种分离栅增强的功率mos器件 |
US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
US11158735B2 (en) | 2020-02-05 | 2021-10-26 | Infineon Technologies Austria Ag | Charge compensation MOSFET with graded epi profile and methods of manufacturing thereof |
CN111524976B (zh) | 2020-04-28 | 2021-08-17 | 电子科技大学 | 一种低栅电荷的功率mos器件及其制造方法 |
CN111799333A (zh) * | 2020-07-22 | 2020-10-20 | 杭州电子科技大学 | 一种具有电场调制区域的umosfet结构 |
JP7337756B2 (ja) | 2020-07-30 | 2023-09-04 | 株式会社東芝 | 半導体装置 |
CN114512403B (zh) * | 2020-11-16 | 2023-06-23 | 苏州东微半导体股份有限公司 | 半导体器件的制造方法 |
JP2022112707A (ja) | 2021-01-22 | 2022-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体パッケージ |
CN113013229A (zh) * | 2021-02-25 | 2021-06-22 | 厦门大学 | 一种碳化硅umosfet功率器件及其制备方法 |
US20230010328A1 (en) * | 2021-07-06 | 2023-01-12 | Nami MOS CO., LTD. | Shielded gate trench mosfet with multiple stepped epitaxial structures |
US11869967B2 (en) | 2021-08-12 | 2024-01-09 | Alpha And Omega Semiconductor International Lp | Bottom source trench MOSFET with shield electrode |
CN114582960B (zh) * | 2022-05-09 | 2022-07-26 | 南京微盟电子有限公司 | 多次外延屏蔽栅功率器件及其制造方法 |
CN117423749B (zh) * | 2023-12-19 | 2024-03-05 | 山东大学 | 一种改善短路能力的SiC MOSFET器件 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3849789A (en) * | 1972-11-01 | 1974-11-19 | Gen Electric | Schottky barrier diodes |
GB2151844A (en) * | 1983-12-20 | 1985-07-24 | Philips Electronic Associated | Semiconductor devices |
US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
JP2570742B2 (ja) | 1987-05-27 | 1997-01-16 | ソニー株式会社 | 半導体装置 |
US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
US5216807A (en) | 1988-05-31 | 1993-06-08 | Canon Kabushiki Kaisha | Method of producing electrical connection members |
US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US5111253A (en) * | 1989-05-09 | 1992-05-05 | General Electric Company | Multicellular FET having a Schottky diode merged therewith |
US5132753A (en) * | 1990-03-23 | 1992-07-21 | Siliconix Incorporated | Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs |
KR950006483B1 (ko) * | 1990-06-13 | 1995-06-15 | 가부시끼가이샤 도시바 | 종형 mos트랜지스터와 그 제조방법 |
US5246870A (en) * | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
US5910669A (en) * | 1992-07-24 | 1999-06-08 | Siliconix Incorporated | Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof |
US5316959A (en) | 1992-08-12 | 1994-05-31 | Siliconix, Incorporated | Trenched DMOS transistor fabrication using six masks |
US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
JP3383377B2 (ja) | 1993-10-28 | 2003-03-04 | 株式会社東芝 | トレンチ構造の縦型のノーマリーオン型のパワーmosfetおよびその製造方法 |
US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
US5424231A (en) * | 1994-08-09 | 1995-06-13 | United Microelectronics Corp. | Method for manufacturing a VDMOS transistor |
DE69525003T2 (de) * | 1994-08-15 | 2003-10-09 | Siliconix Inc | Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken |
US5674766A (en) * | 1994-12-30 | 1997-10-07 | Siliconix Incorporated | Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer |
US5688725A (en) * | 1994-12-30 | 1997-11-18 | Siliconix Incorporated | Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance |
US5661322A (en) * | 1995-06-02 | 1997-08-26 | Siliconix Incorporated | Bidirectional blocking accumulation-mode trench power MOSFET |
US5679966A (en) * | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
KR0175277B1 (ko) * | 1996-02-29 | 1999-02-01 | 김광호 | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 |
US5612567A (en) | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
US5744994A (en) * | 1996-05-15 | 1998-04-28 | Siliconix Incorporated | Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp |
US5742076A (en) * | 1996-06-05 | 1998-04-21 | North Carolina State University | Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance |
US5753938A (en) * | 1996-08-08 | 1998-05-19 | North Carolina State University | Static-induction transistors having heterojunction gates and methods of forming same |
US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
-
1998
- 1998-10-26 US US09/178,845 patent/US5998833A/en not_active Expired - Lifetime
-
1999
- 1999-08-18 US US09/377,006 patent/US6388286B1/en not_active Expired - Lifetime
- 1999-10-20 WO PCT/US1999/024539 patent/WO2000025365A2/en active IP Right Grant
- 1999-10-20 JP JP2000578852A patent/JP4790908B2/ja not_active Expired - Lifetime
- 1999-10-20 DE DE69938562.8T patent/DE69938562T3/de not_active Expired - Lifetime
- 1999-10-20 KR KR1020017005137A patent/KR100628938B1/ko active IP Right Grant
- 1999-10-20 AU AU12136/00A patent/AU1213600A/en not_active Abandoned
- 1999-10-20 EP EP99971151.8A patent/EP1145327B2/de not_active Expired - Lifetime
- 1999-10-20 AT AT99971151T patent/ATE392715T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2000025365A2 (en) | 2000-05-04 |
DE69938562D1 (de) | 2008-05-29 |
AU1213600A (en) | 2000-05-15 |
KR100628938B1 (ko) | 2006-09-27 |
DE69938562T2 (de) | 2009-05-28 |
US6388286B1 (en) | 2002-05-14 |
ATE392715T1 (de) | 2008-05-15 |
WO2000025365A3 (en) | 2001-09-07 |
JP4790908B2 (ja) | 2011-10-12 |
EP1145327B2 (de) | 2018-05-02 |
EP1145327B1 (de) | 2008-04-16 |
US5998833A (en) | 1999-12-07 |
EP1145327A2 (de) | 2001-10-17 |
JP2002528916A (ja) | 2002-09-03 |
KR20010080325A (ko) | 2001-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69938562T3 (de) | Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE102010064588B3 (de) | Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone | |
DE102009047786B4 (de) | Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen | |
DE60035144T2 (de) | MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren | |
DE4111046C2 (de) | MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht | |
DE19649686B4 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
DE69821105T2 (de) | Bipolar mos-leistungstransistor ohne latch-up | |
DE4405682C2 (de) | Struktur einer Halbleiteranordnung | |
DE102012000958A1 (de) | Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand | |
DE10041344A1 (de) | SJ-Halbleitervorrichtung | |
DE102016101679B4 (de) | Halbleitervorrichtung mit einem lateralen Transistor | |
DE112014003712T5 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102014019915B3 (de) | IGBT mit reduzierter Rückwärtskapazität | |
DE102014104975B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102019121859B3 (de) | Siliziumcarbid-vorrichtung mit graben-gate | |
DE19701189A1 (de) | Halbleiterbauteil | |
DE10358697A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE10004548A1 (de) | Trench-IGBT | |
EP0760528B1 (de) | Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss | |
DE102019111308A1 (de) | Siliziumcarbid halbleiterbauelement | |
DE102018127797A1 (de) | Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren | |
EP0913000B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
EP1097482B1 (de) | J-fet-halbleiteranordnung | |
DE102022102392A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8363 | Opposition against the patent |