CN111799333A - 一种具有电场调制区域的umosfet结构 - Google Patents

一种具有电场调制区域的umosfet结构 Download PDF

Info

Publication number
CN111799333A
CN111799333A CN202010708501.0A CN202010708501A CN111799333A CN 111799333 A CN111799333 A CN 111799333A CN 202010708501 A CN202010708501 A CN 202010708501A CN 111799333 A CN111799333 A CN 111799333A
Authority
CN
China
Prior art keywords
region
electric field
field modulation
source
umosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010708501.0A
Other languages
English (en)
Inventor
王颖
程有忠
曹菲
包梦恬
于成浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN202010708501.0A priority Critical patent/CN111799333A/zh
Publication of CN111799333A publication Critical patent/CN111799333A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Abstract

本发明公开一种具有电场调制区域的UMOSFET结构，包括由下到上依次层叠设置的N+衬底、N‑漂移区、电流扩展层、P‑体区，P‑体区上表并列设有N+源区和P+源区；还包括沟槽，沟槽贯穿N+源区、P‑体区、电流扩展层，沟槽底部位于N‑漂移区内；沟槽下方设有P+屏蔽层，沟槽内壁设有栅极氧化膜，栅极氧化膜内部设有栅极；P‑体区下方设有电场调制区域，电场调制区域贯穿所述电流扩展层，电场调制区域底部位于N‑漂移区内；电场调制区域与沟槽之间设有间隙；电场调制区域包括内嵌有P型区的N型区。本发明具有电场调制区域的UMOSFET结构相较于传统UMOSFET结构具有更高的击穿电压和更好的正向导通特性。

Description

一种具有电场调制区域的UMOSFET结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种具有电场调制区域的UMOSFET结构。
背景技术
功率半导体器件MOSFET具有开关速度快、输出功率大、驱动电路简单等优点，能实现不同范围内的功率控制和转换，广泛应用于电力电子系统的电源管理，在空间应用领域具有巨大的开发潜力。经过长期的研究和发展，以硅为基础的硅基功率器件已经被广泛的应用于生产、生活的各个方面(家用电器，轨道交通，医疗设备，电力传输系统等)。虽然目前对以硅为基础的功率器件的研究已经达到了很成熟的地步，但是由于硅材料本身的基础特性的限制，以硅为基础的电力电子器件的性能已经发展到了理论的极限。随着人们对美好生活的向往越来越迫切以及对舒适生活和便捷生活的要求越来越高，当今社会对具有更高的功率密度的功率器件的需求变得越来越迫切。另外，随着绿水青山就是金山银山等绿色生活的环保理念越来越深入人心，人们对能源转换的效率要求也越来越高。这就使得人们越来越需要研究出一种同时具备高功率和低损耗的功率半导体器件，在提高人们生活品质的同时，大大降低不必要的能源损耗。碳化硅材料的高临界击穿电场(约为硅的10倍)，宽带隙(约为硅的3倍)和其他优异的性能使其在高压和大功率应用中变得非常受欢迎。与DMOSFET不同，UMOSFET没有JFET电阻，这使得UMOSFET成为比较受人青睐的功率器件。但是，在UMOSFET的栅极的拐角处存在电场拥挤，这意味着SiC功率器件的性能仍然存在提升的空间。为了解决电场拥挤的问题，现有技术在栅极下方应用P+屏蔽层以保护栅极氧化层。P+屏蔽层的应用导致UMOSFET的峰值电场转移到P+屏蔽层，这使得栅极氧化层中的电场大幅的下降。尽管P+屏蔽层大大的降低了栅极氧化层中的电场，但它也增加了UMOSFET的导通电阻(引入了JFET区域)。研究人员开展了许多的研究，旨在减少JEFT效应对器件性能的影响，然而，UMOSFET击穿特性的任何改善都会使导通特性变差，反之亦然。
发明内容
本发明的目的是提供一种具有电场调制区域的UMOSFET结构，以解决现有技术中存在的技术问题，相较于传统UMOSFET结构具有更高的击穿电压和更好的正向导通特性。
为实现上述目的，本发明提供了如下方案：本发明提供一种具有电场调制区域的UMOSFET结构，包括：由下到上依次层叠设置的N+衬底、N-漂移区、电流扩展层、P-体区，所述P-体区上表并列设有N+源区和P+源区；所述具有电场调制区域的UMOSFET结构还包括沟槽，所述沟槽贯穿所述N+源区、P-体区、电流扩展层，所述沟槽底部位于所述N-漂移区内；所述沟槽下方设有P+屏蔽层，所述沟槽内壁设有栅极氧化膜；所述栅极氧化膜内部设有栅极，所述N+衬底下表面设有漏极，所述N+源区、P+源区上表面设有源极；所述P-体区下方设有电场调制区域，所述电场调制区域贯穿所述电流扩展层，所述电场调制区域底部位于所述N-漂移区内；所述电场调制区域与所述沟槽之间设有间隙；所述电场调制区域包括内嵌有P型区的N型区。
优选地，所述P型区的掺杂浓度高于所述P-体区的掺杂浓度，且所述P型区的掺杂浓度低于所述P+源区的掺杂浓度。
优选地，所述P型区的底部与所述源极之间的距离大于所述P+屏蔽层底部与所述源极之间的距离。
优选地，所述N型区的掺杂浓度高于所述N-漂移区的掺杂浓度，且所述N型区的掺杂浓度低于所述N+源区的掺杂浓度。
优选地，N型区的底部与P型区的底部存在间距。
优选地，所述具有电场调制区域的UMOSFET结构的制作方法包括：
制作漏极、N+衬底、N-漂移区、电流扩展层；
通过离子注入形成电场调制区域的N型区，并通过离子注入在N型区中形成P型区；
通过外延生长形成P-体区，并通过离子注入形成P+源区、N+源区；
通过刻蚀形成沟槽，并在沟槽底部通过离子注入形成P+屏蔽层；
在沟槽内壁使用热氧化工艺形成栅极氧化膜，并在沟槽内沉积多晶硅形成栅电极，在P+源区、N+源区上制作源极，完成具有电场调制区域的UMOSFET的制作。
本发明公开了以下技术效果：
本发明具有电场调制区域的UMOSFET结构P-体区下方设有电场调制区域，电场调制区域贯穿所述电流扩展层且底部位于N-漂移区内，电场调制区域包括内嵌有P型区的N型区，N型区与P型区的底部存在间距，通过N型区能够有效抑制P型区与漂移区之间耗尽层的扩散，减小了P型区对器件的导通电阻的影响，且N型区的掺杂浓度高于N-漂移区的掺杂浓度，N型区使得导电沟道附近的载流子浓度增大，有效改善了器件的正向导通特性。同时，电场调制区域的P型区底部与源极之间的距离大于P+屏蔽层底部与源极之间的距离，当器件处于关断状态的时候，P型区的底部引入一个峰值电场，相比于传统的UMOSFET结构，P型区底部峰值电场的出现使得栅极拐角处的峰值电场下降，从而使得器件的击穿电压得到了有效提升。因此，本发明具有电场调制区域的UMOSFET结构相较于传统UMOSFET结构具有更高的击穿电压和更好的正向导通特性，具有更高的价值。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明具有电场调制区域的UMOSFET结构元胞结构示意图；
图2为本发明具有电场调制区域的UMOSFET结构制作流程示意图；
图3为本发明具有电场调制区域的UMOSFET结构与现有UMOSFET结构正向导通特性曲线对比图；
图4为本发明具有电场调制区域的UMOSFET结构与现有UMOSFET结构击穿电压曲线对比图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1所示，本实施例提供一种具有电场调制区域的UMOSFET结构，包括由下到上依次层叠设置的N+衬底、N-漂移区、电流扩展层、P-体区，所述P-体区上表并列设有N+源区和两个P+源区，两个所述P+源区设于所述P-体区两侧；所述具有电场调制区域的UMOSFET结构还包括沟槽，所述沟槽贯穿所述N+源区、P-体区、电流扩展层，所述沟槽底部位于所述N-漂移区内；所述沟槽下方设有P+屏蔽层，所述沟槽内壁设有栅极氧化膜；所述栅极氧化膜内部设有栅极，所述N+衬底下表面设有漏极，所述N+源区、P+源区上表面设有源极；所述P-体区下方设有电场调制区域，所述电场调制区域贯穿所述电流扩展层，所述电场调制区域底部位于所述N-漂移区内；所述电场调制区域与所述沟槽之间设有间隙；所述电场调制区域包括内嵌有P型区的N型区，所述P型区与所述N型区上表面齐平，所述P型区与所述N-漂移区被所述N型区隔开。
所述具有电场调制区域的UMOSFET结构的制作流程如图2所示，包括如下步骤：
S1、制作漏极、N+衬底、N-漂移区、电流扩展层；
S2、通过离子注入形成电场调制区域的N型区，N型区的深度为1.6微米；
S3、通过离子注入在N型区中形成P型区，N型区的底部与P型区的底部存在间距，P型区的深度为1.3微米；
S4、通过外延生长形成P-体区，并通过离子注入形成P+源区、N+源区，其中，P-体区的深度为0.6微米，P+源区和N+源区的深度为0.2微米；
S5、通过刻蚀形成沟槽，并在沟槽底部通过离子注入形成P+屏蔽层；所述沟槽深度为1.7微米，所述沟槽侧壁与所述电场调制区域之间的间隙宽度为0.2微米；所述P+屏蔽层的深度为0.2微米；
S6、在沟槽内壁使用热氧化工艺形成栅极氧化膜，并在沟槽内沉积多晶硅形成栅电极，在P+源区、N+源区上制作源极，完成具有电场调制区域的UMOSFET的制作。
进一步地优化方案，所述P型区的掺杂浓度高于所述P-体区的掺杂浓度，且所述P型区的掺杂浓度低于所述P+源区的掺杂浓度。
进一步地优化方案，所述P型区的底部与所述源极之间的距离大于所述P+屏蔽层底部与所述源极之间的距离。
进一步地优化方案，所述N型区的掺杂浓度高于所述N-漂移区的掺杂浓度，且所述N型区的掺杂浓度低于所述N+源区的掺杂浓度。
本发明具有电场调制区域的UMOSFET结构的工作原理如下：
本发明具有电场调制区域的UMOSFET结构P-体区下方设有电场调制区域，电场调制区域贯穿所述电流扩展层且底部位于N-漂移区内，电场调制区域包括内嵌有P型区的N型区，N型区与P型区的底部存在间距，通过N型区能够有效抑制P型区与漂移区之间耗尽层的扩散，减小了P型区对器件的导通电阻的影响，且N型区的掺杂浓度高于N-漂移区的掺杂浓度，N型区使得导电沟道附近的载流子浓度增大，有效改善了器件的正向导通特性。同时，电场调制区域的P型区底部与源极之间的距离大于P+屏蔽层底部与源极之间的距离，当器件处于关断状态的时候，P型区的底部引入一个峰值电场，相比于传统的UMOSFET结构，P型区底部峰值电场的出现使得栅极拐角处的峰值电场下降，从而使得器件的击穿电压得到了有效提升。因此，本发明具有电场调制区域的UMOSFET结构相较于传统UMOSFET结构具有更高的击穿电压和更好的正向导通特性，具有更高的价值。
为进一步验证本发明具有电场调制区域的UMOSFET结构的性能，将传统UMOSFET结构与本发明具有电场调制区域的UMOSFET结构的正向导通特性、和击穿电压进行对比。
通过图3可知，在具有相同的漏极电压的情况下，本发明具有电场调制区域的UMOSFET结构的漏极电流明显高于传统UMOSFET结构，由此证明本发明具有电场调制区域的UMOSFET结构相较于传统UMOSFET结构具有更低的比导通电阻，即具有更好的正向导通特性。
通过图4可知，本发明具有电场调制区域的UMOSFET结构的击穿电压约为3200V，传统UMOSFET结构的击穿电压为2400V，本发明具有电场调制区域的UMOSFET结构相较于传统UMOSFET结构具有更高的击穿电压。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上所述的实施例仅是对本发明的优选方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (6)

1.一种具有电场调制区域的UMOSFET结构，其特征在于，包括：由下到上依次层叠设置的N+衬底、N-漂移区、电流扩展层、P-体区，所述P-体区上表并列设有N+源区和P+源区；所述具有电场调制区域的UMOSFET结构还包括沟槽，所述沟槽贯穿所述N+源区、P-体区、电流扩展层，所述沟槽底部位于所述N-漂移区内；所述沟槽下方设有P+屏蔽层，所述沟槽内壁设有栅极氧化膜；所述栅极氧化膜内部设有栅极，所述N+衬底下表面设有漏极，所述N+源区、P+源区上表面设有源极；所述P-体区下方设有电场调制区域，所述电场调制区域贯穿所述电流扩展层，所述电场调制区域底部位于所述N-漂移区内；所述电场调制区域与所述沟槽之间设有间隙；所述电场调制区域包括内嵌有P型区的N型区。
2.根据权利要求1所述的具有电场调制区域的UMOSFET结构，其特征在于，所述P型区的掺杂浓度高于所述P-体区的掺杂浓度，且所述P型区的掺杂浓度低于所述P+源区的掺杂浓度。
3.根据权利要求1所述的具有电场调制区域的UMOSFET结构，其特征在于，所述P型区的底部与所述源极之间的距离大于所述P+屏蔽层底部与所述源极之间的距离。
4.根据权利要求1所述的具有电场调制区域的UMOSFET结构，其特征在于，所述N型区的掺杂浓度高于所述N-漂移区的掺杂浓度，且所述N型区的掺杂浓度低于所述N+源区的掺杂浓度。
5.根据权利要求1所述的具有电场调制区域的UMOSFET结构，其特征在于，N型区的底部与P型区的底部存在间距。
6.根据权利要求1～5任一项所述的具有电场调制区域的UMOSFET结构，其特征在于，所述具有电场调制区域的UMOSFET结构的制作方法包括：
制作漏极、N+衬底、N-漂移区、电流扩展层；
通过离子注入形成电场调制区域的N型区，并通过离子注入在N型区中形成P型区；
通过外延生长形成P-体区，并通过离子注入形成P+源区、N+源区；
通过刻蚀形成沟槽，并在沟槽底部通过离子注入形成P+屏蔽层；
在沟槽内壁使用热氧化工艺形成栅极氧化膜，并在沟槽内沉积多晶硅形成栅电极，在P+源区、N+源区上制作源极，完成具有电场调制区域的UMOSFET的制作。
CN202010708501.0A 2020-07-22 2020-07-22 一种具有电场调制区域的umosfet结构 Pending CN111799333A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010708501.0A CN111799333A (zh) 2020-07-22 2020-07-22 一种具有电场调制区域的umosfet结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010708501.0A CN111799333A (zh) 2020-07-22 2020-07-22 一种具有电场调制区域的umosfet结构

Publications (1)

Publication Number Publication Date
CN111799333A true CN111799333A (zh) 2020-10-20

Family

ID=72827555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010708501.0A Pending CN111799333A (zh) 2020-07-22 2020-07-22 一种具有电场调制区域的umosfet结构

Country Status (1)

Country Link
CN (1) CN111799333A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555414A (zh) * 2021-07-20 2021-10-26 江苏中科汉韵半导体有限公司 沟槽型碳化硅场效应晶体管及其制备方法
CN114005871A (zh) * 2021-12-28 2022-02-01 北京昕感科技有限责任公司 双沟槽碳化硅mosfet结构和制造方法
CN114267739A (zh) * 2022-01-05 2022-04-01 北京昕感科技有限责任公司 一种双沟槽型SiC MOSFET元胞结构、器件及制造方法
CN116435338A (zh) * 2023-03-30 2023-07-14 绍兴中芯集成电路制造股份有限公司 一种半导体器件及电子装置
CN117316992A (zh) * 2023-11-29 2023-12-29 深圳基本半导体有限公司 一种双栅结构的碳化硅mosfet器件及其制备方法
CN117316994A (zh) * 2023-11-29 2023-12-29 深圳基本半导体有限公司 一种碳化硅半导体mosfet器件及其制备方法
CN117650158A (zh) * 2024-01-26 2024-03-05 湖北九峰山实验室 一种宽禁带半导体沟槽mosfet器件及其制造方法
CN117650158B (zh) * 2024-01-26 2024-05-10 湖北九峰山实验室 一种宽禁带半导体沟槽mosfet器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHENG YOUZHONG等: ""4H-SiC UMOSFET With an Electric Field Modulation Region Below P-body"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555414A (zh) * 2021-07-20 2021-10-26 江苏中科汉韵半导体有限公司 沟槽型碳化硅场效应晶体管及其制备方法
CN114005871A (zh) * 2021-12-28 2022-02-01 北京昕感科技有限责任公司 双沟槽碳化硅mosfet结构和制造方法
CN114267739A (zh) * 2022-01-05 2022-04-01 北京昕感科技有限责任公司 一种双沟槽型SiC MOSFET元胞结构、器件及制造方法
CN116435338A (zh) * 2023-03-30 2023-07-14 绍兴中芯集成电路制造股份有限公司 一种半导体器件及电子装置
CN116435338B (zh) * 2023-03-30 2024-04-05 芯联动力科技(绍兴)有限公司 一种半导体器件及电子装置
CN117316992A (zh) * 2023-11-29 2023-12-29 深圳基本半导体有限公司 一种双栅结构的碳化硅mosfet器件及其制备方法
CN117316994A (zh) * 2023-11-29 2023-12-29 深圳基本半导体有限公司 一种碳化硅半导体mosfet器件及其制备方法
CN117650158A (zh) * 2024-01-26 2024-03-05 湖北九峰山实验室 一种宽禁带半导体沟槽mosfet器件及其制造方法
CN117650158B (zh) * 2024-01-26 2024-05-10 湖北九峰山实验室 一种宽禁带半导体沟槽mosfet器件及其制造方法

Similar Documents

Publication Publication Date Title
CN111799333A (zh) 一种具有电场调制区域的umosfet结构
CN107275407B (zh) 一种碳化硅vdmos器件及其制作方法
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN104538446B (zh) 一种双向mos型器件及其制造方法
CN107658340B (zh) 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN102723363B (zh) 一种vdmos器件及其制作方法
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN114005871B (zh) 双沟槽碳化硅mosfet结构和制造方法
CN107507861B (zh) 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法
CN108807505A (zh) 一种碳化硅mosfet器件及其制造方法
CN109166926A (zh) 一种屏蔽栅功率器件
CN109920839B (zh) P+屏蔽层电位可调碳化硅mosfet器件及制备方法
CN116110796B (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN115881797A (zh) 一种碳化硅器件及其制备方法
CN109119463A (zh) 一种横向沟槽型mosfet器件及其制备方法
CN109904220A (zh) 槽栅型碳化硅mosfet器件及制备方法
CN107437566B (zh) 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法
CN210805778U (zh) 一种SiC-MOS器件结构
CN105993076A (zh) 一种双向mos型器件及其制造方法
CN110190128B (zh) 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法
CN117476774B (zh) 垂直型碳化硅晶体管的结构、制造方法及电子设备
CN117497600B (zh) 超结碳化硅晶体管的结构、制造方法及电子设备
CN110473914B (zh) 一种SiC-MOS器件的制备方法
CN109920838B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
CN114613861B (zh) 沟槽型SiC JFET器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201020