CN117316994A - 一种碳化硅半导体mosfet器件及其制备方法 - Google Patents
一种碳化硅半导体mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN117316994A CN117316994A CN202311609258.7A CN202311609258A CN117316994A CN 117316994 A CN117316994 A CN 117316994A CN 202311609258 A CN202311609258 A CN 202311609258A CN 117316994 A CN117316994 A CN 117316994A
- Authority
- CN
- China
- Prior art keywords
- region
- gate
- grid
- source
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 63
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 230000005684 electric field Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000009826 distribution Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 7
- -1 nitrogen ions Chemical class 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 6
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 9
- 239000010936 titanium Substances 0.000 description 7
- 239000007943 implant Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供了一种碳化硅半导体MOSFET器件及其制备方法，包括漏极，漏极表面设有N+衬底，N+衬底表面设有N‑外延层，N‑外延层内设有电场调制区；N‑外延层表面设有P阱区，P阱区内设有N+源区；P阱区和N+源区的表面设有欧姆接触区，欧姆接触区表面设有源极；P阱区和N+源区中央设有沟槽，沟槽的顶部伸入欧姆接触区内，沟槽的底部伸入N‑外延层内；所述沟槽内设有栅极结构，所述栅极结构的上部填充于栅源极介质层、下部填充于栅介质层内；所述栅极结构包括栅极和栅极掺杂区，所述栅极掺杂区设于所述栅极的表面。在栅极表面增加栅极掺杂区，可有效提升栅极多晶硅的导电性能，改善栅极电位分布不均引起的器件失效问题。
Description
技术领域
本申请涉及半导体领域，特别是一种碳化硅半导体MOSFET器件及其制备方法。
背景技术
碳化硅（SiC）材料的宽禁带、高热导率、高饱和电子速度、高击穿电场等特性决定了SiC器件可以在高温大功率下工作，在工业化生产中具有广泛的应用。SiC MOSFET产品具有可以实现小型化、更轻的重量和更高的集成度等关键的系统优势，因而越来越广泛应用于工业生产。
在栅极氧化层的可靠性领域，SiC MOSFET中栅极SiO2表面承受的电场强度约是其对应的SiC表面电场强度的2.5倍，由于碳化硅材料具有高的临界击穿电场强度，所以SiCMOSFET中栅极SiO2承受的电场强度极高，比Si MOSFET中栅极SiO2承受的电场强度高一个数量级，因此其在应用过程中容易发生击穿。SiC MOSFET的大部分问题都与栅极氧化层直接相关，大量的栅极氧化层早期失效多年来一直在阻碍SiC MOSFET的可靠性提升。
发明内容
鉴于所述问题，提出了本申请以便提供克服所述问题或者至少部分地解决所述问题的一种碳化硅半导体MOSFET器件及其制备方法，包括：
一种碳化硅半导体MOSFET器件，包括漏极，所述漏极表面设有N+衬底，所述N+衬底表面设有N-外延层，所述N-外延层内设有电场调制区；所述N-外延层表面设有P阱区，所述P阱区内设有N+源区；所述P阱区和所述N+源区的表面设有欧姆接触区，所述欧姆接触区表面设有源极；
所述P阱区和所述N+源区中央设有沟槽，所述沟槽的顶部伸入所述欧姆接触区内，所述沟槽的底部伸入所述N-外延层内；所述沟槽内设有栅极结构，所述栅极结构的上部填充于栅源极介质层、下部填充于栅介质层内；所述栅极结构包括栅极和栅极掺杂区，所述栅极掺杂区设于所述栅极的上表面；
当电流流到所述碳化硅半导体MOSFET器件时，所述栅极掺杂区与所述栅极使所述栅极结构的电位分布均匀。
进一步地，所述栅源极介质层设于所述栅极掺杂区和所述源极之间。
进一步地，所述栅极结构通过两次多晶硅淀积形成，第一次常规多晶硅的淀积深度为0.5~0.8μm；在所述栅极的表面再进行合金掺杂多晶硅淀积，制备所述栅极掺杂区，深度为0.1~0.3μm。
进一步地，所述电场调制区设于所述N-外延层的两侧，所述电场调制区包括N区和P区。
进一步地，在所述电场调制区中，所述P区靠近槽壁侧，且被所述N区包围，所述N区底部与所述N-外延层底部的距离大于2μm。
进一步地，所述电场调制区中N区注入离子为氮离子，注入深度为0.8~1.5μm；所述电场调制区中P区注入离子为硼离子，注入深度为0.1~0.8μm。
进一步地，在所述N+衬底的背面刻蚀形成所述漏极，所述漏极的金属沉积厚度为20-200nm。
进一步地，所述N-外延层厚度为10~20μm。
进一步地，所述欧姆接触区同时覆盖所述P阱区和所述N+源区，所述欧姆接触区通过原位重掺杂Ni的方法形成。
本申请还提供上述碳化硅半导体MOSFET器件的制备方法，包括步骤：
选取经过重掺杂的碳化硅为所述N+衬底，并在所述N+衬底表面通过外延生长所述N-外延层；
在所述N-外延层设置掩膜，并进行沟槽光刻和刻蚀，然后通过深层离子注入的方式制备所述电场调制区；
在所述N-外延层内通过铝离子注入和扩散的方式形成所述P阱区，并通过氮离子注入和扩散的方式形成所述N+源区；
在所述P阱区和所述N+源区中央的沟槽制作所述栅介质层，并在所述沟槽内淀积栅极多晶硅，并在顶部继续淀积钛镍合金多晶硅的所述栅极掺杂区，经表面处理后，通过栅极接触孔连接到栅极金属电极；
在所述栅极掺杂区表面和所述源极之间制备所述栅源极介质层；
在覆盖所述P阱区和所述N+源区表面进行原位重掺杂Ni的方法形成所述欧姆接触区；
通过刻蚀和金属沉积，在所述N+衬底的底面制备所述漏极；在所述欧姆接触区表面制备所述源极。
本申请具有以下优点：
在本申请的实施例中，相对于现有SiC MOSFET产品在应用过程中容易发生击穿的问题，本申请提供了可缓解栅极氧化物处的电场的半导体结构的解决方案，具体为：包括漏极，所述漏极表面设有N+衬底，所述N+衬底表面设有N-外延层，所述N-外延层内设有电场调制区；所述N-外延层表面设有P阱区，所述P阱区内设有N+源区；所述P阱区和所述N+源区的表面设有欧姆接触区，所述欧姆接触区表面设有源极；所述P阱区和所述N+源区中央设有沟槽，所述沟槽的顶部伸入所述欧姆接触区内，所述沟槽的底部伸入所述N-外延层内；所述沟槽内设有栅极结构，所述栅极结构的上部填充于栅源极介质层、下部填充于栅介质层内；所述栅极结构包括栅极和栅极掺杂区，所述栅极掺杂区设于所述栅极的上表面；当电流流到所述碳化硅半导体MOSFET器件时，所述栅极掺杂区与所述栅极使所述栅极结构的电位分布均匀。通过在栅极表面增加栅极掺杂区，可以有效提升栅极多晶硅的导电性能，提升栅极的耐温耐压特性，有效改善栅极电位分布不均引起的器件失效问题，提高碳化硅MOSFET器件的可靠性。
附图说明
为了更清楚地说明本申请的技术方案，下面将对本申请的描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是传统的槽栅MOSFET结构的示意图；
图2是本申请一实施例提供的一种碳化硅半导体MOSFET器件的结构示意图；
图3是本申请一实施例提供的一种碳化硅半导体MOSFET器件的制备方法的步骤流程图。
图中，101、漏极；102、N+衬底；103、N-外延层；104、N区；105、P区；106、P阱区；107、N+源区；108、栅介质层；109、栅极；110、栅极掺杂区；111、栅源极介质层；112、欧姆接触区；113、源极。
具体实施方式
为使本申请的所述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细地说明。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
发明人通过分析现有技术发现：
传统的槽栅MOSFET结构如图1所示，碳化硅沟槽MOSFET是一种垂直MOSFET，其中源极区位于半导体衬底的顶表面，漏极区位于半导体衬底的底表面。在源极和漏极之间的半导体衬底中形成体区域。由于碳化硅材料具有高的临界击穿电场强度，所以SiC MOSFET中栅极SiO2承受的电场强度极高，在应用过程中容易发生击穿。
因此，为了利用SiC的高击穿能力，有效地降低电场，可通过本发明中新型栅极结构的碳化硅MOSFET器件的一种实施方法获得高性能的碳化硅器件，本发明设计新型的栅极结构，可以提供更好的栅氧保护，有利于提高器件的性能。
参照图2，示出了本申请一实施例提供的一种碳化硅半导体MOSFET器件，相对于现有SiC MOSFET产品在应用过程中容易发生击穿的问题，本申请提供了可缓解栅极氧化物处的电场的半导体结构的解决方案，具体为：包括漏极101，所述漏极101表面设有N+衬底102，所述N+衬底102表面设有N-外延层103，所述N-外延层103内设有电场调制区；所述N-外延层103表面设有P阱区106，所述P阱区106内设有N+源区107；所述P阱区106和所述N+源区107的表面设有欧姆接触区112，所述欧姆接触区112表面设有源极113；所述P阱区106和所述N+源区107中央设有沟槽，所述沟槽的顶部伸入所述欧姆接触区112内，所述沟槽的底部伸入所述N-外延层103内；所述沟槽内设有栅极结构，所述栅极结构的上部填充于栅源极介质层111、下部填充于栅介质层108内；所述栅极结构包括栅极109和栅极掺杂区110，所述栅极掺杂区110设于所述栅极109的上表面；当电流流到所述碳化硅半导体MOSFET器件时，所述栅极掺杂区110与所述栅极109使所述栅极结构的电位分布均匀。通过在栅极109表面增加栅极掺杂区110，可以有效提升栅极多晶硅的导电性能，提升栅极109的耐温耐压特性，有效改善栅极电位分布不均引起的器件失效问题，提高碳化硅MOSFET器件的可靠性。
下面，将对本示例性实施例中一种碳化硅半导体MOSFET器件作进一步的说明。
本实施例的一种碳化硅半导体MOSFET器件，包括漏极101、N+衬底102、N-外延层103、电场调制区、P阱区106、N+源区107、栅介质层108、栅极109、栅极掺杂区110、栅源极介质层111、欧姆接触区112和源极113。
在本实施例中，在N+衬底102的背面刻蚀所述漏极101，通过金属沉积获得漏极金属电极，所述漏极的金属沉积厚度为20-200nm。优选的，电极材料为Ti/Ag，Ti金属沉积厚度为20~50 nm，Ag金属的沉积厚度为100~200 nm。
在本实施例中，所述N+衬底102选用经过重掺杂的碳化硅晶片作为衬底，进行低温表面预处理后，在衬底上进行外延层的外延生长，衬底可以为上面的各层材料提供机械支撑，保证设备的结构稳定。此外，N+衬底102还可以与源电极形成良好的欧姆接触，并且作为电子的通道，使电子能够从源极113流向漏极101，有效地减少设备的通道阻抗，提高设备的开关速度和功率效率。
在本实施例中，所述N-外延层103位于上述重掺碳化硅N+衬底102的表面，所述N-外延层103伸入有部分沟槽，所述N-外延层103通过外延生长得到，外延层生长厚度为10~20μm。生长完成进行表面处理后，在外延层上表面进行沟槽光刻和刻蚀，同步形成所述沟槽。
N-外延层103是SiCMOSFET的主要电压承受区域。在关闭状态下，应用的电压主要落在N-外延层103上，在开启状态下，电流主要通过N-外延层103进行传导。通过调整N-外延层103的掺杂浓度和厚度，可以优化器件的开关速度、导通电阻和耐压等性能。
在本实施例中，电场调制区位于N-外延层103内，且所述电场调制区设于所述N-外延层103的两侧，所述电场调制区包括N区104和P区105两部分。在电场调制区中，P区105靠近槽壁侧且被N区104包围，N区104底部与N-外延层103底部的距离大于2μm。
通过深层离子注入方法，控制电场调制区的N区104和P区105的深度。优选的N区104注入离子为氮离子，P区105注入离子为硼离子，N区104注入深度为0.8~1.5μm，P区105注入深度为0.1~0.8μm。
电场调制区的N区104和P区105用于控制电流流动。其中，N区104是一个N型半导体区域，其中的电子是主要的载流子，用于电子的注入或收集。P区105是一个P型半导体区域，其中的空穴是主要的载流子，用于控制电子的流动。电场调制区通过改变N区104和P区105之间的电场强度，来控制电子从源极113到漏极101的流动。
本发明通过在N-外延层103内增加电场调制区，缩短P阱区106到N+衬底102的距离，可以降低沟道电阻，增大正向导通电流密度，有效屏蔽栅氧电场，降低栅极氧化层处的破坏程度，增加开关速度和雪崩耐量，提升碳化硅MOSFET器件的性能，从而提升器件的可靠性。
在本实施例中，P阱区106设于所述N-外延层103的上表面，且所述P阱区106还与所述电场调制区连接。所述P阱区106通过P型屏蔽层隔离电场调制区，并通过Al离子注入和扩散的方式形成P阱区106。P阱区106与N+源区107之间形成了一个PN结，当在栅极上施加适当的电压时，P阱区106会在其表面形成一个N型通道，从而实现电流的导通。
在本实施例中，所述P阱区内设有N+源区107；具体地，在沟槽栅和P阱区106中间固定区域进行N离子注入和扩散形成N+源区107。当在栅极结构上施加适当的电压时，会在源极113和漏极101之间形成一个导电通道，从而允许电子从源极113流向漏极101，实现电流的导通。N+源区107是高度掺杂的N型半导体，它含有大量的自由电子，可以提供大电流的源头。这种高度掺杂的设计可以提高MOSFET的开关速度和电流承受能力，从而提高其性能。
在本实施例中，欧姆接触区112位于P阱区106和N+源区107与源极113金属之间，且同时覆盖P阱区106和N+源区107。优选的，通过原位重掺杂Ni的方法形成所述欧姆接触区112。所述欧姆接触区112作用是提供一个低阻抗的电流路径，使得电流可以从源极或漏极顺利地流入或流出晶体管。
在本实施例中，所述欧姆接触区112表面设有源极113。通过光刻和刻蚀形成源区接触孔，通过金属沉积制备源极113金属电极。优选的电极材料为Ti/Ag，Ti金属沉积厚度为20~50 nm，Ag金属的沉积厚度为100~200 nm。
在本实施例中，所述P阱区106和所述N+源区107中央设有沟槽，所述沟槽的顶部伸入所述欧姆接触区112内，所述沟槽的底部伸入所述N-外延层103内、但不与所述电场调制区连接；所述沟槽内设有栅极结构，所述栅极结构的上部填充于栅源极介质层111、下部填充于栅介质层108内；所述栅极结构包括栅极109和栅极掺杂区110，所述栅极掺杂区110设于所述栅极109的表面。所述栅源极介质层111设于所述栅极掺杂区110和所述源极113之间。
所述栅介质层108通过在外延层上刻蚀好的栅槽区淀积形成。
栅极结构是通过两次多晶硅注入，包括栅极109和栅极掺杂区110两部分。所述栅极109和所述栅极掺杂区110的制备，先是在栅槽区进行热氧化处理，形成0.3~1μm的栅极氧化硅层，进行无掺多晶硅淀积，优选的淀积深度为0.5~0.8μm，制备栅极多晶硅。然后在栅极109顶部再进行合金掺杂的多晶硅淀积，制备栅极掺杂区110，优选的掺杂合金为钛和镍，优选的栅极掺杂区110深度为0.1~0.3μm。在栅极109表面增加栅极掺杂区110，可以有效提升栅极多晶硅的导电性能，提升栅极的耐温耐压特性，改善碳化硅MOSFET器件的可靠性。
最后在栅极掺杂区110表面和源极113之间制备栅源极介质层111。
碳化硅材料具有高的临界击穿电场强度，所以SiC MOSFET中栅极承受的电场强度极高。在MOSFET器件实际工作的过程中，由于栅极多晶硅的电位分布不均匀，在大电流条件下容易造成栅极损坏，从而导致器件失效。栅极主要使用多晶硅淀积，多晶硅的导电性不如金属，可以通过掺杂的方式改善其导电性，从而减少栅极的电位分布不均问题。本发明中在栅极109多晶硅淀积后，进行钛/镍合金多晶硅的二次淀积，可以显著提高栅极多晶硅的导电特性，且提高栅极结构的耐温耐压特性，有效改善栅极电位分布不均引起的器件失效问题。
参照图3，本发明还示出了本申请一实施例提供的一种碳化硅半导体MOSFET器件的制备方法；
所述方法包括：
选取经过重掺杂的碳化硅为所述N+衬底102，并在所述N+衬底102表面通过外延生长所述N-外延层103；
在所述N-外延层103设置掩膜，并进行沟槽光刻和刻蚀，然后通过深层离子注入的方式制备所述电场调制区；
在所述N-外延层103内通过铝离子注入和扩散的方式形成所述P阱区106，并通过氮离子注入和扩散的方式形成所述N+源区107；
在所述P阱区106和所述N+源区107中央的沟槽制作所述栅介质层108，并在所述沟槽内淀积栅极109多晶硅，并在顶部继续淀积钛镍合金多晶硅的所述栅极掺杂区110，经表面处理后，通过栅极接触孔连接到栅极金属电极；
在所述栅极掺杂区110表面和所述源极113之间制备所述栅源极介质层111；
在覆盖所述P阱区106和所述N+源区107表面进行原位重掺杂Ni的方法形成所述欧姆接触区112；
通过刻蚀和金属沉积，在所述N+衬底102的底面制备所述漏极101，在所述欧姆接触区112表面制备所述源极113。
下面，将对本示例性实施例中一种碳化硅半导体MOSFET器件的制备方法作进一步的说明。
选取经过重掺杂的碳化硅作为N+衬底102并进行表面清洗和预处理；
在碳化硅N+衬底102上通过外延生长12μm的N-外延层103，进行表面处理，设置不同的掩模版图案，并进行沟槽光刻和刻蚀；
通过深层离子注入方法在N-外延层103内部的两侧分别制备电场调制区的N区104和P区105，通过氮离子注入形成1μm的N区104，并通过硼离子注入形成0.3μm的P区105；
通过铝离子注入和扩散的方式在N-外延层103的表面形成P阱区106；
进行N+源区107光刻，通过氮离子注入和扩散在P阱区106内形成N+源区107；
在N-外延层103内刻蚀好的栅槽区淀积制作所述栅介质层108；
在栅槽区淀积0.6μm的栅极109多晶硅，在栅极109顶部继续淀积0.1μm钛镍合金多晶硅的栅极掺杂区110。经表面处理后，通过接触孔连接到栅极金属电极。
在栅极掺杂区110表面和源极113之间制备栅源极介质层111；
在覆盖P阱区106和N+源区107上方表面进行原位重掺杂Ni的方法形成所述欧姆接触区112；
通过刻蚀和金属沉积，在N+衬底102背面制备30/150 nm的Ti/Ag漏极101金属电极，和在所述欧姆接触区112表面制备源极113金属电极。
本发明的碳化硅半导体MOSFET器件制备工艺相对简单，便于工业化批量生产和应用，为碳化硅MOSFET器件的快速发展提供了可能。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的一种碳化硅半导体MOSFET器件及其制备方法，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种碳化硅半导体MOSFET器件，其特征在于，包括漏极，所述漏极表面设有N+衬底，所述N+衬底表面设有N-外延层，所述N-外延层内设有电场调制区；所述N-外延层表面设有P阱区，所述P阱区内设有N+源区；所述P阱区和所述N+源区的表面设有欧姆接触区，所述欧姆接触区表面设有源极；
所述P阱区和所述N+源区中央设有沟槽，所述沟槽的顶部伸入所述欧姆接触区内，所述沟槽的底部伸入所述N-外延层内；所述沟槽内设有栅极结构，所述栅极结构的上部填充于栅源极介质层、下部填充于栅介质层内；所述栅极结构包括栅极和栅极掺杂区，所述栅极掺杂区设于所述栅极的上表面；
当电流流到所述碳化硅半导体MOSFET器件时，所述栅极掺杂区与所述栅极使所述栅极结构的电位分布均匀。
2.根据权利要求1所述的碳化硅半导体MOSFET器件，其特征在于，所述栅源极介质层设于所述栅极掺杂区和所述源极之间。
3.根据权利要求1所述的碳化硅半导体MOSFET器件，其特征在于，所述栅极结构通过两次多晶硅淀积形成，第一次常规多晶硅的淀积深度为0.5~0.8μm；在所述栅极的表面再进行合金掺杂多晶硅淀积，制备所述栅极掺杂区，深度为0.1~0.3μm。
4.根据权利要求1所述的碳化硅半导体MOSFET器件，其特征在于，所述电场调制区设于所述N-外延层的两侧，所述电场调制区包括N区和P区。
5.根据权利要求4所述的碳化硅半导体MOSFET器件，其特征在于，在所述电场调制区中，所述P区靠近槽壁侧，且被所述N区包围，所述N区底部与所述N-外延层底部的距离大于2μm。
6.根据权利要求4所述的碳化硅半导体MOSFET器件，其特征在于，所述电场调制区中N区注入离子为氮离子，注入深度为0.8~1.5μm；所述电场调制区中P区注入离子为硼离子，注入深度为0.1~0.8μm。
7.根据权利要求1所述的碳化硅半导体MOSFET器件，其特征在于，在所述N+衬底的背面刻蚀形成所述漏极，所述漏极的金属沉积厚度为20-200nm。
8.根据权利要求1所述的碳化硅半导体MOSFET器件，其特征在于，所述N-外延层厚度为10~20μm。
9.根据权利要求1所述的碳化硅半导体MOSFET器件，其特征在于，所述欧姆接触区同时覆盖所述P阱区和所述N+源区，所述欧姆接触区通过原位重掺杂Ni的方法形成。
10.一种如权利要求1所述的碳化硅半导体MOSFET器件的制备方法，其特征在于，包括步骤：
选取经过重掺杂的碳化硅为所述N+衬底，并在所述N+衬底表面通过外延生长所述N-外延层；
在所述N-外延层设置掩膜，并进行沟槽光刻和刻蚀，然后通过深层离子注入的方式制备所述电场调制区；
在所述N-外延层内通过铝离子注入和扩散的方式形成所述P阱区，并通过氮离子注入和扩散的方式形成所述N+源区；
在所述P阱区和所述N+源区中央的沟槽制作所述栅介质层，并在所述沟槽内淀积栅极多晶硅，并在顶部继续淀积钛镍合金多晶硅的所述栅极掺杂区，经表面处理后，通过栅极接触孔连接到栅极金属电极；
在所述栅极掺杂区表面和所述源极之间制备所述栅源极介质层；
在覆盖所述P阱区和所述N+源区表面进行原位重掺杂Ni的方法形成所述欧姆接触区；
通过刻蚀和金属沉积，在所述N+衬底的底面制备所述漏极；在所述欧姆接触区表面制备所述源极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311609258.7A CN117316994A (zh) | 2023-11-29 | 2023-11-29 | 一种碳化硅半导体mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311609258.7A CN117316994A (zh) | 2023-11-29 | 2023-11-29 | 一种碳化硅半导体mosfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117316994A true CN117316994A (zh) | 2023-12-29 |
Family
ID=89286985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311609258.7A Pending CN117316994A (zh) | 2023-11-29 | 2023-11-29 | 一种碳化硅半导体mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117316994A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231560A (zh) * | 2016-12-09 | 2018-06-29 | 全球能源互联网研究院 | 一种控制电极制备方法及mosfet功率器件 |
| CN111799333A (zh) * | 2020-07-22 | 2020-10-20 | 杭州电子科技大学 | 一种具有电场调制区域的umosfet结构 |
| CN113571584A (zh) * | 2021-07-01 | 2021-10-29 | 南瑞联研半导体有限责任公司 | 一种SiC MOSFET器件及其制备方法 |
| CN115799343A (zh) * | 2022-10-08 | 2023-03-14 | 中国电子科技集团公司第二十四研究所 | 结型场效应器件及其制造方法 |
| CN116741839A (zh) * | 2023-07-19 | 2023-09-12 | 无锡新洁能股份有限公司 | 一种碳化硅mosfet器件及其制备工艺 |
| CN116913780A (zh) * | 2023-07-20 | 2023-10-20 | 瑶芯微电子科技(上海)有限公司 | 一种屏蔽栅沟槽型mos器件结构及其制备方法 |
-
2023
- 2023-11-29 CN CN202311609258.7A patent/CN117316994A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231560A (zh) * | 2016-12-09 | 2018-06-29 | 全球能源互联网研究院 | 一种控制电极制备方法及mosfet功率器件 |
| CN111799333A (zh) * | 2020-07-22 | 2020-10-20 | 杭州电子科技大学 | 一种具有电场调制区域的umosfet结构 |
| CN113571584A (zh) * | 2021-07-01 | 2021-10-29 | 南瑞联研半导体有限责任公司 | 一种SiC MOSFET器件及其制备方法 |
| CN115799343A (zh) * | 2022-10-08 | 2023-03-14 | 中国电子科技集团公司第二十四研究所 | 结型场效应器件及其制造方法 |
| CN116741839A (zh) * | 2023-07-19 | 2023-09-12 | 无锡新洁能股份有限公司 | 一种碳化硅mosfet器件及其制备工艺 |
| CN116913780A (zh) * | 2023-07-20 | 2023-10-20 | 瑶芯微电子科技(上海)有限公司 | 一种屏蔽栅沟槽型mos器件结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN111509035B (zh) | 低成本高性能沟槽型功率半导体器件及其制备方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| WO2007022370A2 (en) | A method for fabricating a semiconductor device | |
| WO2000060654A1 (en) | Power rectifier device | |
| CN109244123A (zh) | 耗尽型mosfet器件及其制造方法 | |
| WO2008094497A1 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| CN115602730A (zh) | 一种半导体场效应晶体管及其制备方法、电路板、设备 | |
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN115799344A (zh) | 一种碳化硅jfet元胞结构及其制作方法 | |
| CN107910268B (zh) | 功率半导体器件及其制造方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN117316994A (zh) | 一种碳化硅半导体mosfet器件及其制备方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN114597130A (zh) | 一种基于分裂栅的碳化硅mosfet器件及其制造方法 | |
| CN109273529A (zh) | Mos型功率器件及其制备方法 | |
| CN210837711U (zh) | 一种深浅沟槽的金属氧化物半导体场效应晶体管 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
| CN117316992A (zh) | 一种双栅结构的碳化硅mosfet器件及其制备方法 | |
| CN112820777A (zh) | 一种集成sbd的碳化硅umosfet器件及制备方法 | |
| CN112670342A (zh) | 一种高电子迁移率晶体管及其制备方法 | |
| CN107452618B (zh) | 基于埋氧化层的SiC PNM IGBT及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |