CN106876449A - 一种沟槽金属－氧化物半导体及其制备方法 - Google Patents
一种沟槽金属－氧化物半导体及其制备方法 Download PDFInfo
- Publication number
- CN106876449A CN106876449A CN201710235232.9A CN201710235232A CN106876449A CN 106876449 A CN106876449 A CN 106876449A CN 201710235232 A CN201710235232 A CN 201710235232A CN 106876449 A CN106876449 A CN 106876449A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- trench
- metal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 18
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 239000013049 sediment Substances 0.000 claims abstract description 37
- 238000001259 photo etching Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 20
- 210000002421 cell wall Anatomy 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 238000002347 injection Methods 0.000 claims description 22
- 239000007924 injection Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 14
- 230000005465 channeling Effects 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012190 activator Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 239000002131 composite material Substances 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽金属－氧化物半导体,包括：栅极沟槽，所述栅极沟槽的底部及侧壁上淀设有栅氧化物层，且栅极沟槽槽壁下半部及底部的栅氧化物层的厚度相同且厚于栅极沟槽顶部的栅氧化物层。本发明的优点是：沟槽的形成只通过一步刻蚀完成，只刻蚀一次外延层，光刻时通过调节光源能量，采用光刻胶半曝光的方法在沟槽内生成厚度不同的氧化层，简化了传统制备方法中采用复合阻挡层然后通过两次刻蚀形成沟槽的方法，简化了工艺步骤，提高了制备效率。
Description
技术领域
本发明涉及一种半导体，更确切地说是一种沟槽金属－氧化物半导体。
背景技术
随着功率MOS器件工艺和设计的不断成熟，国内外功率MOS器件的竞争也越来越激烈，降低器件的成本、提高器件的性能及可靠性也越来越迫切。在不影响器件性能的前提下，减少器件制造工艺中的光刻次数是降低器件成本的一个重要手段；而在不提升器件成品的前提下,提升器件的性能，又是一个提升产品竞争力的重要手段。
发明内容
本发明的目的是提供一种沟槽金属－氧化物半导体，其可以在不提升器件成品的前提下,提升器件的性能。
本发明采用以下技术方案：
一种沟槽金属－氧化物半导体，包括：
栅极沟槽，所述栅极沟槽的底部及侧壁上淀设有栅氧化物层，且栅极沟槽槽壁下半部及底部的栅氧化物层的厚度相同且厚于栅极沟槽顶部的栅氧化物层。
还包括多晶硅层，且多晶硅层将栅极沟槽淀设满。
所述栅极沟槽设于N-型外延层内，N-型外延层的一侧淀设有N型基片。
还包括：源极沟槽，源极沟槽设于N-型外延层内；源极沟槽的底部及侧壁上淀设有栅氧化物层，源极沟槽通过多晶硅淀设满，且源极沟槽与相邻栅极沟槽之间的N-型外延层的上方淀设有与源极沟槽的底部同等厚度的栅氧化物层。
N-型外延层的顶部源极沟槽及栅极沟槽之间通过杂质注入形成沟道注入层，沟道注入层内部设有通过源区注入及杂质激活形成的源区注入层。
栅极沟槽两侧设有接触孔，源极沟槽内部的多晶硅层内设有接触孔，接触孔的底部设于沟道注入层且穿过源区注入层，接触孔内淀积第一金属，且第一金属上方淀设第二金属，第二金属层与栅氧化物层之间淀设有介质层。
一种制备沟槽金属－氧化物半导体的制备方法,包括以下步骤：
沟槽上生长一层较厚的氧化层，形成栅氧，该栅氧化层淀设于沟槽的槽底及槽壁；
淀积光刻胶，将沟槽内填充满；
光刻胶进行半曝光，通过调节曝光能量，使沟槽内底部的光刻胶保留；
氧化层刻蚀，沟槽内光刻胶上方的氧化层被去除，沟槽底部的氧化层保留；
除光刻胶，并生长氧化层，在沟槽上方及沟槽之间内再生长一层更薄的栅氧化层。
还包括以下步骤：
淀积多晶硅，对沟槽内部及栅氧化层外侧淀设多晶硅，并将沟槽内部淀设满，并对多晶硅进行重掺杂，降低电阻率；
刻蚀掉多余的多晶硅，使多晶硅表面与源区表面相平，但沟槽内的多晶硅保留，形成MOSFET的栅极。
还包括以下步骤：
沟道注入区光刻、注入，并进行退火，得到沟道区杂质分布，形成注入沟道区；
进行源区光刻、注入，并进行退火，激活杂质,形成注入源区；
淀积介质层，介质层淀设在栅氧化层的外侧；
去除介质层，进行接触孔光刻，并进行接触孔注入，淀积一层金属填充源极接触孔和栅极接触孔，并去除表面多余金属，形成源极和栅极。
还包括以下步骤：
淀积第二层金属并进行光刻、刻蚀，形成MOSFET引出电极；
淀积钝化层，进行光刻、刻蚀，将第二层金属表面的钝化层去除，留出封装打线接触的引出孔。
本发明的优点是：底部厚栅氧的结构为器件提供了更高的击穿电压，沟槽上半部分薄栅氧保证了器件较低的开启电压。当调整到与传统结构达相同的击穿电压时，可以采用电阻率更小的外延层，这样又有效的降低了器件的导通电阻，达到了提升器件性能的目的。
附图说明
下面结合实施例和附图对本发明进行详细说明，其中：
图1是本发明的结构示意图。
图2至图18是本发明的制备方法的中间体的结构示意图。
具体实施方式
下面结合附图进一步阐述本发明的具体实施方式：
如图1所示，一种沟槽金属－氧化物半导体,包括：栅极沟槽，所述栅极沟槽的底部及侧壁上淀设有栅氧化物层，且栅极沟槽槽壁下半部及底部的栅氧化物层30的厚度相同且厚于栅极沟槽顶部的栅氧化物层50，栅极沟槽之间淀设有与沟槽顶部相同厚度的栅氧化物层50。
本发明的结构与传统MOSFET器件的结构相比，底部厚栅氧的结构为器件提供了更高的击穿电压，沟槽上半部分薄栅氧保证了器件较低的开启电压。当调整到与传统结构达相同的击穿电压时，可以采用电阻率更小的外延层，这样又有效的降低了器件的导通电阻，达到了提升器件性能的目的。
本发明还包括多晶硅层60，且多晶硅层将栅极沟槽淀设满。
栅极沟槽设于N-型外延层内20，N-型外延层的一侧淀设有N型基片10。
本发明还包括源极沟槽，源极沟槽的底部及侧壁上淀设有栅氧化物层30，源极沟槽通过多晶硅淀设满，且源极沟槽与相邻栅极沟槽之间的N-型外延层的上方淀设有与源极沟槽的底部同等厚度的栅氧化物层。所述源极沟槽设于N-型外延层内。N-型外延层的顶部源极沟槽及栅极沟槽之间通过杂质注入形成沟道注入层70。沟道注入层内部设有通过源区注入及杂质激活形成的源区注入层。栅极沟槽两侧设有接触孔，源极沟槽内部的多晶硅层内设有接触孔，接触孔的底部设于沟道注入层且穿过源区注入层，接触孔内淀积第一金属，且第一金属上方淀设第二金属。第二金属层与栅氧化物层之间淀设有介质层。
本发明底部厚栅氧，上面部分薄栅氧的沟槽结构仅通过一次刻蚀完成，降低了工艺复杂度，提高了制备效率。
第一沟槽的形成只通过一步刻蚀完成，只刻蚀一次外延层，光刻时通过调节光源能量，采用光刻胶半曝光的方法在沟槽内生成厚度不同的氧化层，简化了传统制备方法中采用复合阻挡层然后通过两次刻蚀形成沟槽的方法，简化了工艺步骤，提高了制备效率。
薄栅氧的厚度一般在150A～600A左右，这主要是根据不同产品对开启电压的需求来对栅氧厚度进行调节，上部薄栅氧就是为了控制低的开启电压。底部厚栅氧厚度范围一般在600A～3000A，沟槽MOSFET在同一款外延的情况下，击穿电压随着栅氧厚度的增加是呈现先上升后下降的趋势，底部的厚栅氧作用的调节反向击穿电压。通过调节底部栅氧厚度来提高击穿电压，然后可以使用电阻率更低的外延配合调节后的底部栅氧，在与一般MOSFET达到相同电压的情况下，因为使用更低外延电阻率的外延，能有效的降低导通电阻。
一种沟槽金属－氧化物半导体的制备方法，包括以下步骤：
沟槽上生长一层较厚的氧化层，形成栅氧，该栅氧化层淀设于沟槽的槽底及槽壁；
淀积光刻胶，将沟槽内填充满；
光刻胶进行半曝光，通过调节曝光能量，使沟槽内底部的光刻胶保留；
氧化层刻蚀，沟槽内光刻胶上方的氧化层被去除，沟槽底部的氧化层保留；
除光刻胶，并生长氧化层，在沟槽上方及沟槽之间内再生长一层更薄的栅氧化层。
本发明的制备方法可制备得到本发明的栅极沟槽，实现沟槽底部厚栅氧，表面薄栅氧的结构。
本发明的制备方法中，沟槽设在N-型外延层内，且在沟槽上生长氧化层，生长一层较厚的氧化层，形成栅氧，该栅氧化层淀设于沟槽地槽底及槽壁及外延层上。
淀积光刻胶，将沟槽内填充满；有源区光刻，对光刻胶进行半曝光，通过调节曝光能量，使沟槽内光刻胶部分曝光；氧化层刻蚀，沟槽内上面部分以及有源区表面氧化层被去除，沟槽底部以及有源区外被光刻胶保护部分的氧化层保留；除光刻胶，将余下的光刻胶全都去除；生长氧化层，在刻蚀部分沟槽内再生长一层更薄的栅氧化层。
本发明在生长第一层栅氧后，淀积光刻胶，通过调节控制曝光能量，使沟槽内光刻胶部分曝光，即沟槽上面部分光刻胶曝光，沟槽底部光刻胶未被曝光，刻蚀上面部分氧化层，去除光刻胶，最后生长一层薄的栅氧来实现沟槽底部厚栅氧，表面薄栅氧的结构。
本发明还包括以下步骤：
淀积多晶硅，对沟槽内部及栅氧化层外侧淀设多晶硅，并将沟槽内部淀设满，并对多晶硅进行重掺杂，降低电阻率；
刻蚀掉多余的多晶硅，使多晶硅表面与源区表面相平，但沟槽内的多晶硅保留，形成MOSFET的栅极；
沟道注入区光刻、注入，并进行退火，得到沟道区杂质分布，形成注入沟道区；
进行源区光刻、注入，并进行退火，激活杂质,形成注入源区；
淀积介质层，介质层淀设在栅氧化层的外侧；
去除介质层，进行接触孔光刻，并进行接触孔注入，淀积一层金属填充源极接触孔和栅极接触孔，并去除表面多余金属，形成源极和栅极；
淀积第二层金属并进行光刻、刻蚀，形成MOSFET引出电极；
淀积钝化层，进行光刻、刻蚀，将第二层金属表面的钝化层去除，留出封装打线接触的引出孔。
本发明制备方法中，沟槽刻蚀仅通过一步就能完成，无需多次刻蚀来完成，简化了工艺步骤，提高了制备效率。
如图2所示，在基片10上进行外延层20生长；根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成。
淀积掩蔽层进行沟槽光刻，掩蔽层刻蚀；在外延层上生长一层掩蔽层21，该掩蔽层21的作用是为后面的沟槽刻蚀提供掩蔽，掩蔽层材料的成分可以为氧化硅、氮化硅或者两者结合，在掩蔽层21的外侧生长一光刻胶22，对光刻胶22和掩蔽层21进行沟槽23光刻，并对掩蔽层21进行刻蚀，刻蚀出沟槽刻蚀窗口23，如图3所示。
去除光刻胶22，进行沟槽24刻蚀；在掩蔽层21的掩蔽作用下形成沟槽24，如图4所示。
去除掩蔽层，进行牺牲氧化，并去掉氧化层，如图5所示。
生长氧化层，生长一层较厚的氧化层，形成栅氧，该栅氧化层淀设于沟槽的槽底及槽壁及外延层上，如图6所示。
淀积光刻胶，将沟槽内填充满，该光刻胶40淀积于延层的外侧及沟槽内部，如图7所示。
有源区光刻，对光刻胶进行半曝光，通过调节曝光能量，使沟槽内光刻胶部分曝光，即沟槽上面部分光刻胶曝光，沟槽底部光刻胶未被曝光，如图8所示。
氧化层刻蚀，沟槽内上面部分以及有源区表面氧化层被去除，沟槽底部以及有源区外被光刻胶保护部分的氧化层保留，如图9所示。
除光刻胶，将余下的光刻胶全都去除，如图10所示。
生长氧化层，在刻蚀部分沟槽内再生长一层更薄的栅氧化层50，如图11所示。
淀积多晶硅60，并对多晶硅进行重掺杂，降低电阻率，对沟槽内部及栅氧化层外侧淀设多晶硅，并将沟槽内部淀设满，如图12所示。
刻蚀掉多余的多晶硅，使多晶硅表面与源区表面相平，即源区表面的多晶硅被刻蚀掉，但沟槽内的多晶硅保留，形成MOSFET的栅极，如图13所示。
进行沟道注入区光刻、注入，去除光刻胶，并进行退火，得到期望的沟道区杂质分布，形成注入沟道区70，如图14所示。
进行源区光刻、注入，去除光刻胶，并进行退火，激活杂质,形成注入源区80，如图15所示。
淀积介质层90，通常材料为磷硅玻璃，介质层淀设在栅氧化层100的外侧，如图16所示。
去除介质层，进行接触孔光刻，并进行接触孔注入，淀积一层金属填充源极接触孔和栅极接触孔，并去除表面多余金属，通常金属材料为钨，形成源极90和栅极100，如图17所示。
再淀积第二层金属110、120，并进行光刻、刻蚀，形成MOSFET引出电极，第二层金属由多层金属层构成，为常规工艺，如图18所示，且第二金属层淀设于介质层的外侧，全第二金属层与第一金属层接接触，第二金属110与源极90接触，且第二金属120与栅极100接触。
淀积钝化层130、140，钝化层材料为氧化硅、氮化硅或其复合材料制成，对芯片表面形成保护，进行光刻、刻蚀，将第二层金属表面的钝化层去除，留出封装打线接触的引出孔，形成如图1所示的结构。
现有技术中的底部厚栅氧的结构的沟槽传统的制备方法是通过两次刻蚀来实现，表面一般采用氧化物层-氮化物层-氧化物层的组成的复合掩膜版，首先刻蚀出上半部分沟槽，生长出一层薄的栅氧。再在沟槽内淀积一层氮化层，刻蚀底部氮化层和氧化层，然后进行第二次刻蚀，刻蚀出第二沟槽，生长出底部厚栅氧部分。再去除第一沟槽内余下的氮化物层，填充多晶硅来完成这一结构。这样的制备流程比较复杂，降低了器件制备效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种沟槽金属－氧化物半导体,其特征在于，包括：
栅极沟槽，所述栅极沟槽的底部及侧壁上淀设有栅氧化物层，且栅极沟槽槽壁下半部及底部的栅氧化物层的厚度相同且厚于栅极沟槽顶部的栅氧化物层。
2.根据权利要求1所述的沟槽金属－氧化物半导体,其特征在于，还包括多晶硅层，且多晶硅层将栅极沟槽淀设满。
3.根据权利要求1或2所述的沟槽金属－氧化物半导体,其特征在于，所述栅极沟槽设于N-型外延层内，N-型外延层的一侧淀设有N型基片。
4.根据权利要求3所述的沟槽金属－氧化物半导体,其特征在于，还包括：源极沟槽，源极沟槽设于N-型外延层内；源极沟槽的底部及侧壁上淀设有栅氧化物层，源极沟槽通过多晶硅淀设满，且源极沟槽与相邻栅极沟槽之间的N-型外延层的上方淀设有与源极沟槽的底部同等厚度的栅氧化物层。
5.根据权利要求4所述的沟槽金属－氧化物半导体,其特征在于，N-型外延层的顶部源极沟槽及栅极沟槽之间通过杂质注入形成沟道注入层，沟道注入层内部设有通过源区注入及杂质激活形成的源区注入层。
6.根据权利要求1所述的沟槽金属－氧化物半导体,其特征在于，栅极沟槽两侧设有接触孔，源极沟槽内部的多晶硅层内设有接触孔，接触孔的底部设于沟道注入层且穿过源区注入层，接触孔内淀积第一金属，且第一金属上方淀设第二金属，第二金属层与栅氧化物层之间淀设有介质层。
7.一种制备如权利要求1至6中任意一项所述的沟槽金属－氧化物半导体的制备方法,其特征在于，包括以下步骤：
沟槽上生长一层较厚的氧化层，形成栅氧，该栅氧化层淀设于沟槽的槽底及槽壁；
淀积光刻胶，将沟槽内填充满；
光刻胶进行半曝光，通过调节曝光能量，使沟槽内底部的光刻胶保留；
氧化层刻蚀，沟槽内光刻胶上方的氧化层被去除，沟槽底部的氧化层保留；
除光刻胶，并生长氧化层，在沟槽上方及沟槽之间内再生长一层更薄的栅氧化层。
8.根据权利要求7所述的制备方法,其特征在于，还包括以下步骤：
淀积多晶硅，对沟槽内部及栅氧化层外侧淀设多晶硅，并将沟槽内部淀设满，并对多晶硅进行重掺杂，降低电阻率；
刻蚀掉多余的多晶硅，使多晶硅表面与源区表面相平，但沟槽内的多晶硅保留，形成MOSFET的栅极。
9.根据权利要求8所述的制备方法,其特征在于，还包括以下步骤：
沟道注入区光刻、注入，并进行退火，得到沟道区杂质分布，形成注入沟道区；
进行源区光刻、注入，并进行退火，激活杂质,形成注入源区；
淀积介质层，介质层淀设在栅氧化层的外侧；
去除介质层，进行接触孔光刻，并进行接触孔注入，淀积一层金属填充源极接触孔和栅极接触孔，并去除表面多余金属，形成源极和栅极。
10.根据权利要求9所述的制备方法,其特征在于，还包括以下步骤：
淀积第二层金属并进行光刻、刻蚀，形成MOSFET引出电极；
淀积钝化层，进行光刻、刻蚀，将第二层金属表面的钝化层去除，留出封装打线接触的引出孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710235232.9A CN106876449A (zh) | 2017-04-12 | 2017-04-12 | 一种沟槽金属－氧化物半导体及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710235232.9A CN106876449A (zh) | 2017-04-12 | 2017-04-12 | 一种沟槽金属－氧化物半导体及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106876449A true CN106876449A (zh) | 2017-06-20 |
Family
ID=59163093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710235232.9A Pending CN106876449A (zh) | 2017-04-12 | 2017-04-12 | 一种沟槽金属－氧化物半导体及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876449A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110223959A (zh) * | 2019-07-02 | 2019-09-10 | 上海格瑞宝电子有限公司 | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 |
| CN111403476A (zh) * | 2019-01-02 | 2020-07-10 | 株洲中车时代电气股份有限公司 | 沟槽栅mos功率器件及其栅极制作方法 |
| CN111489962A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 一种厚底沟槽的制备方法 |
| CN111489963A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
| CN111755526A (zh) * | 2020-07-24 | 2020-10-09 | 华羿微电子股份有限公司 | 一种Trench MOS器件及制备方法 |
| CN112382566A (zh) * | 2020-11-12 | 2021-02-19 | 重庆万国半导体科技有限公司 | 一种沟槽功率器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030047777A1 (en) * | 2001-09-13 | 2003-03-13 | Koninklijke Philips Electronics N.V. | Edge termination in a trench-gate MOSFET |
| CN102623316A (zh) * | 2011-01-27 | 2012-08-01 | 无锡华润上华半导体有限公司 | 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法 |
| US20120292694A1 (en) * | 2011-05-16 | 2012-11-22 | Force Mos Technology Co. Ltd. | High switching trench mosfet |
| CN103824764A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型mos器件中沟槽栅的制备方法 |
| CN105789053A (zh) * | 2016-03-16 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率晶体管的制造方法 |
| CN206697482U (zh) * | 2017-04-12 | 2017-12-01 | 上海格瑞宝电子有限公司 | 一种沟槽金属－氧化物半导体 |
-
2017
- 2017-04-12 CN CN201710235232.9A patent/CN106876449A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030047777A1 (en) * | 2001-09-13 | 2003-03-13 | Koninklijke Philips Electronics N.V. | Edge termination in a trench-gate MOSFET |
| CN102623316A (zh) * | 2011-01-27 | 2012-08-01 | 无锡华润上华半导体有限公司 | 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法 |
| US20120292694A1 (en) * | 2011-05-16 | 2012-11-22 | Force Mos Technology Co. Ltd. | High switching trench mosfet |
| CN103824764A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型mos器件中沟槽栅的制备方法 |
| CN105789053A (zh) * | 2016-03-16 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率晶体管的制造方法 |
| CN206697482U (zh) * | 2017-04-12 | 2017-12-01 | 上海格瑞宝电子有限公司 | 一种沟槽金属－氧化物半导体 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403476A (zh) * | 2019-01-02 | 2020-07-10 | 株洲中车时代电气股份有限公司 | 沟槽栅mos功率器件及其栅极制作方法 |
| CN111403476B (zh) * | 2019-01-02 | 2023-08-29 | 株洲中车时代半导体有限公司 | 沟槽栅mos功率器件及其栅极制作方法 |
| CN110223959A (zh) * | 2019-07-02 | 2019-09-10 | 上海格瑞宝电子有限公司 | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 |
| CN110223959B (zh) * | 2019-07-02 | 2024-01-23 | 上海格瑞宝电子有限公司 | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 |
| CN111489962A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 一种厚底沟槽的制备方法 |
| CN111489963A (zh) * | 2020-04-17 | 2020-08-04 | 重庆伟特森电子科技有限公司 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
| CN111489963B (zh) * | 2020-04-17 | 2023-04-18 | 重庆伟特森电子科技有限公司 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
| CN111489962B (zh) * | 2020-04-17 | 2023-09-26 | 重庆伟特森电子科技有限公司 | 一种厚底沟槽的制备方法 |
| CN111755526A (zh) * | 2020-07-24 | 2020-10-09 | 华羿微电子股份有限公司 | 一种Trench MOS器件及制备方法 |
| CN112382566A (zh) * | 2020-11-12 | 2021-02-19 | 重庆万国半导体科技有限公司 | 一种沟槽功率器件及其制造方法 |
| WO2022100412A1 (zh) * | 2020-11-12 | 2022-05-19 | 重庆万国半导体科技有限公司 | 一种沟槽功率器件及其制造方法 |
| CN112382566B (zh) * | 2020-11-12 | 2023-06-16 | 重庆万国半导体科技有限公司 | 一种沟槽功率器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| WO2007022370A2 (en) | A method for fabricating a semiconductor device | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN108172563A (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| CN103855018B (zh) | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN106952942A (zh) | 一种p型多晶硅沟槽结构的肖特基二极管及其制备方法 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN111900089B (zh) | 超级结器件的制造方法 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
| CN117393438A (zh) | 一种碳化硅半导体器件及制作方法 | |
| CN105655385B (zh) | 沟槽型超级结器件的制造方法 | |
| CN109065637B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN109166920B (zh) | Nldmos器件及工艺方法 | |
| CN106935645A (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN206697480U (zh) | 一种p型多晶硅沟槽结构的肖特基二极管 | |
| CN116169025A (zh) | 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件 | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN112768506B (zh) | 一种沟槽终端结构及其制备方法 | |
| CN210837711U (zh) | 一种深浅沟槽的金属氧化物半导体场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170620 |
|
| RJ01 | Rejection of invention patent application after publication |