CN105789053A - 沟槽栅功率晶体管的制造方法 - Google Patents
沟槽栅功率晶体管的制造方法 Download PDFInfo
- Publication number
- CN105789053A CN105789053A CN201610148085.7A CN201610148085A CN105789053A CN 105789053 A CN105789053 A CN 105789053A CN 201610148085 A CN201610148085 A CN 201610148085A CN 105789053 A CN105789053 A CN 105789053A
- Authority
- CN
- China
- Prior art keywords
- groove
- trench
- power transistor
- photoresist
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000001039 wet etching Methods 0.000 claims abstract description 15
- 230000015556 catabolic process Effects 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 238000011049 filling Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000006396 nitration reaction Methods 0.000 claims description 3
- 230000001737 promoting effect Effects 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000012010 growth Effects 0.000 claims description 2
- 238000002372 labelling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽栅功率晶体管的制造方法，包括步骤：在硅衬底上形成沟槽；在沟槽的内部表面形成第一层氧化硅；进行光刻胶涂布；全面曝光并显影并使显影后在沟槽的底部有光刻胶剩余；对第一层氧化硅进行湿法刻蚀，光刻胶在湿法刻蚀对沟槽底部第一层氧化硅进行保护；去除光刻胶；进行栅极氧化硅生长；步骤八、在沟槽中填充多晶硅形成多晶硅栅。本发明能增加沟槽底部氧化硅的厚度，提高器件的击穿电压并降低器件的反向转移电容，从而能改善器件性能，本发明还具有较低工艺成本。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽栅功率晶体管的制造方法。
背景技术
如图1所示，是现有沟槽栅功率晶体管如功率MOSFET的结构示意图；在硅衬底101上形成有硅外延层102，在器件区域中形成有沟槽栅，沟槽栅由填充于沟槽中的栅极多晶硅即多晶硅栅104组成，在栅极多晶硅104和沟槽栅的沟槽的侧面和底部表面之间隔离有栅极氧化硅103。多晶硅栅104a和栅极氧化硅103a位于器件区域外部，用于在顶部形成接触孔109并通过接触孔109实现和顶部的由正面金属层110形成的栅极连接。多晶硅栅104a和多晶硅栅104相互连接，二者对应的沟槽相互连通且同时形成，其中多晶硅栅104a所对应的沟槽的宽度和深度更大。其中，器件区域为会形成源区106且会形成连接源漏区的沟道的区域，器件区域在器件工作时会形成沟道电流，而器件区域外则不存在源区也无法形成沟道，不具有器件的功能结构。
在硅外延层102表面形成有体结注入层或称为沟道区也即阱区105，在阱区105的表面形成有源区106，被栅极多晶硅104侧面所述覆盖的体结注入层105表面的用于形成沟道。
在硅外延层102的正面形成有层间膜107，接触孔109穿过层间膜107，在源区106所对应的接触孔109的底部形成有阱区接触区108。
对于沟槽栅功率MOSFET，漏区形成于硅衬底101的背面，漏极由形成于硅衬底101背面的背面金属层组成。
现有沟槽栅功率MOSFET因自身结构和制作工艺的限制，存在着两个制约其性能的因素：
首先因为栅极氧化硅为一次生长，沟槽内底部和侧壁的氧化硅厚度一样厚，这样在MOSFET承受反向耐压时，沟槽底部电场较大，击穿即会由此处发生，如图1中标记111所示位置处会容易发生击穿。
其次，因沟槽底部栅极氧化硅的厚度较薄，反向转移电容会比较大。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅功率晶体管的制造方法，能增加沟槽底部氧化硅的厚度，提高器件的击穿电压并降低器件的反向转移电容。
为解决上述技术问题，本发明提供的沟槽栅功率晶体管的制造方法包括如下步骤：
步骤一、采用光刻刻蚀工艺在硅衬底上形成沟槽。
步骤二、在所述沟槽的底部表面和侧面同时形成第一层氧化硅。
步骤三、进行光刻胶涂布，所述光刻胶将所述沟槽完全填满并延伸到所述沟道外部的所述硅衬底表面。
步骤四、对所述光刻胶进行全面曝光并显影，所述全面曝光的焦距和能量要求保证显影后在所述沟槽的底部有光刻胶剩余。
步骤五、对所述第一层氧化硅进行湿法刻蚀，所述湿法刻蚀将位于所述光刻胶顶部的所述沟槽的侧面的所述第一层氧化硅去除、所述沟槽底部表面的所述第一层氧化硅受所述光刻胶保护而保留，湿法刻蚀后所述沟槽的侧面的所述第一层氧化硅的表面位置低于或等于所述光刻胶的顶部表面位置。
步骤六、去除所述光刻胶。
步骤七、进行栅极氧化硅生长，所述栅极氧化硅形成于所述第一层氧化硅的顶部的所述沟槽的侧面；所述第一层氧化硅用于提升沟槽栅功率晶体管的击穿电压和降低沟槽栅功率晶体管的反向转移电容。
步骤八、在所述沟槽中填充多晶硅形成多晶硅栅。
进一步的改进是，步骤二中形成的所述第一层氧化硅的厚度为
进一步的改进是，步骤四中显影后在所述沟槽的底部剩余的光刻胶的厚度为
进一步的改进是，步骤一中形成所述沟槽包括如下分步骤：
在所述硅衬底表面形成硬质掩模层。
通过光刻工艺形成的光刻胶图形定义沟槽的形成区域。
采用刻蚀工艺将所述沟槽的形成区域的硬质掩模层去除。
去除所述光刻胶图形，以刻蚀后的所述硬质掩模层为掩模对所述沟槽的形成区域的硅进行刻蚀形成所述沟槽。
进一步的改进是，所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
进一步的改进是，在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
进一步的改进是，步骤八中采用多晶硅淀积加回刻工艺形成所述多晶硅栅。
进一步的改进是，还包括步骤：
步骤九、进行离子注入和热退火推进工艺在所述硅衬底中形成阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
步骤十、进行重掺杂的源注入在所述阱区表面形成源区。
步骤十一、在所述硅衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触。
步骤十二、对所述硅衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，步骤十一中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成阱区接触区的步骤。
进一步的改进是，顶部形成有所述接触孔并和所述栅极相连的所述沟槽位于器件区域外的所述硅衬底中，器件区域外的所述沟槽的宽度大于器件区域内的所述沟槽的宽度、器件区域外的所述沟槽的深度大于器件区域内的所述沟槽的深度，器件区域外的所述沟槽和器件区域内的所述沟槽同时形成且相连通。
本发明能增加沟槽底部氧化硅的厚度，提高器件的击穿电压并降低器件的反向转移电容，从而能改善器件性能。
本发明采用不需要增加光罩就能实现增加沟槽底部氧化硅的厚度，所以本发明的工艺成本低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有具有屏蔽栅的沟槽栅功率器件结构示意图；
图2是本发明实施例方法流程图；
图3A-图3M是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例方法流程图；如图3A至图3M所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例沟槽栅功率晶体管的制造方法包括如下步骤：
步骤一、如图3A所示，提供一硅衬底1，在所述硅衬底1表面形成有硅外延层2。
如图3E所示，采用光刻刻蚀工艺在硅衬底1上形成沟槽203。
本发明实施例中，沟槽203的形成步骤包括如下分步骤：
如图3B所示，在所述硅衬底1表面形成硬质掩模层201。较佳为，所述硬质掩模层201由氧化层组成或者由氧化层加氮化层组成。
如图3B所示，通过光刻工艺形成的光刻胶图形202定义沟槽203的形成区域。
如图3C所示，采用刻蚀工艺将所述沟槽203的形成区域的硬质掩模层201去除。
如图3D所示，去除所述光刻胶图形202，以刻蚀后的所述硬质掩模层201为掩模对所述沟槽203的形成区域的硅进行刻蚀形成所述沟槽203。
如图3E所示，之后去除所述硬质掩模层201。
本发明实施例沟槽栅功率晶体管的沟槽203包括多个，用于在器件区域形成栅极结构，同时在器件区域外形成栅极引出结构，为在以示区别，将器件区域外和栅极引出结构对于的沟槽用标记203a标出，沟槽203a和203是同时形成的，且沟槽203a和沟槽203相互连通；由于后续需要在沟槽203a的顶部形成接触孔10引出栅极，故通常将沟槽203a的宽度设置为大于沟槽203的宽度，在采用相同的刻蚀工艺后，宽度较大的沟槽203a的深度也会大于沟槽203的深度。
步骤二、如图3F所示，在所述沟槽203的底部表面和侧面同时形成第一层氧化硅3。其中位于沟槽203a中的第一层氧化硅用标记203a标出。较佳为，所述第一层氧化硅3的厚度为
步骤三、如图3G所示，进行光刻胶204涂布，所述光刻胶204将所述沟槽203完全填满并延伸到所述沟道外部的所述硅衬底1表面。
步骤四、如图3H所示，对所述光刻胶204进行全面曝光并显影，所述全面曝光的焦距和能量要求保证显影后在所述沟槽203的底部有光刻胶204剩余。较佳为，显影后在所述沟槽203的底部剩余的光刻胶204的厚度为其中位于沟槽203a中的光刻胶用标记204a标出。
步骤五、如图3I所示，对所述第一层氧化硅3进行湿法刻蚀，所述湿法刻蚀将位于所述光刻胶顶部的所述沟槽203的侧面的所述第一层氧化硅3去除、所述沟槽203底部表面的所述第一层氧化硅3受所述光刻胶保护而保留，湿法刻蚀后所述沟槽203的侧面的所述第一层氧化硅3的表面位置低于或等于所述光刻胶的顶部表面位置。本步骤中沟槽203a中第一层氧化硅3a也做了同样的湿法刻蚀。
步骤六、如图3J所示，去除所述光刻胶204和204a。
步骤七、如图3K所示，进行栅极氧化硅4生长，所述栅极氧化硅4形成于所述第一层氧化硅3的顶部的所述沟槽203的侧面；所述第一层氧化硅3用于提升沟槽栅功率晶体管的击穿电压和降低沟槽栅功率晶体管的反向转移电容。其中位于沟槽203a中的栅极氧化硅用标记4a标出。
步骤八、如图3L所示，在所述沟槽203中填充多晶硅形成多晶硅栅5。本发明实施例中采用多晶硅淀积加回刻工艺形成多晶硅栅5。其中位于沟槽203a中的多晶硅栅用标记5a标出。由于沟槽203和203a相互连通，故多晶硅栅5和5a之间互相连接。
如图3M所示，之后，还包括步骤：
步骤九、进行离子注入和热退火推进工艺在所述硅衬底1中形成阱区即体结层6，所述多晶硅栅5从侧面覆盖所述阱区6且被所述多晶硅栅5侧面覆盖的所述阱区6表面用于形成沟道。
步骤十、进行重掺杂的源注入在所述阱区6表面形成源区7。源区7形成于器件区域内，器件区域外则不用形成源区。
步骤十一、在所述硅衬底1正面形成层间膜8、接触孔10和正面金属层11，对所述正面金属层11进行光刻刻蚀形成源极和栅极。所述源极通过接触孔10和所述源区7接触，所述栅极通过接触孔10和所述多晶硅栅5接触。
较佳为，在所述接触孔10的开口形成后、金属填充前，还包括在和所述源区7相接触的接触孔10的底部进行重掺杂注入形成阱区接触区9的步骤。
步骤十二、对所述硅衬底1背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
由图3M所示可知，本发明实施例方法沟槽底部的第一层氧化硅3和栅极氧化硅4分开形成，这样能够对第一层氧化硅3的厚度进行单独控制，从而能增加沟槽底部氧化硅的厚度，提高器件的击穿电压并降低器件的反向转移电容，从而能改善器件性能。
另外，如图3F至3J所示可知，在沟槽底部形成第一层氧化硅3时，因为其中对光刻胶的曝光是采用全面曝光，故不需要增加光罩，而在集成电路制造领域，增加一层光罩会增加很多工艺成本，故本发明实施例的工艺成本低。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种沟槽栅功率晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、采用光刻刻蚀工艺在硅衬底上形成沟槽；
步骤二、在所述沟槽的底部表面和侧面同时形成第一层氧化硅；
步骤三、进行光刻胶涂布，所述光刻胶将所述沟槽完全填满并延伸到所述沟道外部的所述硅衬底表面；
步骤四、对所述光刻胶进行全面曝光并显影，所述全面曝光的焦距和能量要求保证显影后在所述沟槽的底部有光刻胶剩余；
步骤五、对所述第一层氧化硅进行湿法刻蚀，所述湿法刻蚀将位于所述光刻胶顶部的所述沟槽的侧面的所述第一层氧化硅去除、所述沟槽底部表面的所述第一层氧化硅受所述光刻胶保护而保留，湿法刻蚀后所述沟槽的侧面的所述第一层氧化硅的表面位置低于或等于所述光刻胶的顶部表面位置；
步骤六、去除所述光刻胶；
步骤七、进行栅极氧化硅生长，所述栅极氧化硅形成于所述第一层氧化硅的顶部的所述沟槽的侧面；所述第一层氧化硅用于提升沟槽栅功率晶体管的击穿电压和降低沟槽栅功率晶体管的反向转移电容；
步骤八、在所述沟槽中填充多晶硅形成多晶硅栅。
2.如权利要求1所述的沟槽栅功率晶体管的制造方法，其特征在于：步骤二中形成的所述第一层氧化硅的厚度为
3.如权利要求1所述的沟槽栅功率晶体管的制造方法，其特征在于：步骤四中显影后在所述沟槽的底部剩余的光刻胶的厚度为
4.如权利要求1所述的沟槽栅功率晶体管的制造方法，其特征在于：步骤一中形成所述沟槽包括如下分步骤：
在所述硅衬底表面形成硬质掩模层；
通过光刻工艺形成的光刻胶图形定义沟槽的形成区域；
采用刻蚀工艺将所述沟槽的形成区域的硬质掩模层去除；
去除所述光刻胶图形，以刻蚀后的所述硬质掩模层为掩模对所述沟槽的形成区域的硅进行刻蚀形成所述沟槽。
5.如权利要求4所述的沟槽栅功率晶体管的制造方法，其特征在于：所述硬质掩模层由氧化层组成或者由氧化层加氮化层组成。
6.如权利要求1或4所述的沟槽栅功率晶体管的制造方法，其特征在于：在所述硅衬底表面形成有硅外延层，所述沟槽形成于所述硅外延层中。
7.如权利要求1所述的沟槽栅功率晶体管的制造方法，其特征在于：步骤八中采用多晶硅淀积加回刻工艺形成所述多晶硅栅。
8.如权利要求1所述的沟槽栅功率晶体管的制造方法，其特征在于，还包括步骤：
步骤九、进行离子注入和热退火推进工艺在所述硅衬底中形成阱区，所述多晶硅栅从侧面覆盖所述阱区且被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
步骤十、进行重掺杂的源注入在所述阱区表面形成源区；
步骤十一、在所述硅衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区接触，所述栅极通过接触孔和所述多晶硅栅接触；
步骤十二、对所述硅衬底背面进行减薄并形成重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
9.如权利要求8所述的沟槽栅功率晶体管的制造方法，其特征在于：步骤十一中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行重掺杂注入形成阱区接触区的步骤。
10.如权利要求8所述的沟槽栅功率晶体管的制造方法，其特征在于：顶部形成有所述接触孔并和所述栅极相连的所述沟槽位于器件区域外的所述硅衬底中，器件区域外的所述沟槽的宽度大于器件区域内的所述沟槽的宽度、器件区域外的所述沟槽的深度大于器件区域内的所述沟槽的深度，器件区域外的所述沟槽和器件区域内的所述沟槽同时形成且相连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610148085.7A CN105789053A (zh) | 2016-03-16 | 2016-03-16 | 沟槽栅功率晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610148085.7A CN105789053A (zh) | 2016-03-16 | 2016-03-16 | 沟槽栅功率晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105789053A true CN105789053A (zh) | 2016-07-20 |
Family
ID=56393641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610148085.7A Pending CN105789053A (zh) | 2016-03-16 | 2016-03-16 | 沟槽栅功率晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789053A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876449A (zh) * | 2017-04-12 | 2017-06-20 | 上海格瑞宝电子有限公司 | 一种沟槽金属－氧化物半导体及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102013438A (zh) * | 2009-09-07 | 2011-04-13 | 力士科技股份有限公司 | 一种沟槽mosfet器件及其制造方法 |
| CN102097378A (zh) * | 2009-12-10 | 2011-06-15 | 力士科技股份有限公司 | 一种沟槽金属氧化物半导体场效应管的制造方法 |
| CN102623316A (zh) * | 2011-01-27 | 2012-08-01 | 无锡华润上华半导体有限公司 | 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法 |
| US20130049162A1 (en) * | 2011-08-24 | 2013-02-28 | Semiconductor Manufacturing International (Beijing) Corporation | Semiconductor device and manufacturing method thereof |
| CN103094074A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 |
| CN103730500A (zh) * | 2012-10-12 | 2014-04-16 | 力士科技股份有限公司 | 沟槽式金属氧化物半导体场效应管 |
| CN103824764A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型mos器件中沟槽栅的制备方法 |
-
2016
- 2016-03-16 CN CN201610148085.7A patent/CN105789053A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102013438A (zh) * | 2009-09-07 | 2011-04-13 | 力士科技股份有限公司 | 一种沟槽mosfet器件及其制造方法 |
| CN102097378A (zh) * | 2009-12-10 | 2011-06-15 | 力士科技股份有限公司 | 一种沟槽金属氧化物半导体场效应管的制造方法 |
| CN102623316A (zh) * | 2011-01-27 | 2012-08-01 | 无锡华润上华半导体有限公司 | 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法 |
| US20130049162A1 (en) * | 2011-08-24 | 2013-02-28 | Semiconductor Manufacturing International (Beijing) Corporation | Semiconductor device and manufacturing method thereof |
| CN103094074A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 |
| CN103730500A (zh) * | 2012-10-12 | 2014-04-16 | 力士科技股份有限公司 | 沟槽式金属氧化物半导体场效应管 |
| CN103824764A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型mos器件中沟槽栅的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876449A (zh) * | 2017-04-12 | 2017-06-20 | 上海格瑞宝电子有限公司 | 一种沟槽金属－氧化物半导体及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9190478B2 (en) | Method for forming dual oxide trench gate power MOSFET using oxide filled trench | |
| CN105870022B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN106298941B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN106057674A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| US8169038B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN105225935A (zh) | 具有屏蔽栅的沟槽栅结构及其制造方法 | |
| US20110095358A1 (en) | Double-sided semiconductor structure and method for manufacturing same | |
| CN105514022B (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
| CN107895737A (zh) | 沟槽栅功率晶体管及其制造方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN108400166A (zh) | 在端子降低表面电场区域中具有端子沟槽的功率晶体管 | |
| CN105428241A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN105355548A (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| US7718505B2 (en) | Method of forming a semiconductor structure comprising insulating layers with different thicknesses | |
| EP3933895B1 (en) | Trench field effect transistor structure, and manufacturing method for same | |
| CN105551965A (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN106057675B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN105789053A (zh) | 沟槽栅功率晶体管的制造方法 | |
| CN104576532B (zh) | Mos晶体管和多晶硅电阻电容的集成结构的制造方法 | |
| KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
| CN107275333B (zh) | Sonos非挥发性存储器工艺中的dmos器件及制造方法 | |
| US9214531B2 (en) | Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof | |
| KR100906648B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| TWI511293B (zh) | 雙溝渠式ｍｏｓ電晶體結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160720 |