CN104576532B - Mos晶体管和多晶硅电阻电容的集成结构的制造方法 - Google Patents

Mos晶体管和多晶硅电阻电容的集成结构的制造方法 Download PDF

Info

Publication number
CN104576532B
CN104576532B CN201310507102.8A CN201310507102A CN104576532B CN 104576532 B CN104576532 B CN 104576532B CN 201310507102 A CN201310507102 A CN 201310507102A CN 104576532 B CN104576532 B CN 104576532B
Authority
CN
China
Prior art keywords
polysilicon
layer
resistance
type
offset plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310507102.8A
Other languages
English (en)
Other versions
CN104576532A (zh
Inventor
郭振强
陈瑜
罗啸
马斌
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310507102.8A priority Critical patent/CN104576532B/zh
Publication of CN104576532A publication Critical patent/CN104576532A/zh
Application granted granted Critical
Publication of CN104576532B publication Critical patent/CN104576532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Abstract

本发明公开了一种MOS晶体管和多晶硅电阻电容的集成结构的制造方法，包括步骤：提供一硅衬底；依次形成栅介质层、第一多晶硅层和第二介质层；进行全片的第一次离子注入将第一多晶硅层的电阻值调节到多晶硅电阻所要求的值；进行N型和P型栅极多晶硅的离子注入并进行湿法刻蚀使第二介质层仅位于多晶硅电阻和电容的区域位置表面；依次沉积金属硅化物层和栅极掩模层；采用光刻工艺定义出N型和P型栅极多晶硅、多晶硅电阻和多晶硅电容的位置；刻蚀形成N型和P型栅极多晶硅、多晶硅电阻和多晶硅电容；淀积氮化硅侧墙层并刻蚀形成侧墙；进行N型和P型源漏注入；采用光刻刻蚀工艺形成接触孔。本发明能降低工艺成本，减少工艺的复杂性。

Description

MOS晶体管和多晶硅电阻电容的集成结构的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种MOS晶体管和多晶硅电阻电容的集成结构的制造方法。
背景技术
如图1所示，是现有MOS晶体管和多晶硅电阻的集成结构示意图；MOS晶体管和多晶硅电阻集成在同一硅衬底101上，在硅衬底101上形成有浅沟槽场氧102，浅沟槽场氧102用于隔离出有源区，MOS晶体管能为NMOS晶体管和PMOS晶体管，在图1只示意了一个MOS晶体管结构，MOS晶体管形成于有源区上方，多晶硅电阻形成在浅沟槽场氧102上方。MOS晶体管的栅极结构包括依次形成于硅衬底101表面的栅氧化层103、栅极多晶硅104和金属硅化物105。多晶硅电阻107由形成于浅沟槽场氧102上方的第二层多晶硅组成，现有技术中第二层多晶硅需要在栅极多晶硅104的沉积工艺外额外再采用一个沉积工艺形成，并需要采用一层光罩来定义多晶硅电阻107的区域。在MOS晶体管的栅极结构和多晶硅电阻107的侧面都形成有侧墙108，在MOS晶体管的栅极结构的金属硅化物105顶部形成有接触孔106，在多晶硅电阻107两端顶部分别形成有一个接触孔106，在接触孔106中填充有金属实现电连接。
如图2所示，是现有MOS晶体管和多晶硅电容的集成结构示意图；MOS晶体管和多晶硅电容集成在同一硅衬底201上，在硅衬底201上形成有浅沟槽场氧202，浅沟槽场氧202用于隔离出有源区，MOS晶体管能为NMOS晶体管和PMOS晶体管，在图2只示意了一个MOS晶体管结构，MOS晶体管形成于有源区上方，多晶硅电容形成在浅沟槽场氧202上方。MOS晶体管的栅极结构包括依次形成于硅衬底201表面的栅氧化层203、栅极多晶硅204和第一金属硅化物205。
多晶硅电容包括下极板和上极板以及位于上下极板之间的介质层206，下极板由形成于浅沟槽场氧102上方的栅极多晶硅204和第一金属硅化物205组成，介质层206形成于下极板上方，上极板由形成在介质层206表面的第二金属硅化物207组成。现有技术中MOS晶体管的栅极结构和多晶硅电容的栅极多晶硅204和第一金属硅化物205是采用相同工艺同时形成，但是为了形成多晶硅电容还需要采用额外的工艺步骤来沉积形成介质层206和第二金属硅化物207，并需要采用额外的一层光罩来定义多晶硅电容区域。
MOS晶体管的栅极结构和多晶硅电容的侧面都形成有侧墙208。在MOS晶体管的栅极结构的金属硅化物205顶部形成有接触孔209；在多晶硅电容的上极板和下极板的顶部分别形成有一个接触孔209，为了在下极板上形成接触孔209，上极板的横向尺寸大于上极板的横向尺寸；在接触孔209中填充有金属实现电连接。
图1和图2分别显示了MOS晶体管和多晶硅电阻和多晶硅电容单独集成时的结构图，可知二个单独集成的结构的形成工艺都分别需要多采用一次多晶硅或金属硅化物的沉积工艺以及增加一个光罩层来定义多晶硅电阻和多晶硅电容区域。这样如果MOS晶体管需要同时和多晶硅电阻和多晶硅电容集成的情况下，则需要增加额外的两次沉积以及额外的两次光刻和刻蚀工艺，这样增加了工艺成本和工艺的复杂性。
发明内容
本发明所要解决的技术问题是提供一种MOS晶体管和多晶硅电阻电容的集成结构的制造方法，能降低工艺成本，减少工艺的复杂性。
为解决上述技术问题，本发明提供的MOS晶体管和多晶硅电阻电容的集成结构的制造方法包括如下步骤：
步骤一、提供一硅衬底，所述硅衬底上形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区。
步骤二、在所述硅衬底表面依次形成栅介质层和第一多晶硅层；在所述第一多晶硅层表面形成第二介质层。
步骤三、从所述硅衬底正面对所述第一多晶硅层进行全片的第一次离子注入，所述第一次离子注入对所述第一多晶硅层进行掺杂并将所述第一多晶硅层的电阻值调节到多晶硅电阻所要求的值。
步骤四、通过第一次光刻工艺形成的第一光刻胶图形定义出N型离子注入区域位置，所述N型离子注入区域的光刻胶被去除、N型离子注入区域位置包括NMOS晶体管的N型栅极多晶硅区域位置，所述第一光刻胶图形将PMOS晶体管、多晶硅电阻和多晶硅电容的区域位置都覆盖；以所述第一光刻胶图形为掩膜进行第二次N型离子注入工艺并使出所述N型离子注入区域的所述第一多晶硅层重掺杂；以所述第一光刻胶图形为掩膜进行第一次湿法刻蚀去除所述N型离子注入区域表面的所述第二介质层；去除所述第一光刻胶图形。
通过第二次光刻工艺形成第二光刻胶图形定义出P型离子注入区域位置，所述P型离子注入区域的光刻胶被去除、所述P型离子注入区域位置包括所述PMOS晶体管的P型栅极多晶硅区域位置，所述第二光刻胶图形将所述NMOS晶体管、所述多晶硅电阻和所述多晶硅电容的区域位置都覆盖；以所述第二光刻胶图形为掩膜进行第三次P型离子注入工艺并使出所述P型离子注入区域的所述第一多晶硅层重掺杂；以所述第二光刻胶图形为掩膜进行第二次湿法刻蚀去除所述P型离子注入区域表面的所述第二介质层，所述第一次湿法刻蚀和所述第二次湿法刻蚀之后的所述第二介质层仅位于所述多晶硅电阻和所述多晶硅电容的区域位置的所述第一多晶硅层表面；去除所述第二光刻胶图形。
步骤五、在步骤四完成之后的所述硅衬底正面依次沉积金属硅化物层和栅极掩模层；所述金属硅化物层覆盖在所述第一多晶硅层表面以及所述第二介质层表面。
步骤六、通过第三次光刻工艺形成的第三光刻胶图形，所述第三光刻胶图形定义出所述N型栅极多晶硅、所述P型栅极多晶硅、所述多晶硅电阻和所述多晶硅电容的位置，其中所述N型栅极多晶硅、所述P型栅极多晶硅区域位置被光刻胶覆盖。
所述多晶硅电阻包括电阻本体区域和位于该本体区域两端的电阻电极区域，所述电阻本体区域被所述第二介质层覆盖，所述第三光刻胶图形的光刻胶分别覆盖两个所述电阻电极区域并延伸到所述第二介质层上一段距离。
所述多晶硅电容包括上极板和下极板，下极板由位于所述多晶硅电容区域的所述第二介质层正下方的所述第一多晶硅层组成，上极板位于所述下极板正上方的所述金属硅化物层组成、且所述下极板的横向尺寸大于所述上极板的横向尺寸，在横向上延伸到所述上极板外侧的所述下极板为下极板电极区域；所述第三光刻胶图形的光刻胶将所述上极板区域覆盖。
所述第三光刻胶图形中所述N型栅极多晶硅、所述P型栅极多晶硅区域位置、两个所述电阻电极区域及延伸区域和所述上极板区域之外的光刻胶都被去除。
步骤七、以所述第三光刻胶图形为掩膜、采用干法刻蚀工艺分别对所述栅极掩模层、所述金属硅化物层和所述第一多晶硅层进行刻蚀并分别形成所述N型栅极多晶硅、所述P型栅极多晶硅、所述多晶硅电阻和所述多晶硅电容，其中对所述第一多晶硅层进行刻蚀时被所述第二介质层覆盖的所述第一多晶硅层也被保护而不被去除；去除所述第三光刻胶图形。
步骤八、在步骤七完成之后的所述硅衬底正面淀积氮化硅侧墙层并对所述氮化硅侧墙层进行刻蚀分别形成所述N型栅极多晶硅、所述P型栅极多晶硅、所述多晶硅电阻和所述多晶硅电容的侧墙。
步骤九、采用N型源漏注入工艺形成所述NMOS器件的源漏区，采用P型源漏注入工艺形成所述PMOS器件的源漏区；采用光刻和刻蚀工艺分别形成和所述N型栅极多晶硅、所述P型栅极多晶硅、所述NMOS器件的源漏区、所述PMOS器件的源漏区、所述多晶硅电阻的所述电阻电极区域、所述下极板电极区域以及所述上极板相连接的接触孔，并在所述接触孔中填充金属形成金属连接。
进一步的改进是，步骤二中形成的所述第二介质层的厚度为
进一步的改进是，所述多晶硅电阻和所述多晶硅电容的区域位置都位于所述浅沟槽场氧的正上方。
本发明的多晶硅电阻和多晶硅电容的制造过程中，多晶硅电阻的多晶硅层、多晶硅电容的多晶硅层都能够和MOS晶体管的栅极多晶硅采用同一次沉积工艺形成，多晶硅电阻的金属硅化物、多晶硅电容的金属硅化物都能够和MOS晶体管的栅极多晶硅采用同一次沉积工艺形成，且MOS晶体管的栅极结构、多晶硅电阻和多晶硅电容是采用同一次光刻工艺定义，所以本发明并不需要增加额外的沉积工艺以及光罩层次，本发明能够大大降低工艺成本并减少工艺的复杂性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有MOS晶体管和多晶硅电阻的集成结构示意图；
图2是现有MOS晶体管和多晶硅电容的集成结构示意图；
图3是本发明实施例方法的流程图；
图4A-图4D是本发明实施例方法的各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例方法的流程图；如图4A至图4D所示，是本发明实施例方法的各步骤中的器件结构示意图。本发明实施例MOS晶体管和多晶硅电阻电容的集成结构的制造方法包括如下步骤：
步骤一、如图4A所示，提供一硅衬底1，所述硅衬底1上形成有浅沟槽场氧2，由所述浅沟槽场氧2隔离出有源区。本发明实施例中MOS晶体管包括NMOS晶体管和PMOS晶体管，MOS晶体管都形成在所述有源区中，本发明实施例对应的图4A至图4D中，只示意出了一个MOS晶体管的栅极结构；多晶硅电阻和多晶硅电容的区域位置都位于所述浅沟槽场氧2的正上方。
步骤二、如图4A所示，在所述硅衬底1表面依次形成栅介质层3和第一多晶硅层4；在所述第一多晶硅层4表面形成第二介质层5。较佳为，所述栅介质层3为栅氧化层；所述第二介质层5的组成材料为二氧化硅，所述第二介质层5的厚度为
步骤三、如图4A所示，从所述硅衬底1正面对所述第一多晶硅层4进行全片的第一次离子注入，所述第一次离子注入对所述第一多晶硅层4进行掺杂并将所述第一多晶硅层4的电阻值调节到多晶硅电阻所要求的值。
步骤四、如图4A所示，通过第一次光刻工艺形成的第一光刻胶图形定义出N型离子注入区域位置，所述N型离子注入区域的光刻胶被去除、N型离子注入区域位置包括NMOS晶体管的N型栅极多晶硅区域位置，所述第一光刻胶图形将PMOS晶体管、多晶硅电阻和多晶硅电容的区域位置都覆盖；以所述第一光刻胶图形为掩膜进行第二次N型离子注入工艺并使出所述N型离子注入区域的所述第一多晶硅层4重掺杂；以所述第一光刻胶图形为掩膜进行第一次湿法刻蚀去除所述N型离子注入区域表面的所述第二介质层5；去除所述第一光刻胶图形。
通过第二次光刻工艺形成第二光刻胶图形定义出P型离子注入区域位置，所述P型离子注入区域的光刻胶被去除、所述P型离子注入区域位置包括所述PMOS晶体管的P型栅极多晶硅区域位置，所述第二光刻胶图形将所述NMOS晶体管、所述多晶硅电阻和所述多晶硅电容的区域位置都覆盖；以所述第二光刻胶图形为掩膜进行第三次P型离子注入工艺并使出所述P型离子注入区域的所述第一多晶硅层4重掺杂；以所述第二光刻胶图形为掩膜进行第二次湿法刻蚀去除所述P型离子注入区域表面的所述第二介质层5，所述第一次湿法刻蚀和所述第二次湿法刻蚀之后的所述第二介质层5仅位于所述多晶硅电阻和所述多晶硅电容的区域位置的所述第一多晶硅层4表面；去除所述第二光刻胶图形。
步骤五、如图4B所示，在步骤四完成之后的所述硅衬底1正面依次沉积金属硅化物层6和栅极掩模层7；所述金属硅化物层6覆盖在所述第一多晶硅层4表面以及所述第二介质层5表面。
步骤六、如图4B所示，通过第三次光刻工艺形成的第三光刻胶图形8，所述第三光刻胶图形8定义出所述N型栅极多晶硅4a、所述P型栅极多晶硅4a、所述多晶硅电阻和所述多晶硅电容的位置，其中所述N型栅极多晶硅4a、所述P型栅极多晶硅4a区域位置被光刻胶覆盖；本发明实施例对应的图4A至图4D中，所述N型栅极多晶硅4a、所述P型栅极多晶硅4a都用采用同一标记4a表示。
所述多晶硅电阻包括电阻本体区域4b和位于该本体区域两端的电阻电极区域，所述电阻本体区域4b被所述第二介质层5覆盖，所述第三光刻胶图形8的光刻胶分别覆盖两个所述电阻电极区域并延伸到所述第二介质层5上一段距离。
所述多晶硅电容包括上极板6a和下极板4c，下极板4c由位于所述多晶硅电容区域的所述第二介质层5正下方的所述第一多晶硅层4组成，上极板6a位于所述下极板4c正上方的所述金属硅化物层6组成、且所述下极板4c的横向尺寸大于所述上极板6a的横向尺寸，在横向上延伸到所述上极板6a外侧的所述下极板4c为下极板电极区域；所述第三光刻胶图形8的光刻胶将所述上极板6a区域覆盖。
所述第三光刻胶图形8中所述N型栅极多晶硅4a、所述P型栅极多晶硅4a区域位置、两个所述电阻电极区域及延伸区域和所述上极板6a区域之外的光刻胶都被去除。
步骤七、如图4C所示，以所述第三光刻胶图形8为掩膜、采用干法刻蚀工艺分别对所述栅极掩模层7、所述金属硅化物层6和所述第一多晶硅层4进行刻蚀并分别形成所述N型栅极多晶硅4a、所述P型栅极多晶硅4a、所述多晶硅电阻和所述多晶硅电容，其中对所述第一多晶硅层4进行刻蚀时被所述第二介质层5覆盖的所述第一多晶硅层4也被保护而不被去除,即所述电阻本体区域4b的所述第一多晶硅层4被所述第二介质层5保护而不被去除、在横向上延伸到所述上极板6a外侧的所述下极板4c的下极板电极区域的所述第一多晶硅层4被所述第二介质层5保护而不被去除。去除所述第三光刻胶图形8。
步骤八、如图4D所示，在步骤七完成之后的所述硅衬底1正面淀积氮化硅侧墙层并对所述氮化硅侧墙层进行刻蚀分别形成所述N型栅极多晶硅、所述P型栅极多晶硅、所述多晶硅电阻和所述多晶硅电容的侧墙9。
步骤九、如图4D所示，采用N型源漏注入工艺形成所述NMOS器件的源漏区，采用P型源漏注入工艺形成所述PMOS器件的源漏区；采用光刻和刻蚀工艺分别形成和所述N型栅极多晶硅4a、所述P型栅极多晶硅4a、所述NMOS器件的源漏区、所述PMOS器件的源漏区、所述多晶硅电阻的所述电阻电极区域、所述下极板电极区域以及所述上极板6a相连接的接触孔10，并在所述接触孔10中填充金属形成金属连接。
由图4C和图4D可知，本发明实施例仅供通过一次光刻工艺形成所述第三光刻胶图形8并以所述第三光刻胶图形8为掩膜采用一次刻蚀工艺就能同时形成所述N型栅极多晶硅4a、所述P型栅极多晶硅4a、所述多晶硅电阻和所述多晶硅电容。且本发明实施例所述多晶硅电阻和所述多晶硅电容的多晶硅都采用相同的所述第一多晶硅层4形成，所述多晶硅电容的上极板6a采用所述金属硅化物层6形成，而所述第一多晶硅层4和所述金属硅化物层6都为形成MOS晶体管的栅极结构时所必须采用的结构，所以本发明实施例也不需要增加额外的多晶硅和金属硅化物的沉积步骤。故本发明实施例方法能够大大降低工艺成本，减少工艺复杂性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种MOS晶体管和多晶硅电阻电容的集成结构的制造方法，其特征在于，包括如下步骤：
步骤一、提供一硅衬底，所述硅衬底上形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区；
步骤二、在所述硅衬底表面依次形成栅介质层和第一多晶硅层；在所述第一多晶硅层表面形成第二介质层；
步骤三、从所述硅衬底正面对所述第一多晶硅层进行全片的第一次离子注入，所述第一次离子注入对所述第一多晶硅层进行掺杂并将所述第一多晶硅层的电阻值调节到多晶硅电阻所要求的值；
步骤四、通过第一次光刻工艺形成的第一光刻胶图形定义出N型离子注入区域位置，所述N型离子注入区域的光刻胶被去除、N型离子注入区域位置包括NMOS晶体管的N型栅极多晶硅区域位置，所述第一光刻胶图形将PMOS晶体管、多晶硅电阻和多晶硅电容的区域位置都覆盖；以所述第一光刻胶图形为掩膜进行第二次N型离子注入工艺并使所述N型离子注入区域的所述第一多晶硅层重掺杂；以所述第一光刻胶图形为掩膜进行第一次湿法刻蚀去除所述N型离子注入区域表面的所述第二介质层；去除所述第一光刻胶图形；
通过第二次光刻工艺形成第二光刻胶图形定义出P型离子注入区域位置，所述P型离子注入区域的光刻胶被去除、所述P型离子注入区域位置包括所述PMOS晶体管的P型栅极多晶硅区域位置，所述第二光刻胶图形将所述NMOS晶体管、所述多晶硅电阻和所述多晶硅电容的区域位置都覆盖；以所述第二光刻胶图形为掩膜进行第三次P型离子注入工艺并使所述P型离子注入区域的所述第一多晶硅层重掺杂；以所述第二光刻胶图形为掩膜进行第二次湿法刻蚀去除所述P型离子注入区域表面的所述第二介质层，所述第一次湿法刻蚀和所述第二次湿法刻蚀之后的所述第二介质层仅位于所述多晶硅电阻和所述多晶硅电容的区域位置的所述第一多晶硅层表面；去除所述第二光刻胶图形；
步骤五、在步骤四完成之后的所述硅衬底正面依次沉积金属硅化物层和栅极掩模层；所述金属硅化物层覆盖在所述第一多晶硅层表面以及所述第二介质层表面；
步骤六、通过第三次光刻工艺形成的第三光刻胶图形，所述第三光刻胶图形定义出所述N型栅极多晶硅、所述P型栅极多晶硅、所述多晶硅电阻和所述多晶硅电容的位置，其中所述N型栅极多晶硅、所述P型栅极多晶硅区域位置被光刻胶覆盖；
所述多晶硅电阻包括电阻本体区域和位于该本体区域两端的电阻电极区域，所述电阻本体区域被所述第二介质层覆盖，所述第三光刻胶图形的光刻胶分别覆盖两个所述电阻电极区域并延伸到所述第二介质层上一段距离；
所述多晶硅电容包括上极板和下极板，下极板由位于所述多晶硅电容区域的所述第二介质层正下方的所述第一多晶硅层组成，上极板由位于所述下极板正上方的所述金属硅化物层组成、且所述下极板的横向尺寸大于所述上极板的横向尺寸，在横向上延伸到所述上极板外侧的所述下极板为下极板电极区域；所述第三光刻胶图形的光刻胶将所述上极板区域覆盖；
所述第三光刻胶图形中所述N型栅极多晶硅、所述P型栅极多晶硅区域位置、两个所述电阻电极区域及延伸区域和所述上极板区域之外的光刻胶都被去除；
步骤七、以所述第三光刻胶图形为掩膜、采用干法刻蚀工艺分别对所述栅极掩模层、所述金属硅化物层和所述第一多晶硅层进行刻蚀并分别形成所述N型栅极多晶硅、所述P型栅极多晶硅、所述多晶硅电阻和所述多晶硅电容，其中对所述第一多晶硅层进行刻蚀时被所述第二介质层覆盖的所述第一多晶硅层也被保护而不被去除；去除所述第三光刻胶图形；
步骤八、在步骤七完成之后的所述硅衬底正面淀积氮化硅侧墙层并对所述氮化硅侧墙层进行刻蚀分别形成所述N型栅极多晶硅、所述P型栅极多晶硅、所述多晶硅电阻和所述多晶硅电容的侧墙；
步骤九、采用N型源漏注入工艺形成所述NMOS器件的源漏区，采用P型源漏注入工艺形成所述PMOS器件的源漏区；采用光刻工艺分别形成和所述N型栅极多晶硅、所述P型栅极多晶硅、所述NMOS器件的源漏区、所述PMOS器件的源漏区、所述多晶硅电阻的所述电阻电极区域、所述下极板电极区域以及所述上极板相连接的接触孔，并在所述接触孔中填充金属形成金属连接。
2.如权利要求1所述的方法，其特征在于：步骤二中形成的所述第二介质层的厚度为
3.如权利要求1所述的方法，其特征在于：所述多晶硅电阻和所述多晶硅电容的区域位置都位于所述浅沟槽场氧的正上方。
CN201310507102.8A 2013-10-24 2013-10-24 Mos晶体管和多晶硅电阻电容的集成结构的制造方法 Active CN104576532B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310507102.8A CN104576532B (zh) 2013-10-24 2013-10-24 Mos晶体管和多晶硅电阻电容的集成结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310507102.8A CN104576532B (zh) 2013-10-24 2013-10-24 Mos晶体管和多晶硅电阻电容的集成结构的制造方法

Publications (2)

Publication Number Publication Date
CN104576532A CN104576532A (zh) 2015-04-29
CN104576532B true CN104576532B (zh) 2017-06-06

Family

ID=53092257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310507102.8A Active CN104576532B (zh) 2013-10-24 2013-10-24 Mos晶体管和多晶硅电阻电容的集成结构的制造方法

Country Status (1)

Country Link
CN (1) CN104576532B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818947B (zh) * 2017-09-26 2021-10-01 杰华特微电子股份有限公司 一种半导体器件及其制造方法
CN111613725A (zh) * 2020-06-15 2020-09-01 华虹半导体(无锡)有限公司 电容的制作方法
CN112382613B (zh) * 2020-11-12 2023-10-03 重庆万国半导体科技有限公司 一种沟槽功率器件与源极电容集成及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083265A (zh) * 2006-05-31 2007-12-05 万国半导体股份有限公司 用单层多晶硅工艺形成高薄层电阻量电阻器和高电容量电容器
CN101150129A (zh) * 2006-09-18 2008-03-26 格科微电子（上海）有限公司 多晶硅-绝缘层-金属结构的电容及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806136B1 (en) * 2004-02-17 2004-10-19 Episil Technologies, Inc. Method of forming a semiconductor device having a capacitor and a resistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083265A (zh) * 2006-05-31 2007-12-05 万国半导体股份有限公司 用单层多晶硅工艺形成高薄层电阻量电阻器和高电容量电容器
CN101150129A (zh) * 2006-09-18 2008-03-26 格科微电子（上海）有限公司 多晶硅-绝缘层-金属结构的电容及其制作方法

Also Published As

Publication number Publication date
CN104576532A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN105870022B (zh) 屏蔽栅沟槽mosfet的制造方法
CN103872132B (zh) 金属氧化物半导体(mos)晶体管及其制作方法
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
KR100896631B1 (ko) 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터
CN104347422B (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
TW201306179A (zh) 橫向電晶體及其製作方法
CN102237310A (zh) 集成电路及其制造方法
CN103050407B (zh) 嵌入式晶体管
CN106876279A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN104465404B (zh) 射频ldmos器件的制造方法
CN105097649A (zh) 半导体结构的形成方法
TWI503983B (zh) 半導體裝置及其製造方法
CN104576532B (zh) Mos晶体管和多晶硅电阻电容的集成结构的制造方法
US10319827B2 (en) High voltage transistor using buried insulating layer as gate dielectric
CN104051342B (zh) 互补式金属氧化物半导体应用中移除栅极盖罩层的方法
KR101142335B1 (ko) 반도체 소자 및 그 제조방법
CN104425279A (zh) 鳍式场效应晶体管及其形成方法、半导体器件
CN106057675B (zh) 屏蔽栅沟槽mosfet的制造方法
CN107507765A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN104425500B (zh) Sonos非挥发性存储器及其制造方法
CN105870021A (zh) 金属氧化物半导体晶体管的制作方法
CN107275333B (zh) Sonos非挥发性存储器工艺中的dmos器件及制造方法
CN104465780B (zh) 沟槽型场效应晶体管及其制造方法
KR20080006268A (ko) 터널링 전계 효과 트랜지스터의 제조 방법
CN104217999A (zh) Cmos器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant