CN106298941B - 屏蔽栅沟槽功率器件及其制造方法 - Google Patents

屏蔽栅沟槽功率器件及其制造方法 Download PDF

Info

Publication number
CN106298941B
CN106298941B CN201610822429.8A CN201610822429A CN106298941B CN 106298941 B CN106298941 B CN 106298941B CN 201610822429 A CN201610822429 A CN 201610822429A CN 106298941 B CN106298941 B CN 106298941B
Authority
CN
China
Prior art keywords
dielectric layer
polysilicon
gate
source
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610822429.8A
Other languages
English (en)
Other versions
CN106298941A (zh
Inventor
颜树范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610822429.8A priority Critical patent/CN106298941B/zh
Publication of CN106298941A publication Critical patent/CN106298941A/zh
Application granted granted Critical
Publication of CN106298941B publication Critical patent/CN106298941B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Abstract

本发明公开了一种屏蔽栅沟槽功率器件，栅极结构的深沟槽中形成有未完全填充深沟槽的底部介质层和多晶硅间隔离介质层；由多晶硅间隔离介质层所围区域组成源沟槽；位于深沟槽顶部的底部介质层被自对准刻蚀掉的区域形成栅沟槽；在栅沟槽所对应的深沟槽的顶部的侧面形成有栅介质层；在栅沟槽中形成有多晶硅栅，在源沟槽中形成有源多晶硅，多晶硅栅和源多晶硅的多晶硅同时形成。本发明还公开了一种屏蔽栅沟槽功率器件的制造方法。本发明能在降低器件的阈值电压的同时降低器件的栅源漏电；能大幅度简化工艺流程从而降低工艺成本；能提高频率特性并具有较大的工作电流密度。

Description

屏蔽栅沟槽功率器件及其制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅(Shield GateTrench，SGT)沟槽功率器件；本发明还涉及一种屏蔽栅沟槽功率器件的制造方法。
背景技术
如图1A至图1N所示，是现有屏蔽栅沟槽功率器件的制造方法各步骤中的器件结构示意图；这种方法是采用自下而上的方法形成具有屏蔽栅的深沟槽分离侧栅结构，包括如下步骤：
步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。
如图1B所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。
步骤二、如图1C所示，在深沟槽103的侧面和底部表面形成氧化层104。
步骤三、如图1D所示，在所述深沟槽103中填充源多晶硅105，该源多晶硅105即为源多晶硅，源多晶硅105一般和源极相连，用于形成屏蔽栅。
步骤四、如图1E所示，对源多晶硅105进行回刻，该回刻将深沟槽103外的源多晶硅105都去除，深沟槽103内的源多晶硅105顶部和半导体衬底101相平。
如图1F所示，将深沟槽103顶部区域的氧化层104去除。
步骤五、如图1G所示，进行热氧化工艺同时形成栅氧化层106a和多晶硅间隔离介质层106b。
如图1H所示，形成多晶硅栅107，多晶硅栅107即为深沟槽栅。
如图1I所示，对多晶硅栅107进行回刻，回刻后的多晶硅栅107仅位于深沟槽103顶部的源多晶硅105两侧；由此可知，同一深沟槽103的两侧面之间的多晶硅栅107呈分离结构，为了和完全填充于深沟槽顶部的多晶硅栅组成的深沟槽栅相区别，将这种形成于深沟槽侧壁的具有分离式结构的深沟槽栅称为深沟槽分离侧栅。
步骤六、如图1I所示，形成阱区108，源区109。
如图1J所示，形成层间膜110，接触孔，标记111a所对应的接触孔对应于未填充金属之前的结构。较佳为，在刻蚀形成接触孔111a之后，还需要在源区109顶部所对应的接触孔111a的底部形成阱区接触区。
如图1K所示，之后在接触孔111a中填充金属，填充金属后的接触孔用标记111标示。
如图1L所示，形成正面金属层112。
如图1M所示，采用光刻刻蚀工艺对正面金属层112进行图形化分别形成源极和栅极，其中源极通过接触孔和底部的源区109、阱区接触区109以及源多晶硅105接触，栅极通过接触孔和多晶硅栅107接触。
如图1N所示，之后形成在半导体衬底101的背面形成漏区和背面金属层113，由背面金属层113组成漏极。
现有方法中，多晶硅栅107的一个侧面通过栅氧化层106a和阱区108隔离，阱区108的被多晶硅栅107侧面覆盖的表面用于形成沟道。由图1N所示可知，上述现有方法形成的多晶硅栅107仅位于深沟槽顶部的侧壁，这种具有侧壁多晶硅结构的垂直器件能够增加工作电流；同时源多晶硅105填充于整个深沟槽中，源多晶硅105能形成良好的屏蔽，具有较小的底部电容，从而能减少源漏或栅漏的输入电容，提高频率特性。
由上可知，上述具有侧壁多晶硅结构的多晶硅栅为具有屏蔽栅的分离侧栅结构的深沟槽栅功率器件，或称左右结构的屏蔽栅沟槽功率器件，该功率器件为功率MOSFET器件；在现有形成工艺方法中是使用自底向上的工艺实现方法，由图1G所示可知栅氧化层106a以及屏蔽栅的隔离介质层即多晶硅间隔离介质层106b同时形成，这样栅极氧化层106a就决定了深沟槽栅即多晶硅栅107和屏蔽栅即源多晶硅105之间的隔离水平，当栅氧化层106a厚度较薄时，容易造成栅源之间的漏电，这样就束缚了该结构在低阈值电压即开启电压器件中的应用。由此可知，为了得到低阈值电压器件，就需要采用较薄的栅氧化层106a，而较薄的栅氧化层106a会同时使多晶硅间隔离介质层106b的厚度降低从而增加栅源之间的漏电，所以现有方法无法解决降低阈值电压和降低栅源漏电之间的矛盾。
发明内容
本发明所要解决的技术问题是提供一种屏蔽栅沟槽功率器件，能在降低器件的阈值电压的同时降低器件的栅源漏电。为此，本发明还提供一种屏蔽栅沟槽功率器件的制造方法。
为解决上述技术问题，本发明提供的屏蔽栅沟槽功率器件的栅极结构包括：
形成于半导体衬底中的深沟槽，在所述深沟槽的底部表面和侧面形成依次形成有底部介质层和多晶硅间隔离介质层。
所述底部介质层和所述多晶硅间隔离介质层未将所述深沟槽完全填充，由所述多晶硅间隔离介质层所围区域组成源沟槽。
位于所述深沟槽顶部的所述底部介质层被自对准刻蚀掉并在所述深沟槽的顶部的侧面和所述多晶硅间隔离介质层之间形成栅沟槽。
所述多晶硅间隔离介质层和所述底部介质层的组成材料不同，在所述底部介质层的自对准刻蚀过程中以所述多晶硅间隔离介质层为掩模。
在所述栅沟槽所对应的所述深沟槽的顶部的侧面形成有栅介质层。
在所述栅沟槽中形成有多晶硅栅，在所述源沟槽中形成有源多晶硅，所述多晶硅栅和所述源多晶硅采用相同的多晶硅淀积和回刻工艺同时形成，所述多晶硅栅和所述源多晶硅之间通过所述多晶硅间隔离介质层隔离。
进一步的改进是，所述多晶硅间隔离介质层的厚度大于所述栅介质层的厚度，所述多晶硅间隔离介质层的介电常数大于所述栅介质层的介电常数；所述多晶硅间隔离介质层的厚度越大或者所述多晶硅间隔离介质层的介电常数越大，屏蔽栅沟槽功率器件的栅源漏电越小。
进一步的改进是，通过调节所述底部介质层的厚度调节屏蔽栅沟槽功率器件的源漏电容或栅漏电容，所述底部介质层的厚度越大所述屏蔽栅沟槽功率器件的源漏电容或栅漏电容越小。
进一步的改进是，所述半导体衬底为第一导电类型掺杂，在所述半导体衬底表面形成有第二导电类型的阱区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
在所述阱区表面形成有第一导电类型重掺杂的源区。
在所述半导体衬底的正面还形成有层间膜、接触孔和正面金属层，源极和栅极由对所述正面金属层进行光刻刻蚀形成，所述源极通过接触孔和所述源区以及所述源多晶硅接触，所述栅极通过接触孔和所述所述多晶硅栅接触。
漏区由形成于减薄后的所述半导体衬底背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，在和所述源区相接触的接触孔的底部形成有第二导电类型重掺杂的阱区接触区。
进一步的改进是，屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层由氧化膜组成，所述底部介质层由氧化膜组成。
为解决上述技术问题，本发明提供的屏蔽栅沟槽功率器件的制造方法的栅极结构采用如下步骤形成：
步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底中形成深沟槽。
步骤二、在所述深沟槽的底部表面和侧面形成依次形成底部介质层和多晶硅间隔离介质层；所述深沟槽外的所述底部介质层和所述多晶硅间隔离介质层通过回刻工艺去除。
所述底部介质层和所述多晶硅间隔离介质层未将所述深沟槽完全填充，由所述多晶硅间隔离介质层所围区域组成源沟槽。
步骤三、所述多晶硅间隔离介质层和所述底部介质层的组成材料不同，以所述多晶硅间隔离介质层为掩模对所述底部介质层进行自对准刻蚀，位于所述深沟槽顶部的所述底部介质层被自对准刻蚀掉后在所述深沟槽的顶部的侧面和所述多晶硅间隔离介质层之间形成栅沟槽。
步骤四、在所述栅沟槽所对应的所述深沟槽的顶部的侧面形成栅介质层。
步骤五、进行多晶硅淀积将所述栅沟槽和所述源沟槽同时填充，进行多晶硅回刻将所述栅沟槽和所述源沟槽外的多晶硅去除，由形成于所述栅沟槽中的多晶硅组成多晶硅栅，由形成于所述源沟槽中的多晶硅组成源多晶硅，所述多晶硅栅和所述源多晶硅之间通过所述多晶硅间隔离介质层隔离。
进一步的改进是，所述多晶硅间隔离介质层的厚度大于所述栅介质层的厚度，所述多晶硅间隔离介质层的介电常数大于所述栅介质层的介电常数；所述多晶硅间隔离介质层的厚度越大或者所述多晶硅间隔离介质层的介电常数越大，屏蔽栅沟槽功率器件的栅源漏电越小。
进一步的改进是，通过调节所述底部介质层的厚度调节屏蔽栅沟槽功率器件的源漏电容或栅漏电容，所述底部介质层的厚度越大所述屏蔽栅沟槽功率器件的源漏电容或栅漏电容越小。
进一步的改进是，所述半导体衬底为第一导电类型掺杂，栅极结构形成之后，还包括如下步骤：
步骤六、进行离子注入在所述半导体衬底中形成第二导电类型的阱区；进行第一导电类型重掺杂的源注入在所述阱区表面形成源区；对所述阱区和所述源区进行热退火推进工艺；被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。
步骤七、在所述半导体衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述源多晶硅接触，所述栅极通过接触孔和所述所述多晶硅栅接触。
步骤八、对所述半导体衬底背面进行减薄并形成第一导电类型重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
进一步的改进是，步骤七中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第二导电类型重掺杂注入形成阱区接触区的步骤。
进一步的改进是，屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层由氧化膜组成且采用热氧化工艺形成，所述底部介质层由氧化膜组成。
本发明实现了栅介质层和多晶硅间隔离介质层之间的分开形成，这样栅介质层和多晶硅间隔离介质层的厚度各自独立，本发明能够通过降低栅介质层的厚度而得到低阈值电压器件，同时能够通过增加多晶硅间隔离介质层或采用提高多晶硅间隔离介质层的介电常数也即采用高介电常数的多晶硅间隔离介质层来降低栅源之间的漏电，所以本发明消除了现有方法在降低阈值电压和降低栅源漏电之间具有矛盾的问题，使得本发明能在降低器件的阈值电压的同时降低器件的栅源漏电；也即本发明解决了现有器件中栅源漏电会随栅介质层减薄而增加的工艺瓶颈问题，尤其适用于低开启电压器件。
另外，本发明的多晶硅栅和源多晶硅是在栅沟槽和源沟槽形成之后采用相同的多晶硅淀积和回刻工艺同时形成，相对于现有工艺中需要两次多晶硅淀积的情形，本发明能大幅度简化工艺流程从而降低工艺成本。
本发明的栅极结构的沟道为垂直结构，具有较大的工作电流密度。
本发明通过调节底部介质层的厚度能够得到较低的源漏电容或栅漏电容，能够提高频率特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1N是现有屏蔽栅沟槽功率器件的制造方法各步骤中的器件结构示意图；
图2是本发明实施例屏蔽栅沟槽功率器件结构示意图；
图3A-图3H是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例屏蔽栅沟槽功率器件结构示意图，本发明实施例屏蔽栅沟槽功率器件的栅极结构包括：
形成于半导体衬底如硅衬底1中的深沟槽201，在所述深沟槽201的底部表面和侧面形成依次形成有底部介质层2和多晶硅间隔离介质层3。
所述底部介质层2和所述多晶硅间隔离介质层3未将所述深沟槽201完全填充，由所述多晶硅间隔离介质层3所围区域组成源沟槽203。
位于所述深沟槽201顶部的所述底部介质层2被自对准刻蚀掉并在所述深沟槽201的顶部的侧面和所述多晶硅间隔离介质层3之间形成栅沟槽202。
所述多晶硅间隔离介质层3和所述底部介质层2的组成材料不同，在所述底部介质层2的自对准刻蚀过程中以所述多晶硅间隔离介质层3为掩模。
在所述栅沟槽202所对应的所述深沟槽201的顶部的侧面形成有栅介质层(未示出)。
在所述栅沟槽202中形成有多晶硅栅5，在所述源沟槽203中形成有源多晶硅4，所述多晶硅栅5和所述源多晶硅4采用相同的多晶硅淀积和回刻工艺同时形成，所述多晶硅栅5和所述源多晶硅4之间通过所述多晶硅间隔离介质层3隔离。
较佳为，所述多晶硅间隔离介质层3的厚度大于所述栅介质层的厚度，所述多晶硅间隔离介质层3的介电常数大于所述栅介质层的介电常数；所述多晶硅间隔离介质层3的厚度越大或者所述多晶硅间隔离介质层3的介电常数越大，屏蔽栅沟槽功率器件的栅源漏电越小。也即本发明实施例中能采用高介电常数的材料作为所述多晶硅间隔离介质层3，当采用高介电常数的材料时，较薄的所述多晶硅间隔离介质层3也能实现很好的栅源漏电减少。
通过调节所述底部介质层2的厚度调节屏蔽栅沟槽功率器件的源漏电容或栅漏电容，所述底部介质层2的厚度越大所述屏蔽栅沟槽功率器件的源漏电容或栅漏电容越小。较佳为，所述栅介质层由氧化膜组成，所述底部介质层2由氧化膜组成，由图2可以看出，所述底部介质层2的厚度较厚，为厚氧化层。
所述半导体衬底1为第一导电类型掺杂，在所述半导体衬底1表面形成有第二导电类型的阱区6，被所述多晶硅栅5侧面覆盖的所述阱区6表面用于形成沟道。
在所述阱区6表面形成有第一导电类型重掺杂的源区7。
在所述半导体衬底1的正面还形成有层间膜8、接触孔9和正面金属层10，源极和栅极由对所述正面金属层10进行光刻刻蚀形成，所述源极通过接触孔9和所述源区7以及所述源多晶硅4接触，所述栅极通过接触孔9和所述所述多晶硅栅5接触。
漏区由形成于减薄后的所述半导体衬底1背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层11作为漏极。
在和所述源区7相接触的接触孔9的底部形成有第二导电类型重掺杂的阱区接触区12。
本发明实施例中，屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底1为N型掺杂。在其它实施例中，也能为：屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底1为P型掺杂。
如图3A至图3H所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例屏蔽栅沟槽功率器件的制造方法的栅极结构采用如下步骤形成：
步骤一、如图3A所示，提供一半导体衬底1，采用光刻刻蚀工艺在所述半导体衬底1中形成深沟槽201。
较佳为，所述半导体衬底1为硅衬底。
刻蚀形成所述深沟槽201时一般先在所述半导体衬底1表面形成硬质掩模层，之后采用光刻工艺定义出所述深沟槽201的形成区域，之后依次对所述硬质掩模层和所述半导体衬底1进行刻蚀形成所述深沟槽201。
步骤二、如图3A所示，在所述深沟槽201的底部表面和侧面形成依次形成底部介质层2和多晶硅间隔离介质层3；所述深沟槽201外的所述底部介质层2和所述多晶硅间隔离介质层3通过回刻工艺去除。
较佳为，如图3A所示，先形成所述底部介质层2，所述底部介质层2由氧化膜组成；所述底部介质层2还会延伸到所述所述深沟槽201外部；之后通过回刻工艺将所述深沟槽201外部的所述底部介质层2去除。之后，如图3B所示，再形成所述多晶硅间隔离介质层3，所述多晶硅间隔离介质层3还会延伸到所述所述深沟槽201外部；之后，如图3C所示，通过回刻工艺将所述深沟槽201外部的所述多晶硅间隔离介质层3去除。
所述底部介质层2和所述多晶硅间隔离介质层3未将所述深沟槽201完全填充，由所述多晶硅间隔离介质层3所围区域组成源沟槽203。
步骤三、如图3D所示，所述多晶硅间隔离介质层3和所述底部介质层2的组成材料不同，以所述多晶硅间隔离介质层3为掩模对所述底部介质层2进行自对准刻蚀，位于所述深沟槽201顶部的所述底部介质层2被自对准刻蚀掉后在所述深沟槽201的顶部的侧面和所述多晶硅间隔离介质层3之间形成栅沟槽202。
步骤四、如图3E所示，在所述栅沟槽202所对应的所述深沟槽201的顶部的侧面形成栅介质层。较佳为，所述栅介质层由氧化膜组成且采用热氧化工艺形成。
步骤五、如图3E所示，进行多晶硅淀积将所述栅沟槽202和所述源沟槽203同时填充，进行多晶硅回刻将所述栅沟槽202和所述源沟槽203外的多晶硅去除，由形成于所述栅沟槽202中的多晶硅组成多晶硅栅5，由形成于所述源沟槽203中的多晶硅组成源多晶硅4，所述多晶硅栅5和所述源多晶硅4之间通过所述多晶硅间隔离介质层3隔离。
较佳为，所述多晶硅间隔离介质层3的厚度大于所述栅介质层的厚度，所述多晶硅间隔离介质层3的介电常数大于所述栅介质层的介电常数；所述多晶硅间隔离介质层3的厚度越大或者所述多晶硅间隔离介质层3的介电常数越大，屏蔽栅沟槽功率器件的栅源漏电越小。和现有技术中的栅介质层和多晶硅间隔离介质层同时形成相比，本发明实施例中的所述多晶硅间隔离介质层3能够单独形成，所以所述多晶硅间隔离介质层3的厚度和介电常数能够单独设置，从而能够实现对屏蔽栅沟槽功率器件的栅源漏电的调节。
通过调节所述底部介质层2的厚度调节屏蔽栅沟槽功率器件的源漏电容或栅漏电容，所述底部介质层2的厚度越大所述屏蔽栅沟槽功率器件的源漏电容或栅漏电容越小。
所述半导体衬底1为第一导电类型掺杂，栅极结构形成之后，还包括如下步骤：
步骤六、如图3F所示，进行离子注入在所述半导体衬底1中形成第二导电类型的阱区6；进行第一导电类型重掺杂的源注入在所述阱区6表面形成源区7；对所述阱区6和所述源区7进行热退火推进工艺；被所述多晶硅栅5侧面覆盖的所述阱区6表面用于形成沟道。
步骤七、如图3H所示，在所述半导体衬底1正面形成层间膜8、接触孔9和正面金属层10，对所述正面金属层10进行光刻刻蚀形成源极和栅极，所述源极通过接触孔9和所述源区7以及所述源多晶硅4接触，所述栅极通过接触孔9和所述所述多晶硅栅5接触。较佳为，如图3G所示，步骤七中所述接触孔9的开口9a形成后、金属填充前，还包括在和所述源区7相接触的接触孔9的底部进行第二导电类型重掺杂注入形成阱区接触区12的步骤。
步骤八、如图2所示，对所述半导体衬底1背面进行减薄并形成第一导电类型重掺杂的漏区，在所述漏区的背面形成背面金属层11作为漏极。
本发明实施例方法中，屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底1为N型掺杂。在其它实施例方法中也能为：屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底1为P型掺杂。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种屏蔽栅沟槽功率器件，其特征在于，栅极结构包括：
形成于半导体衬底中的深沟槽，在所述深沟槽的底部表面和侧面形成依次形成有底部介质层和多晶硅间隔离介质层；
所述底部介质层和所述多晶硅间隔离介质层未将所述深沟槽完全填充，由所述多晶硅间隔离介质层所围区域组成源沟槽；
位于所述深沟槽顶部的所述底部介质层被自对准刻蚀掉并在所述深沟槽的顶部的侧面和所述多晶硅间隔离介质层之间形成栅沟槽；
所述多晶硅间隔离介质层和所述底部介质层的组成材料不同，在所述底部介质层的自对准刻蚀过程中以所述多晶硅间隔离介质层为掩模；
在所述栅沟槽所对应的所述深沟槽的顶部的侧面形成有栅介质层；
在所述栅沟槽中形成有多晶硅栅，在所述源沟槽中形成有源多晶硅，所述多晶硅栅和所述源多晶硅采用相同的多晶硅淀积和回刻工艺同时形成，所述多晶硅栅和所述源多晶硅之间通过所述多晶硅间隔离介质层隔离。
2.如权利要求1所述的屏蔽栅沟槽功率器件，其特征在于：所述多晶硅间隔离介质层的厚度大于所述栅介质层的厚度，所述多晶硅间隔离介质层的介电常数大于所述栅介质层的介电常数；所述多晶硅间隔离介质层的厚度越大或者所述多晶硅间隔离介质层的介电常数越大，屏蔽栅沟槽功率器件的栅源漏电越小。
3.如权利要求1所述的屏蔽栅沟槽功率器件，其特征在于：通过调节所述底部介质层的厚度调节屏蔽栅沟槽功率器件的源漏电容或栅漏电容，所述底部介质层的厚度越大所述屏蔽栅沟槽功率器件的源漏电容或栅漏电容越小。
4.如权利要求1所述的屏蔽栅沟槽功率器件，其特征在于：所述半导体衬底为第一导电类型掺杂，在所述半导体衬底表面形成有第二导电类型的阱区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
在所述阱区表面形成有第一导电类型重掺杂的源区；
在所述半导体衬底的正面还形成有层间膜、接触孔和正面金属层，源极和栅极由对所述正面金属层进行光刻刻蚀形成，所述源极通过接触孔和所述源区以及所述源多晶硅接触，所述栅极通过接触孔和所述所述多晶硅栅接触；
漏区由形成于减薄后的所述半导体衬底背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层作为漏极。
5.如权利要求4所述的屏蔽栅沟槽功率器件，其特征在于：在和所述源区相接触的接触孔的底部形成有第二导电类型重掺杂的阱区接触区。
6.如权利要求4所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。
7.如权利要求1至6中任一权利要求所述的屏蔽栅沟槽功率器件，其特征在于：所述半导体衬底为硅衬底。
8.如权利要求7所述的屏蔽栅沟槽功率器件，其特征在于：所述栅介质层由氧化膜组成，所述底部介质层由氧化膜组成。
9.一种屏蔽栅沟槽功率器件的制造方法，其特征在于，栅极结构采用如下步骤形成：
步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底中形成深沟槽；
步骤二、在所述深沟槽的底部表面和侧面形成依次形成底部介质层和多晶硅间隔离介质层；所述深沟槽外的所述底部介质层和所述多晶硅间隔离介质层通过回刻工艺去除；
所述底部介质层和所述多晶硅间隔离介质层未将所述深沟槽完全填充，由所述多晶硅间隔离介质层所围区域组成源沟槽；
步骤三、所述多晶硅间隔离介质层和所述底部介质层的组成材料不同，以所述多晶硅间隔离介质层为掩模对所述底部介质层进行自对准刻蚀，位于所述深沟槽顶部的所述底部介质层被自对准刻蚀掉后在所述深沟槽的顶部的侧面和所述多晶硅间隔离介质层之间形成栅沟槽；
步骤四、在所述栅沟槽所对应的所述深沟槽的顶部的侧面形成栅介质层；
步骤五、进行多晶硅淀积将所述栅沟槽和所述源沟槽同时填充，进行多晶硅回刻将所述栅沟槽和所述源沟槽外的多晶硅去除，由形成于所述栅沟槽中的多晶硅组成多晶硅栅，由形成于所述源沟槽中的多晶硅组成源多晶硅，所述多晶硅栅和所述源多晶硅之间通过所述多晶硅间隔离介质层隔离。
10.如权利要求9所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：所述多晶硅间隔离介质层的厚度大于所述栅介质层的厚度，所述多晶硅间隔离介质层的介电常数大于所述栅介质层的介电常数；所述多晶硅间隔离介质层的厚度越大或者所述多晶硅间隔离介质层的介电常数越大，屏蔽栅沟槽功率器件的栅源漏电越小。
11.如权利要求9所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：通过调节所述底部介质层的厚度调节屏蔽栅沟槽功率器件的源漏电容或栅漏电容，所述底部介质层的厚度越大所述屏蔽栅沟槽功率器件的源漏电容或栅漏电容越小。
12.如权利要求9所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：所述半导体衬底为第一导电类型掺杂，栅极结构形成之后，还包括如下步骤：
步骤六、进行离子注入在所述半导体衬底中形成第二导电类型的阱区；进行第一导电类型重掺杂的源注入在所述阱区表面形成源区；对所述阱区和所述源区进行热退火推进工艺；被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；
步骤七、在所述半导体衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述源多晶硅接触，所述栅极通过接触孔和所述所述多晶硅栅接触；
步骤八、对所述半导体衬底背面进行减薄并形成第一导电类型重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。
13.如权利要求12所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：步骤七中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第二导电类型重掺杂注入形成阱区接触区的步骤。
14.如权利要求12所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。
15.如权利要求9至14中任一权利要求所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：所述半导体衬底为硅衬底。
16.如权利要求15所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：所述栅介质层由氧化膜组成且采用热氧化工艺形成，所述底部介质层由氧化膜组成。
CN201610822429.8A 2016-09-13 2016-09-13 屏蔽栅沟槽功率器件及其制造方法 Active CN106298941B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610822429.8A CN106298941B (zh) 2016-09-13 2016-09-13 屏蔽栅沟槽功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610822429.8A CN106298941B (zh) 2016-09-13 2016-09-13 屏蔽栅沟槽功率器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106298941A CN106298941A (zh) 2017-01-04
CN106298941B true CN106298941B (zh) 2019-04-09

Family

ID=57710692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610822429.8A Active CN106298941B (zh) 2016-09-13 2016-09-13 屏蔽栅沟槽功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106298941B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427881A (zh) * 2017-08-23 2019-03-05 深圳尚阳通科技有限公司 具有屏蔽栅的沟槽栅mosfet及制造方法
CN107910267B (zh) * 2017-11-17 2023-09-08 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
CN107910271B (zh) * 2017-11-17 2023-11-17 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
CN107910268B (zh) * 2017-11-17 2023-12-26 杭州士兰集昕微电子有限公司 功率半导体器件及其制造方法
CN107910266B (zh) * 2017-11-17 2024-02-23 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
CN109979823B (zh) * 2017-12-28 2022-07-12 深圳尚阳通科技有限公司 一种屏蔽栅功率器件及制造方法
CN110600552A (zh) * 2019-09-24 2019-12-20 无锡新洁能股份有限公司 具有快速反向恢复特性的功率半导体器件及其制作方法
CN112713184B (zh) * 2019-10-24 2024-04-02 南通尚阳通集成电路有限公司 具有屏蔽栅的沟槽栅mosfet及其制造方法
CN111584365B (zh) * 2020-04-29 2024-01-30 北京时代民芯科技有限公司 一种低米勒电容槽栅vdmos器件制造方法
CN112233983B (zh) * 2020-10-27 2024-02-20 上海华虹宏力半导体制造有限公司 沟槽栅功率器件及其制备方法
CN112382566B (zh) * 2020-11-12 2023-06-16 重庆万国半导体科技有限公司 一种沟槽功率器件及其制造方法
CN113327974B (zh) * 2021-01-29 2023-11-24 上海先进半导体制造有限公司 场效应晶体管及其制造方法
CN113206148B (zh) * 2021-04-09 2023-05-02 杭州芯迈半导体技术有限公司 沟槽mosfet及其制造方法
CN114792734A (zh) * 2022-06-22 2022-07-26 深圳芯能半导体技术有限公司 一种双沟槽碳化硅mosfet及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246908A (zh) * 2007-02-16 2008-08-20 电力集成公司 高电压垂直晶体管的分段式柱布局
CN102569093A (zh) * 2010-12-14 2012-07-11 意法半导体股份有限公司 用于增强mis结构的电绝缘和动态性能的方法和结构
CN105870022A (zh) * 2016-05-31 2016-08-17 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035841A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体装置
JP5627494B2 (ja) * 2011-02-09 2014-11-19 株式会社東芝 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246908A (zh) * 2007-02-16 2008-08-20 电力集成公司 高电压垂直晶体管的分段式柱布局
CN102569093A (zh) * 2010-12-14 2012-07-11 意法半导体股份有限公司 用于增强mis结构的电绝缘和动态性能的方法和结构
CN105870022A (zh) * 2016-05-31 2016-08-17 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法

Also Published As

Publication number Publication date
CN106298941A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
CN105870022B (zh) 屏蔽栅沟槽mosfet的制造方法
CN106057674B (zh) 屏蔽栅沟槽mosfet的制造方法
CN105551964B (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
US20110121386A1 (en) Trench MOSFET with trenched floating gates as termination
CN106876279A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN105742185B (zh) 屏蔽栅功率器件及其制造方法
CN108039369A (zh) 屏蔽栅沟槽mosfet及其制造方法
CN107068763A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN106024894B (zh) 沟槽栅功率mosfet结构及其制造方法
CN108010961A (zh) 屏蔽栅沟槽mosfet及其制造方法
CN105355560A (zh) 具有屏蔽栅的沟槽栅mosfet的制造方法
CN106876278A (zh) 具有屏蔽栅的沟槽栅器件的制造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN105428241B (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN109148569A (zh) 沟槽型双层栅mosfet及其制造方法
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN108010847A (zh) 屏蔽栅沟槽mosfet及其制造方法
CN105957811A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN105355548A (zh) 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105551965B (zh) 沟槽栅功率mosfet及其制造方法
CN106057675B (zh) 屏蔽栅沟槽mosfet的制造方法
CN111200018B (zh) 半导体器件及半导体器件制备方法
CN105529273B (zh) 沟槽栅功率器件的制造方法
CN107507765A (zh) 屏蔽栅沟槽功率器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant